JP2013041858A - Printed wiring board - Google Patents
Printed wiring board Download PDFInfo
- Publication number
- JP2013041858A JP2013041858A JP2011175865A JP2011175865A JP2013041858A JP 2013041858 A JP2013041858 A JP 2013041858A JP 2011175865 A JP2011175865 A JP 2011175865A JP 2011175865 A JP2011175865 A JP 2011175865A JP 2013041858 A JP2013041858 A JP 2013041858A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductor circuit
- circuit layer
- conductor
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、プリント配線板に関する。 The present invention relates to a printed wiring board.
近年の電子機器は、小型化および軽量化が進み、それに伴って、電子機器に実装されるプリント配線板においても、高密度化や多層化が求められるようになっている。回路は、銅、銀、ニッケル、クロム等の金属(導体)から形成されることが一般的であり、これら金属は、絶縁基材に比べて接着材との接着力が弱い。
特許文献1には、金属導体層(プレーン層)の表面に粗化処理を施すことで樹脂絶縁層との密着性を向上する方法が記載されている。
In recent years, electronic devices have been reduced in size and weight, and accordingly, printed wiring boards mounted on electronic devices are also required to have higher density and multilayers. The circuit is generally formed of a metal (conductor) such as copper, silver, nickel, or chromium, and these metals have weaker adhesive strength with an adhesive than an insulating base material.
Patent Document 1 describes a method of improving the adhesion with a resin insulating layer by performing a roughening process on the surface of a metal conductor layer (plane layer).
導体回路層の表面に粗化処理を施すと、電気信号が回路を流れる際に表皮効果の影響が生じ、損失が増大するおそれがある。特に、電気信号が高周波であるほど表皮効果の影響が大きい。 When the surface of the conductor circuit layer is subjected to a roughening treatment, the effect of the skin effect occurs when an electric signal flows through the circuit, which may increase the loss. In particular, the higher the frequency of the electrical signal, the greater the influence of the skin effect.
本発明は、上記事情に鑑みてなされたものであり、導体回路層の表面に粗化処理を施さなくても、導体回路層と該導体回路層を覆う接着層との密着性を向上させることが可能なプリント配線板を提供することを課題とする。 The present invention has been made in view of the above circumstances, and improves the adhesion between a conductor circuit layer and an adhesive layer covering the conductor circuit layer without subjecting the surface of the conductor circuit layer to a roughening treatment. It is an object of the present invention to provide a printed wiring board that can be used.
前記課題を解決するため、本発明は、第1絶縁層と、前記第1絶縁層上に形成された第1導体回路層と、前記第1導体回路層上に形成された第2導体回路層と、前記第1導体回路層及び前記第2導体回路層を覆うように、前記第1絶縁層上に形成された接着層と、前記接着層上に形成された第2絶縁層とを備え、前記第1絶縁層と平行な面内での少なくとも一方向において、前記第1導体回路層の幅よりも、前記第2導体回路層の幅のほうが広く、前記第1絶縁層の上面と前記第1導体回路層の側面と前記第2導体回路層の下面とに囲まれる凹状の空間に、前記接着層が、前記第1導体回路層の側面に沿って、充填されていることを特徴とするプリント配線板を提供する。
本発明のプリント配線板は、絶縁基材の片面に導体回路層が形成された回路基板を複数備え、各回路基板は、その間に接着層が設けられることにより積層され、前記接着層及び前記絶縁基材には、各回路基板を電気的に接続する層間導通部を有する多層のプリント配線板であってもよい。この場合、接着層を介して積層された2つの回路基板の絶縁基材が、それぞれ前記第1絶縁層および前記第2絶縁層となっている。
In order to solve the above problems, the present invention provides a first insulating layer, a first conductor circuit layer formed on the first insulating layer, and a second conductor circuit layer formed on the first conductor circuit layer. And an adhesive layer formed on the first insulating layer so as to cover the first conductor circuit layer and the second conductor circuit layer, and a second insulating layer formed on the adhesive layer, The width of the second conductor circuit layer is wider than the width of the first conductor circuit layer in at least one direction in a plane parallel to the first insulating layer, and the upper surface of the first insulating layer and the first conductor layer The adhesive layer is filled along a side surface of the first conductor circuit layer in a concave space surrounded by a side surface of the one conductor circuit layer and a lower surface of the second conductor circuit layer. Provide printed wiring board.
The printed wiring board of the present invention includes a plurality of circuit boards each having a conductor circuit layer formed on one side of an insulating base, and each circuit board is laminated by providing an adhesive layer therebetween, and the adhesive layer and the insulation The base material may be a multilayer printed wiring board having an interlayer conductive portion for electrically connecting each circuit board. In this case, the insulating base materials of the two circuit boards laminated via the adhesive layer are the first insulating layer and the second insulating layer, respectively.
本発明によれば、導体回路層の表面に粗化処理を施さなくても、導体回路層と該導体回路層を覆う接着層との密着性を向上させることができる。 ADVANTAGE OF THE INVENTION According to this invention, even if it does not give a roughening process to the surface of a conductor circuit layer, the adhesiveness of a conductor circuit layer and the contact bonding layer which covers this conductor circuit layer can be improved.
以下、好適な実施の形態に基づき、図面を参照して本発明を説明する。
図1に、本発明のプリント配線板の一例を示す。このプリント配線板10は、図1(a)に示すように、第1絶縁層(絶縁基材)11と、第1絶縁層11上に形成された第1導体回路層12と、第1導体回路層12上に形成された第2導体回路層13とを有する回路基板15を備える。この回路基板15において、第1絶縁層11は、絶縁基材を構成し、第1導体回路層12及び第2導体回路層13は、一体化された導体回路層14を構成している。図示例では、回路基板15は、導体回路層14が第1絶縁層11の一方の面11aに形成された片面プリント配線板である。以下の説明では、第1絶縁層11の導体回路層14が形成された側の面11aを、上面11aということがある。
The present invention will be described below based on preferred embodiments with reference to the drawings.
FIG. 1 shows an example of the printed wiring board of the present invention. As shown in FIG. 1A, the printed
図1(b)に示すように、プリント配線板10は、第1導体回路層12及び第2導体回路層13(すなわち導体回路層14)を覆うように、第1絶縁層11上(詳しくは第1絶縁層11の上面11a)に形成された接着層16と、接着層16上に形成された第2絶縁層17とを備える。
接着層16及び第2絶縁層17は、カバーレイ等の、導体回路層14を被覆または保護する部材であってもよい。多層のプリント配線板(詳しくは後述)の場合、第2絶縁層17が、1つの回路基板15に積層される他の回路基板の絶縁基材であって、接着層16がこれら回路基板どうしを接着する層間接着材であってもよい。
図示例の回路基板15は、絶縁基材11の片面に導体回路層14を有する片面板であるが、本発明は、絶縁基材11の両面に導体回路層14を有する両面板に適用することも可能である。
As shown in FIG. 1B, the printed
The
The
図1に示すように、第1絶縁層11と平行な面内での少なくとも一方向において、第1導体回路層12の幅W1よりも、第2導体回路層13の幅W2のほうが広くされている。これにより、導体回路層14の側部には、第1絶縁層11の上面11aと、第1導体回路層12の側面12aと、第2導体回路層13の下面13aとに囲まれる凹状の空間18が形成される。また、プリント配線板10においては、接着層16が、第1導体回路層12の側面12aに沿って、前記凹状の空間18に充填されている。
As shown in FIG. 1, the width W 2 of the second
凹状の空間18に充填された接着層16と、第2導体回路層13の下面13aとの間にアンカー効果が発現することにより、また、導体回路層14に対する接着層16の接着面積が増大することにより、接着層16が導体回路層14から剥がれにくくなり、密着力を向上することができる。
これにより、導体回路層14の表面に粗化処理を施さなくても、導体回路層14と該導体回路層を覆う接着層との密着性を向上させることができる。このため、本発明は、高周波の電気信号を伝送するための回路にも好適に用いることができ、高速伝送特性が必要な場合にも適用可能である。
アンカー効果の観点からは、第2導体回路層13の幅W2が、第1導体回路層12の幅W1に比べて十分に広いことが望ましい。さらに、回路形成方法の容易さや寸法安定性等を鑑みると、第2導体回路層13の幅W2は、第1導体回路層12の幅W1の1.2〜2.0倍程度広いことが好ましい。
An anchor effect is produced between the
Thereby, even if it does not perform a roughening process on the surface of the
From the viewpoint of the anchor effect, it is desirable that the width W 2 of the second
なお、プリント配線板において第2絶縁層17は必須の構成ではなく、回路基板15と第2絶縁層17とを接着する接着層16の代わりに、カバーレイやレジスト等の絶縁被覆材を用いて第1絶縁層11の上面および導体回路層14の表面を覆う場合にも、本発明の技術的思想を適用することが可能である。この場合、凹状の空間18に絶縁被覆材が充填されることで、導体回路層14と該導体回路層を覆う絶縁被覆材との密着性を向上させることができる。
In the printed wiring board, the second
第1導体回路層12の側面12aとは、第1導体回路層12が第1絶縁層11と第2導体回路層13との間に露出される部分をいう。図示例では、第1導体回路層12の側面12aは、第1絶縁層11の上面11aに対して略垂直であるが、上方に向かって徐々に幅が減少するテーパ状、または逆に該幅が増大する逆テーパ状の傾斜面などであってもよい。
The
第2導体回路層13の下面13aとは、第2導体回路層13が第1導体回路層12上に積層される側の面をいう。図示例では、第2導体回路層13の下面13aとその反対側の面である上面13cとが、いずれも第1絶縁層11の上面11aと略平行になっている。また、第2導体回路層13の下面13aと上面13cとの間には、側面13bが形成されている。図示例では、第2導体回路層13の側面13bは、第1絶縁層11の上面11aに対して略垂直であるが、上方に向かって徐々に幅が減少するテーパ状、または逆に該幅が増大する逆テーパ状の傾斜面などであってもよい。
The
第1絶縁層11としては、プリント配線板において回路基板の絶縁基材として使用できるものであれば、可撓性樹脂シートなどのフレキシブル基材でも、含浸基材などのリジッド基材でも構わない。フレキシブル基材に用いられる樹脂としては、例えば、ポリイミド樹脂、ポリエチレンテレフタレート(PET)、ポリエステル樹脂、アラミド樹脂、液晶ポリマーなどが挙げられる。
The first insulating
第1導体回路層12及び第2導体回路層13を構成する導体としては、銅、銀、ニッケル、クロム、アルミニウム等の金属が挙げられるが、特にこれらに限定されるものではない。第1導体回路層12が複数の導体層の積層体であってもよく、第2導体回路層13が複数の導体層の積層体であってもよい。第1導体回路層12を構成する導体と第2導体回路層13を構成する導体とを同一の材料とすることも、互いに異なる材料とすることもできる。
Examples of the conductor constituting the first
第1絶縁層11上における導体回路層14の平面パターン(導体パターン)の形状は、特に限定されるものではない。それらの具体例としては、信号が伝送される回路配線、信号が伝送されないダミー配線、配線の端部などに設けられるランド部、グランド(接地)等に用いられる縦横に広がったプレーン部などが挙げられる。配線の長手方向に直交する方向の幅としては、特に限定されるものではないが、10〜50μmが挙げられる。
図6(a)には、一方向に長手方向を有する配線パターンの一部を示す。図6(b)には、円形のランド部の一例を示す。図6(c)には、角形のランド部の一例を示す。
配線パターンに凹状の空間18を形成する場合、幅方向の片側でも両側でもよい。導体パターンの周囲の全周にわたって凹状の空間18が形成されてもよく、周の一部でもよいが、なるべく大部分にわたって凹状の空間18が形成され、接着層が充填されるようにすることが好ましい。
The shape of the planar pattern (conductor pattern) of the
FIG. 6A shows a part of a wiring pattern having a longitudinal direction in one direction. FIG. 6B shows an example of a circular land portion. FIG. 6C shows an example of a square land portion.
When the
銅張積層板(CCL)を材料として使用する場合には、CCLの絶縁基材を第1絶縁層11として、CCLの銅箔部分からパターニングによって第1導体回路層12を形成することができる。
回路パターンの微細化を考慮すると、第1導体回路層12および第2導体回路層13の合計の厚さである導体回路層14の厚さは、3〜30μmの範囲が好ましい。
When using a copper clad laminated board (CCL) as a material, the 1st
In consideration of miniaturization of the circuit pattern, the thickness of the
第2導体回路層13を金属めっきによって形成する場合には、第1導体回路層12は、第2導体回路層13の金属めっきの際にシード層として機能するものが好ましい。シード層としては、ニッケル(Ni)やクロム(Cr)などを適宜選択して用いることができる。回路パターン形成の安定性や、エッチング液の種類の多様性、環境面への配慮などを考慮すると、Niはシード層として特に好適である。成膜の厚さばらつきの抑制や、回路パターンの微細化を考慮すると、シード層の厚さは0.01〜10μmの範囲が好ましい。
第1導体回路層12をシード層とする場合、そのシード層の上に形成される第2導体回路層13の厚さは、3〜20μmの範囲が好ましい。
When the second
When using the 1st
図1(a)に示すように、幅W1を有する第1導体回路層12と、目的の幅W2を有する第2導体回路層13とを有する導体回路層14の形成方法(ただし、W1<W2)としては、例えば、次の(1)または(2)の方法が挙げられる。
As shown in FIG. 1 (a), the first
(1)絶縁基材上に、幅W1の第1導体回路層を形成した後、絶縁基材上に、第1導体回路層と同等の厚さの被覆層を形成し、被覆層および第1導体回路層の上に、幅W2の第2導体回路層を形成し、さらに被覆層を除去する方法。 (1) After forming the first conductor circuit layer having the width W 1 on the insulating base material, a covering layer having the same thickness as the first conductor circuit layer is formed on the insulating base material. method on the first conductor circuit layer to form a second conductive circuit layer having a width W 2, to further remove the covering layer.
被覆層は、第1導体回路層の上面を覆わないように形成される。被覆層の一部が、第1導体回路層の上面に形成された場合、第2導体回路層の形成前に、第1導体回路層の上から余分な被覆層が除去される。被覆層は、導体回路層と区別して選択的に除去可能であればよく、例えばレジスト等の剥離可能な樹脂層が挙げられる。
第1導体回路層および第2導体回路層について、それぞれ目的の幅W1またはW2のものを形成する方法としては、パターニングされたレジストや触媒などを使用することによって目的の幅の範囲内のみで導体回路層が形成されるようにしてもよい。また、目的の幅よりも大きい幅で(例えば絶縁基材の全面にわたって)導体層を形成したのち、エッチング等によって導体層をパターニングし、目的の幅の導体回路層を形成してもよい。
The covering layer is formed so as not to cover the upper surface of the first conductor circuit layer. When a part of the covering layer is formed on the upper surface of the first conductor circuit layer, the excess covering layer is removed from above the first conductor circuit layer before the formation of the second conductor circuit layer. The coating layer only needs to be selectively removable as distinguished from the conductor circuit layer, and examples thereof include a detachable resin layer such as a resist.
As a method of forming the first conductor circuit layer and the second conductor circuit layer having the target width W 1 or W 2 , respectively, only a range of the target width can be obtained by using a patterned resist or a catalyst. A conductor circuit layer may be formed. Alternatively, after forming the conductor layer with a width larger than the target width (for example, over the entire surface of the insulating substrate), the conductor layer may be patterned by etching or the like to form the conductor circuit layer with the target width.
上記(1)による回路基板の形成方法の一形態例を図2に示す。
図2(a)に示すように、第1絶縁層11上に、目的の幅W1よりも大きい幅で(例えば第1絶縁層11の全面にわたって)形成された第1導体層12Aを有する出発材料を用意する。この出発材料には、薄いポリイミドシート等の可撓性樹脂シートに銅箔を貼り合わせた構造の片面銅張積層板(片面CCL)を用いることができる。
次いで、図2(b)に示すように、第1導体層12Aの上に、幅W1の第1レジスト層21を形成する。
次いで、図2(c)に示すように、エッチング等のパターニングにより、第1レジスト層21に覆われていない部分の第1導体層12Aを除去して、幅W1の第1導体回路層12を得る。
次いで、図2(d)に示すように、不要になった第1レジスト層21を除去する。
次いで、図2(e)に示すように、第1絶縁層11上に、第1導体回路層12と同等の厚さの第2レジスト層(被覆層)22を形成する。
次いで、図2(f)に示すように、第2レジスト層22の上に、幅W2の開口部23aを有する第3レジスト層23を形成する。開口部23aは、第1導体回路層12の上部が露出され、かつ、幅方向の少なくとも一方の側で、第2レジスト層22が露出されるように開口する。
次いで、図2(g)に示すように、第3レジスト層23の開口部23aに導体を充填して、幅W2の第2導体回路層13を形成する。第2導体回路層13の形成方法としては、電解めっき法、無電解めっき法、スパッタ法などが挙げられる。第2導体回路層13を構成する導体が第3レジスト層23の上方にも堆積した場合は、第3レジスト層23を除去する際に、一緒に余分な導体を除去することができる。
次いで、図2(h)に示すように、不要になった第2レジスト層22および第3レジスト層23を除去することにより、目的の導体回路層14を有する回路基板15を製造することができる。
An example of a method for forming a circuit board according to the above (1) is shown in FIG.
As shown in FIG. 2 (a), starting with on the first insulating
Then, as shown in FIG. 2 (b), on the first
Next, as shown in FIG. 2C, the portion of the
Next, as shown in FIG. 2D, the unnecessary first resist
Next, as shown in FIG. 2E, a second resist layer (covering layer) 22 having a thickness equivalent to that of the first
Next, as shown in FIG. 2 (f), a third resist
Then, as shown in FIG. 2 (g), by filling a conductor into the
Next, as shown in FIG. 2 (h), by removing the second resist
幅W1の第1導体回路層を形成する方法は、図2(a)〜(d)に示す方法に限定されるものではなく、幅W1の開口部を有するレジスト層を形成し、該開口部に導体を充填し、その後、レジスト層を除去する方法などでもよい。
図2(e)で形成される第2レジスト層22の厚さが第1導体回路層12の厚さより小さい場合は、第1導体回路層12の上部が第2導体回路層13の内部に埋没した構造となる。この場合、あらかじめ第1導体回路層12の厚さを大きめに確保しておくことにより、必要な高さの凹状の空間18を第1導体回路層12の側面に沿って形成することができる。
A method of forming a first conductive circuit layer having a width W 1 is not limited to the method shown in FIG. 2 (a) ~ (d) , a resist layer having an opening having a width W 1, the A method of filling the opening with a conductor and then removing the resist layer may be used.
When the thickness of the second resist
(2)絶縁基材上に、第1導体回路層となる第1導体層を、目的の幅W1よりも大きい幅で(例えば絶縁基材の全面にわたって)形成し、この第1導体層の上に、幅W2の第2導体回路層を形成した後、第1導体層のパターニングによって、幅W1の第1導体回路層を形成する方法。 (2) on the insulating substrate, a first conductive layer serving as a first conductive circuit layer (over the entire surface of for example, an insulating substrate) with a width greater than the width W 1 of the object formed, the first conductive layer above, after forming the second conductive circuit layer having a width W 2, how the patterning of the first conductive layer, forming a first conductive circuit layer having a width W 1.
幅W2の第2導体回路層を形成する方法としては、パターニングされたレジストや触媒などを使用することによって目的の幅W2の範囲内のみで第2導体回路層が形成されるようにしてもよい。また、目的の幅W2よりも大きい幅で(例えば絶縁基材の全面にわたって)導体層を形成したのち、エッチング等によって導体層をパターニングし、目的の幅W2の第2導体回路層を形成してもよい。 As a method of forming a second conductive circuit layer having a width W 2, as the second conductive circuit layer is formed only within the scope of the width W 2 of the by using such patterned resist and catalyst Also good. Further, after forming a conductor layer with a width larger than the target width W 2 (for example, over the entire surface of the insulating substrate), the conductor layer is patterned by etching or the like to form a second conductor circuit layer having the target width W 2 . May be.
上記(2)による回路基板の形成方法の一形態例を図3に示す。
図3(a)に示すように、第1絶縁層11上に、目的の幅W1よりも大きい幅で(例えば第1絶縁層11の全面にわたって)第1導体層12Aを形成する。この第1導体層12Aとしては、薄い金属等によるシード層を用いることができる。
次いで、図3(b)に示すように、第1導体層12Aの上に、幅W2の開口部25aを有するレジスト層25を形成する。
次いで、図3(c)に示すように、レジスト層25の開口部25aに導体を充填して、幅W2の第2導体回路層13を形成する。第2導体回路層13の形成方法としては、電解めっき法、無電解めっき法、スパッタ法などが挙げられる。レジスト層25を厚くすることによって、第2導体回路層13を厚膜形成することができる。
次いで、図3(d)に示すように、不要になったレジスト層25を除去する。第2導体回路層13を構成する導体がレジスト層25の上方にも堆積した場合は、レジスト層25を除去する際に、一緒に余分な導体を除去することができる。
次いで、図3(e)および図3(f)に示すように、第2導体回路層13に覆われていない部分の第1導体層12Aを除去して、幅W1の第1導体回路層12を形成することができる。この工程では、第1導体層12Aのみを除去し、それ以外の材料、特に第2導体回路層13を除去することがない、選択的エッチング液を用いることが好ましい。選択的エッチング液としては、例えばNiのシード層に対しては硝酸系の薬液を用いることができる。
図3(e)の第1導体層12Bは、第2導体回路層13と同等の幅であるが、さらに第1導体層12Bの側面を過剰にエッチング除去することにより、図3(f)に示すように、第2導体回路層13より幅の狭い第1導体回路層12を形成する。
第2導体回路層13の幅W2が第1導体回路層12の幅W1の1.2〜2.0倍程度となるためには、第1導体回路層12の幅W1を、第2導体回路層13の幅W2の0.5〜0.8倍程度とすればよい。
以上の工程により、目的の導体回路層14を有する回路基板15を製造することができる。
An example of a method for forming a circuit board according to the above (2) is shown in FIG.
As shown in FIG. 3 (a), on the first insulating
Then, as shown in FIG. 3 (b), on the first
Then, as shown in FIG. 3 (c), by filling a conductor into the
Next, as shown in FIG. 3D, the resist
Then, as shown in FIG. 3 (e) and FIG. 3 (f), the first
The
To the width W 2 of the second
Through the above steps, the
図4に、本発明を多層のプリント配線板に適用した一例を示す。図4に示すプリント配線板100は、絶縁基材11の片面に導体回路層14,14Aが形成された回路基板15,15Aを複数備え、各回路基板15,15Aは、その間に接着層16,16が設けられることにより積層され、接着層16及び絶縁基材11には、各回路基板15,15Aを電気的に接続する層間導通部32を有する。
FIG. 4 shows an example in which the present invention is applied to a multilayer printed wiring board. The printed
プリント配線板100における回路基板15は、図1に示すプリント配線板10と同様の構造を有する。すなわち、少なくとも1つの回路基板15において、導体回路層14は、絶縁基材11上に形成された第1導体回路層12と、第1導体回路層12上に形成された第2導体回路層13とを有し、接着層16が、第1導体回路層12及び第2導体回路層13を覆うように設けられている。さらに、絶縁基材11と平行な面内での少なくとも一方向において、第1導体回路層12の幅よりも、第2導体回路層13の幅のほうが広く、絶縁基材11の上面11aと第1導体回路層12の側面12aと第2導体回路層13の下面13aとに囲まれる凹状の空間に、接着層16が、第1導体回路層12の側面12aに沿って、充填されている。
これにより、導体回路層14と該導体回路層14を覆う接着層16との密着性を向上させることができる。
なお、図4に示すプリント配線板100の回路基板15の絶縁基材11を、図1に示すプリント配線板10の第1絶縁層11に対応させる場合、該回路基板15の導体回路層14側に接着層16を介して積層された他の回路基板15,15Aの絶縁基材11が、図1に示すプリント配線板10の第2絶縁層17に対応するものとなる。
The
Thereby, the adhesiveness of the
When the insulating
図4に示す多層のプリント配線板の製造方法の一例を、図5に示す。
図5(a)に示すように、絶縁基材11の上面11aに導体回路層14を有する回路基板15を用意し、図5(b)に示すように、絶縁基材11の導体回路層14と反対側の面11bに、接着層16を形成する。接着層16の形成方法は、あらかじめシート状に形成された接着シートの貼り合わせによることが好ましく、液状接着剤の塗布・乾燥による場合に比べて生産性が向上する。
接着層の材料としては、ポリイミド系接着剤やエポキシ系接着材、アクリル系接着材などが挙げられる。なお、回路パターンの形成は、接着層16の形成後に行うこともできるが、幅の異なる2層の導体回路層12,13をパターニングする工程中に接着層16が存在していると、パターニングに用いる方法や薬剤等の制約を生じるおそれがあるため、接着層16の形成前に回路パターンを形成しておくことが好ましい。
An example of a method for manufacturing the multilayer printed wiring board shown in FIG. 4 is shown in FIG.
As shown in FIG. 5A, a
Examples of the material for the adhesive layer include polyimide adhesives, epoxy adhesives, and acrylic adhesives. The circuit pattern can be formed after the
図5(c)に示すように、接着層16及び絶縁基材11を貫通して第1導体回路層12の下面12bを露出するビア開口部31を穿設したのち、図5(d)に示すように、ビア開口部31に導電ペースト等の導電材を充填することにより、層間導通部32を形成する。導電ペーストとしては、Pbはんだ、Sn−Ag−Cu系などのいわゆる鉛フリーはんだ、異方性導電ペースト(ACF)、銀ペーストの1種または2種以上の混合物、あるいは、微量の異種金属を混合したペースト材料等が挙げられる。導電ペーストの充填方法としては、印刷工法、スピン塗布工法、スプレー塗布工法、ディスペンス工法、ラミネート工法、またはこれらを併用した方法などを用いることができる。
As shown in FIG. 5C, a via
図5(e)の一括積層工程においては、最下層となる回路基板15は、裏面11bに接着層16を積層していないものでよい。また、最下層となる回路基板15は、絶縁基材11の片面に導体回路層を有する片面板に限らず、絶縁基材11の両面に導体回路層を有する両面板を使用することも可能である。上側の回路基板の層間導通部32を、下側の回路基板の第2導体回路層13の上面13cに対して位置合わせの後、相互に積層する。
また、最上層となる回路基板15Aは、導体回路層14Aが単層のものでもよい。
加熱プレス工程においては、接着層16が導体回路層14の周囲を充分に被覆するように、適切な温度および圧力を設定する。各回路基板15,15Aが、その間に積層された接着層16により一体化することで、図5(f)に示すように、多層のプリント配線板100が得られる。
In the collective laminating step of FIG. 5E, the
Further, the
In the hot pressing process, appropriate temperature and pressure are set so that the
中間層となる層間導通部32を有する回路基板15の枚数は、特に限定されず、1つでも複数でもよい。最上層となる回路基板15Aと、最下層となる回路基板15との間に接着層16を積層して、2層のプリント配線板を得ることもできる。
The number of the
W1…第1導体回路層の幅、W2…第2導体回路層の幅、10,100…プリント配線板、11…絶縁基材(第1絶縁層)、11a…第1絶縁層の上面、12…第1導体回路層、12a…第1導体回路層の側面、13…第2導体回路層、13a…第2導体回路層の下面、14,14A…導体回路層、15,15A…回路基板、16…接着層、17…第2絶縁層、18…凹状の空間。 W 1 ... width of the first conductor circuit layer, W 2 ... width of the second conductor circuit layer, 10, 100 ... printed wiring board, 11 ... insulating substrate (first insulating layer), 11a ... upper surface of the first insulating layer , 12: first conductor circuit layer, 12a: side surface of the first conductor circuit layer, 13: second conductor circuit layer, 13a: lower surface of the second conductor circuit layer, 14, 14A ... conductor circuit layer, 15, 15A ... circuit Substrate, 16 ... adhesive layer, 17 ... second insulating layer, 18 ... concave space.
Claims (2)
前記第1絶縁層と平行な面内での少なくとも一方向において、前記第1導体回路層の幅よりも、前記第2導体回路層の幅のほうが広く、
前記第1絶縁層の上面と前記第1導体回路層の側面と前記第2導体回路層の下面とに囲まれる凹状の空間に、前記接着層が、前記第1導体回路層の側面に沿って、充填されていることを特徴とするプリント配線板。 A first insulating layer; a first conductor circuit layer formed on the first insulating layer; a second conductor circuit layer formed on the first conductor circuit layer; the first conductor circuit layer; An adhesive layer formed on the first insulating layer so as to cover the two-conductor circuit layer, and a second insulating layer formed on the adhesive layer;
The width of the second conductor circuit layer is wider than the width of the first conductor circuit layer in at least one direction in a plane parallel to the first insulating layer,
The adhesive layer extends along the side surface of the first conductor circuit layer in a concave space surrounded by the upper surface of the first insulating layer, the side surface of the first conductor circuit layer, and the lower surface of the second conductor circuit layer. A printed wiring board characterized by being filled.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011175865A JP2013041858A (en) | 2011-08-11 | 2011-08-11 | Printed wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011175865A JP2013041858A (en) | 2011-08-11 | 2011-08-11 | Printed wiring board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013041858A true JP2013041858A (en) | 2013-02-28 |
Family
ID=47890029
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011175865A Pending JP2013041858A (en) | 2011-08-11 | 2011-08-11 | Printed wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013041858A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022019156A1 (en) * | 2020-07-21 | 2022-01-27 | 株式会社村田製作所 | Multilayer resin substrate and method for manufacturing multilayer resin substrate |
WO2022113985A1 (en) * | 2020-11-27 | 2022-06-02 | 京セラ株式会社 | Wiring board |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6482595A (en) * | 1987-09-25 | 1989-03-28 | Meiko Electronics Co Ltd | Printed wiring board |
US5493263A (en) * | 1991-07-19 | 1996-02-20 | Fujitsu Limited | Microstrip which is able to supply DC bias current |
JP2002237677A (en) * | 2000-12-05 | 2002-08-23 | Matsushita Electric Ind Co Ltd | Circuit board and its manufacturing method |
-
2011
- 2011-08-11 JP JP2011175865A patent/JP2013041858A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6482595A (en) * | 1987-09-25 | 1989-03-28 | Meiko Electronics Co Ltd | Printed wiring board |
US5493263A (en) * | 1991-07-19 | 1996-02-20 | Fujitsu Limited | Microstrip which is able to supply DC bias current |
JP2002237677A (en) * | 2000-12-05 | 2002-08-23 | Matsushita Electric Ind Co Ltd | Circuit board and its manufacturing method |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022019156A1 (en) * | 2020-07-21 | 2022-01-27 | 株式会社村田製作所 | Multilayer resin substrate and method for manufacturing multilayer resin substrate |
WO2022113985A1 (en) * | 2020-11-27 | 2022-06-02 | 京セラ株式会社 | Wiring board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10004148B2 (en) | Manufacturing method of multilayer printed wiring board | |
JP5272090B2 (en) | Wiring board and manufacturing method thereof | |
TWI507096B (en) | Multilayer printed circuit board and method for manufacturing same | |
KR101281410B1 (en) | Multilayer Wiring Substrate | |
KR101868680B1 (en) | Circuit board, production method of circuit board, and electronic equipment | |
JP5172404B2 (en) | Multilayer wiring board manufacturing method and multilayer wiring board intermediate product | |
WO2011135900A1 (en) | Build-up multilayer printed wiring board and production method therefor | |
JP2019016790A (en) | Circuit board having electromagnetic wave shielding function and method for manufacturing the same, and flat cable | |
TWI466610B (en) | Package structure and method for manufacturing same | |
JP7159059B2 (en) | LAMINATED SUBSTRATE AND LAMINATED SUBSTRATE MANUFACTURING METHOD | |
KR20120043649A (en) | Method of manufacturing multilayer wiring substrate | |
KR20110081898A (en) | Wiring board and method for manufacturing same | |
JP4460013B2 (en) | Wiring board manufacturing method | |
TWI698158B (en) | Embedded circuit board and method for making the same | |
WO2004017689A1 (en) | Multilayer printed wiring board and production method therefor | |
JP2013041858A (en) | Printed wiring board | |
JP2005072061A (en) | Wiring board and its manufacturing method | |
JP2005072063A (en) | Wiring board and its manufacturing method | |
JP2010080716A (en) | Printed circuit board and manufacturing method thereof | |
WO2019107289A1 (en) | Method for manufacturing flexible printed wiring board, and flexible printed wiring board | |
JP6535980B2 (en) | Flexible multilayer board | |
JP5408754B1 (en) | Multilayer wiring board and manufacturing method thereof | |
JP4503698B2 (en) | Wiring board manufacturing method | |
JP2004031738A (en) | Wiring board and its manufacturing method | |
KR101088062B1 (en) | A build-up printed circuit board of stack type using bump structure and manufacturing method of the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140606 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150324 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150714 |