JP2005072061A - Wiring board and its manufacturing method - Google Patents

Wiring board and its manufacturing method Download PDF

Info

Publication number
JP2005072061A
JP2005072061A JP2003209104A JP2003209104A JP2005072061A JP 2005072061 A JP2005072061 A JP 2005072061A JP 2003209104 A JP2003209104 A JP 2003209104A JP 2003209104 A JP2003209104 A JP 2003209104A JP 2005072061 A JP2005072061 A JP 2005072061A
Authority
JP
Japan
Prior art keywords
surface
wiring
metal core
substrate
above
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003209104A
Other languages
Japanese (ja)
Inventor
Tatsuya Ito
達也 伊藤
Original Assignee
Ngk Spark Plug Co Ltd
日本特殊陶業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ngk Spark Plug Co Ltd, 日本特殊陶業株式会社 filed Critical Ngk Spark Plug Co Ltd
Priority to JP2003209104A priority Critical patent/JP2005072061A/en
Publication of JP2005072061A publication Critical patent/JP2005072061A/en
Application status is Pending legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a wiring board containing a relatively thin metallic core substrate, high-density wiring layers, etc., and to provide a method by which the wiring board can be manufactured accurately and efficiently. <P>SOLUTION: The wiring board 1 (1a) comprises the metallic core substrate 2 having a front surface 3 and a rear surface 4, a plurality of insulating layers 5, 6, 13, and 15 respectively formed above the front and rear surfaces 3 and 4 of the substrates 2, and the wiring layers 12 and 14 positioned among the insulating layers 5, 6, 13 and 15. The wiring board 1 (1a) also comprises through holes 2a formed through the core substrate 2 from the front surface 3 to the rear surface 4 and via conductors 10 which are passed through the through holes 2a through insulators 7 to connect the wiring layer 12 above the front surface 3 of the core substrate 2 to the wiring layer 14 above the rear surface 4 of the substrate 2. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【0001】 [0001]
【発明の属する技術分野】 BACKGROUND OF THE INVENTION
本発明は、金属コア基板を内設する配線基板およびその製造方法に関する。 The present invention relates to a wiring board and a manufacturing method thereof internally provided with a metal core board.
【0002】 [0002]
【従来の技術】 BACKGROUND OF THE INVENTION
従来から配線基板の強度を高めるため、厚みが約100μm〜数100μmの金属コア基板を用い、かかる金属コア基板の表面上方および裏面上方に複数の絶縁層とこれらの間に位置する配線層とをそれぞれ対称に積層した多層構造の配線基板が使用されている。 To increase the strength of the wiring board conventionally the wiring layer thickness using a metal core substrate of about 100μm~ number 100 [mu] m, it is located in a plurality of insulating layers and between them above the surface and the back upper such metal core substrate wiring board having a multilayer structure formed by laminating the symmetrical respectively are used. かかる配線基板は、上記厚みで且つ多数個取り用の金属板にスルーホール導体用の貫通孔を穿孔した後、かかる金属板の表面上方および裏面上方に、絶縁層と配線層とを交互に積層するビルドアップ工程を行うことにより製造されている(例えば、特許文献1参照)。 Such wiring board, after drilling the holes for through-hole conductors and the plurality metal plate for removing the above thickness, laminated over the surface and the back upper of such a metal plate, alternating with the wiring layer and the insulating layer are manufactured by performing the build-up process of (for example, see Patent Document 1).
【0003】 [0003]
【特許文献1】 [Patent Document 1]
特開2000−101245号公報 (第4〜7頁、図5) JP 2000-101245 JP (No. 4-7, pp. 5)
【0004】 [0004]
ところで、金属コア基板は、薄肉であるほど配線基板全体の厚みを薄くできるが、上述した金属板およびこれを分割した金属コア基板を剛性のある芯材として用いると、その厚みを100μm未満の薄肉とするには自ずと限界があった。 Incidentally, the metal core substrate, can reduce the thickness of the entire wiring board as is thin, the use of metal plates and a metal core substrate which was divided as described above as a core material with a rigid, thin the thickness of less than 100μm there is a limit to the.
このため、金属コア基板の表面上方および裏面上方の配線層同士間を導通するスルーホール導体を形成するべく、大きな内径のスルーホールの穿孔、銅メッキによるスルーホール導体の形成、穴埋め樹脂の充填、および蓋メッキの形成などの煩雑な工程を要すると共に、上記導体や配線層の精密な配置(ファインピッチ)が困難であった。 Therefore, to form through-hole conductors for conduction between the wiring layers to each other above the surface and the back surface above the metal core substrate, large perforations of the inner diameter of the through hole, the formation of through-hole conductors by copper plating, filling of the filling resin, and with requires complicated steps such as the formation of the lid plating, precise placement of the conductor and the wiring layers (fine pitch) is difficult. しかも、複数の金属コア基板を有する金属板を薄肉化すると、製造工程内や製造工程間のハンドリングにも支障を来す、という問題もあった。 Moreover, the thinning of the metal plate having a plurality of metal core substrate, hindered in handling between manufacturing processes within and manufacturing processes, there is a problem that.
【0005】 [0005]
【発明が解決すべき課題】 The present invention is to be solved]
本発明は、以上に説明した従来の技術における問題点を解決し、比較的薄肉の金属コア基板および高密度な配線層などを含む配線基板、およびこれを精度と効率良く得るための配線基板の製造方法を提供する、ことを課題とする。 The present invention is to solve the problems in the conventional techniques described above, a relatively thin metal core substrate and the wiring substrate including a high-density wiring layers, and this wiring board for obtaining high accuracy and efficiency to provide a manufacturing method, it is an object.
【0006】 [0006]
【課題を解決するための手段および発明の効果】 [Effect of the unit and the invention for solving the problems]
本発明は、上記課題を解決するため、金属コア基板を絶縁層や配線層と同様に積層すべき1単位と着想する、ことにより成されたものである。 The present invention, in order to solve the above problems, a metal core substrate conceive as one unit to be stacked similarly to the insulating layer and the wiring layer, it has been made by.
即ち、本発明の第1の配線基板(請求項1)は、表面および裏面を有する金属コア基板と、かかる金属コア基板の表面上方および裏面上方にそれぞれ形成した複数の絶縁層およびその間に位置する配線層と、上記金属コア基板の表面と裏面との間を貫通する貫通孔と、かかる貫通孔内を絶縁材を介して貫通し且つ上記表面上方の配線層と裏面上方の配線層との間を接続するビア導体と、を含む、ことを特徴とする。 That is, the first wiring substrate (claim 1) of the present invention includes a metal core substrate having a front surface and a back surface, located more insulating layers and between which is formed respectively above the surface and the back upper such metal core substrate between the wiring layers, and a through hole passing through between the front and back surfaces of the metal core substrate, and such a through hole penetrating through the insulating material and the surface above the wiring layer and the back upper wiring layer the containing, a via conductor to be connected, characterized in that.
【0007】 [0007]
これによれば、金属コア基板の表面上方および裏面上方にそれぞれ形成した配線層同士の間を、上記貫通孔を絶縁材を介して貫通するビア導体により接続するため、当該金属コア基板を薄肉化できる。 According to this, between the wiring layers to each other formed respectively above the surface and the back surface above the metal core substrate, for connecting the via conductors penetrating the through-hole through the insulating material, thin the metal core substrate it can. また、金属コア基板を薄肉化できるため、その表面上方および裏面上方に配線層を高密度にそれぞれ形成することもできる。 Further, since it thinner metal core substrate, it may be respectively high density forming a wiring layer on the surface above and the back surface upwards. しかも、従来のように、金属コア基板の表面と裏面との間を絶縁材を介して貫通するスルーホール導体を用いないため、後述する製造方法も容易となる。 Moreover, as in the prior art, it uses no through-hole conductors penetrating through the front and back surfaces of the metal core substrate through an insulating material, thereby facilitating the manufacturing method described later.
付言すれば、上記配線基板は、前記金属コア基板の厚みが50μm以下である、とすることも可能である。 As mentioned in addition, the wiring substrate, it is possible the thickness of the metal core substrate is 50μm or less, and to. 望ましい厚みは、35μmまたはこれ以下である。 Desired thickness is 35μm or below.
【0008】 [0008]
尚、金属コア基板は、上記厚みの銅箔、ステンレス鋼(例えばSUS304)箔や、Fe−42wt%Ni(所謂42アロイ)またはFe−36wt%Ni(インバ−)などの箔を含む薄板が用いられる。 The metal core substrate, the thickness of the copper foil, stainless steel (e.g., SUS304) foil or, Fe-42 wt% Ni (so-called 42 alloy) or Fe-36 wt% Ni (inverter -) is a thin plate that includes a foil such as using It is. また、前記貫通孔内の絶縁材は、金属コア基板の表面または裏面に隣接する絶縁層と一体か、別途充填したものでも良い。 The insulating material of the through-hole is either integral with the insulating layer adjacent to the surface or the back surface of the metal core substrate, may be obtained by separately packed.
更に、前記ビア導体は、円錐形状の導体であるコンフォーマルビア導体の他、フィルドビア導体も含まれ、後者の場合は、金属コア基板の貫通孔内を貫通するフィルドビア導体の真上や真下に別のフィルドビア導体を接続しても良い。 Furthermore, the via conductor, another conformal via conductor is a conductor of conical shape also includes filled via conductors, in the latter case, another directly above or below the filled via conductors penetrating the through hole of the metal core substrate filled via conductor may be connected.
【0009】 [0009]
また、本発明の第2の配線基板(請求項2)は、平面視が矩形で且つ表面および裏面を有する金属コア基板と、かかる金属コア基板の表面上方および裏面上方にそれぞれ形成した複数の絶縁層およびその間に位置する配線層と、上記金属コア基板の側面に形成され且つ上記絶縁層の何れかと一体の側面絶縁材と、を含む、ことを特徴とする。 The second wiring board of the present invention (Claim 2), a plurality of insulation were formed and the metal core substrate in which a plan view and having a front surface and a back surface in a rectangular, above the surface and the back upper such metal core substrate including a wiring layer positioned in a layer and between, and a side surface insulating material integral with any of the above metal core is formed on a side surface of the substrate and the insulating layer, characterized in that.
これによれば、金属コア基板の4つの側面は、上記絶縁層の何れかと一体で且つ当該金属コア基板の各側面とほぼ平行な側面絶縁材によって被覆されている。 According to this, the four sides of the metal core substrate is coated with a substantially parallel sides insulating material and each side of and the metal core substrate integrally with any of the above insulating layer. このため、従来のような金属コア基板の側面からタイバーが突出しないので、これによる外部や基板内部との不用意な導通を防止できると共に、配線基板の周辺部においても緻密な配線層を配置することが可能となる。 Therefore, since the tie bar conventionally metallic core side surface of the substrate, such as do not protrude, it is possible to prevent inadvertent conduction between the external and the substrate inside by this, also placing a dense wiring layers in the peripheral portion of the wiring substrate it becomes possible.
【0010】 [0010]
付言すれば、第1および第2の配線基板は、平面視が矩形で且つ表面および裏面を有する金属コア基板と、かかる金属コア基板の表面上方および裏面上方にそれぞれ形成した複数の絶縁層およびその間に位置する配線層と、上記金属コア基板の表面と裏面との間を貫通する貫通孔と、かかる貫通孔内を絶縁材を介して貫通し且つ上記表面上の配線層と裏面上の配線層との間を接続するビア導体と、上記金属コア基板の側面に平行に形成され且つ上記絶縁層の何れかと一体の側面絶縁材と、を含む、とすることも可能である。 As mentioned in addition, the first and second wiring board, a plurality of insulating layers were formed and the metal core substrate, above the surface and the back upper such metal core substrate plan view and having a front surface and a back surface by a rectangle and between a wiring layer positioned on the through hole and, through such through-holes through the insulating material and a wiring layer of the wiring layer and the back surface on the surface penetrating between the surface and the back surface of the metal core substrate and a via conductor which connects the said metal core substrate is formed parallel to the sides of and including a side insulating material integral with any of the above insulating layer, and can be. これによる場合、金属コア基板を薄肉化でき、かかる金属コア基板の表面上方および裏面上方に配線層を緻密にそれぞれ形成できると共に、外部や基板内部との不要な導通を防止でき、配線基板の周辺部においても緻密な配線層を配置することが可能となる。 If by this, the metal core board can be thinned, it is possible to densely form the respective wiring layers above the surface and the back upper such metal core substrate, it is possible to prevent unnecessary continuity between the external and the substrate interior, the periphery of the wiring substrate it becomes possible to arrange the dense wiring layer in part.
また付言すれば、第1および第2の配線基板は、前記金属コア基板の裏面とかかる金属コア基板の裏面上方の配線層との間を導通する新たなビア導体を有する、とすることも可能である。 Further As mentioned in addition, the first and second wiring board has a new via conductors for conduction between the wiring layer of the back above the back side with such a metal core substrate of the metal core substrate, and it is also possible to it is.
【0011】 [0011]
一方、本発明の配線基板の製造方法(請求項3)は、支持基板の平坦面上に複数の絶縁層およびその間に位置する配線層を形成する工程と、前記のうち最外層の絶縁層の上方に金属コア基板を積層する工程と、かかる金属コア基板を貫通する貫通孔を穿孔する工程と、上記貫通孔内を含めて上記金属コア基板の上面に新たな絶縁層を形成する工程と、を含む、ことを特徴とする。 On the other hand, the method of manufacturing the wiring board of the present invention (claim 3) includes the steps of forming a plurality of insulating layers and wiring layers located therebetween on a flat surface of the supporting substrate, the outermost insulating layer of the laminating a metal core substrate upwardly, the steps of drilling a through-hole passing through such metal core substrate, forming a new insulating layer on the upper surface of the metal core substrate including in said through hole, including, characterized in that.
これによれば、金属コア基板は、剛性を有する支持基板の平坦面(平坦な表面)上に予め形成された絶縁層の上方に積層されるため、前述した薄肉の銅箔などとすることができる。 According to this, the metal core substrate, because it is stacked above the previously formed insulating layer on the flat surface of the supporting substrate having rigidity (flat surface), be a copper foil thin the aforementioned it can. また、かかる薄肉の金属コア基板を貫通する貫通孔も精度良く容易に形成できると共に、その上面に形成する新たな絶縁層の一部を上記貫通孔内に確実に充填することもできる。 The through-hole penetrating the metal core substrate in such a thinner with high accuracy can be easily formed, it is also possible to reliably fill the portion of the new insulation layer formed on its upper surface in the through hole. しかも、剛性を有する支持基板の平坦面の上方に絶縁層や配線層などを順次積層するため、ハンドリング性も向上する。 Moreover, for sequentially laminating an insulating layer and a wiring layer on the flat surface of the supporting substrate having rigidity, for improved handling properties.
【0012】 [0012]
尚、上記「最外層の絶縁層」とは、支持基板から相対的に離れている絶縁層を指す。 Incidentally, The "outermost insulating layer" refers to an insulating layer that is relatively far from the support substrate. また、支持基板には、剛性を有する厚みが約1mmの銅板、銅合金板、鋼板、ステンレス鋼板、アルミニウム合金板、あるいはチタン合金板などが用いられ、且つ平坦な表面である平坦面を有するものである。 Further, the support substrate is a copper plate thickness of about 1mm which has a rigid, copper alloy, steel, having a stainless steel plate, aluminum alloy plate, or a titanium alloy plate is used, the flat surface is and flat surface it is. かかる平坦面は、製品単位である前記金属コア基板を平面方向に沿って複数個載置できる多数個取り用の広さを有しても良く、かかる平坦面を有する大きな支持基板(パネル)としても良い。 Such flat surface may have a size for a large number of the metal core substrate is a product unit can plurality placed along a planar direction-piece, as a large supporting substrate having such flat surface (panel) it may be. 更に、支持基板の平坦面上に、積層する順序は、前記配線基板の第1主面側のソルダーレジスト層(絶縁層)、配線層、絶縁層、および金属コア基板などの順の他、前記配線基板の第2主面側のソルダーレジスト層(絶縁層)、配線層、絶縁層、および金属コア基板などの順としても良い。 Furthermore, on the flat surface of the supporting substrate, the order of laminating the solder resist layer of the first main surface side of the wiring board (insulating layer), a wiring layer, an insulating layer, and other order, such as a metal core substrate, said the solder resist layer of the second main surface side of the wiring board (insulating layer), a wiring layer, an insulating layer, and may be the order of such a metal core substrate. 即ち、前記「新たな絶縁層」や後述する「新たな配線層」および「別の絶縁層」は、製造工程における支持基板の平坦面上に積層する順序における相対的な呼称である。 That is, the "new insulating layer" and later to "new wiring layer" and "another insulating layer" are relative designations in order to be stacked on the flat surface of the supporting substrate in the manufacturing process.
【0013】 [0013]
また、本発明には、前記各工程の後に、前記新たな絶縁層および前記貫通孔内に位置する絶縁材を貫通し且つ前記配線層に達するビアホールを形成する工程と、上記ビアホール内にビア導体を形成する工程と、を有する、配線基板の製造方法(請求項4)も含まれる。 Further, the present invention, the after each step, a step of forming a via hole insulation penetrating and the reach to the wiring layer positioned on the new insulation layer and the through-hole, the via conductor in the via hole and a step of forming a method of manufacturing a wiring substrate (claim 4) is also included.
これによれば、金属コア基板に精度良く形成された貫通孔内に絶縁層と一体の絶縁材を介して、ビアホールおよびビア導体を容易に形成することができる。 According to this, it is possible to accurately formed through-hole in the metal core substrate through an insulating layer integral with an insulating material, to easily form the via hole and the via conductor.
【0014】 [0014]
更に、本発明には、前記各工程の後に、前記金属コア基板上面の新たな絶縁層の上方に位置し且つ前記ビア導体と接続する新たな配線層を形成する工程と、かかる新たな絶縁層および新たな配線層の上方に別の絶縁層を形成する工程と、その後で前記支持基板を除去する工程と、を更に有する、配線基板の製造方法(請求項5)も含まれる。 Further, the present invention, the after each step, a step of forming a new wiring layer connected with the upper positioned and the via conductor of a new insulating layer of the metal core substrate top surface, such new insulating layer a step of forming another insulating layer and above a new wiring layer, then further and a step of removing the supporting substrate, a manufacturing method of a wiring substrate (claim 5) is also included. これによれば、金属コア基板を挟んでその表面上方および裏面上方に複数の配線層およびその間に形成した配線層を精度良く高密度で形成できると共に、係る多層構造の配線基板とした後で、支持基板を除去できる。 According to this, after the over the surface and the back upper plurality of wiring layers and the wiring layer formed therebetween with high accuracy can be densely formed, and a wiring board having a multilayer structure according to sandwich the metal core substrate, the supporting substrate can be removed.
尚、上記支持基板の除去方法は、銅製の支持基板である場合、例えば塩化第2銅溶液によりエッチングする方法が採られる。 Incidentally, the method of removing the supporting substrate, when a copper support substrate, for example, a method of etching is adopted by the cupric chloride solution.
【0015】 [0015]
加えて、本発明には、前記金属コア基板には、製品単位(金属コア基板)を複数有する多数個取りの金属薄板が用いられ、前記貫通孔を穿孔する工程と同時に、かかる金属薄板を複数の金属コア基板に分離する平面視が矩形の区画溝が形成される、配線基板の製造方法(請求項6)も含まれる。 In addition, the present invention is the a metal core substrate, the metal sheet of the multi-cavity having a plurality of product units (metal core substrate) is used, at the same time as the step of perforating the through hole, a plurality of such sheet metal plan view of the separation of the metal core substrate partitioning grooves rectangle is formed, the manufacturing method of the wiring substrate (claim 6) is also included.
これによれば、金属薄板は、上記区画孔(溝)に囲まれた製品単位である複数の金属コア基板に分割されると共に、前記支持基板を除去した後で、区画孔の幅方向の中間に沿ってダイシング加工などにより切断することによって、金属コア基板の側面が側面絶縁材で覆われている前記第2の配線基板を確実に得ることができる。 According to this, the metal thin plate, while being divided into a plurality of metal core substrate is a product unit surrounded by the partition hole (groove), after removing the supporting substrate, the width direction of the partition holes intermediate by cutting such as dicing along the can side of the metal core board is to reliably obtain the second wiring board are covered with the side surface insulation. 尚、上記金属薄板には、銅や銅合金などからなる金属箔が含まれる。 Incidentally, the above-mentioned metal sheet, metal foil made of copper or a copper alloy.
【0016】 [0016]
【発明の実施の形態】 DETAILED DESCRIPTION OF THE INVENTION
以下において、本発明の実施に好適な形態を図面と共に説明する。 Hereinafter will be described together with the preferred embodiment in the practice of the present invention with reference to the accompanying drawings.
図1(A)は、本発明の第1および第2の配線基板の1形態である配線基板1の模式的断面を示す。 Figure 1 (A) shows the first and second schematic cross section of the wiring substrate 1, a form of the wiring board of the present invention. 配線基板1は、図1(A)に示すように、表面3および裏面4を有する金属コア基板2と、この金属コア基板2の表面3上方および裏面4上方(図示で下方)にそれぞれ形成した複数の絶縁層5,13,22,6,15,23およびその間に位置する配線層12,21,14,18と、上記金属コア基板2の表面3と裏面4との間を貫通する貫通孔2aと、かかる貫通孔2a内を絶縁材7を介して貫通し且つ上記表面3上方の配線層12と裏面4上方の配線層14との間を接続するビア導体(コンフォーマルビア導体)10と、を含んでいる。 Wiring board 1, as shown in FIG. 1 (A), a metal core board 2 having a surface 3 and the back 4, were formed on the surface 3 of the metallic core board 2 upper and rear surface 4 upward (downward in the illustrated) a plurality of insulating layers 5,13,22,6,15,23 and the wiring layers 12,21,14,18 located therebetween, a through hole penetrating between the surface 3 and the back 4 of the metal core substrate 2 2a and a via conductor (conformal via conductor) 10 that connects between the take through hole 2a in the insulating material 7 through via and the surface 3 over the interconnection layer 12 and the back 4 above the wiring layer 14 , it contains.
上記金属コア基板2は、平面視が正方形(矩形)で且つ厚みが35μmの銅箔または銅合金(例えばCu−2.3wt%Fe−0.03wt%P:所謂194アロイ)の箔からなる。 The metal core substrate 2 is a plan view a square (rectangle) in and thickness 35μm copper foil or copper alloy (e.g., Cu-2.3wt% Fe-0.03wt% P: so-called 194 alloy) consists of foil. かかる金属コア基板2には、表面3と裏面4との間を貫通する内径が約200μmの貫通孔2aが所定の位置に複数貫通している。 In such the metal core substrate 2, through-holes 2a of an inner diameter of about 200μm to penetrate between the surface 3 and the back 4 are more penetrating into place.
【0017】 [0017]
図1(A)に示すように、金属コア基板2の表面3上方には、厚みが約40μmでエポキシ系樹脂からなる絶縁層5,13および厚みが約20μmで同様の樹脂からなるソルダーレジスト層(絶縁層)22と、これらの間に位置し所定のパターンを有する厚みが約15μmの配線層12,21とが積層されている。 As shown in FIG. 1 (A), the surface 3 over the metal core board 2, solder resist layer having a thickness insulating layer 5,13 and the thickness of an epoxy resin with about 40μm made of the same resin at about 20μm and (insulating layer) 22, a thickness having a predetermined pattern positioned between these and the wiring layers 12 and 21 of approximately 15μm is laminated. この配線層12,21間は、ビア導体(コンフォーマルビア導体)16により接続される。 During the wiring layer 12, 21 is connected by a via conductor (conformal via conductor) 16.
尚、絶縁層5などは、例えばシリカフィラなどの無機フィラを含み、上記配線層12などは、銅メッキ膜や銅箔からなる。 Incidentally, an insulating layer 5 includes, for example, an inorganic filler such as silica filler, such as the wiring layer 12 is made of a copper plating film or copper foil. また、絶縁層5,13および配線層12,21は、一方のビルドアップ層を形成している。 The insulating layer 5,13 and the wiring layers 12 and 21 forms one of the build-up layer.
【0018】 [0018]
一方、図1(A)に示すように、金属コア基板2の裏面4上方(図示で下方)にも、厚みが約40μmでエポキシ系樹脂からなる上記同様の絶縁層6,15および厚みが約20μmで同様の樹脂からなるソルダーレジスト層(絶縁層)23と、これらの間に位置し所定のパターンを有する厚みが約15μmの配線層14,18とが積層されている。 On the other hand, as shown in FIG. 1 (A), also the rear surface 4 above the metallic core board 2 (downward in the illustrated), the thickness of an epoxy resin with about 40μm similar insulating layer 6, 15 and thickness of about a solder resist layer (insulating layer) 23 made of the same resin in 20 [mu] m, a thickness of a predetermined pattern located between these and the wiring layers 14 and 18 of approximately 15μm is laminated. 上記配線層14,18間は、ビア導体(コンフォーマルビア)17により接続されている。 During the wiring layers 14 and 18 are connected by the via conductor (conformal via) 17. 尚、絶縁層6,15および配線層14,18は、他方のビルドアップ層を形成している。 The insulating layer 6, 15 and the wiring layers 14 and 18 forms the other build-up layer.
【0019】 [0019]
図1(A)に示すように、金属コア基板2の貫通孔2a内には、絶縁材7を介して配線層12,14間を接続するビア導体(コンフォーマルビア)10が形成され、且つ図示でその内側の凹んだ部分には、絶縁層15と一体の絶縁材9が充填されている。 As shown in FIG. 1 (A), the through hole 2a of the metallic core board 2, via conductors (conformal via) 10 for connecting the wiring layers 12 and 14 via the insulating member 7 is formed, and the recessed portion of the inside in the illustrated, an insulating layer 15 integral with the insulating material 9 is filled. 尚、貫通孔2a内に充填された絶縁材7は、絶縁層5,6の何れかの一方と一体である。 The through-hole 2a in the insulating material 7 filled in are either integral with one of the insulating layers 5 and 6.
また、図1(A)に示すように、金属コア基板2の各側面は、当該側面と平行で且つ一定の厚み(約35μm:金属コア基板2の厚み部分)の側面絶縁材8に被覆され、かかる側面絶縁材8も絶縁層5,6の何れかの一方と一体である。 Further, as shown in FIG. 1 (A), each side of the metal core substrate 2, and constant thickness parallel to the sides: coated on the side surface insulating material 8 (approximately 35μm metal thickness portion of the core substrate 2) such side insulator 8 also is any one integral with the insulating layers 5 and 6.
【0020】 [0020]
図1(A)に示すように、配線層21における所定の表面には、ソルダーレジスト層22を貫通し第1主面24側に露出する複数のランド26が形成され、かかるランド26の表面上に半球形状のハンダバンプ28が第1主面24よりも高く突設される。 As shown in FIG. 1 (A), a predetermined surface of the wiring layer 21, a plurality of lands 26 which is exposed on the first principal surface 24 side through the solder resist layer 22 is formed, on the surface of such lands 26 solder bumps 28 of the hemispherical shape is higher projected than the first major surface 24 to. かかるハンダバンプ28は、Sn−Ag系、Sn−Ag−Cu系、Sn−Cu系、Sn−Zn系、Pb−Sn系など(本実施形態ではSn−Ag系)の低融点合金からなり、第1主面24上に実装される図示しないICチップなど(電子部品)の接続端子と個別に接続される。 Such solder bumps 28, Sn-Ag-based, Sn-Ag-Cu system, Sn-Cu system, Sn-Zn system, made of low-melting alloy (Sn-Ag system in this embodiment) Pb-Sn system, etc., the such as an IC chip not shown is mounted on the first major surface 24 on are individually connected to a connection terminal of the (electronic component). 尚、ハンダバンプ28とICチップなどの接続端子とは、アンダーフィル材(図示せず)に覆われ且つ保護される。 Note that the connection terminals such as solder bumps 28 and the IC chip is protected covered with an underfill material (not shown) and.
【0021】 [0021]
一方、図1(A)に示すように、配線層18から延びた配線19は、最下層のソルダーレジスト層(絶縁層)23に設けた開口部20の底面に位置し且つ第2主面25側に露出している。 On the other hand, as shown in FIG. 1 (A), the wiring 19 extending from the wiring layer 18 is located in the bottom of the opening 20 provided in the lowermost layer of the solder resist layer (insulating layer) 23 and second major surface 25 They are exposed to the side. かかる配線19は、その表面にNiメッキおよびAuメッキが薄く被覆され、当該配線基板1自体を搭載する図示しないマザーボードなどのプリント基板との接続端子として活用される。 Such wires 19, Ni plating and Au plating is coated thinly on the surface, it is used as the connection terminals of the printed circuit board such as a motherboard (not illustrated) mounted the wiring board 1 itself. 尚、配線19の表面には、ハンダボールや銅系合金あるいは鉄系合金の導体ピンなどを接合しても良い。 Incidentally, the surface of the wiring 19 may be joined like conductor pin solder balls or copper-based alloy or an iron alloy.
【0022】 [0022]
以上のような配線基板1によれば、金属コア基板2が薄肉であるため、かかる金属コア基板2の表面3上方および裏面4上方に配線層12,14などを高密度にそれぞれ形成できる。 According to the wiring substrate 1 as described above, since the metal core substrate 2 is thin, and such metal core surface 3 upwards and the back 4 above the wiring layers 12 and 14 of the substrate 2 can be formed with high density, respectively. また、金属コア基板2の各側面が側面絶縁材8で被覆され且つ従来のタイバーが突出しないため、外部や基板内部との不要な導通を防止でき、配線基板1の周辺部にも緻密な配線層を配置することが可能となる。 Furthermore, since each side surface of the metallic core board 2 is coated and conventional tie bars in side insulator 8 does not protrude, prevents unwanted conduction with the outside and inside the substrate, even dense wiring on the peripheral portion of the wiring substrate 1 it is possible to arrange the layers.
尚、配線基板1の金属コア基板2は、電源電極または接地電極としても活用することができる。 The metal core substrate 2 of the wiring substrate 1 can also be used as the power source electrode or the ground electrode.
【0023】 [0023]
図1(B)は、前記配線基板1の応用形態である配線基板1aの模式的断面を示す。 Figure 1 (B) shows a schematic cross section of the wiring substrate 1a is a modified embodiment of the wiring substrate 1. 配線基板1aは、図1(B)に示すように、金属コア基板2、絶縁層5,6など、および配線層12,14などを含む配線基板1と同じ多層構造を有すると共に、更に金属コア基板2の裏面4と配線層14との間にこれらを導通するビア導体11が形成されている。 Wiring substrate 1a, as shown in FIG. 1 (B), a metal core board 2, an insulating layer 5, 6, and which has the same multilayer structure as the wiring substrate 1, including the wiring layers 12 and 14, further metal core via conductors 11 to conduct these between the back 4 of the substrate 2 and the wiring layer 14 is formed. このため、配線基板1aの金属コア基板2は、電源電極や接地電極の他、信号電極としても活用することが可能である。 Therefore, the metal core substrate 2 of the wiring substrate 1a, in addition to the power electrodes and ground electrodes, it is possible to also use as a signal electrode.
【0024】 [0024]
ここで、前記配線基板1の製造方法を図2〜図4によって説明する。 Here, the manufacturing method of the wiring substrate 1 by FIGS. 尚、図2,4は、前記図1(A)における配線基板1の右側部分に基づいて図示する。 Incidentally, FIG. 2 and 4 illustrates on the basis of the right portion of the wiring substrate 1 in FIG. 1 (A).
図2(A)に示すように、予め厚みが約1mmの銅板からなり且つ剛性を有するる支持基板30を用意し、その平坦な表面である平坦面32の表面上方に、厚みが約20μmのエポキシ系樹脂フィルムを積層し且つ熱圧着することで、絶縁層(ソルダーレジスト層)22を形成する。 As shown in FIG. 2 (A), pre thickness prepared supporting substrate 30 that has a and rigidity made of a copper plate of about 1 mm, above the surface of the flat surface 32 which is a flat surface, a thickness of about 20μm by stacked and thermocompression bonding an epoxy resin film, an insulating layer (solder resist layer) 22. 尚、本製造方法では、前記配線基板1の第1主面24側から順次積層を行う。 In the present manufacturing method, it performed sequentially stacked from the first major surface 24 side of the wiring board 1. また、支持基板30は、複数の配線基板1を製造可能な多数個取り用の金属パネルである。 The support substrate 30 is a metal panel for many possible manufacturing a plurality of wiring boards 1-piece.
次に、絶縁層22の表面上方に図示しない厚さ約15μmの銅箔を貼り付け、その上に形成したドライフィルムを露光・現像して所定パターンのエッチングレジストを形成し、上記銅箔をエッチングした後、かかるエッチングレジストを剥離する(公知のサブトラクティブ法)。 Then, paste copper foil having a thickness of about 15μm (not shown) above the surface of the insulating layer 22, a dry film is exposed and developed to form an etching resist having a predetermined pattern formed thereon, etching the copper foil after, to strip the etching resist (known subtractive method). その結果、図2(A)に示すように、絶縁層22の表面上方に上記パターンに倣った配線層21が形成される。 As a result, as shown in FIG. 2 (A), the wiring layer 21 that follows the above pattern is formed over the surface of the insulating layer 22.
【0025】 [0025]
次いで、絶縁層22および配線層21の表面上方に厚みが約40μmのエポキシ系樹脂フィルムを積層し且つ熱圧着して絶縁層13を形成する。 Then, thickness was laminated and thermocompression bonding an epoxy resin film of about 40μm to form an insulating layer 13 above the surface of the insulating layer 22 and the wiring layer 21. かかる絶縁層13の所定の位置にレーザ(例えば炭酸ガスレーザ)を照射して配線層21の表面が露出するビアホールを形成し、かかるビアホール内を含む絶縁層13の表面上方に粗面化処理、無電解銅メッキ、および電解銅メッキを全面に施す。 By irradiating a predetermined position of such insulating layer 13 lasers (e.g. carbon dioxide gas laser) to form a via hole the surface of the wiring layer 21 exposed, roughened above the surface of the insulating layer 13 including the inside of such a via hole, no electrolytic copper plating, and electrolytic copper plating applied to the entire surface.
得られた銅メッキ膜の上面に形成したドライフィルム(図示せず)を露光・現像して所定パターンのエッチングレジストを形成し、上記銅メッキ膜をエッチングした後、上記エッチングレジストを剥離する。 The resulting dry film was formed on the upper surface of the copper plated film (not shown) is exposed and developed to form an etching resist having a predetermined pattern, after etching the copper plating film is peeled off the etching resist.
その結果、図2(A)に示すように、絶縁層13の表面上方に上記パターンに倣った配線層12が形成され、且つ上記ビアホール内には、配線層21,12間を接続するビア導体16が形成される。 As a result, as shown in FIG. 2 (A), the insulating layer wiring layer 12 that follows the above pattern above the surface of 13 is formed, and the inside the via hole, the via conductors for connecting the wiring layers 21 and 12 16 is formed.
【0026】 [0026]
更に、図2(B)に示すように、支持基板30から離れた最外層の絶縁層13および配線層12の表面上方に厚みが約40μmのエポキシ系樹脂フィルムを積層し且つ熱圧着して絶縁層5を形成すると共に、かかる絶縁層5の表面上方に厚みが約35μmの金属コア基板2(金属薄板2b)を積層して圧着する。 Furthermore, as shown in FIG. 2 (B), the thickness above the surface of the support substrate 30 outermost insulating layer 13 and the wiring layer 12 away from the laminated and and thermocompression bonding an epoxy resin film of about 40μm insulating to form a layer 5, the thickness above the surface of such insulating layer 5 is crimped by laminating approximately 35μm metal core substrate 2 (sheet metal 2b).
この段階では、図3(A)に示すように、前記支持基板30の上方は、製品単位である複数の金属コア基板2を含む金属薄板2bに覆われている。 At this stage, as shown in FIG. 3 (A), above the supporting substrate 30 is covered with a metal sheet 2b including a plurality of metal core substrate 2 is a product unit. 尚、上記絶縁層22,13,5は、本発明の製造方法における「複数の絶縁層」に相当する。 Note that the insulating layer 22,13,5 corresponds to the "plurality of insulating layer" in the manufacturing method of the present invention.
次いで、金属コア基板2(金属薄板2b)の上面上方に形成したドライフィルム(図示せず)を露光・現像して所定パターンのエッチングレジストを形成し、上記金属薄板2bをエッチングした後、上記エッチングレジストを剥離する。 Then, after the dry film formed on the upper surface above the metallic core board 2 (sheet metal 2b) (not shown) is exposed and developed to form an etching resist having a predetermined pattern, and etching the metal thin plate 2b, the etching the resist is removed. この結果、図2(C)に示すように、金属コア基板2の所定の位置に内径が約200μmの貫通孔2aが穿孔される。 As a result, as shown in FIG. 2 (C), the through hole 2a of an inner diameter of about 200μm to a predetermined position of the metal core substrate 2 is drilled. 同時に、図2(C)および図3(B)に示すように、複数の金属コア基板2の境界に沿って平面視が正方形(矩形)の区画孔(溝)2dが形成される。 At the same time, as shown in FIG. 2 (C) and FIG. 3 (B), the plan view along the boundary of a plurality of metallic core board 2 compartments hole (groove) 2d square (rectangle) is formed. 尚、図3(B)中の符号2cは、耳部を示す。 Reference numeral 2c in FIG. 3 (B) shows the ears.
【0027】 [0027]
次に、図2(D)に示すように、金属コア基板2(金属薄板2b)の上面(裏面4)上方に、厚みが約40μmのエポキシ系樹脂フィルムを積層し且つ熱圧着して絶縁層6を形成すると共に、かかる絶縁層6の一部を貫通孔2a内に充填して絶縁材7を形成する。 Next, as shown in FIG. 2 (D), the upper surface of the metal core substrate 2 (sheet metal 2b) (back surface 4) above, the thickness is laminated an epoxy resin film of about 40μm and thermocompression bonding to the insulating layer 6 to form a, by filling a portion of such insulating layers 6 within the through hole 2a is formed an insulating material 7. 同時に、絶縁層6の一部を上記区画孔2d内に充填して、側面絶縁材8を形成する。 At the same time, a part of the insulating layer 6 is filled into the compartment holes 2d, forming a side insulating member 8. 本形態では、側面絶縁材8は、絶縁層6と一体である。 In this embodiment, the side surface insulating material 8 is integral with the insulating layer 6. 尚、上記絶縁層6は、本発明の製造方法における「新たな絶縁層」に相当する。 Note that the insulating layer 6 corresponds to the "new insulating layer" in the manufacturing method of the present invention.
更に、絶縁層6および絶縁材7の中心部付近にレーザ(例えば炭酸ガスレーザ)を照射する。 Moreover, irradiation with laser (e.g., carbon dioxide gas laser) in the vicinity of the center portion of the insulating layer 6 and the insulating material 7. その結果、図2(E)に示すように、絶縁層6および絶縁材7の中心部付近を貫通し且つ配線層12の表面に達するほぼ円錐形のビアホール10aが形成される。 As a result, as shown in FIG. 2 (E), substantially conical hole 10a reaching the surface of the insulating layer 6 and the insulating material 7 the central portion and around the penetrating and wiring layer 12 is formed. かかるビアホール10aの最大内径は、約100μmである。 The maximum inner diameter of such a via hole 10a is about 100 [mu] m.
【0028】 [0028]
次に、絶縁層6の表面およびビアホール10aの内壁を粗化処理し且つ無電解銅メッキによる銅メッキ膜を形成し、絶縁層6の表面上方に所定パターンのドライフィルムを形成した後、当該フィルム間に銅メッキを施す。 Then, the inner wall surface and the via hole 10a of the insulating layer 6 to form a roughened to and copper plating film by electroless copper plating, after forming a dry film of a predetermined pattern above the surface of the insulating layer 6, the film subjected to a copper plating in between. そして、上記フイルムを剥離した後、クイックエッチングを施す(公知のセミアディティブ法)。 Then, after separating the above film, subjected to quick etching (known semi-additive method).
その結果、図4(A)に示すように、ビアホール10a内には、これに倣ったビア導体10が形成されると共に、絶縁層6の表面上方にビア導体10と接続し且つ所定パターンを有する配線層14が形成される。 As a result, as shown in FIG. 4 (A), the via hole 10a, with the via conductor 10 is formed that follows this, and having a predetermined pattern is connected to the via conductor 10 above the surface of the insulating layer 6 wiring layer 14 is formed. 尚、かかる配線層14は、本発明の製造方法における「新たな配線層」に相当する。 Incidentally, such a wiring layer 14 corresponds to the "new wiring layer" in the manufacturing method of the present invention.
次いで、図4(B)に示すように、絶縁層6および配線層14の表面上方に、厚みが約40μmのエポキシ系樹脂フィルムを積層し且つ熱圧着して絶縁層15を形成すると共に、かかる絶縁層15の一部をビア導体10の内側に充填して絶縁材9とする。 Then, as shown in FIG. 4 (B), above the surface of the insulating layer 6 and the wiring layer 14, the thickness was laminated and thermocompression bonding an epoxy resin film of about 40μm to form an insulating layer 15, such the part of the insulating layer 15 by filling the inside of the via conductor 10 and the insulating material 9. 尚、絶縁層15は、本発明の製造方法で「別の絶縁層」に相当する。 The insulating layer 15 corresponds to "another insulating layer" in the manufacturing method of the present invention.
【0029】 [0029]
更に、絶縁層15の所定の位置をレーザ加工してビアホールを形成し、且つこのビアホール内および絶縁層15の表面上方に前記同様のセミアデティブ法を施す。 Further, a predetermined position of the insulating layer 15 to form a via hole by laser processing, and subjected to the same Semiadetibu method above the surface of the via hole and the insulating layer 15. この結果、図4(B)に示すように、絶縁層15の表面上方に所定パターンの配線層18が形成され、且つ上記ビアホール内に配線層14,18間を接続するビア導体17が形成される。 As a result, as shown in FIG. 4 (B), the wiring layer 18 having a predetermined pattern is formed above the surface of the insulating layer 15, and the via conductors 17 for connecting the wiring layers 14 and 18 in the via hole is formed that.
この段階で、支持基板30を塩化第2銅溶液のシャワー噴射によりエッチングして除去した後、図4(B)中の破線Sで示すように、区画孔2dの幅方向の中間に沿って、金属コア基板2ごとにダイシングブレードにより切断する。 At this stage, after removal by etching the support substrate 30 by the shower injection cupric chloride solution, as indicated by a broken line S in FIG. 4 (B), the along the middle of the width direction of the partition holes 2d, cutting by a dicing blade for each metal core substrate 2.
この結果、図4(C)に示すように、金属コア基板2ごとの複数(本実施形態では4個)の製品単位が得られる共に、複数の金属コア基板2の各側面は、それらと平行で且つ一定の厚みである側面絶縁材8によって覆われている。 As a result, as shown in FIG. 4 (C), both products more units of each metallic core board 2 (four in this embodiment) is obtained, each side of a plurality of metallic core board 2, parallel to them are covered with a side insulating member 8 is in and constant thickness.
【0030】 [0030]
次いで、図4(C)に示すように、絶縁層15および配線層18の表面上方に、厚みが約20μmのエポキシ系樹脂フィルムを積層し且つ熱圧着してソルダーレジスト層(絶縁層)23を形成し、その表面(第2主面)25から配線層18に達する開口部20をレーザ加工などで形成する。 Then, as shown in FIG. 4 (C), above the surface of the insulating layer 15 and the wiring layer 18, a solder resist layer with a thickness laminated an epoxy resin film of about 20μm and thermocompression bonding (insulating layer) 23 formed to form an opening 20 from the surface (second main surface) 25 reaching the wiring layer 18 such as a laser machining. かかる開口部20の底面に露出する配線19の表面にNiメッキおよびAuメッキを施す。 Subjected to Ni plating and Au plating on the surface of the wiring 19 exposed to the bottom of such openings 20.
そして、図4(D)に示すように、最下層のソルダーレジスト層(絶縁層)22の表面(第1主面)24の所定の位置をレーザ加工などによって穿設し、配線層21の表面が露出するランド26を複数形成する。 Then, as shown in FIG. 4 (D), the predetermined position of the surface (first main surface) 24 of the lowermost of the solder resist layer (insulating layer) 22 drilled by laser machining, the surface of the wiring layer 21 There form a plurality of lands 26 are exposed. かかるランド26にハンダバンプ28を第1主面24よりも高く突出して個別に形成する。 The solder bumps 28 in such a land 26 to protrude higher than the first major surface 24 formed separately. これにより、前記配線基板1を複数個製造することができる。 Thereby, the wiring substrate 1 can be multiple production.
【0031】 [0031]
以上のような配線基板1の製造方法によれば、薄肉の金属コア基板2に貫通孔2aを精度良く容易に形成できると共に、かかる貫通孔2a内に絶縁材7を介してビア導体10を容易に形成できる。 According to the manufacturing method of the wiring substrate 1 as described above, with a through hole 2a in the metal core substrate 2 thin accurately can be easily formed, easily via conductor 10 via an insulating material 7 in such a through hole 2a It can be formed on. しかも、金属コア基板2の表面3および裏面4の上方に形成する絶縁層5,6などや配線層12,14などを高密度で且つ精度良く配置することができ、且つ側面絶縁材8を同時に形成できる。 Moreover, like the insulating layer 5, 6, etc. and a wiring layer 12, 14 formed on the upper surface 3 and the back 4 of the metallic core board 2 can be high accuracy densely arranged, and a side insulator 8 at the same time It can be formed.
尚、前記図1(B)で示した配線基板1aを得るには、図2(E)において、絶縁層6に金属コア基板2の裏面4に達するビアホールを穿設し、且つ前記ビア導体10と同時に前記方法で配線層14に接続するビア導体を形成すれば良い。 Incidentally, in order to obtain a wiring board 1a shown in FIG. 1 (B), in FIG. 2 (E), bored a via hole in the insulating layer 6 reaches the back surface 4 of the metal core substrate 2, and the via conductors 10 at the same time it may be formed via conductors connected to the wiring layer 14 in the process. また、配線基板1,1aの製造方法は、支持基板30の平坦面32の上方に、第2主面25側の絶縁層23,15,6、配線層18,14、および金属コア基板2などの順序にして、前述した方法と逆向きに積層するように行っても良い。 A method of manufacturing a wiring board 1,1a are above the planar surface 32 of the support substrate 30, the second main surface 25 side of the insulating layer 23,15,6, wiring layers 18 and 14, and the metal core board 2, etc. in the order, it may be performed as laminating method and reverse described above.
【0032】 [0032]
図5(A)は、本発明の第1および第2の配線基板の異なる形態の配線基板1bの模式的断面を示す。 5 (A) shows a schematic cross section of the first and second wiring board different forms of the wiring substrate 1b of the present invention. 以下においては、前記形態と共通する部分や要素には、前記形態と共通する符号を用いる。 In the following, parts and elements common to the embodiment, using a code common to the embodiment.
配線基板1bは、図5(A)に示すように、表面3および裏面4を有する前記同様の金属コア基板2と、かかる金属コア基板2の表面3上方および裏面4上方にそれぞれ形成した複数の絶縁層5,13,22,6,15,23およびその間に位置する配線層12,21,14,18と、上記金属コア基板2の表面3と裏面4との間を貫通する貫通孔2aと、かかる貫通孔2a内を絶縁材7を介して貫通し且つ上記表面3上方の配線層12と裏面4上方の配線層14との間を接続するビア導体(フィルドビア導体)36と、を含んでいる。 Wiring substrate 1b, as shown in FIG. 5 (A), and the same metallic core board 2 having a surface 3 and the back 4, of such metal core substrate 2 surface 3 upwards and the back 4 above the plurality of formed respectively a wiring layer 12,21,14,18 positioned in the insulating layer 5,13,22,6,15,23 and between the through-hole 2a penetrating between the surface 3 and the back 4 of the metal core substrate 2 , the via conductor (filled via conductor) 36 that connects between the take through hole 2a in the insulating material 7 through via and the surface 3 over the interconnection layer 12 and the back 4 above the wiring layer 14, include there.
【0033】 [0033]
図5(A)に示すように、金属コア基板2の表面3上方には、前記同様の絶縁層5,13およびソルダーレジスト層(絶縁層)22と、これらの間に位置し所定のパターンを有する前記同様の配線層12,21が積層されている。 As shown in FIG. 5 (A), the surface 3 over the metal core substrate 2, and the same insulating layer 5,13 and the solder resist layer (insulating layer) 22, a predetermined pattern is positioned between the the same wiring layer 12 and 21 with are stacked. かかる配線層12,21間は、ビア導体(フィルドビア導体)34により接続されている。 During such wiring layers 12 and 21 are connected by via conductors (filled via conductor) 34.
また、図5(A)に示すように、金属コア基板2の裏面4上方(図示で下方)にも前記同様の絶縁層6,15およびソルダーレジスト層(絶縁層)23と、これらの間に位置する前記同様の配線層14,18が積層されている。 Further, as shown in FIG. 5 (A), the back surface 4 above the even (downward shown) similar insulating layer 6, 15 and the solder resist layer of the metal core substrate 2 (insulating layer) 23, between which the same wiring layers 14 and 18 are laminated located. かかる配線層14,23間は、ビア導体(フィルドビア導体)38により接続されている。 During such wiring layers 14, 23 are connected by via conductors (filled via conductor) 38.
図5(A)に示すように、金属コア基板2の貫通孔2a内には、絶縁材7を介して配線層12,14間を接続するビア導体36が形成され、且つ図示でその真上および真下には、同心でビア導体(フィルドビア導体)34,38が接続される。 As shown in FIG. 5 (A), in the through hole 2a of the metallic core board 2, via conductors 36 for connecting the wiring layers 12 and 14 via the insulating member 7 is formed, and directly above the illustrated and the underneath, via conductors (filled via conductor) 34 and 38 are connected concentrically.
【0034】 [0034]
図5(A)に示すように、金属コア基板2の各側面は、当該側面と平行で且つ一定の厚み(約35μm:金属コア基板2の厚み部分)の側面絶縁材8に被覆され、かかる側面絶縁材8も絶縁層5,6の何れかの一方と一体である。 As shown in FIG. 5 (A), each side of the metal core substrate 2, and constant thickness parallel to the sides: coated on the side surface insulating material 8 (approximately 35μm metal thickness portion of the core substrate 2), such side insulator 8 is also integral with one of either the insulating layers 5 and 6.
更に、図5(A)に示すように、配線層21における所定の表面には、前記同様のランド26が形成され、かかるランド26の表面上に半球形状のハンダバンプ28が第1主面24よりも高く突設されている。 Furthermore, as shown in FIG. 5 (A), a predetermined surface of the wiring layer 21, the formed similar lands 26, solder bumps 28 hemispherical on the surface of such lands 26 from the first major surface 24 It is highly protruded also. かかるハンダバンプ28は、Sn−Ag系などの低融点合金からなり、第1主面24上に実装される図示しないICチップなど(電子部品)の接続端子と個別に接続される。 Such solder bumps 28 are made of low-melting alloy such as Sn-Ag system, it is individually connected to a connection terminal such as an IC chip not shown is mounted on the first major surface 24 on (electronic component).
【0035】 [0035]
一方、図5(A)に示すように、配線層18から延びた配線19は、最下層のソルダーレジスト層(絶縁層)23の開口部20の底面に位置し且つ第2主面25側に露出する。 On the other hand, as shown in FIG. 5 (A), the wiring 19 extending from the wiring layer 18, located and and the second main surface 25 side to the bottom surface of the lowermost of the solder resist layer (insulating layer) 23 opening 20 of the exposed. かかる配線19の表面には、NiメッキおよびAuメッキが薄く被覆され、当該配線基板1b自体を搭載する図示しないマザーボードなどのプリント基板との接続端子として活用される。 On the surface of such a wire 19 is covered thin Ni plating and Au plating are used as connection terminals for connection with the printed circuit board such as a motherboard (not illustrated) mounted the wiring substrate 1b itself. 尚、配線19の表面には、ハンダボールや銅系合金あるいは鉄系合金の導体ピンなどを接合しても良い。 Incidentally, the surface of the wiring 19 may be joined like conductor pin solder balls or copper-based alloy or an iron alloy.
【0036】 [0036]
以上のような配線基板1bによれば、前記配線基板1と同様に、金属コア基板2の表面3上方および裏面4上方に配線層12,14などが高密度にそれぞれ配置されると共に、金属コア基板2の各側面が側面絶縁材8で被覆されているため、外部や基板内部との不要な導通を防止でき、配線基板1の周辺部においても緻密な配線層を配置することが可能となる。 According to the wiring substrate 1b as described above, similarly to the wiring substrate 1, with a metal core surface 3 upwards and the back 4 above the wiring layers 12 and 14 of the substrate 2 are arranged at a high density, respectively, the metal core since each side of the substrate 2 is coated with a side insulator 8, it is possible to prevent unnecessary continuity between the external and the substrate inside, it is possible to arrange a dense wiring layer even in the peripheral portion of the wiring substrate 1 . しかも、ビア導体36は、垂直方向に同心のビア導体34,28と接続されるため、電気的導通を安定して得られる。 Moreover, via conductors 36 to be connected in the vertical direction and concentrically via conductors 34, 28, obtained by stable electrical conduction.
尚、配線基板1bの金属コア基板2は、電源電極または接地電極としても活用することができる。 The metal core substrate 2 of the wiring substrate 1b can also be used as the power source electrode or the ground electrode.
【0037】 [0037]
図5(B)は、前記配線基板1bの応用形態である配線基板1cの模式的断面を示す。 Figure 5 (B) shows a schematic cross section of the wiring board 1c is a modified embodiment of the wiring substrate 1b. 配線基板1cは、図5(B)に示すように、金属コア基板2、絶縁層5,6など、および配線層12,14などを含む配線基板1と同じ多層構造を有すると共に、更に金属コア基板2の裏面4と配線層14との間にこれらを導通するビア導体(フィルドビア導体)37が形成される。 Wiring board 1c, as shown in FIG. 5 (B), a metal core board 2, an insulating layer 5, 6, and which has the same multilayer structure as the wiring substrate 1, including the wiring layers 12 and 14, further metal core via conductors (filled via conductor) 37 which conducts them between the back 4 of the substrate 2 and the wiring layer 14 is formed. このため、配線基板1cの金属コア基板2は、電源電極や接地電極の他、信号電極としても活用可能である。 Therefore, the metal core substrate 2 of the wiring board 1c, in addition to the power electrodes and ground electrodes can also be utilized as a signal electrode.
【0038】 [0038]
ここで、配線基板1bの製造方法を図6,図7によって説明する。 Here, a method for manufacturing a wiring substrate 1b 6, by Figure 7. 尚、図6,7では、前記図5(A)における配線基板1bの右側部分に基づいて図示する。 In FIG. 6, illustrated on the basis of the right portion of the wiring substrate 1b in FIG 5 (A).
図6(A)に示すように、前記同様の銅板からなる支持基板30の平坦面32の表面上方に、前記同様の絶縁層(ソルダーレジスト層)22を形成する。 As shown in FIG. 6 (A), above the surface of the flat surface 32 of the support substrate 30 made of the same copper plate, forming the same insulating layer (solder resist layer) 22. 尚、本製造方法も、前記配線基板1bの第1主面24側から順次積層を行う。 Incidentally, the method also sequentially performed stacked from the first main surface 24 side of the wiring substrate 1b.
次に、絶縁層22の表面上方に前記同様に銅箔を貼り付け、その上に形成したドライフィルムを露光・現像して所定パターンのエッチングレジストを形成し、上記銅箔をエッチングした後、かかるエッチングレジストを剥離する公知のサブトラクティブ法により、図6(A)に示すように、配線層21を形成する。 Then, after the same manner paste copper foil above the surface of the insulating layer 22, a dry film is exposed and developed to form an etching resist having a predetermined pattern formed thereon, and etching the copper foil, such by known subtractive method for peeling the etching resist, as shown in FIG. 6 (a), to form a wiring layer 21.
【0039】 [0039]
次いで、絶縁層22および配線層21の表面上方に前記同様のエポキシ系樹脂フィルムを積層し且つ圧着して絶縁層13を形成する。 Then, the stacked similar epoxy resin film and bonding to above the surface of the insulating layer 22 and the wiring layer 21 to form the insulating layer 13. かかる絶縁層13の所定の位置に配線層21の表面が露出するビアホールを形成し、かかるビアホール内を含む絶縁層13の表面上方に無電解銅メッキや電解銅メッキなどを全面に施す。 Forming a via hole to expose the surface of the wiring layer 21 in a predetermined position of such insulating layer 13 is subjected to such electroless copper plating and electrolytic copper plating on the entire surface above the surface of the insulating layer 13 including the inside of such a via hole. 得られた銅メッキ膜の上面に形成したドライフィルム(図示せず)を露光・現像して所定パターンのエッチングレジストを形成し、上記銅メッキ膜をエッチングした後、上記エッチングレジストを剥離する。 The resulting dry film was formed on the upper surface of the copper plated film (not shown) is exposed and developed to form an etching resist having a predetermined pattern, after etching the copper plating film is peeled off the etching resist.
その結果、図6(A)に示すように、絶縁層13の表面上方に上記パターンに倣った配線層12が形成され、且つ上記ビアホール内には、配線層21,12間を接続するフィルドビア導体34が形成される。 As a result, as shown in FIG. 6 (A), the insulating layer wiring layer 12 that follows the above pattern above the surface of 13 is formed, and the inside the via hole, filled via conductors for connecting the wiring layers 21 and 12 34 is formed.
【0040】 [0040]
更に、図6(B)に示すように、最外層の絶縁層13と配線層12との表面上方に前記同様のエポキシ系樹脂フィルムを積層・圧着して絶縁層5を形成すると共に、その表面上方に厚みが約35μmの金属コア基板2(金属薄板2b)を積層・圧着する。 Furthermore, as shown in FIG. 6 (B), to form the insulating layer 5 laminated and pressure bonded to the same epoxy resin film above the surface of the outermost insulating layer 13 and the wiring layer 12, the surface thickness above is laminated and crimped about 35μm metal core substrate 2 (sheet metal 2b). この段階では、前記図3(A)に示すように、前記支持基板30の上方は、製品単位である複数の金属コア基板2を含む金属薄板2bに覆われている。 At this stage, as shown in FIG. 3 (A), above the supporting substrate 30 is covered with a metal sheet 2b including a plurality of metal core substrate 2 is a product unit.
次いで、金属コア基板2(金属薄板2b)の上面(裏面4)上方に形成したドライフィルムを露光・現像して所定パターンのエッチングレジストを形成し、上記金属薄板2bをエッチングした後、上記エッチングレジストを剥離する。 Then, a dry film formed on the upper surface (back surface 4) above the metallic core board 2 (sheet metal 2b) is exposed and developed to form an etching resist having a predetermined pattern, and etching the metal thin plate 2b, the etching resist to peel off the. この結果、図6(C)に示すように、金属コア基板2の所定の位置に内径が約200μmの貫通孔2aが穿孔され、同時に、図6(C)および前記図3(B)に示すように、複数の金属コア基板2の境界に沿って平面視が正方形(矩形)の区画孔(溝)2dが形成される。 As a result, as shown in FIG. 6 (C), the through hole 2a of an inner diameter of about 200μm to a predetermined position of the metal core substrate 2 is perforated, at the same time, shown in FIG. 6 (C) and FIG. 3 (B) as described above, in plan view along the boundary of a plurality of metallic core board 2 compartments hole (groove) 2d square (rectangle) is formed.
【0041】 [0041]
次に、図6(C)に示すように、金属コア基板2(金属薄板2b)の上面(裏面4)上方に、前記同様の樹脂フィルムを積層して絶縁層6を形成すると共に、この絶縁層6の一部を貫通孔2a内に充填して絶縁材7を形成する。 Next, as shown in FIG. 6 (C), the upper surface (back surface 4) above the metallic core board 2 (sheet metal 2b), thereby forming an insulating layer 6 by laminating the same resin film, the insulation filling the portion of the layer 6 within the through hole 2a is formed an insulating material 7. 同時に、絶縁層6の一部を上記区画孔2d内に充填して側面絶縁材8を形成する。 At the same time, a part of the insulating layer 6 to form the side surface insulating material 8 is filled in the compartment holes 2d.
更に、絶縁層6および絶縁材7の中心部付近にレーザ(例えば炭酸ガスレーザ)を照射する。 Moreover, irradiation with laser (e.g., carbon dioxide gas laser) in the vicinity of the center portion of the insulating layer 6 and the insulating material 7. その結果、図6(D)に示すように、絶縁層6および絶縁材7の中心部付近を貫通し且つビア導体34の表面に達するほぼ円錐形のビアホール35が形成される。 As a result, as shown in FIG. 6 (D), the insulating layer 6 and the vicinity of the center portion of the insulating member 7 penetrates and via holes 35 substantially conical reaching the surface of the via conductor 34 is formed. かかるビアホール35の最大内径も、約100μmである。 The maximum inner diameter of such a via hole 35 is also approximately 100 [mu] m.
【0042】 [0042]
次に、絶縁層6の表面およびビアホール35の内壁を粗化処理し且つ無電解銅メッキを施し、絶縁層6の表面上方に所定パターンのドライフィルムを形成した後、かかるフィルム間に銅メッキを施す。 Then, the surface and the inner wall of the via hole 35 of the insulating layer 6 roughening treated and electroless copper plating, after forming a dry film of a predetermined pattern above the surface of the insulating layer 6, the copper plating between such films applied. そして、上記フイルムを剥離した後、クイックエッチングを施す(公知のセミアディティブ法)。 Then, after separating the above film, subjected to quick etching (known semi-additive method).
その結果、図7(A)に示すように、ビアホール35内には、これに倣ったフィルドビア導体36が形成され、且つ絶縁層6の表面上方にビア導体36と接続する配線層14が形成される。 As a result, as shown in FIG. 7 (A), the via hole 35, which filled via conductor 36 that follows the is formed, a wiring layer 14 connected to the via conductor 36 is formed and above the surface of the insulating layer 6 that. 尚、ビア導体34,36は、互いに同心である。 Incidentally, the via conductors 34 and 36 are concentric to each other.
次いで、図7(B)に示すように、絶縁層6および配線層14の表面上方に、前記同様の樹脂フィルムを積層・圧着して絶縁層15を形成する。 Then, as shown in FIG. 7 (B), above the surface of the insulating layer 6 and the wiring layer 14, the laminated and pressure bonded similar resin film to form an insulating layer 15.
【0043】 [0043]
更に、絶縁層15の所定の位置にレーザ加工などしてビアホールを形成し、且つかかるビアホール内および絶縁層15の表面上方に前記同様のセミアデティブ法を施す。 Further, via holes are formed by, for example, laser machining at a predetermined position of the insulating layer 15, and such via holes and subjecting the same Semiadetibu method above the surface of the insulating layer 15. この結果、図7(B)に示すように、絶縁層15の表面上方に前記同様の配線層18が形成され、且つ上記ビアホール内に配線層14,18間を接続するフィルドビア導体38が形成される。 As a result, as shown in FIG. 7 (B), the same wiring layer 18 is formed above the surface of the insulating layer 15, and filled via conductors 38 for connecting the wiring layers 14 and 18 in the via hole is formed that.
かかる段階で、支持基板30を前記同様にして除去すると共に、図7(B)中の破線Sで示すように、区画孔(溝)2dの幅方向の中間に沿って金属コア基板2ごとにダイシングブレードなどにより切断して分離する。 In such a step, the supporting substrate 30 as well as removed in the same manner above, as indicated by a broken line S in FIG. 7 (B), the each metal core substrate 2 along the middle of the width direction of the partition holes (grooves) 2d separating cut by dicing blade. この結果、図7(C)に示すように、金属コア基板2ごとの複数の製品単位が得られ、複数の金属コア基板2の各側面は、前記同様の側面絶縁材8によって覆われている。 As a result, as shown in FIG. 7 (C), obtained several product units per metal core substrate 2, each side of the plurality of metal core substrate 2 is covered by the same side insulator 8 .
【0044】 [0044]
次いで、図7(C)に示すように、絶縁層15および配線層18の表面上方に、前記同様の樹脂フィルムを積層・圧着してソルダーレジスト層(絶縁層)23を形成し、その表面(第2主面)25から配線層18に達する開口部20を前記同様に形成する。 Then, as shown in FIG. 7 (C), above the surface of the insulating layer 15 and the wiring layer 18, are laminated and pressure bonded to the same resin film to form a solder resist layer (insulating layer) 23, the surface ( an opening 20 down to the interconnection layer 18 from the second main surface) 25 to the similarly formed. この開口部20の底面に露出する配線19の表面にNiおよびAuメッキを施す。 Applying Ni and Au plating on the surface of the wiring 19 exposed to the bottom surface of the opening 20. そして、図7(D)に示すように、ソルダーレジスト層(絶縁層)22の表面(第1主面)24の所定位置を前記同様に穿設し、配線層21の表面が露出するランド26を複数形成する。 Then, FIG. 7 (D), the lands 26 of the solder resist layer a predetermined position of the surface (first main surface) 24 of the (insulating layer) 22 bored in the same manner as described above, the surface of the wiring layer 21 exposed the plural form. かかるランド26にハンダバンプ28を第1主面24よりも高く突出して形成すると、複数の前記配線基板1bが得られる。 When forming the solder bumps 28 on such land 26 to protrude higher than the first major surface 24, a plurality of the wiring substrate 1b is obtained.
【0045】 [0045]
以上のような配線基板1bの製造方法によれば、薄肉の金属コア基板2に貫通孔2aを精度良く容易に形成でき、貫通孔2a内に絶縁材7を介してフィルドビア導体36を容易に形成できると共に、金属コア基板2の表面3および裏面4の上方に形成する絶縁層5,6などや配線層12,14などを高密度で且つ精度良く配置することができ、且つ側面絶縁材8を同時に形成できる。 According to the manufacturing method of the above-described wiring substrate 1b, the through-hole 2a in the metal core substrate 2 of the thin can accurately formed easily, readily form a filled via conductor 36 via an insulating material 7 in the through-hole 2a is possible, and the insulating layer 5, 6, etc. and a wiring layer 12, 14 formed on the upper surface 3 and the back 4 of the metallic core board 2 can be high accuracy densely arranged, and a side insulating member 8 It can be formed at the same time. しかも、フィルドビア導体34,36,38を同心にして接続することもできる。 Moreover, it is also possible to connect a filled via conductors 34, 36 and 38 concentrically.
尚、前記図5(B)で示した配線基板1cを得るには、図6(D)において、絶縁層6に金属コア基板2の裏面4に達するビアホールを穿設し、且つ前記ビア導体36と同時に前記方法にて配線層14に接続するフィルドビア導体を形成すれば良い。 Incidentally, in order to obtain a wiring board 1c as shown FIG at. 5 (B), in FIG. 6 (D), the bored a via hole in the insulating layer 6 reaches the back surface 4 of the metal core substrate 2, and the via conductors 36 at the same time it may be formed filled via conductors connected to the wiring layer 14 by the method. また、配線基板1b,1cの製造方法も、支持基板30の平坦面32の上方に、第2主面側の絶縁層23,15,6、配線層18,14、および金属コア基板2などの順序にして、前述した方法と逆向きに行っても良い。 The wiring substrate 1b, also 1c manufacturing method, the upper flat surface 32 of the support substrate 30, a second main surface side of the insulating layer 23,15,6, such as the wiring layers 18 and 14, and the metal core substrate 2 in the order, it may be performed to the process direction opposite that described above.
【0046】 [0046]
本発明は、以上において説明した各形態に限定されるものではない。 The present invention is not intended to be limited to the embodiments described in the above.
例えば、金属コア基板や金属薄板は、平面視で長方形を呈する形態としても良い。 For example, a metal core substrate or a metal thin plate may be a form that exhibits a rectangular in plan view. 例えば、前記金属薄板2bに形成する複数の金属コア基板2は、縦×横方向の数が互いに異なる形態でも良い。 For example, a plurality of metal core substrate 2 to form the metal thin plate 2b, the number of vertical × horizontal direction may be in different forms from each other.
また、金属コア基板2および金属薄板2bの素材には、前記銅やFe−Ni系合金に限らず、純銅、無酸素銅、銅合金、各種の鋼材、チタンおよびその合金、または、アルミニウムおよびその合金などを適用することも可能である。 Also, the metal core board 2 and the metal thin plate 2b material is not limited to the copper or Fe-Ni based alloy, pure copper, oxygen-free copper, copper alloy, various steels, titanium and its alloys, or aluminum and its it is also possible to apply an alloy.
【0047】 [0047]
また、前記絶縁層5,6などの材質は、前記エポキシ樹脂を主成分とするもののほか、同様の耐熱性、パターン成形性等を有するポリイミド樹脂、BT樹脂、PPE樹脂、あるいは、連続気孔を有するPTFEなど3次元網目構造のフッ素系樹脂にエポキシ樹脂などの樹脂を含浸させた樹脂−樹脂系の複合材料などを用いることもできる。 Also, materials such as the insulating layer 5 and 6, the epoxy resin in addition to what is the main component, the same heat resistance, polyimide resin having a pattern moldability, BT resin, PPE resin or has a continuous pore PTFE like three-dimensional network structure fluororesin resin impregnated with a resin such as an epoxy resin - such as composite resin system may also be used. 尚、絶縁層の形成には、絶縁性の樹脂フィルムを熱圧着する方法のほか、液状の樹脂をロールコータにより塗布する方法を用いることもできる。 Note that the formation of the insulating layer, an insulating resin film in addition to the method of thermocompression bonding, the liquid resin may be used a method of coating by a roll coater. 尚また、絶縁層に混入するガラス布またはガラスフィラの組成は、Eガラス、Dガラス、Qガラス、Sガラスの何れか、またはこれらのうちの2種類以上を併用したものとしても良い。 Note also, the composition of the glass cloth or glass filler mixed into the insulating layer, E glass, D glass, Q glass, or S glass, or may be obtained by combination of two or more of these.
【0048】 [0048]
更に、前記配線層12などやビア導体10などの材質は、銅(Cu)メッキの他、Ag、Ni、Ni−Au系などにしても良く、あるいは、これら金属のメッキ層を用いず、導電性樹脂を塗布するなどの方法により形成しても良い。 Furthermore, the material such as the wiring layer 12 like and via conductors 10, other copper (Cu) plating may Ag, Ni, even in the such as Ni-Au-based, or without using a plating layer of these metals, conductive it may be formed by a method such as applying a sexual resin.
加えて、ビア導体は、複数のビア導体の軸心をずらしつつ積み重ねるスタッガードの形態でも良いし、途中で平面方向に延びる配線層が介在する形態としても良い。 In addition, via conductor may be in the form of a staggered stacking while shifting the axis of the plurality of via conductors, it may form a wiring layer interposed the middle extending in the planar direction.
【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS
【図1】(A),(B)は本発明の配線基板を示す模式的な断面図。 [1] (A), (B) is a schematic sectional view showing a wiring substrate of the present invention.
【図2】(A)〜(E)は図1(A)の配線基板の製造工程を示す概略図。 [2] (A) ~ (E) are schematic views showing a manufacturing process of the wiring board of FIG. 1 (A).
【図3】(A),(B)は図2(B),(C)の工程を示す平面図。 [3] (A), (B) is a plan view showing the step of FIG. 2 (B), (C).
【図4】(A)〜(D)は図2(E)に続く製造工程を示す概略図。 [4] (A) ~ (D) are schematic views showing a manufacturing process subsequent to FIG. 2 (E).
【図5】(A),(B)は異なる形態の配線基板を示す模式的な断面図。 [5] (A), (B) is a schematic sectional view showing a wiring substrate of different forms.
【図6】(A)〜(D)は図5(A)の配線基板の製造工程を示す概略図。 6 (A) ~ (D) are schematic views showing a manufacturing process of the wiring board of FIG. 5 (A).
【図7】(A)〜(D)は図6(D)に続く製造工程を示す概略図。 7 (A) ~ (D) are schematic views showing a manufacturing process subsequent to FIG. 6 (D).
【符号の説明】 DESCRIPTION OF SYMBOLS
1,1a〜1c…………………配線基板2…………………………………金属コア基板2a………………………………貫通孔2b………………………………金属薄板2d………………………………区画孔3…………………………………表面4…………………………………裏面5,6,13,15,22,23…絶縁層7…………………………………絶縁材8…………………………………側面絶縁材10,36………………………ビア導体10a,35……………………ビアホール12,14,18,21………配線層30………………………………支持基板32………………………………平坦面 1,1a~1c ..................... wiring board 2 ....................................... metal core substrate 2a .................................... through hole 2b ......... ........................... sheet metal 2d .................................... partition holes 3 ....................................... surface 4 ........................ ............... backside 5,6,13,15,22,23 ... insulating layer 7 ....................................... insulating material 8 ....................................... side insulator 10,36 ........................... via conductors 10a, 35 ........................ holes 12,14,18,21 ......... wiring layer 30 ........................ ............ supporting substrate 32 .................................... flat surface

Claims (6)

  1. 表面および裏面を有する金属コア基板と、 A metal core substrate having a surface and a back surface,
    上記金属コア基板の表面上方および裏面上方にそれぞれ形成した複数の絶縁層およびその間に位置する配線層と、 A wiring layer positioned a plurality of insulating layers and between which is formed respectively above the surface and the back surface above the metal core substrate,
    上記金属コア基板の表面と裏面との間を貫通する貫通孔と、 A through hole passing through between the front and back surfaces of the metal core substrate,
    上記貫通孔内を絶縁材を介して貫通し且つ上記表面上方の配線層と裏面上方の配線層との間を接続するビア導体と、を含む、 Including a via conductor which connects between the inside through hole penetrating through the insulating material and the surface above the wiring layer and the back upper wiring layer,
    ことを特徴とする配線基板。 Wiring board, characterized in that.
  2. 平面視が矩形で且つ表面および裏面を有する金属コア基板と、 A metal core substrate plan view and having a front surface and a back surface with a rectangular,
    上記金属コア基板の表面上方および裏面上方にそれぞれ形成した複数の絶縁層およびその間に位置する配線層と、 A wiring layer positioned a plurality of insulating layers and between which is formed respectively above the surface and the back surface above the metal core substrate,
    上記金属コア基板の側面に形成され且つ上記絶縁層の何れかと一体の側面絶縁材と、を含む、ことを特徴とする配線基板。 Wiring substrate on which the metal core is formed on a side surface of the substrate and including a side insulating material integral with any of the above insulating layer, it is characterized.
  3. 支持基板の平坦面上に複数の絶縁層およびその間に位置する配線層を形成する工程と、 Forming a plurality of insulating layers and wiring layers located therebetween on the flat surface of the support substrate,
    上記のうち最外層の絶縁層の上方に金属コア基板を積層する工程と、 Laminating a metal core substrate above the insulating layer of the outermost layer of the above,
    上記金属コア基板を貫通する貫通孔を穿孔する工程と、 A step of drilling a through-hole penetrating the metal core substrate,
    上記貫通孔内を含めて上記金属コア基板の上面に新たな絶縁層を形成する工程と、を含む、ことを特徴とする配線基板の製造方法。 Method for manufacturing a wiring substrate, wherein said including the through hole and forming a new insulating layer on the upper surface of the metal core substrate, it.
  4. 前記各工程の後に、前記新たな絶縁層および前記貫通孔内に位置する絶縁材を貫通し且つ前記配線層に達するビアホールを形成する工程と、 Wherein the step of after each step, to form a via hole insulating material penetrating and reaching the wiring layer positioned in the new insulating layer and the through hole,
    上記ビアホール内にビア導体を形成する工程と、を有する、 And a step of forming a via conductor in the via hole,
    ことを特徴とする請求項3に記載の配線基板の製造方法。 A method for manufacturing a wiring board according to claim 3, characterized in that.
  5. 前記各工程の後に、前記金属コア基板上面の新たな絶縁層の上方に位置し且つ前記ビア導体と接続する新たな配線層を形成する工程と、 And forming the after each step, new wiring layer and connected to said via conductor located above the new insulating layer of the metal core substrate upper surface,
    上記新たな絶縁層および新たな配線層の上方に別の絶縁層を形成する工程と、 A step of forming another insulating layer above the new insulating layer and new wiring layer,
    その後で前記支持基板を除去する工程と、を更に有する、 Thereafter, further comprising a step of removing the supporting substrate,
    ことを特徴とする請求項3または4に記載の配線基板の製造方法。 A method for manufacturing a wiring board according to claim 3 or 4, characterized in that.
  6. 前記金属コア基板には、製品単位を複数有する多数個取りの金属薄板が用いられ、前記貫通孔を穿孔する工程と同時に、かかる金属薄板を複数の金属コア基板に分離する平面視が矩形の区画溝が形成される、 Wherein the metal core substrate, the metal sheet of the multi-cavity having a plurality of product units are used, at the same time as the step of perforating the through hole, partition plan view is rectangular to separate such sheet metal into a plurality of metal core substrate grooves are formed,
    ことを特徴とする請求項3乃至5の何れか一項に記載の配線基板の製造方法。 A method for manufacturing a wiring board according to any one of claims 3 to 5, characterized in that.
JP2003209104A 2003-08-27 2003-08-27 Wiring board and its manufacturing method Pending JP2005072061A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003209104A JP2005072061A (en) 2003-08-27 2003-08-27 Wiring board and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003209104A JP2005072061A (en) 2003-08-27 2003-08-27 Wiring board and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2005072061A true JP2005072061A (en) 2005-03-17

Family

ID=34402147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003209104A Pending JP2005072061A (en) 2003-08-27 2003-08-27 Wiring board and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2005072061A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008300782A (en) * 2007-06-04 2008-12-11 Shinko Electric Ind Co Ltd Method of manufacturing substrate with penetrating electrodes
JP2009076847A (en) * 2007-09-18 2009-04-09 Samsung Electro Mech Co Ltd Multilayered printed circuit board and fabricating method thereof
JP2009135247A (en) * 2007-11-30 2009-06-18 Cmk Corp Printed circuit board having metal plate, assembled printed circuit board with metal plate, and manufacturing method thereof
JP2011249735A (en) * 2010-05-31 2011-12-08 Kyocer Slc Technologies Corp Wiring board and method of manufacturing same
JP2012212912A (en) * 2012-06-20 2012-11-01 Princo Corp Structure of surface treatment layer of multilayer substrate and manufacturing method of the same
JP2013187255A (en) * 2012-03-06 2013-09-19 Ngk Spark Plug Co Ltd Wiring board manufacturing method
JP2014022741A (en) * 2012-07-18 2014-02-03 Samsung Electro-Mechanics Co Ltd Method for manufacturing metal core-inserted printed circuit board
JP2015204379A (en) * 2014-04-14 2015-11-16 イビデン株式会社 Printed wiring board

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008300782A (en) * 2007-06-04 2008-12-11 Shinko Electric Ind Co Ltd Method of manufacturing substrate with penetrating electrodes
US8349733B2 (en) 2007-06-04 2013-01-08 Shinko Electric Industries Co., Ltd. Manufacturing method of substrate with through electrode
JP2009076847A (en) * 2007-09-18 2009-04-09 Samsung Electro Mech Co Ltd Multilayered printed circuit board and fabricating method thereof
JP2011018948A (en) * 2007-09-18 2011-01-27 Samsung Electro-Mechanics Co Ltd Multilayered printed circuit board, and fabricating method thereof
JP2009135247A (en) * 2007-11-30 2009-06-18 Cmk Corp Printed circuit board having metal plate, assembled printed circuit board with metal plate, and manufacturing method thereof
JP2011249735A (en) * 2010-05-31 2011-12-08 Kyocer Slc Technologies Corp Wiring board and method of manufacturing same
JP2013187255A (en) * 2012-03-06 2013-09-19 Ngk Spark Plug Co Ltd Wiring board manufacturing method
JP2012212912A (en) * 2012-06-20 2012-11-01 Princo Corp Structure of surface treatment layer of multilayer substrate and manufacturing method of the same
JP2014022741A (en) * 2012-07-18 2014-02-03 Samsung Electro-Mechanics Co Ltd Method for manufacturing metal core-inserted printed circuit board
JP2015204379A (en) * 2014-04-14 2015-11-16 イビデン株式会社 Printed wiring board

Similar Documents

Publication Publication Date Title
JP3811680B2 (en) A method for manufacturing a wiring board
JP5188809B2 (en) Multilayer printed wiring board and manufacturing method thereof
US7297562B1 (en) Circuit-on-foil process for manufacturing a laminated semiconductor package substrate having embedded conductive patterns
US6861284B2 (en) Semiconductor device and production method thereof
JP2701802B2 (en) Bare chip mounting printed circuit board
US8693209B2 (en) Wiring board and method for manufacturing the same
JP3744383B2 (en) Interconnect board and manufacturing method thereof
US6768061B2 (en) Multilayer circuit board
US6972382B2 (en) Inverted microvia structure and method of manufacture
WO2007126090A1 (en) Circuit board, electronic device and method for manufacturing circuit board
JP2005322871A (en) Rigid-flexible board and method for manufacturing the same
JP5013973B2 (en) Printed circuit board and a method for manufacturing the same, and an electronic component accommodating the substrate and a manufacturing method thereof using the printed circuit board
WO2002062116A1 (en) It laminating double-side circuit board and production method therefor and multi-layer printed circuit board using
JP2012191204A (en) Manufacturing method of printed wiring board
JP2008034589A (en) Multilayer printed wiring board and manufacturing method thereof
CA2033060A1 (en) Interconnect device and method of manufacture thereof
JP2003163458A (en) Multilayer wiring board and its manufacturing method
JP2003332752A (en) Metal core substrate and its manufacturing method
JP2006108211A (en) Wiring board, multilayered wiring circuit board using the board, and method of manufacturing the multilayered wiring circuit board
JP2003174265A (en) Multilayer wiring circuit substrate
US20030019663A1 (en) Multi-layer wiring substrate and manufacturing method thereof
JP4767269B2 (en) Method of manufacturing a printed circuit board
JP2008300507A (en) Wiring substrate and manufacturing process of the same
JP2004063803A (en) Method of manufacturing printed wiring board, metallic sheet for printed wiring board, and connected printed wiring board
JP4133560B2 (en) Manufacturing method and a printed wiring board of the printed wiring board

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060822

A02 Decision of refusal

Effective date: 20070109

Free format text: JAPANESE INTERMEDIATE CODE: A02