JP2013026461A - 半導体基板の評価方法 - Google Patents
半導体基板の評価方法 Download PDFInfo
- Publication number
- JP2013026461A JP2013026461A JP2011160226A JP2011160226A JP2013026461A JP 2013026461 A JP2013026461 A JP 2013026461A JP 2011160226 A JP2011160226 A JP 2011160226A JP 2011160226 A JP2011160226 A JP 2011160226A JP 2013026461 A JP2013026461 A JP 2013026461A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- lifetime
- surface recombination
- recombination velocity
- correlation curve
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【解決手段】半導体基板において、3種類の半導体基板に対してそれぞれの一次モードのライフタイムτ11、τ21、τ31を測定し、得られたτ11、τ31および数式(1)乃至数式(3)を用いて、第1乃至第3の相関曲線を得て、第3の相関曲線にτ21を代入し、バルクライフタイムτbを得ることができる。また、第1および第2の相関曲線に得られたτbを代入し、表面再結合速度S0およびS1を得ることができる。
【選択図】図1
Description
(ただし、数式(1)中、SL(Lは、0または1)は表面再結合速度[cm/sec]、Dは少数キャリア拡散定数[cm2/sec]、τn1(nは、1または3)は一次モードのライフタイム[μsec]、τbはバルクライフタイム[μsec]、Wは半導体基板の厚さ[mm]をそれぞれ表す。)
本実施の形態では、半導体基板の評価方法の一例について説明する。評価は、次の工程A乃至工程Eによって行われる。
バルクライフタイムτbを備え、一方の表面の表面再結合速度S0、他方の表面の表面再結合速度S0である第1の半導体基板と、バルクライフタイムτbを備え、一方の表面の表面再結合速度S0、他方の表面の表面再結合速度S1である第2の半導体基板と、バルクライフタイムτbを備え、一方の表面の表面再結合速度S1、他方の表面の表面再結合速度S1である第3の半導体基板の3種類を用意する。
第1の半導体基板および第3の半導体基板に関しては、第1および第3の半導体基板の両面の表面再結合速度が等しいため、工程Aで得られた一次モードのライフタイムτ11、τ31および次の数式(1)を用いて、表面再結合速度S0とバルクライフタイムτbの関係および表面再結合速度S1とバルクライフタイムτbの関係を得ることができる。
第2の半導体基板に対して次の数式(2)、数式(3)、第1の相関曲線および第2の相関曲線を用いて、一次モードのライフタイムτ21とバルクライフタイムτbの関係から第3の相関曲線を求めることができる。
一次モードのライフタイムτ21を第3の相関曲線に代入し、バルクライフタイムτbを得ることができる。本実施の形態では、得られたバルクライフタイムτbは1000μsecであり、仮定した半導体基板のバルクライフタイムτbと同様の値であった。
図3に示すように得られたバルクライフタイムτbを第1の相関曲線および第2の相関曲線に代入し、表面再結合速度S0、表面再結合速度S1を得ることができる。本実施の形態では、得られた表面再結合速度S0は100cm/sec、表面再結合速度S1は1000cm/secであり、仮定した半導体基板の表面再結合速度S0および表面再結合速度S1と同様の値であった。
本実施の形態では、実施の形態1の方法により評価した半導体基板を用い、SOI(Silicon On Insulator)基板を作製する方法を示す。
103 イオン照射
105 損傷領域
107 支持基板
109 絶縁層
111 半導体層
113 SOI基板
Claims (4)
- バルクライフタイムτbを備え、一方の表面の表面再結合速度S0、他方の表面の表面再結合速度S0である第1の半導体基板と、
バルクライフタイムτbを備え、一方の表面の表面再結合速度S0、他方の表面の表面再結合速度S1である第2の半導体基板と、
バルクライフタイムτbを備え、一方の表面の表面再結合速度S1、他方の表面の表面再結合速度S1である第3の半導体基板と、
に対して、それぞれの一次モードのライフタイムτ11、τ21、τ31を測定し、
前記第1の半導体基板および前記第3の半導体基板に対して前記一次モードのライフタイムτ11、τ31および下記数式(1)を用いて、前記表面再結合速度S0と前記バルクライフタイムτbの関係および前記表面再結合速度S1と前記バルクライフタイムτbの関係から第1の相関曲線および第2の相関曲線を求め、
前記第2の半導体基板に対して下記数式(2)、数式(3)、前記第1の相関曲線および前記第2の相関曲線を用いて、前記一次モードのライフタイムτ21と前記バルクライフタイムτbの関係から第3の相関曲線を求め、
前記第3の相関曲線に、得られた前記一次モードのライフタイムτ21を代入し、前記バルクライフタイムτb求め、
前記第1の相関曲線および前記第2の相関曲線に、得られた前記バルクライフタイムτbを代入し、前記表面再結合速度S0および前記表面再結合速度S1を求める半導体基板の評価方法。
- 前記第2の半導体基板が前記第1の半導体基板の片面のみに表面処理を施して作製され、
前記第3の半導体基板が前記第2の半導体基板の表面再結合速度S0の表面のみに表面処理を施して作製される、請求項1に記載の半導体基板の評価方法。 - 前記第1の半導体基板、前記第2の半導体基板および前記第3の半導体基板は、シリコン基板である請求項1または請求項2に記載の半導体基板の評価方法。
- 前記一次モードのライフタイムτ11、τ21、τ31は、μ−PCD法を用いて測定する請求項1乃至請求項3に記載の半導体基板の評価方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011160226A JP5706776B2 (ja) | 2011-07-21 | 2011-07-21 | 半導体基板の評価方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011160226A JP5706776B2 (ja) | 2011-07-21 | 2011-07-21 | 半導体基板の評価方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013026461A true JP2013026461A (ja) | 2013-02-04 |
JP5706776B2 JP5706776B2 (ja) | 2015-04-22 |
Family
ID=47784437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011160226A Expired - Fee Related JP5706776B2 (ja) | 2011-07-21 | 2011-07-21 | 半導体基板の評価方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5706776B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5754338A (ja) * | 1980-09-19 | 1982-03-31 | Ikutoku Kogyo Daigaku | Handotaiueehatokuseinosokuteihoho |
JPS5955013A (ja) * | 1982-09-24 | 1984-03-29 | Mitsubishi Metal Corp | 半導体ウエ−ハの非接触測定法 |
JPH0883828A (ja) * | 1994-09-09 | 1996-03-26 | Mitsubishi Materials Corp | 半導体ウェーハの内部欠陥の測定方法およびこれを用いた熱酸化炉の管理方法 |
JP2007042950A (ja) * | 2005-08-04 | 2007-02-15 | Sumco Corp | エピタキシャル層の品質評価方法、soi層の品質評価方法、シリコンウェーハの製造方法 |
JP2011082312A (ja) * | 2009-10-06 | 2011-04-21 | Kobe Steel Ltd | 半導体キャリア寿命測定装置および該方法 |
-
2011
- 2011-07-21 JP JP2011160226A patent/JP5706776B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5754338A (ja) * | 1980-09-19 | 1982-03-31 | Ikutoku Kogyo Daigaku | Handotaiueehatokuseinosokuteihoho |
JPS5955013A (ja) * | 1982-09-24 | 1984-03-29 | Mitsubishi Metal Corp | 半導体ウエ−ハの非接触測定法 |
JPH0883828A (ja) * | 1994-09-09 | 1996-03-26 | Mitsubishi Materials Corp | 半導体ウェーハの内部欠陥の測定方法およびこれを用いた熱酸化炉の管理方法 |
JP2007042950A (ja) * | 2005-08-04 | 2007-02-15 | Sumco Corp | エピタキシャル層の品質評価方法、soi層の品質評価方法、シリコンウェーハの製造方法 |
JP2011082312A (ja) * | 2009-10-06 | 2011-04-21 | Kobe Steel Ltd | 半導体キャリア寿命測定装置および該方法 |
Non-Patent Citations (1)
Title |
---|
JPN6015007325; 高柳邦夫、田島道夫、松井純爾: 半導体計測評価事典 第1版, 19940210, 585〜589頁, 株式会社サイエンスフォーラム * |
Also Published As
Publication number | Publication date |
---|---|
JP5706776B2 (ja) | 2015-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI687969B (zh) | 製造高電阻率絕緣層上覆矽基板之方法 | |
US7892948B2 (en) | Method for manufacturing SOI wafer and SOI wafer | |
JP2020513693A (ja) | 高抵抗シリコンオンインシュレータ構造及びその製造方法 | |
JP2009135468A5 (ja) | 半導体基板及び半導体装置の作製方法 | |
EP3442005B1 (en) | Method for manufacturing composite wafer provided with oxide single crystal thin film | |
Ferain et al. | Low temperature exfoliation process in hydrogen-implanted germanium layers | |
KR20100120283A (ko) | Soi 기판의 표면 처리 방법 | |
JP2007042950A (ja) | エピタキシャル層の品質評価方法、soi層の品質評価方法、シリコンウェーハの製造方法 | |
KR20140040725A (ko) | 물질에서 크랙을 형성하는 방법 | |
US7507641B2 (en) | Method of producing bonded wafer | |
KR102138949B1 (ko) | Sos 기판의 제조 방법 및 sos 기판 | |
US10641708B2 (en) | Method of evaluating semiconductor substrate and method of manufacturing semiconductor substrate | |
US9659777B2 (en) | Process for stabilizing a bonding interface, located within a structure which comprises an oxide layer and structure obtained | |
JP6163504B2 (ja) | セミコンダクタ・オン・インシュレータ構造物の検査方法、およびその検査方法のその構造物の製造への応用 | |
JP5706776B2 (ja) | 半導体基板の評価方法 | |
Sharma et al. | Structure and composition of interfacial silicon oxide layer in chemical vapor deposited Y2O3‐SiO2 bilayer dielectrics for metal‐insulator‐semiconductor devices | |
Wasyluk et al. | Investigation of stress and structural damage in H and He implanted Ge using micro‐Raman mapping technique on bevelled samples | |
JP2022527048A (ja) | キャリア基板へ有用層を移転するためのプロセス | |
US8698106B2 (en) | Apparatus for detecting film delamination and a method thereof | |
EP3989272A1 (en) | Method of manufacture of a semiconductor on insulator structure | |
JP5689218B2 (ja) | 支持基板が透明なsoi基板の欠陥検出方法 | |
JP5815330B2 (ja) | 半導体基板の解析方法 | |
JP2013093434A (ja) | 半導体基板の解析方法 | |
JP7003942B2 (ja) | ウェーハの評価方法 | |
JP7487659B2 (ja) | Soiウェーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140521 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150224 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150227 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5706776 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |