JP2013026461A - 半導体基板の評価方法 - Google Patents

半導体基板の評価方法 Download PDF

Info

Publication number
JP2013026461A
JP2013026461A JP2011160226A JP2011160226A JP2013026461A JP 2013026461 A JP2013026461 A JP 2013026461A JP 2011160226 A JP2011160226 A JP 2011160226A JP 2011160226 A JP2011160226 A JP 2011160226A JP 2013026461 A JP2013026461 A JP 2013026461A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
lifetime
surface recombination
recombination velocity
correlation curve
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011160226A
Other languages
English (en)
Other versions
JP5706776B2 (ja
Inventor
Soji Shinohara
聡始 篠原
Kazuya Hanaoka
一哉 花岡
Hideki Tsuya
英樹 津屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011160226A priority Critical patent/JP5706776B2/ja
Publication of JP2013026461A publication Critical patent/JP2013026461A/ja
Application granted granted Critical
Publication of JP5706776B2 publication Critical patent/JP5706776B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】半導体基板において、表面再結合速度およびバルクライフタイムを分離評価する方法を提供することを目的の一とする。
【解決手段】半導体基板において、3種類の半導体基板に対してそれぞれの一次モードのライフタイムτ11、τ21、τ31を測定し、得られたτ11、τ31および数式(1)乃至数式(3)を用いて、第1乃至第3の相関曲線を得て、第3の相関曲線にτ21を代入し、バルクライフタイムτを得ることができる。また、第1および第2の相関曲線に得られたτを代入し、表面再結合速度SおよびSを得ることができる。



【選択図】図1

Description

技術分野は、半導体基板の評価方法に関する。
層構造のシリコン基板の評価方法として、μ−PCD(Microwave−Photo Conductive Decay)法により得られた過剰キャリア密度の時間変化(減衰曲線)から、シリコン基板中の少数キャリアのライフタイム(バルクライフタイムともいう)を測定する手法が知られている(特許文献1参照)。
また、μ−PCD法で厚さのみが異なる2種類の半導体基板を測定し、それぞれの一次モードのライフタイムを得て、表面再結合速度およびバルクライフタイムを分離評価する方法が知られている(非特許文献1参照)。
バルクライフタイムは、半導体のエネルギーギャップ中の欠陥準位の大小を示す指標の一つである。エネルギー中の特に深い位置に欠陥準位が存在すると、キャリアは欠陥準位を介して再結合(消滅)してしまう。バルクライフタイムはキャリアが生成されてから欠陥準位を介して再結合によって消滅するまでの時間(寿命)の目安である。欠陥準位が多いほど再結合の頻度が増加するため、バルクライフタイムは減少する。
また、μ−PCD法は、半導体基板等の試料を非破壊かつ非接触で測定することができるため、バルクライフタイム測定法として有効な手法である。以下にその原理を説明する。
試料の表面にレーザとマイクロ波(μ波ともいう)を同時に照射する。レーザ照射によって試料中に過剰キャリアが生成される。そして、レーザ照射を止めるとエネルギーギャップ中の欠陥準位を介した再結合により、一定時間後に熱平衡状態のキャリア密度に戻る。ここで、キャリア密度とμ波の反射率との相関を利用し、反射されたマイクロ波を検波することで、減衰中のキャリア密度の時間変化を追うことができる。
特開昭59−55013号公報
宇佐美晶、徳田豊著、「半導体デバイス工程評価技術 ライフタイム、DLTS評価と中心として」、株式会社リアライズ社、平成2年9月11日、p.121−129
しかし、μ−PCD法で2種類の半導体基板を測定する評価方法では、測定に用いる半導体基板と、該半導体基板に対して厚さのみが異なり、他は同じパラメータの半導体基板と、を用意しなければならない。
さらに、試料固有のバルクライフタイムであるが、半導体基板間のばらつきが懸念されるため、同一のインゴットから切り離した試料を用いることが好ましいがこのための準備は煩雑である。
そこで、本発明の一態様は、表面再結合速度およびバルクライフタイムを分離評価する方法を提供することを目的の一とする。
本発明の一態様は、バルクライフタイムτを備え、一方の表面の表面再結合速度S、他方の表面の表面再結合速度Sである第1の半導体基板と、バルクライフタイムτを備え、一方の表面の表面再結合速度S、他方の表面の表面再結合速度Sである第2の半導体基板と、バルクライフタイムτを備え、一方の表面の表面再結合速度S、他方の表面の表面再結合速度Sである第3の半導体基板と、に対して、それぞれの一次モードのライフタイムτ11、τ21、τ31を測定し、第1の半導体基板および第3の半導体基板に対して一次モードのライフタイムτ11、τ31および下記数式(1)を用いて、表面再結合速度Sとバルクライフタイムτの関係および表面再結合速度Sとバルクライフタイムτの関係から第1の相関曲線および第2の相関曲線を求め、第2の半導体基板に対して下記数式(2)、数式(3)、第1の相関曲線および第2の相関曲線を用いて、一次モードのライフタイムτ21とバルクライフタイムτの関係から第3の相関曲線を求め、第3の相関曲線に、得られた一次モードのライフタイムτ21を代入し、バルクライフタイムτを求め、第1の相関曲線および第2の相関曲線に、得られたバルクライフタイムτを代入し、表面再結合速度Sおよび表面再結合速度Sを求める半導体基板の評価方法である。

(ただし、数式(1)中、S(Lは、0または1)は表面再結合速度[cm/sec]、Dは少数キャリア拡散定数[cm/sec]、τn1(nは、1または3)は一次モードのライフタイム[μsec]、τはバルクライフタイム[μsec]、Wは半導体基板の厚さ[mm]をそれぞれ表す。)
(ただし、数式(2)および数式(3)中、τ21は一次モードのライフタイム[μsec]、τはバルクライフタイム[μsec]、K21は第2の半導体基板の1番目の固有モードの波数[cm−1]、Dは少数キャリア拡散定数[cm/sec]、Wは半導体基板の厚さ[mm]をそれぞれ表す。ここで、SM0≡S/D、SM1≡S/Dと表し、SおよびSは表面再結合速度[cm/sec]を表す。)
また、本発明の他の一態様は、上記第1の半導体基板の片面のみに表面処理を施して上記第2の半導体基板を、上記第2の半導体基板の表面再結合速度Sの表面のみに表面処理を施して上記第3の半導体基板を作製してもよい。
また、本発明の他の一態様は、第1の半導体基板、第2の半導体基板および第3の半導体基板は、シリコン基板を用いてもよい。
また、本発明の他の一態様は、一次モードのライフタイムτ11、τ21、τ31は、μ−PCD法を用いて測定してもよい。
本発明の一態様は、3種類の半導体基板を用いて上記方法で評価することにより、表面再結合速度S、表面再結合速度Sおよびバルクライフタイムτを簡便に求めることができる。
また、本発明の他の一態様は、一次モードのライフタイムに関しては、入射フォトン数の依存がなく、信頼性の高い評価を行うことができる。
半導体基板の評価方法の一例を説明する図。 半導体基板の評価方法の一例を説明する図。 半導体基板の評価方法の一例を説明する図。 半導体基板の一例を示す図。 半導体基板の作製方法の一例を示す図。 減衰曲線の一例を示す図。 SOI基板の作製方法を示す図。
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなく、その形態および詳細を様々に変更しうることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
(実施の形態1)
本実施の形態では、半導体基板の評価方法の一例について説明する。評価は、次の工程A乃至工程Eによって行われる。
<工程A>
バルクライフタイムτを備え、一方の表面の表面再結合速度S、他方の表面の表面再結合速度Sである第1の半導体基板と、バルクライフタイムτを備え、一方の表面の表面再結合速度S、他方の表面の表面再結合速度Sである第2の半導体基板と、バルクライフタイムτを備え、一方の表面の表面再結合速度S、他方の表面の表面再結合速度Sである第3の半導体基板の3種類を用意する。
上記3種類の半導体基板の一方の表面の表面再結合速度、他方の表面の表面再結合速度以外の条件は全て同じものとする。
本実施の形態では、半導体基板の各パラメータを表面再結合速度Sは100cm/sec、表面再結合速度Sは1000cm/sec、バルクライフタイムτは1000μsec、少数キャリア拡散定数Dは30cm/sec、半導体基板の厚さWは2mmと仮定する。
図4は、工程Aで用いる半導体基板である。図4(A)は、第1の半導体基板、図4(B)は、第2の半導体基板、図4(C)は、第3の半導体基板をそれぞれ示している。
実験により3種類の半導体基板のライフタイムを測定する。第1乃至第3の半導体基板に対し、それぞれの一次モードのライフタイムτ11、τ21、τ31を測定する。本実施の形態では、μ−PCD法によって、一次モードのライフタイムτ11、τ21、τ31を測定し、一次モードのライフタイムτ11が526.8μsec、一次モードのライフタイムτ21が316.7μsec、一次モードのライフタイムτ31が183.0μsecであった。
ここで、必ずしも上記の条件を満たす3種類の半導体基板を同時に用意する必要はなく、まず、第1の半導体基板を調整した後に一次モードのライフタイムτ11を取得、その後、第1の半導体基板の片面のみに表面再結合速度Sから表面再結合速度Sに改質する表面処理を施して第2の半導体基板とし、一次モードのライフタイムτ21を取得、さらに第2の半導体基板の表面再結合速度Sの表面のみに表面再結合速度Sから表面再結合速度Sに改質する表面処理を施して第3の半導体基板とし、一次モードのライフタイムτ31を取得する方法がある。
以下に、本実施の形態において半導体基板を調整した方法を図5を用いて説明する。
2つの第1の半導体基板をお互いの表面再結合速度がSである表面の一方が重なるように貼り合わせ(図5(A))、貼り合わせた2つの第1の半導体基板の表面をフッ酸で処理して貼り合わされていない第1の半導体基板の表面の表面再結合速度をSとする(図5(B))。
その後、フッ酸で処理された半導体基板を剥離することにより、第2の半導体基板を得ることができる(図5(C))。
また、第1の半導体基板の表面再結合速度がSである表面の一方のみをフッ酸で処理して第2の半導体基板を得えてよい。
さらに、第2の半導体基板の表面をフッ酸で処理することで半導体基板の両面の表面再結合速度がSとなり、第3の半導体基板を得ることができる(図5(D))。
上記方法は、3種類の半導体基板を同時に用意する必要はないため、半導体基板間のばらつきがなく、信頼性の高い評価を行うことができる。
半導体基板として、本実施の形態では、シリコン基板を用いたがこれに限られることはない。シリコンゲルマニウム基板または炭化シリコン基板などの化合物半導体基板を用いてもよい。なお、単結晶半導体または多結晶半導体などを用いることができる。
また、図6は半導体基板中心における少数キャリアの減衰曲線を示している。図6の横軸は時間[μsec]、縦軸は過剰キャリア密度[a.u.]、図中の曲線は上から順に1.5×1013cm−2、1.0×1013cm−2、5.0×1012cm−2、2.0×1012cm−2、1.1×1012cm−2、4.5×1011cm−2のフォトンが入射されているときの減衰曲線を示している。
本測定法では、減衰曲線から一次モードライフタイムのみの情報を得る。一次モードライフタイムは原理的に入射フォトン数に依存しない。よって、可能な限り入射フォトン数を多くするとSN比(Signal to Noise ratio)が向上するため、信頼性の高い評価を行うことができる。
<工程B>
第1の半導体基板および第3の半導体基板に関しては、第1および第3の半導体基板の両面の表面再結合速度が等しいため、工程Aで得られた一次モードのライフタイムτ11、τ31および次の数式(1)を用いて、表面再結合速度Sとバルクライフタイムτの関係および表面再結合速度Sとバルクライフタイムτの関係を得ることができる。
(ただし、数式(1)中、S(Lは、0または1)は表面再結合速度[cm/sec]、Dは少数キャリア拡散定数[cm/sec]、τn1(nは、1または3)は一次モードのライフタイム[μsec]、τはバルクライフタイム[μsec]、Wは半導体基板の厚さ[mm]をそれぞれ表す。)
表面再結合速度Sとバルクライフタイムτの関係、表面再結合速度Sとバルクライフタイムτの関係から図1に示すように第1の相関曲線および第2の相関曲線を求めることができる。図1の横軸はバルクライフタイムτ[μsec]、縦軸は表面再結合速度S[cm/sec]、太線は第1の相関曲線、細線は第2の相関曲線をそれぞれ表す。
<工程C>
第2の半導体基板に対して次の数式(2)、数式(3)、第1の相関曲線および第2の相関曲線を用いて、一次モードのライフタイムτ21とバルクライフタイムτの関係から第3の相関曲線を求めることができる。
(ただし、数式(2)および数式(3)中、τ21は一次モードのライフタイム[μsec]、τはバルクライフタイム[μsec]、K21は第2の半導体基板の1番目の固有モードの波数[cm−1]、Dは少数キャリア拡散定数[cm/sec]、Wは半導体基板の厚さ[mm]をそれぞれ表す。ここでSM0≡S/D、SM1≡S/Dと表し、SおよびSは表面再結合速度[cm/sec]を表す。)
一次モードのライフタイムτ21とバルクライフタイムτの関係から図2に示すように第3の相関曲線を求めることができる。図2の横軸はバルクライフタイムτ[μsec]、第1の縦軸は表面再結合速度S[cm/sec]、第2の縦軸は一次モードのライフタイムτ21[μsec]、太線は第1の相関曲線、細線は第2の相関曲線、太一点鎖線は第3の相関曲線をそれぞれ表す。
<工程D>
一次モードのライフタイムτ21を第3の相関曲線に代入し、バルクライフタイムτを得ることができる。本実施の形態では、得られたバルクライフタイムτは1000μsecであり、仮定した半導体基板のバルクライフタイムτと同様の値であった。
<工程E>
図3に示すように得られたバルクライフタイムτを第1の相関曲線および第2の相関曲線に代入し、表面再結合速度S、表面再結合速度Sを得ることができる。本実施の形態では、得られた表面再結合速度Sは100cm/sec、表面再結合速度Sは1000cm/secであり、仮定した半導体基板の表面再結合速度Sおよび表面再結合速度Sと同様の値であった。
本実施の形態では、仮定した半導体基板から得た一次モードのライフタイムτ11、τ21、τ31を用いて表面再結合速度S、表面再結合速度Sおよびバルクライフタイムτの値を求めたが、表面再結合速度S、表面再結合速度Sおよびバルクライフタイムτの値が未知であっても、3種類の半導体基板を用いることで、表面再結合速度Sとバルクライフタイムτの関係式(第1の相関曲線)、表面再結合速度Sとバルクライフタイムτの関係式(第2の相関曲線)、表面再結合速度Sと表面再結合速度Sとバルクライフタイムτの関係式(第3の相関曲線)の3つ関係式の連立方程式を解くことによって表面再結合速度S、表面再結合速度Sおよびバルクライフタイムτの値を求めることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態2)
本実施の形態では、実施の形態1の方法により評価した半導体基板を用い、SOI(Silicon On Insulator)基板を作製する方法を示す。
まず、半導体基板101を準備する(図7(A))。半導体基板101は、実施の形態1の方法で評価されたものを用いる。
次いで、半導体基板101にイオン照射103をし、所定の深さに損傷領域105を形成する(図7(B))。
損傷領域105は、電界で加速されたイオン(イオンビーム)103を半導体基板101に照射し、半導体基板101の表面から所定の深さにイオン103を導入することで、形成することができる。
イオン103の照射は、水素、不活性元素(例えばヘリウム)またはハロゲン(例えばフッ素)等のイオンを用い、イオンドーピング法またはイオン注入法により行うことができる。
なお、上記の「イオンドーピング法」とは、原料ガスから生成されるイオン化したガスを質量分離せず、そのまま電界で加速して対象物に照射し、イオン化したガスの元素を対象物に含ませる方式を指す。また、上記の「イオン注入法」とは、原料ガスをプラズマ化し、このプラズマに含まれるイオン種を引き出し、質量分離をして、所定の質量を有するイオン種を加速して、イオンビームとして、対象物に注入する方法である。
次に、支持基板107を準備する(図7(C))。
支持基板107は、ガラス、プラスチック、セラミック、石英、サファイアなどの絶縁体でなる基板、シリコンなどの半導体でなる基板、金属やステンレスなどの導電体でなる基板を用いることができる。
次いで、半導体基板101と支持基板107とを、絶縁層109を介して貼り合わせる(図7(D))。貼り合わせは、半導体基板101の損傷領域105が形成された側を貼り合わせ面(接合面ともいう)として行う。
絶縁層109は、2つの基板を貼り合わせるための接合層として機能するものであり、半導体基板101上に形成してもよく、支持基板107上に形成してもよい。半導体基板101上に絶縁層109を形成する場合、上記イオン103の照射の前に絶縁層109を形成してもよい。
絶縁層109は、CVD法により、酸化物または窒化物等を、単層または積層させて形成すればよい。具体的な材料としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、または窒化酸化シリコン等が挙げられる。
なお、本明細書中において、酸化窒化シリコンなどの「酸化窒化物」とは、その組成として、窒素よりも酸素の含有量が多いものを示す。
なお、本明細書中において、窒化酸化シリコンなどの「窒化酸化物」とは、その組成として、酸素よりも窒素の含有量が多いものを示す。
ここで、含有量の比較は、ラザフォード後方散乱法および水素前方散乱法の測定結果に基づいて行うこととする。
また、貼り合わせを行う前に、2つの基板の貼り合わせ面に洗浄やプラズマ処理などの表面処理を行ってもよい。表面処理を行うことで、親水性または清浄性が向上し、貼り合わせの際の接合強度を向上させることができる。なお、表面処理は、2つの基板の少なくとも一方に行えばよい。また、絶縁層109が形成されている基板に表面処理を行う場合は、絶縁層109の表面に対して行う。
次に、加熱処理を行い、損傷領域105において半導体基板101を分離(分断ともいう)する(図7(E))。該分離により、支持基板107上に、絶縁層109と、半導体基板101の一部からなる半導体層111とを順に設けることができる。すなわち、支持基板107上に、半導体基板101の一部からなる半導体層111を転載することができる。
なお、加熱処理は、300℃以上、かつ、支持基板107の歪み点未満の温度で行えばよい。
このようにして、SOI基板113を作製することができる。
なお、SOI基板とは、支持基板上に絶縁層を介して半導体層が設けられたものの総称であり、シリコン層を有する基板に限定されない。
そして、このSOI基板を用いて、トランジスタまたはダイオード等の半導体装置を作製することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
101 半導体基板
103 イオン照射
105 損傷領域
107 支持基板
109 絶縁層
111 半導体層
113 SOI基板

Claims (4)

  1. バルクライフタイムτを備え、一方の表面の表面再結合速度S、他方の表面の表面再結合速度Sである第1の半導体基板と、
    バルクライフタイムτを備え、一方の表面の表面再結合速度S、他方の表面の表面再結合速度Sである第2の半導体基板と、
    バルクライフタイムτを備え、一方の表面の表面再結合速度S、他方の表面の表面再結合速度Sである第3の半導体基板と、
    に対して、それぞれの一次モードのライフタイムτ11、τ21、τ31を測定し、
    前記第1の半導体基板および前記第3の半導体基板に対して前記一次モードのライフタイムτ11、τ31および下記数式(1)を用いて、前記表面再結合速度Sと前記バルクライフタイムτの関係および前記表面再結合速度Sと前記バルクライフタイムτの関係から第1の相関曲線および第2の相関曲線を求め、
    前記第2の半導体基板に対して下記数式(2)、数式(3)、前記第1の相関曲線および前記第2の相関曲線を用いて、前記一次モードのライフタイムτ21と前記バルクライフタイムτの関係から第3の相関曲線を求め、
    前記第3の相関曲線に、得られた前記一次モードのライフタイムτ21を代入し、前記バルクライフタイムτ求め、
    前記第1の相関曲線および前記第2の相関曲線に、得られた前記バルクライフタイムτを代入し、前記表面再結合速度Sおよび前記表面再結合速度Sを求める半導体基板の評価方法。
    (ただし、数式(1)中、S(Lは、0または1)は表面再結合速度[cm/sec]、Dは少数キャリア拡散定数[cm/sec]、τn1(nは、1または3)は一次モードのライフタイム[μsec]、τはバルクライフタイム[μsec]、Wは半導体基板の厚さ[mm]をそれぞれ表す。)
    (ただし、数式(2)および数式(3)中、τ21は一次モードのライフタイム[μsec]、τはバルクライフタイム[μsec]、K21は第2の半導体基板の1番目の固有モードの波数[cm−1]、Dは少数キャリア拡散定数[cm/sec]、Wは半導体基板の厚さ[mm]をそれぞれ表す。ここで、SM0≡S/D、SM1≡S/Dと表し、SおよびSは表面再結合速度[cm/sec]を表す。)
  2. 前記第2の半導体基板が前記第1の半導体基板の片面のみに表面処理を施して作製され、
    前記第3の半導体基板が前記第2の半導体基板の表面再結合速度Sの表面のみに表面処理を施して作製される、請求項1に記載の半導体基板の評価方法。
  3. 前記第1の半導体基板、前記第2の半導体基板および前記第3の半導体基板は、シリコン基板である請求項1または請求項2に記載の半導体基板の評価方法。
  4. 前記一次モードのライフタイムτ11、τ21、τ31は、μ−PCD法を用いて測定する請求項1乃至請求項3に記載の半導体基板の評価方法。
JP2011160226A 2011-07-21 2011-07-21 半導体基板の評価方法 Expired - Fee Related JP5706776B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011160226A JP5706776B2 (ja) 2011-07-21 2011-07-21 半導体基板の評価方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011160226A JP5706776B2 (ja) 2011-07-21 2011-07-21 半導体基板の評価方法

Publications (2)

Publication Number Publication Date
JP2013026461A true JP2013026461A (ja) 2013-02-04
JP5706776B2 JP5706776B2 (ja) 2015-04-22

Family

ID=47784437

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011160226A Expired - Fee Related JP5706776B2 (ja) 2011-07-21 2011-07-21 半導体基板の評価方法

Country Status (1)

Country Link
JP (1) JP5706776B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5754338A (ja) * 1980-09-19 1982-03-31 Ikutoku Kogyo Daigaku Handotaiueehatokuseinosokuteihoho
JPS5955013A (ja) * 1982-09-24 1984-03-29 Mitsubishi Metal Corp 半導体ウエ−ハの非接触測定法
JPH0883828A (ja) * 1994-09-09 1996-03-26 Mitsubishi Materials Corp 半導体ウェーハの内部欠陥の測定方法およびこれを用いた熱酸化炉の管理方法
JP2007042950A (ja) * 2005-08-04 2007-02-15 Sumco Corp エピタキシャル層の品質評価方法、soi層の品質評価方法、シリコンウェーハの製造方法
JP2011082312A (ja) * 2009-10-06 2011-04-21 Kobe Steel Ltd 半導体キャリア寿命測定装置および該方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5754338A (ja) * 1980-09-19 1982-03-31 Ikutoku Kogyo Daigaku Handotaiueehatokuseinosokuteihoho
JPS5955013A (ja) * 1982-09-24 1984-03-29 Mitsubishi Metal Corp 半導体ウエ−ハの非接触測定法
JPH0883828A (ja) * 1994-09-09 1996-03-26 Mitsubishi Materials Corp 半導体ウェーハの内部欠陥の測定方法およびこれを用いた熱酸化炉の管理方法
JP2007042950A (ja) * 2005-08-04 2007-02-15 Sumco Corp エピタキシャル層の品質評価方法、soi層の品質評価方法、シリコンウェーハの製造方法
JP2011082312A (ja) * 2009-10-06 2011-04-21 Kobe Steel Ltd 半導体キャリア寿命測定装置および該方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6015007325; 高柳邦夫、田島道夫、松井純爾: 半導体計測評価事典 第1版, 19940210, 585〜589頁, 株式会社サイエンスフォーラム *

Also Published As

Publication number Publication date
JP5706776B2 (ja) 2015-04-22

Similar Documents

Publication Publication Date Title
TWI687969B (zh) 製造高電阻率絕緣層上覆矽基板之方法
US7892948B2 (en) Method for manufacturing SOI wafer and SOI wafer
JP2020513693A (ja) 高抵抗シリコンオンインシュレータ構造及びその製造方法
JP2009135468A5 (ja) 半導体基板及び半導体装置の作製方法
EP3442005B1 (en) Method for manufacturing composite wafer provided with oxide single crystal thin film
Ferain et al. Low temperature exfoliation process in hydrogen-implanted germanium layers
KR20100120283A (ko) Soi 기판의 표면 처리 방법
JP2007042950A (ja) エピタキシャル層の品質評価方法、soi層の品質評価方法、シリコンウェーハの製造方法
KR20140040725A (ko) 물질에서 크랙을 형성하는 방법
US7507641B2 (en) Method of producing bonded wafer
KR102138949B1 (ko) Sos 기판의 제조 방법 및 sos 기판
US10641708B2 (en) Method of evaluating semiconductor substrate and method of manufacturing semiconductor substrate
US9659777B2 (en) Process for stabilizing a bonding interface, located within a structure which comprises an oxide layer and structure obtained
JP6163504B2 (ja) セミコンダクタ・オン・インシュレータ構造物の検査方法、およびその検査方法のその構造物の製造への応用
JP5706776B2 (ja) 半導体基板の評価方法
Sharma et al. Structure and composition of interfacial silicon oxide layer in chemical vapor deposited Y2O3‐SiO2 bilayer dielectrics for metal‐insulator‐semiconductor devices
Wasyluk et al. Investigation of stress and structural damage in H and He implanted Ge using micro‐Raman mapping technique on bevelled samples
JP2022527048A (ja) キャリア基板へ有用層を移転するためのプロセス
US8698106B2 (en) Apparatus for detecting film delamination and a method thereof
EP3989272A1 (en) Method of manufacture of a semiconductor on insulator structure
JP5689218B2 (ja) 支持基板が透明なsoi基板の欠陥検出方法
JP5815330B2 (ja) 半導体基板の解析方法
JP2013093434A (ja) 半導体基板の解析方法
JP7003942B2 (ja) ウェーハの評価方法
JP7487659B2 (ja) Soiウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150227

R150 Certificate of patent or registration of utility model

Ref document number: 5706776

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees