JP2013025311A - ピクセル素子、そのディスプレイパネル、及びその制御方法 - Google Patents

Abstract

【課題】電力消費が低減されるピクセル素子、ディスプレイパネル、及びその制御方法を提供する。
【解決手段】方法は複数のステップを有する。画像データはディスプレイパネルの画像データ保持キャパシタに保持される。サンプル動作が実行され、画像データを容量素子に記憶する。容量素子に記憶された画像データに基づき、リフレッシュ動作が実行され、画像データ保持キャパシタに記憶されている画像データをリフレッシュする。リフレッシュされた画像データは、サンプル動作において画像データ保持キャパシタに保持されている画像データの極性と同じ極性を有する。
【選択図】図４Ｂ

Description

本発明は、概して、ピクセル素子、ディスプレイパネル、及びその制御方法に関し、より具体的には、電力低減のためのピクセル素子、ディスプレイパネル、及びその制御方法に関する。

ディスプレイ装置は、例えば、ラップトップ型コンピュータ、携帯電話機、又はパーソナルデジタルアシスタント（ＰＤＡ）等の様々な用途において広範囲に使用されている。かかる装置においては、電力消費がディスプレイ装置の動作時間に直接の影響を有するために、電力消費の低減が重要な課題である。

ディスプレイ装置のアクティブマトリクス型ピクセル配列に関し、アクティブマトリクス型ピクセル配列は、通常、複数のゲートラインと、複数のソースラインと、マトリクス状に配置された複数のピクセル素子とを有する。夫々のピクセル素子は、キャパシタ及び薄膜トランジスタ（ＴＦＴ）を有する。ＴＦＴは、ゲートラインの１つを介してアクティブにされる場合に、対応するソースラインからキャパシタへ画像データを運ぶ。しかし、画像データをキャパシタへ運ぶ過程で、アクティブマトリクス型ピクセル配列のソースライン及びゲートラインの交点に存在する寄生キャパシタンスが何度も充電及び放電をされて、相当量の電力消費を招く。

加えて、液晶ディスプレイに関しては、キャパシタに保持されている画像データがリフレッシュされる場合に、画像データの極性は、液晶（ＬＣ）材料の劣化を防ぐよう定期的に反転される。これはまた、キャパシタがその電圧極性を頻繁に変えるよう何度も充電及び放電をされるために、電力消費を増大させる。従って、表示の際に電力消費を減らすことは重要な課題である。

本発明は、電力消費が低減されるピクセル素子、ディスプレイパネル、及びその制御方法を対象とする。

本発明の態様に従って、ピクセル素子は、アクティブマトリクス型ピクセル配列における使用のために提供される。当該ピクセル素子は、画像データ保持キャパシタ、ゲートスイッチ、及びリフレッシュユニットを有する。前記リフレッシュユニットは、第１乃至第３のスイッチと、容量素子とを有する。前記画像データ保持キャパシタは、画像データを保持するためのものである。前記ゲートスイッチは、対応するゲートラインに結合される制御端子を有する。前記ゲートスイッチは、対応するソースラインと前記画像データ保持キャパシタとの間に結合される。前記第１のスイッチは、サンプル制御信号を受け取る制御端子を有する。前記容量素子は、前記第１のスイッチを介して前記画像データ保持キャパシタの画素電極へ結合される第１の端子を有する。前記容量素子は、当該容量素子にかかる印加電圧により変動するキャパシタンスを有する。前記第２のスイッチは、前記容量素子の前記第１の端子へ結合される制御端子を有する。前記第３のスイッチは、リフレッシュ制御信号を受け取る制御端子を有する。前記第２のスイッチ及び前記第３のスイッチは、互いと直列に結合される。前記第２のスイッチ及び前記第３のスイッチは、リフレッシュデータ信号を受け取るよう前記対応するソースラインと前記画像データ保持キャパシタとの間に結合される。

本発明の他の態様に従って、アクティブマトリクス型ピクセル配列における使用のための制御方法が提供される。当該制御方法は複数のステップを有する。画像データはアクティブマトリクス型ピクセル配列の画像データ保持キャパシタに保持される。サンプル動作が実行され、画像データを容量素子に記憶する。前記容量素子に記憶された画像データに基づき、リフレッシュ動作が実行され、前記画像データ保持キャパシタに保持されている画像データをリフレッシュする。該リフレッシュされた画像データは、前記サンプル動作において前記画像データ保持キャパシタに保持されている画像データの極性と同じ極性を有する。

本発明の他の態様に従って、ディスプレイパネルが提供される。当該ディスプレイパネルは、アクティブマトリクス型ピクセル、ソースドライバ、及びゲートドライバを有する。前記アクティブマトリクス型ピクセル配列は、ゲートライン、ソースライン、及びピクセル素子を有する。前記ピクセル素子はマトリクス状に配置される。夫々のピクセル素子は、対応するゲートライン及びソースラインへ結合される。夫々のピクセル素子は、上述されたとおりのものである。前記ソースドライバは前記ソースラインを駆動する。前記ゲートドライバは前記ゲートラインを駆動する。

本発明の上記の及び他の態様は、望ましいが制限されない実施形態の以下の詳細な説明に関して、より良く理解されるであろう。以下の説明は、添付の図面を参照して行われる。

本発明の実施形態によれば、電力消費が低減されるピクセル素子、ディスプレイパネル、及びその制御方法を提供することが可能となる。

ディスプレイパネルの例を示すブロック図である。 本発明の実施形態に従う図１のディスプレイパネルのピクセル素子の部分を示すブロック図である。 図２の容量素子の例を示す略図である。 図３Ａの容量素子のキャパシタンスと容量素子に与えられる印加電圧との特性関係を示すプロット図である。 本発明の実施形態に従う図１のピクセル素子の例を示す回路図である。 本発明の実施形態に従う制御方法を実行するようディスプレイパネルが使用する複数の信号波形を示すタイミング図である。 本発明の実施形態に従う制御方法を実行するようディスプレイパネルが使用する複数の信号波形を示すタイミング図である。 リフレッシュモードにおけるリフレッシュ期間の間にディスプレイパネルが第２のリフレッシュスキームを実行する場合の複数の信号波形を示すタイミング図である。 本発明の一実施形態に従ってリフレッシュモードにおける同じリフレッシュ期間の間にディスプレイパネルが複合リフレッシュスキームを実行する場合の複数の信号波形を示すタイミング図である。 本発明の実施形態に従う図４Ａのピクセル素子の例を示す回路図である。 本発明の実施形態に従う図４Ａのピクセル素子の例を示す回路図である。 本発明の実施形態に従う図４Ａのピクセル素子の例を示す回路図である。 本発明の実施形態に従う図４Ａのピクセル素子の例を示す回路図である。

ディスプレイパネル、ピクセル素子及びその制御方法は、次のように、本発明の多数の実施形態において提供される。ディスプレイパネルは、２つのモードで動作するよう適合される。それら２つのモードの一方は、例えば、ディスプレイ装置のビデオモードのようなアクティブモードであり、他方は、例えば、アクティブマトリクス型ディスプレイ装置を含む電子機器のスタンバイモードのような受動又はリフレッシュモードである。アクティブモードにおいて動作する場合に、アクティブマトリクス型ディスプレイ装置は画像データをピクセル素子に書き込む。リフレッシュモードにおいて動作する場合に、アクティブマトリクス型ディスプレイ装置は、ピクセル素子がその保持された画像データをリフレッシュすること、すなわち、ピクセル素子の画像データを保持することを可能にし、それにより、長時間にわたって静止画像のような一定の出力を生成する。

本発明の実施形態に従って、制御方法は、アクティブマトリクス型ピクセル配列において使用され、次のような複数のステップを有する。画像データはアクティブマトリクス型ピクセル配列の画像データ保持キャパシタに保持される。サンプル動作及びリフレッシュ動作が画像データ保持キャパシタに対して実行される。リフレッシュ動作が実行される場合に、画像データ保持キャパシタに保持されている画像データはリフレッシュされ、リフレッシュされた画像データは、サンプル動作において画像データ保持キャパシタに保持されている画像データの極性と同じ極性を有する。このようにして、画像データ保持キャパシタは、画像データの極性を保ったまま、その保持された画像データをリフレッシュしてもらうことができる。このことは、画像データ保持キャパシタが何度も充電及び放電をされることを阻止され得ることを意味し、それにより電力消費は低減され得る。

図１は、ディスプレイパネルの例を示すブロック図である。ディスプレイパネル１００は、少なくとも、アクティブマトリクス型ピクセル配列１１０、ゲートドライバ１２０、及びソースドライバ１３０を有する。ディスプレイパネル１００は、ディスプレイ装置において使用され得る。アクティブマトリクス型ピクセル配列１１０は、複数のゲートラインＧ１〜Ｇｎと、複数のソースラインＤ１〜Ｄｍとを有する。ゲートドライバ１２０は、走査ラインＧ１〜Ｇｎを駆動する。ソースドライバ１３０は、ソースラインＤ１〜Ｄｍを駆動する。アクティブマトリクス型ピクセル配列１１０は、マトリクス状に配置された複数のピクセル素子を更に有し、夫々のピクセル素子は、対応するゲートラインと対応するソースラインとへ結合されている。例とされているように、ピクセル素子Ｐ（ｘ，ｙ）は、画像データ保持キャパシタＣ、ゲートスイッチＴ、及び本発明の実施形態に従うリフレッシュユニット２００を有する。ゲートスイッチＴは、対応するゲートラインＧｙへ結合された制御端子を有し、対応するソースラインＤｘと画像データ保持キャパシタＣとの間に結合されている。リフレッシュユニット２００は、対応するソースラインＤｘと画像データ保持キャパシタＣとの間に結合されている。

図２は、本発明の実施形態に従う図１のディスプレイパネルのピクセル素子の部分を示すブロック図である。この例において、リフレッシュユニット２００は、第１のスイッチ２１１、第２のスイッチ２１２、第３のスイッチ２１３、及び容量素子２２０を有する。第１のスイッチ２１１は、サンプル制御信号ＳＡＭＰＬＥを受け取る制御端子を有する。第２のスイッチ２１２は、容量素子２２０の第１の端子（ＣＴのノードとして表される。）へ結合された制御端子を有する。第３のスイッチ２１３は、リフレッシュ制御信号ＲＥＦＲＥＳＨを受け取る制御端子を有する。第３のスイッチ２１３及び第２のスイッチ２１２は、互いと直列に結合されている。第２のスイッチ２１２は、画像データ保持キャパシタＣの画素電極（ＰＥのノードとして表される。）へ結合された端子を有し、第３のスイッチ２１３は、リフレッシュデータ信号ＳＯＵＲＣＥを受け取る端子を有する。容量素子２２０は、第１のスイッチ２１１を介して画像データ保持キャパシタＣの画素電極ＰＥへ結合される第１の端子ＣＴを有する。容量素子２２０は、イネーブル信号ＣＥを受け取る第２の端子を更に有する。

実施形態において、サンプル制御信号ＳＡＭＰＬＥ及びリフレッシュ制御信号ＲＥＦＲＥＳＨは順次有効にされる。それに応答して、リフレッシュユニット２００はサンプル動作及びリフレッシュ動作を夫々実行する。サンプル動作において、容量素子２２０は、画像データ保持キャパシタＣの画像データを保持するために使用される。望ましくは、容量素子２２０は、画像データ保持キャパシタＣのキャパシタンスよりも小さいキャパシタンスを有し、画像データ保持キャパシタＣに保持された画像データがサンプル動作において有意に影響を及ぼされないように実施され得る。容量素子２２０は、画像データ保持キャパシタＣのデータを記憶するメモリと見なされる。容量素子２２０における記憶データは、リフレッシュデータ信号ＳＯＵＲＣＥのようなリフレッシュ電圧がリフレッシュ動作において画像データ保持キャパシタＣをリフレッシュするために供給されるか否かを決定するように、第２のスイッチ２１２を制御するために使用される。このことは、ピクセル素子Ｐ（ｘ，ｙ）をセルフリフレッシュ型メモリ・イン・ピクセル（memory in pixel）（ＭＩＰ）にならしめる。ＭＩＰによれば、アクティブマトリクス型ピクセル配列は、ＤＲＡＭコンセプトに基づき同様に動作することができ、ハイエンドのスマートフォン又は電子書籍リーダ等の高解像度表示に適している。

容量素子２２０は、容量素子２２０にかかる印加電圧により変動するキャパシタンスを有する。容量素子２２０は、その２つの端子の間の印加電圧により変動するキャパシタンスを有する電圧依存型キャパシタと呼ばれ得る。容量素子２２０の例は、図３Ａ及び３Ｂを参照される。

図３Ａは、図２の容量素子の例を示す略図である。図３Ｂは、図３Ａの容量素子のキャパシタンスと容量素子に供給される印加電圧との間の特性関係を示すプロット図である。この例において、容量素子２２０は、互いに電気的に接続されたソース端子Ｓ及びドレイン端子Ｄを有する薄膜トランジスタによって実施される。容量素子２２０のキャパシタンスＣｇは、図３Ｂに示されるように、その制御端子Ｇ及びソース端子Ｓの間の印加電圧Ｖｇｓにより変動する。図３Ｂから明らかなように、容量素子２２０は、そのキャパシタンスＣｇが印加電圧Ｖｇｓにより有意に変動する遷移状態を有する。具体的に、印加電圧Ｖｇｓが閾電圧Ｖｔｈよりも低い場合において、ソース端子Ｓとドレイン端子Ｄとの間のチャネルは非導通状態であり、容量素子２２０は、例えば、ターンオフ状態にあり、ゲート端子Ｇとソース端子Ｓ及びドレイン端子Ｄの夫々との間に存在する二次的なキャパシタに関連したより小さなキャパシタンスＣｇを有する。他方で、印加電圧Ｖｇｓが閾電圧Ｖｔｈよりも高い場合においては、反転層ＩＬがチャネル表面に蓄積した電子により形成される。反転層ＩＬは導通しているので、容量素子２２０は、例えば、ターンオン状態にあり、ゲート端子Ｇと反転層ＩＬとの間の結合キャパシタを考慮したより大きなキャパシタンスＣｇを有する。

実施形態において、容量素子２２０にかかる印加電圧は、イネーブル信号ＣＥと、画像データ保持キャパシタＣに保持される画像データとによって決定される。２値ハイ又は２値ローの画像データに依存して、イネーブル信号ＣＥは、容量素子２２０がターンオン状態又はターンオフ状態で選択的に動作することを可能にするレベルで無効にされ得、それにより、明らかなキャパシタンス変動を示す。キャパシタンスの差は、リフレッシュユニット２００を異なって動作させる。

容量素子２２０のＣＶ（キャパシタンス及び電圧）特性に基づき、リフレッシュユニット２００は、リフレッシュ動作において、画像データ保持キャパシタＣに保持されている画像データをリフレッシュする。実施形態において、リフレッシュされた画像データは、サンプル動作において画像データ保持キャパシタＣに保持されている画像データの極性と同じ極性を有する。例となる構成及び更なる説明は、以下のように記載される。

図４Ａは、本発明の実施形態に従う図１のピクセル素子の例を示す回路図である。この例において、リフレッシュユニット２００の第１乃至第３のスイッチ２１１〜２１３は、ｎ形薄膜トランジスタによって実施されるように例示されている。容量素子２２０は、第１の端子ＣＴとして機能する制御端子を有するｎ形薄膜トランジスタである。第２のスイッチ２１２は、第３のスイッチ２１３と画像データ保持キャパシタＣとの間に結合されている。画像データ保持キャパシタＣは、液晶キャパシタＣｌｃ及び保持キャパシタＣｓのような２つのキャパシタの組み合わせによって例として表されている。リフレッシュデータ信号ＳＯＵＲＣＥは、対応するソースラインＤｘから供給され、ゲート制御信号ＧＡＴＥは、対応するゲートラインＧｙから供給され、リフレッシュ制御信号ＲＥＦＲＥＳＨ、サンプル制御信号ＳＡＭＰＬＥ、及びイネーブル信号ＣＥは、夫々、更なる伝送ライン２３１〜２３３から供給される。

このように、図４Ａのピクセル素子の動作は、図４Ｂ及び４Ｃを参照して提供される。それらの図は、夫々、本発明の実施形態に従う制御方法を実行するためにディスプレイパネルが使用する複数の信号波形を示す。画像データ保持キャパシタＣに保持された画像データをリフレッシュするための２つのリフレッシュスキームが存在する。

［第１のリフレッシュスキーム］
第１のリフレッシュスキームは、図４Ａ及び４Ｂの両方を参照して与えられる。第１のリフレッシュスキームにおいて、サンプル制御信号ＳＡＭＰＬＥ及びリフレッシュ制御信号ＲＥＦＲＥＳＨは順次有効にされ、リフレッシュユニット２００は画像データ保持キャパシタＣに対してサンプル動作及びリフレッシュ動作を夫々行う。リフレッシュされるべき画像データは、２つの電圧のうちの一方５Ｖ又は０Ｖを有することができる。

第１のリフレッシュスキームにおいて、５Ｖの画像データは、その極性を保ったまま、リフレッシュされる。例えば、“Ｖｐｉｘ，Ｖｃｏｍ”＝“５Ｖ，０Ｖ”から“５Ｖ，０Ｖ”へ。

第１に、画素電圧Ｖｐｉｘが最初に５Ｖ（破線により示される。）であり且つコモン電圧Ｖｃｏｍが最初に０Ｖであり、画像データ保持キャパシタＣに保持されている画像データは５Ｖであることを示す時間ｔ０を参照する。次いで、サンプル動作が実行される時間ｔ１を参照する。サンプル制御信号ＳＡＭＰＬＥは、第１のスイッチ２１１をオンするようハイレベルで有効にされる。ターンオン状態の第１のスイッチ２１１を介して、容量素子２２０の第１の端子（本例では、ＴＦＴの制御端子）ＣＴは、現在の画素電圧Ｖｐｉｘと略同じレベルでバイアスをかけられる。このことは、画素電圧Ｖｐｉｘがサンプル電圧Ｖｓａｍｐｌｅとしてサンプリングされ、容量素子２２０に記憶されることを意味する。すなわち、Ｖｓａｍｐｌｅ＝５Ｖ。イネーブル信号ＣＥは、例えば０Ｖのローレベルで無効にされる。この状況において、容量素子２２０にかかる印加電圧は、約１Ｖである容量素子２２０の閾電圧よりも高い５Ｖ（＝Ｖｓａｍｐｌｅ−ＣＥ（ｔ１）＝５Ｖ−０Ｖ）である。従って、容量素子２２０は、１０ｆＦといった大きなキャパシタンスを有する。時間ｔ１の後、同じ制御信号ＳＡＭＰＬＥはローレベルで無効にされる。第１のスイッチ２１１からの貫通接続効果により、サンプル電圧Ｖｓａｍｐｌｅは、容量素子２２０が大きなキャパシタンスを有するので、この状況において、例えば０．５Ｖの小さな電圧降下を有する。この時点で、サンプル電圧Ｖｓａｍｐｌｅは約４．５Ｖ（＝５Ｖ−０．５Ｖ）である。

その後に、ソースデータ信号ＳＯＵＲＣＥが例えば５Ｖのハイレベルで有効にされる。イネーブル信号ＣＥは、例えば０Ｖから３Ｖへといったように、ローレベルからハイレベルへ有効にされる。イネーブル信号ＣＥのハイレベルとローレベルとの間の差は、本例では、第２のスイッチ２１２の閾電圧を補償するように、第２のスイッチ２１２の閾電圧よりも高い３Ｖである。イネーブル信号ＣＥは、容量素子２２０を介してサンプル電圧Ｖｓａｍｐｌｅを約７．５Ｖ（＝４．５Ｖ＋３Ｖ）に高める。サンプル電圧Ｖｓａｍｐｌｅと画素電圧Ｖｐｉｘとの間には、第２のスイッチ２１２の１Ｖの閾値電圧よりも高い２．５Ｖ（Ｖｓａｍｐｌｅ−Ｖｐｉｘ＝７．５Ｖ−５Ｖ）の電圧差が存在し、それにより、第２のスイッチ２１２はオンされる。

次いで、リフレッシュ動作が実行される時間ｔ２を参照する。リフレッシュ制御信号ＲＥＦＲＥＳＨは、第３のスイッチ２１３をオンするようハイレベルで有効にされる。第２のスイッチ２１２は、時間ｔ２で依然としてオンされている。ターンオン状態の第１のスイッチ２１２及び第３のスイッチ２１３を介して、５Ｖの有効にされたリフレッシュデータ信号ＳＯＵＲＣＥが、ＴＦＴ漏れ電流により減衰している画素電圧Ｖｐｉｘをリフレッシュするよう供給される。その一方で、コモン電圧Ｖｃｏｍは、例えば０Ｖのローレベルのままである。よって、図４Ｂにおける時間ｔ１及び時間ｔ２から明らかなように、第１のリフレッシュスキームにおけるリフレッシュ動作が実行される場合に、時間ｔ２でリフレッシュされる画像データ（“Ｖｐｉｘ，Ｖｃｏｍ”＝“５Ｖ，０Ｖ”）は、時間ｔ１での画像データの極性と同じ極性を有する（“Ｖｐｉｘ，Ｖｃｏｍ”＝“５Ｖ，０Ｖ”）。

第１のリフレッシュスキームにおいて、０Ｖの画像データは、その極性を保ったまま、リフレッシュされる。例えば、“Ｖｐｉｘ，Ｖｃｏｍ”＝“０Ｖ，０Ｖ”から“０Ｖ，０Ｖ”へ。

同様の動作は、上記の説明における５Ｖの画像データを参照することでき、簡潔さのために省略される。第１に、画素電圧Ｖｐｉｘが最初に０Ｖ（実線により示される。）であり且つコモン電圧Ｖｃｏｍが最初に０Ｖであり、画像データ保持キャパシタＣに保持されている画像データは０Ｖであることを示す時間ｔ０を参照する。次いで、時間ｔ１を参照する。サンプル制御信号ＳＡＭＰＬＥは、第１のスイッチ２１１をオンするようハイレベルで有効にされ、容量素子２２０の第１の端子ＣＴは０Ｖでバイアスをかけられる。このことは、サンプル電圧Ｖｓａｍｐｌｅがローレベルにあることを意味する。すなわち、Ｖｓａｍｐｌｅ＝０Ｖ。イネーブル信号ＣＥは０Ｖのローレベルで無効にされ、それにより容量素子２２０にかかる印加電圧は、約１Ｖである容量素子２２０の閾電圧よりも低い０Ｖである。従って、容量素子２２０は２ｆＦといった小さなキャパシタンスを有する。この状況において、サンプル制御信号ＳＡＭＰＬＥが無効にされる場合に、例えば５Ｖの有意な電圧降下が、第１のスイッチ２１１からの貫通接続効果により、サンプル電圧Ｖｓａｍｐｌｅで生じる。この時点で、サンプル電圧Ｖｓａｍｐｌｅは約−５Ｖ（＝０Ｖ−５Ｖ）である。

その後に、イネーブル信号ＣＥは３Ｖの有効レベルで有効にされて、容量素子２２０を介してサンプル電圧Ｖｓａｍｐｌｅを約−２Ｖ（＝−５Ｖ＋３Ｖ）に高める。この時点で、−２Ｖの電圧差（Ｖｓａｍｐｌｅ−Ｖｐｉｘ＝−２Ｖ−０Ｖ）は第２のスイッチ２１２の１Ｖの閾値電圧よりも低いので、第２のスイッチ２１２はオフされる。

次いで、時間ｔ２を参照する。リフレッシュ制御信号ＲＥＦＲＥＳＨは、第３のスイッチ２１３をオンするようハイレベルで有効にされる。この時点で、第２のスイッチ２１２はオフされているので、５Ｖのリフレッシュデータ信号ＳＯＵＲＣＥは、０Ｖの画素電圧Ｖｐｉｘをリフレッシュするよう供給されず、０Ｖの画素電圧Ｖｐｉｘは約０Ｖのままである。よって、図４Ｂにおける時間ｔ１及び時間ｔ２から明らかなように、リフレッシュ動作が第１のリフレッシュスキームにおいて実行される場合に、時間ｔ２でリフレッシュされる画像データ（“Ｖｐｉｘ，Ｖｃｏｍ”＝“０Ｖ，０Ｖ”）は、時間ｔ１での画像データの極性と同じ極性を有する（“Ｖｐｉｘ，Ｖｃｏｍ”＝“０Ｖ，０Ｖ”）。

０Ｖの画像データに関し、画素電圧を０Ｖに維持することは、次のように更に説明される。０Ｖの画像データに関し、０Ｖの画素電圧Ｖｐｉｘは、第１のリフレッシュスキームにおいてソースラインＤｘから分離され得る。０Ｖの画素電圧は、スイッチ２１２及び２１３のようなＴＦＴを通る漏れ電流により不可避的に徐々に変化しうることが明らかである。ＴＦＴ漏れ電流によって引き起こされるこの電圧シフトは、ソースラインＤｘの電圧を０Ｖと等しくすることによって、例えば、ソースラインＤｘで０Ｖを印加することによって、止められ得る。図４Ｂに関連する実施形態において、リフレッシュデータ信号ＳＯＵＲＣＥは、５Ｖでよりも長い大半の期間（制限なしに、１００ｍｓの期間）の間、０Ｖに保たれ、一方、第１のリフレッシュスキームにおけるサンプル及びリフレッシュ動作の存続時間は、５ｍｓといった比較的短い期間である。このように、画素に供給される電荷の量は、無視されるほど十分に小さい。従って、０Ｖの画素電圧は０Ｖに保たれ得る。

５Ｖ及び０Ｖの画像データにおいて使用される第１のリフレッシュスキームに従って、リフレッシュ動作が実行される場合に、リフレッシュされた画像データは、サンプル動作において画像データ保持キャパシタＣに保持されている画像データの極性と同じ極性を有する（“Ｖｐｉｘ，Ｖｃｏｍ”＝“５Ｖ，０Ｖ”から“５Ｖ，０Ｖ”へ及び“Ｖｐｉｘ，Ｖｃｏｍ”＝“０Ｖ，０Ｖ”から“０Ｖ，０Ｖ”へ）。このようにして、電力は、漏出した電荷を回復するときに消費される。かかる電力消費は、その漏出した電荷について画像データを回復することが画像データの極性を判定させるよりも電力消費が少ないので、通常は低い。

更に、第１のリフレッシュスキームにおいて０Ｖの画素電圧Ｖｐｉｘに関し、第２のスイッチ２１２は、画像データ保持キャパシタＣをソースラインＤｘから分離するよう常にオフされ、それにより、画像データ保持キャパシタＣに保持されているデータが何であるかに関わらず、同じ電圧がリフレッシュ動作の間ソースラインＤｘから移動可能である。そのようなものとして、第１のリフレッシュスキームは、５Ｖ及び０Ｖの画像データをリフレッシュするために同じグループの信号を使用することができ、それにより、ディスプレイパネルを駆動する複雑性は低減され得る。

［第２のリフレッシュスキーム］
第２のリフレッシュスキームは、図４Ａ及び４Ｃの両方を参照して与えられる。第２のリフレッシュスキームにおいて、サンプル制御信号ＳＡＭＰＬＥ、ゲート制御信号ＧＡＴＥ、及びリフレッシュ制御信号ＲＥＦＲＥＳＨは順次有効にされる。それに応答して、リフレッシュユニット２００及びゲートスイッチＴは、画像データ保持キャパシタＣに対してサンプル動作、プリチャージ動作、及びリフレッシュ動作を夫々行う。第２のリフレッシュスキームは、コモン電圧Ｖｃｏｍが、画像データをその極性を反転しながらリフレッシュするために、反転する、例えば、この場合においては０Ｖから５Ｖへ変化する点で、第１のリフレッシュスキームと相違する。加えて、イネーブル信号ＣＥは、例えば−８Ｖの第１のレベルで無効にされ、例えば−５Ｖの第２のレベルで有効にされる。それらのレベルは、５Ｖ又は０Ｖの画素電圧よりも低くなるように設定されており、図３ＢのＣＶ特性に従って容量素子２２０を一定の大きなキャパシタンス有するキャパシタンスにする。

第２のリフレッシュスキームにおいて、５Ｖの画像データはリフレッシュされ、一方、その極性は反転される。例えば、“Ｖｐｉｘ，Ｖｃｏｍ”＝“５Ｖ，０Ｖ”から“０Ｖ，５Ｖ”へ。

第１に、画素電圧Ｖｐｉｘが最初に５Ｖ（破線により示される。）であり且つコモン電圧Ｖｃｏｍが最初に０Ｖである時間ｔ０′を参照する。次いで、図４Ｂと同様にサンプル動作が実行される時間ｔ１′を参照する。この時点で、サンプル電圧Ｖｓａｍｐｌｅは、容量素子２２０が大きなキャパシタンスを有するので、約４．５Ｖ（＝５Ｖ−０．５Ｖ）である。サンプル動作の後、イネーブル信号ＣＥの第１及び第２のレベルの間には３Ｖの電圧差が存在するので、イネーブル信号ＣＥは、サンプル電圧Ｖｓａｍｐｌｅを約７．５Ｖ（＝４．５Ｖ＋３Ｖ）に高めるよう有効にされる。

次いで、プリチャージ動作が実行される時間ｔ２′を参照する。ゲート制御信号ＧＡＴＥは、ゲートスイッチＴをオンするようハイレベルで有効にされる。リフレッシュデータ信号ＳＯＵＲＣＥは、例えば５Ｖのハイレベルで有効にされる。ターンオン状態のゲートスイッチＴを介して、５Ｖの有効にされたリフレッシュデータ信号ＳＯＵＲＣＥは、５Ｖの画素電圧Ｖｐｉｘを５Ｖに維持するよう供給され、一方、コモン電圧Ｖｃｏｍはこの時点で反転される。よって、画像データ保持キャパシタＣは中和される。すなわち、画像データ保持キャパシタＣにかかる電圧は０Ｖである。

その後に、リフレッシュ動作が実行される時間ｔ３′を参照する。リフレッシュ制御信号ＲＥＦＲＥＳＨは、第３のスイッチ２１３をオンするようハイレベルで有効にされる。この時点で、イネーブル信号ＣＥは無効にされ、サンプル電圧Ｖｓａｍｐｌｅは約４．５Ｖに下げられる（＝７．５Ｖ−３Ｖ）。このサンプル電圧Ｖｓａｍｐｌｅは、リフレッシュデータ信号ＳＯＵＲＣＥが０Ｖにあるので、依然として第２のスイッチ２１２をオンするには十分である。具体的に、第２のスイッチ２１２は、４．５Ｖの電圧差（Ｖｓａｍｐｌｅ−ＳＯＵＲＣＥ（ｔ３）＝４．５Ｖ−０Ｖ）がその１Ｖの閾電圧よりも高いので、オンされる。ターンオン状態の第１のスイッチ２１２及び第３のスイッチ２１３を介して、０Ｖのリフレッシュデータ信号ＳＯＵＲＣＥは、５Ｖの画素電圧Ｖｐｉｘをリフレッシュするよう供給される。よって、図４Ｂにおける時間ｔ１′及び時間ｔ３′から明らかなように、リフレッシュ動作が第２のリフレッシュスキームにおいて実行される場合に、時間ｔ３′でリフレッシュされる画像データ（“Ｖｐｉｘ，Ｖｃｏｍ”＝“５Ｖ，０Ｖ”）は、時間ｔ１′での画像データの極性と逆の極性を有する（“Ｖｐｉｘ，Ｖｃｏｍ”＝“０Ｖ，５Ｖ”）。

第２のリフレッシュスキームにおいて、０Ｖの画像データはリフレッシュされ、一方、その極性は反転される。例えば、“Ｖｐｉｘ，Ｖｃｏｍ”＝“０Ｖ，０Ｖ”から“５Ｖ，５Ｖ”へ。

同様の動作は、上記の説明における５Ｖの画像データを参照することでき、簡潔さのために省略される。第１に、画素電圧Ｖｐｉｘが最初に０Ｖ（実線により示される。）であり且つコモン電圧Ｖｃｏｍが最初に０Ｖである時間ｔ０′を参照する。次いで、時間ｔ１′を参照する。サンプル制御信号ＳＡＭＰＬＥは、容量素子２２０が大きなキャパシタンスを有するので、約−０．５Ｖ（＝０Ｖ−０．５Ｖ）である。サンプル動作の後、イネーブル信号ＣＥは、サンプル電圧Ｖｓａｍｐｌｅを約２．５Ｖ（＝−０．５Ｖ＋３Ｖ）に高めるよう有効にされる。次に、時間ｔ２′を参照する。ゲートスイッチＴは、有効にされたゲート制御信号ＧＡＴＥによってオンされる。ターンオン状態のゲートスイッチＴを介して、５Ｖの有効にされたリフレッシュデータ信号ＳＯＵＲＣＥは、０Ｖの画素電圧Ｖｐｉｘを５Ｖにリフレッシュするよう供給され、一方、コモン電圧Ｖｃｏｍは反転される。よって、画像データ保持キャパシタＣは中和される。すなわち、画像データ保持キャパシタＣにかかる電圧は０Ｖである。

その後に、時間ｔ３′を参照する。サンプル電圧Ｖｓａｍｐｌｅは、約−０．５Ｖ（＝２．５Ｖ−３Ｖ）に下げられる。この時点で、第２のスイッチ２１２はオフされ、０Ｖのリフレッシュデータ信号ＳＯＵＲＣＥは、５Ｖの画素電圧Ｖｐｉｘをリフレッシュするよう供給されない。よって、図４Ｂにおける時間ｔ１′及び時間ｔ３′から明らかなように、リフレッシュ動作が第２のリフレッシュスキームにおいて実行される場合に、時間ｔ３′でリフレッシュされる画像データ（“Ｖｐｉｘ，Ｖｃｏｍ”＝“０Ｖ，０Ｖ”）は、時間ｔ１′での画像データの極性と逆の極性を有する（“Ｖｐｉｘ，Ｖｃｏｍ”＝“５Ｖ，５Ｖ”）。

５Ｖ及び０Ｖの画像データにおいて使用される第２のリフレッシュスキームに従って、リフレッシュ動作が実行される場合に、リフレッシュされた画像データは、サンプル動作において画像データ保持キャパシタＣに保持されている画像データの極性と逆の極性を有する（“Ｖｐｉｘ，Ｖｃｏｍ”＝“５Ｖ，０Ｖ”から“０Ｖ，５Ｖ”へ及び“Ｖｐｉｘ，Ｖｃｏｍ”＝“０Ｖ，０Ｖ”から“５Ｖ，５Ｖ”へ）。このようにして、残像（image sticking）の効果は低減され得る。残像は、画像データ保持キャパシタＣに長時間ＤＣ電圧が印加される場合に起こる。第２のリフレッシュスキームは、画像データ保持キャパシタＣの画像データの極性を反転させるために使用され、それにより、残像が阻止され得る。

本発明の実施形態において、複合リフレッシュスキームは、上記の第１及び第２のリフレッシュスキームを選択的に用いることによって、実施される。このように、電力消費が低減され得るのみならず、残像が改善され得る。更なる説明は、以下で、図５Ａ及び５Ｂを参照して与えられる。

図５Ａは、リフレッシュモードにおけるリフレッシュ期間の間にディスプレイパネルが第２のリフレッシュスキームを実行する場合の複数の信号波形を示すタイミング図である。図５Ｂは、本発明の実施形態に従ってリフレッシュモードにおける同じリフレッシュ期間の間にディスプレイパネルが複合リフレッシュスキームを実行する場合の複数の信号波形を示すタイミング図である。図５Ａにおいて、３回の第２のリフレッシュスキームが画像データ保持キャパシタＣをリフレッシュするために使用され、画像データ保持キャパシタＣにかかる印加電圧Ｖｌｃの極性は、破線によって示されるように、３回反転される。それとは対照的に、図５Ｂの例では、２回の第１のリフレッシュスキームの後に１回の第２のリフレッシュスキームが続き、印加電圧Ｖｌｃは、破線によって示されるように、１回反転される。図５Ａ及び５Ｂから分かるように、画像データの極性を反転させる回数は、図５Ｂの複合リフレッシュスキームを用いることによって減り、それにより、電力消費は、図５Ａにおける第２のリフレッシュスキームを用いることによる電力消費と比べた場合に、図５Ｂにおける複合リフレッシュスキームを用いることによって低減される。

図５Ｂの例において、第１のリフレッシュスキームは２回実行され、一方、第２のリフレッシュスキームは１回実行される。他の実施形態においては、第１のリフレッシュスキームは１０回実行され得、一方、第２のリフレッシュスキームは１回実行され、それにより、電力消費は更に低減される。第２のリフレッシュスキームよりも多くの回数第１のリフレッシュスキームを実行することは、画像データの極性を反転させる回数が電力節約のために低減され得ることを意味する。実際に、第１及び第２のリフレッシュスキームを実行する回数は、異なった要件を満たすよう更に設計可能であり、本発明の限定と見なされない。

その上、図４Ａにおける本発明の実施形態に従うピクセル素子の様々な回路変形例が存在する。それらの中で、ピクセル素子の他の４つの実施形態が例示のために図６乃至９において与えられる。

図６は、本発明の他の実施形態に従う図４Ａのピクセル素子の例を示す回路図である。図６のピクセル素子は、容量素子２２０が対応するソースラインＤｘへ結合された第２の端子を有する点で、図４Ａのピクセル素子と相違する。このように、イネーブル信号ＣＥは省略可能であり、従って、その付加的な伝送ラインも省略可能である。

図７は、本発明の他の実施形態に従う図４Ａのピクセル素子の例を示す回路図である。図７のピクセル素子は、ゲートスイッチＴが第２のスイッチ２１２の２つのデータ端子と電気的に接続された２つのデータ端子を有する点で、図６のピクセル素子と相違する。

図８は、本発明の他の実施形態に従う図４Ａのピクセル素子の例を示す回路図である。図８のピクセル素子は、第３スイッチ２１３が第２のスイッチ２１２と画像データ保持キャパシタＣとの間に結合されている点で、図７のピクセル素子と相違する。

図９は、本発明の他の実施形態に従う図４Ａのピクセル素子の例を示す回路図である。図９のピクセル素子は、容量素子２２０が、画像データ保持キャパシタＣに電気的に接続されており第１の端子ＣＴとして働くソース端子及びドレイン端子を更に有するｐ形薄膜トランジスタである点で、図４Ａのピクセル素子と相違する。

スイッチ２１１〜２１３及びゲートスイッチＴに対して図４Ｂ及び４Ｃに示されるサンプル制御信号ＳＡＭＰＬＥ、ゲート制御信号ＧＡＴＥ、リフレッシュ制御信号ＲＥＦＲＥＳＨ、リフレッシュデータ信号ＳＯＵＲＣＥ、及びイネーブル信号ＣＥのような適切な制御信号を用いると、図６乃至９のピクセル素子は図４Ａのピクセル素子と同様の性能を有する。図６乃至９のピクセル素子に関し、よって、それらの動作は、図４Ａの回路についての上記の説明を参照して同様に導くことができ、簡潔さのために明記されない。

本発明の実施形態において開示されるディスプレイパネル、ピクセル素子及びその制御方法に従って、可変なキャパシタンスを有する容量素子が画像データ保持キャパシタのデータを記憶するために使用される。画像データ保持キャパシタのデータが容量素子に記憶された後、画像データ保持キャパシタは、その極性を保ったままリフレッシュされ得る。画像データ保持キャパシタがリフレッシュされる場合に、２つのリフレッシュ動作の複合リフレッシュスキームがそれに対して実行され得る。複合リフレッシュスキームに基づき、リフレッシュ動作後に画像データ保持キャパシタに保持されるリフレッシュされた画像データは、サンプル動作において画像データ保持キャパシタに保持されている画像データと同じ極性を選択的に有することができ、それによって電力消費を削減する。

本発明は一例として望ましい実施形態に関して記載されてきたが、当然に、本発明はそれらに制限されない。それどころか、様々な改良並びに同様の配置及びプロシージャをカーバするよう意図され、従って、添付の特許請求の範囲の適用範囲は、そのような改良並びに配置及びプロシージャの全てを包含するように、最も広い解釈を与えられるべきである。

１００ ディスプレイパネル
１１０ アクティブマトリクス型ピクセル配列
１２０ ゲートドライバ
１３０ ソースドライバ
２００ リフレッシュユニット
２１１ 第１のスイッチ
２１２ 第２のスイッチ
２１３ 第３のスイッチ
２２０ 容量素子
Ｃ 画像データ保持キャパシタ
ＣＥ イネーブル信号
ＣＴ 第１の端子
Ｄ１〜Ｄｍ ソースライン
Ｇ１〜Ｇｎ ゲートライン（走査ライン）
Ｐ（ｘ，ｙ） ピクセル素子
ＰＥ 画素電極
ＲＥＦＲＥＳＨ リフレッシュ制御信号
ＳＡＭＰＬＥ サンプル制御信号
ＳＯＵＲＣＥ リフレッシュデータ信号
Ｔ ゲートスイッチ

Claims (10)

1. アクティブマトリクス型ピクセル配列における使用のためのピクセル素子であって、
   画像データを保持する画像データ保持キャパシタと、
   対応するゲートラインに結合される制御端子を有し、対応するソースラインと前記画像データ保持キャパシタとの間に結合されるゲートスイッチと、
   前記対応するソースラインと前記画像データ保持キャパシタとの間に接続され、前記画像データ保持キャパシタに対してサンプル動作及びリフレッシュ動作を行うリフレッシュユニットと
   を有し、
   前記リフレッシュユニットが前記リフレッシュ動作を行う場合に、前記リフレッシュユニットは、前記画像データ保持キャパシタに保持されている画像データをリフレッシュし、該リフレッシュされた画像データは、前記サンプル動作において前記画像データ保持キャパシタに保持されている画像データの極性と同じ極性を有する、
   ピクセル素子。
2. 前記リフレッシュユニットは、
   サンプル制御信号を受け取る制御端子を有する第1のスイッチと、
   前記第１のスイッチを介して前記画像データ保持キャパシタの画素電極に結合される第１の端子を有し、印加電圧により変動するキャパシタンスを有する容量素子と、
   前記容量素子の前記第１の端子に結合される制御端子を有する第２のスイッチと、
   リフレッシュ制御信号を受け取る制御端子を有する第３のスイッチと
   を有し、
   前記第２のスイッチ及び前記第３のスイッチは互いと直列に結合され、前記第２のスイッチ及び前記第３のスイッチは、リフレッシュデータ信号を受け取るよう当該ピクセル素子の対応するソースラインと前記画像データ保持キャパシタとの間に結合される、
   請求項１に記載のピクセル素子。
3. 前記容量素子は、互いに電子的に接続されているソース端子及びドレイン端子を有する薄膜トランジスタである、
   請求項２に記載のピクセル素子。
4. 前記薄膜トランジスタは、前記第１の端子として機能する制御端子を更に有するｎ形薄膜トランジスタである、
   請求項３に記載のピクセル素子。
5. 前記薄膜トランジスタは、前記画像データ保持キャパシタに電気的に接続されており且つ前記第１の端子として機能するソース端子及びドレイン端子を更に有するｐ形薄膜トランジスタである、
   請求項３に記載のピクセル素子。
6. 前記容量素子は、イネーブル信号を受け取る第２の端子を更に有する、
   請求項２に記載のピクセル素子。
7. 前記第２のスイッチは、前記第３のスイッチと前記画像データ保持キャパシタとの間に結合され、あるいは、前記第３のスイッチは、前記第２のスイッチと前記画像データ保持キャパシタとの間に結合される、
   請求項２に記載のピクセル素子。
8. 複数のゲートラインと、複数のソースラインと、マトリクス状に配置され、夫々が対応するゲートライン及びソースラインに結合され、夫々が請求項１乃至７のうちいずれか一項に記載のピクセル素子である複数のピクセル素子とを有するアクティブマトリクス型ピクセル配列と、
   前記複数のソースラインを駆動するソースドライバと、
   前記複数のゲートラインを駆動するゲートドライバと
   を有するディスプレイパネル。
9. アクティブマトリクス型ピクセル配列における使用のための制御方法であって、
   前記アクティブマトリクス型ピクセル配列の画像データ保持キャパシタに画像データを保持するステップと、
   前記画像データを容量素子に記憶するようサンプル動作を実行するステップと、
   前記容量素子に記憶された画像データに基づき、前記画像データ保持キャパシタに保持されている画像データをリフレッシュするリフレッシュ動作を実行するステップと
   を有し、
   前記画像データ保持キャパシタにおいてリフレッシュされた画像データは、前記サンプル動作において前記画像データ保持キャパシタに保持されている画像データの極性と同じ極性を有する、
   制御方法。
10. 前記リフレッシュ動作を実行するステップの後に、
    前記画像データを前記容量素子に記憶するよう第２のサンプル動作を実行するステップと、
    前記画像データ保持キャパシタにおいて前記画像データをリフレッシュするよう第２のリフレッシュ動作を実行し、前記画像データ保持キャパシタにおいてリフレッシュされた画像データが、前記第２のサンプル動作において前記画像データ保持キャパシタに保持されている画像データの極性と反対の極性を有するようにするステップと
    を更に有する請求項９に記載の制御方法。
    

Images