JP2013021329A - ネスト化複合ダイオード - Google Patents
ネスト化複合ダイオード Download PDFInfo
- Publication number
- JP2013021329A JP2013021329A JP2012152914A JP2012152914A JP2013021329A JP 2013021329 A JP2013021329 A JP 2013021329A JP 2012152914 A JP2012152914 A JP 2012152914A JP 2012152914 A JP2012152914 A JP 2012152914A JP 2013021329 A JP2013021329 A JP 2013021329A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- composite
- nested
- transistor
- iii
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002131 composite material Substances 0.000 title claims abstract description 212
- 230000015556 catabolic process Effects 0.000 claims abstract description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 230000005669 field effect Effects 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 10
- 229910002601 GaN Inorganic materials 0.000 description 7
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 229910021480 group 4 element Inorganic materials 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- YUWBVKYVJWNVLE-UHFFFAOYSA-N [N].[P] Chemical compound [N].[P] YUWBVKYVJWNVLE-UHFFFAOYSA-N 0.000 description 2
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052984 zinc sulfide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- WGPCGCOKHWGKJJ-UHFFFAOYSA-N sulfanylidenezinc Chemical compound [Zn]=S WGPCGCOKHWGKJJ-UHFFFAOYSA-N 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/30—Modifications for providing a predetermined threshold before switching
- H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
Landscapes
- Junction Field-Effect Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
Abstract
【課題】高いスイッチング速度を有し、電圧降伏耐性を強化したネスト化複合ダイオードを提供する。
【解決手段】ネスト化複合ダイオードの種々の実現を、本明細書に開示する。１つの実現では、ネスト化複合ダイオードが、複合ダイオードに結合されたプライマリ・トランジスタを含む。複合ダイオードは、中間型トランジスタとカスコード接続された低電圧（ＬＶ）ダイオードを含み、中間型トランジスタは、ＬＶダイオードよりは大きく、プライマリ・トランジスタよりは小さい降伏電圧を有する。１つの実現では、プライマリ・トランジスタはIII-V族トランジスタとすることができ、ＬＶダイオードはIV族ＬＶダイオードとすることができる。
【選択図】図１
【解決手段】ネスト化複合ダイオードの種々の実現を、本明細書に開示する。１つの実現では、ネスト化複合ダイオードが、複合ダイオードに結合されたプライマリ・トランジスタを含む。複合ダイオードは、中間型トランジスタとカスコード接続された低電圧（ＬＶ）ダイオードを含み、中間型トランジスタは、ＬＶダイオードよりは大きく、プライマリ・トランジスタよりは小さい降伏電圧を有する。１つの実現では、プライマリ・トランジスタはIII-V族トランジスタとすることができ、ＬＶダイオードはIV族ＬＶダイオードとすることができる。
【選択図】図１
Description
本願は、係属中の米国特許仮出願第６１／５０６５２９号、発明の名称”Nested Composite Cascoded Device”、２０１１年７月１１日出願に基づいて優先権を主張する。この係属中の仮出願中の開示は、その全体を参考文献として本明細書に含める。
（Ｉ．定義）
本明細書で用いる「III-V族」とは、V族元素及び少なくとも１つのIII族元素を含む化合物半導体を称する。さらに、「III-窒化物またはIII-N」とは、窒素(N)及び少なくとも１つのIII族元素を含む化合物半導体を称し、これらのIII族元素は、アルミニウム(Al)、ガリウム(Ga)、インジウム(In)、及びホウ素(B)を含み、そして、その任意の合金、例えばアルミニウム窒化ガリウム(AlxGa(1-x)N)、インジウム窒化ガリウム(InyGa(1-y)N)、アルミニウムインジウム窒化ガリウム(AlxInyGa(1-x-y)N)、ガリウムヒ素リン窒素(GaAsaPbN(1-a-b))、アルミニウムインジウムガリウムヒ素リン窒素(AlxInyGa(1-x-y)AsaPbN(1-a-b))を含むが、これらに限定されない。III-窒化物は一般に、あらゆる極性も称し、これらの極性は、極性Ga、極性N、半極性または非極性の結晶方位を含むが、これらに限定されない。III-窒化物材料は、ウルツ鉱型、閃亜鉛鉱型、あるいは混合型のポリタイプ（結晶多形）のいずれかを含むこともでき、そして、単結晶（モノクリスタル）、多結晶、または非結晶の結晶構造を含むことができる。
本明細書で用いる「III-V族」とは、V族元素及び少なくとも１つのIII族元素を含む化合物半導体を称する。さらに、「III-窒化物またはIII-N」とは、窒素(N)及び少なくとも１つのIII族元素を含む化合物半導体を称し、これらのIII族元素は、アルミニウム(Al)、ガリウム(Ga)、インジウム(In)、及びホウ素(B)を含み、そして、その任意の合金、例えばアルミニウム窒化ガリウム(AlxGa(1-x)N)、インジウム窒化ガリウム(InyGa(1-y)N)、アルミニウムインジウム窒化ガリウム(AlxInyGa(1-x-y)N)、ガリウムヒ素リン窒素(GaAsaPbN(1-a-b))、アルミニウムインジウムガリウムヒ素リン窒素(AlxInyGa(1-x-y)AsaPbN(1-a-b))を含むが、これらに限定されない。III-窒化物は一般に、あらゆる極性も称し、これらの極性は、極性Ga、極性N、半極性または非極性の結晶方位を含むが、これらに限定されない。III-窒化物材料は、ウルツ鉱型、閃亜鉛鉱型、あるいは混合型のポリタイプ（結晶多形）のいずれかを含むこともでき、そして、単結晶（モノクリスタル）、多結晶、または非結晶の結晶構造を含むことができる。
本明細書で用いる「IV族」とは、シリコン(Si)、ゲルマニウム(Ge)、及び炭素(C)を含む少なくとも１つのIV族元素を含む半導体を称し、例えばSiGe及びSiCのような化合物半導体も含む。「IV族」は、IV族元素の層から成る半導体材料、あるいは、ひずみシリコンまたは他のひずみIV族材料を形成するためのIV族元素のドーピングも含む。これに加えて、IV族ベースの複合基板は、例えば、シリコン・オン・インシュレータ（ＳＯＩ：silicon on insulator）、酸素イオン打込みによるＳＯＩ形成（ＳＩＭＯＸ：separation by implantation of oxygen）プロセス基板、及びシリコン・オン・サファイア（ＳＯＳ：silicon on sapphire）を含むことができる。さらに、IV族デバイスは、標準的なＣＭＯＳプロセスを用いて形成したデバイスを含むことができるが、ＮＭＯＳ及びＰＭＯＳデバイスプロセスを含むこともできる。
さらに、本明細書で用いる「ＬＶデバイス」、「低電圧半導体デバイス」、「低電圧ダイオード」等は、後述する「中間型デバイス」より小さい定格電圧を有する低電圧デバイスを称する。ＬＶデバイスは、ダイオードを形成するのに適したあらゆる半導体材料を含むことができる。適切な半導体材料は、IV族半導体材料、例えばSi、ひずみシリコン、SiGe、SiC、及びIII-As、III-P、III-窒化物、またはこれらのあらゆる合金を含むIII-V族材料である。
これに加えて、「中間型デバイス」、「中間型トランジスタ」、及び「中間型スイッチ」とは、標準的な降伏電圧がＬＶデバイスよりは大きく、「プライマリ・デバイス」よりは小さいデバイスを称する。「プライマリ・デバイス」、「プライマリ・トランジスタ」または「プライマリ・スイッチ」とは、標準的な降伏電圧が中間型デバイス及びＬＶデバイスの両者より大きいデバイスを称する。
（II．背景技術）
高電力（ハイパワー）で高性能のスイッチング用途では、III-V族電界効果トランジスタ（ＦＥＴ：field effect transistor）及び高電子移動度トランジスタ（ＨＥＭＴ：high mobility electron transistor）、例えばIII-窒化物ＦＥＴ及びIII-窒化物ＨＥＭＴが、その高効率及び高電圧動作ゆえに望ましいことが多い。さらに、こうしたIII-V族トランジスタを他の半導体デバイス、例えばIV族ダイオードと組み合わせて、高性能の複合ダイオードを形成することが望ましいことが多い。
高電力（ハイパワー）で高性能のスイッチング用途では、III-V族電界効果トランジスタ（ＦＥＴ：field effect transistor）及び高電子移動度トランジスタ（ＨＥＭＴ：high mobility electron transistor）、例えばIII-窒化物ＦＥＴ及びIII-窒化物ＨＥＭＴが、その高効率及び高電圧動作ゆえに望ましいことが多い。さらに、こうしたIII-V族トランジスタを他の半導体デバイス、例えばIV族ダイオードと組み合わせて、高性能の複合ダイオードを形成することが望ましいことが多い。
比較的高電圧の特性が望まれるパワーマネジメント（電源管理）用途では、デプレッションモード（ノーマリオン）III-窒化物トランジスタまたは他のIII-V族トランジスタを、IV族低電圧（ＬＶ）ダイオード、例えばシリコンダイオードとカスコード接続して、比較的高電圧の複合ダイオードを形成することができる。しかし、こうした複合ダイオードの性能は、使用するIV族ＬＶダイオードのオン状態及び電圧降伏特性によって限定される。特に、IV族ＬＶダイオードの特定のオン状態抵抗に対する降伏電圧は、III-V族トランジスタを十分なオフ状態に維持するために必要なピンチオフ電圧をサポートするには不十分なことがある。
本発明は、実質的に、図面のうち少なくとも１つに示すか、これに関連して説明し、特許請求の範囲により完全に記載する、ネスト（入れ子）化複合ダイオードに指向したものである。
（詳細な説明）
以下の説明は、本発明の実現に関連する特定情報を含む。本発明を、本明細書で具体的に説明するのとは異なる方法で実現することができることは、当業者の認める所である。本願中の図面及びこれに伴う詳細な説明は、好適な実現に指向したものに過ぎない。特に断りのない限り、図面を通して、同様または対応する要素は、同様または対応する参照番号で示すことがある。さらに、本願中の図面及び図示は全般的に原寸に比例しておらず、実際の相対寸法に対応することは意図していない。
以下の説明は、本発明の実現に関連する特定情報を含む。本発明を、本明細書で具体的に説明するのとは異なる方法で実現することができることは、当業者の認める所である。本願中の図面及びこれに伴う詳細な説明は、好適な実現に指向したものに過ぎない。特に断りのない限り、図面を通して、同様または対応する要素は、同様または対応する参照番号で示すことがある。さらに、本願中の図面及び図示は全般的に原寸に比例しておらず、実際の相対寸法に対応することは意図していない。
III-V族半導体は、窒化ガリウム(GaN)及び／またはその合金、例えばアルミニウム窒化ガリウム(AlGaN)、インジウム窒化ガリウム(InGaN)、及びアルミニウムインジウム窒化ガリウム(AlInGaN)で形成されたIII-窒化物材料を含む。これらの材料は、比較的広幅の直接バンドギャップ及び強い圧電分極を有し、高い降伏電界、高い飽和速度、及び二次元電子ガスの生成をサポートすることのできる半導体化合物である。その結果、GaNのようなIII-窒化物材料は、デプレッションモード（例えばノーマリオン）パワー電界効果トランジスタ（ＦＥＴ）及び高電子移動度トランジスタ（ＨＥＭＴ）のような多数のマイクロエレクトロニクス用途に用いられている。
上述したように、比較的高電圧の特性が望まれるパワーマネジメント用途では、ノーマリオンIII-窒化物または他のIII-Vトランジスタを、低電圧（ＬＶ）ダイオードとカスコード接続して、比較的高電圧の複合ダイオードを形成することができる。しかし、こうした複合ダイオードの性能は、使用するＬＶダイオードのオン状態及び電圧降伏特性によって限定され得る。特に、IV族ＬＶダイオードの特定のオン状態抵抗に対する降伏電圧は、III-V族プライマリ・トランジスタを十分なオフ状態に維持するために必要なピンチオフ電圧をサポートするには不十分なことがある。こうした場合には、中間型III-Vトランジスタを、ネスト化したカスコード構造内で用いることができる。
本願は、一般にＬＶデバイスに関連する高いスイッチング速度のような利点を提供しつつ、強化した電圧降伏耐性を提供することのできるネスト化複合ダイオードに指向したものである。１つの実現によれば、このネスト化複合ダイオードは、複合ダイオードに結合されたプライマリ・トランジスタを含む。この複合ダイオードは、中間型トランジスタ（例えば、デプレッションモードまたはノーマリオンIII-Nトランジスタ）とカスコード接続されたＬＶダイオードを含むことができ、この中間型トランジスタは、ＬＶダイオードの降伏電圧よりは大きく、かつプライマリ・トランジスタの降伏電圧よりは小さい降伏電圧を有する。さらに、１つの実現では、このＬＶダイオードを含む複合ダイオードは、プライマリ・トランジスタとカスコード接続することができる。こうした複合ダイオードとプライマリ・トランジスタとのカスコード結合は、例えば、速度及び降伏電圧を増加させたネスト化複合ダイオードを形成するように実現することができ、このプライマリ・トランジスタは、例えばノーマリオンIII-窒化物または他のIII-Vデバイスとすることができる。
図１に、プライマリ・トランジスタ及び複合ダイオードを含むネスト化複合ダイオードの１つの好適な実現を示す。図１に示すように、ネスト化複合ダイオード１００は、プライマリ・トランジスタ１１０、及びプライマリ・トランジスタ１１０に結合された複合ダイオード１４０を含む。図１にさらに示すように、ネスト化複合ダイオード１００は、ネスト化複合アノード１０２及びネスト化複合カソード１０４を有する。図１には、プライマリ・トランジスタ１１０のソース１１２、ドレイン１１４、及びゲート１１６、及び複合ダイオード１４０の複合アノード１４２及び複合カソード１４４も示す。
ここで図２を参照し、図２は、ネスト化複合ダイオード内での使用に適した複合ダイオードの実現を、より詳細に示す。図２に示すように、複合ダイオード２４０は、中間型トランジスタ２２２、及び中間型トランジスタ２２２とカスコード接続されたＬＶダイオード２２４を含む。図２には、複合ダイオード２４０の複合アノード２４２及び複合カソード２４４も示す。複合アノード２４２及び複合カソード２４４を有する複合ダイオード２４０は、図１の、複合アノード１４２及び複合カソード１４４を有する複合ダイオード１４０に相当する。ＬＶダイオード２２４は、約１０Ｖまたはそれ以下、例えば３Ｖの降伏電圧を有するシリコンダイオードのようなIV族ＬＶダイオードとして実現することができる。
中間型トランジスタ２２２は、III-Nで形成することができ、そして、ＨＥＭＴまたはヘテロ構造ＦＥＴ（ＨＦＥＴ：heterostructure FET）として実現することができる。１つの実現によれば、中間型トランジスタ２２２は、ＬＶダイオード２２４の降伏電圧よりは大きく、図１のプライマリ・トランジスタ１１０の降伏電圧よりは小さい降伏電圧を有する。より具体的には、中間型トランジスタ２２２の降伏電圧は、一般に、プライマリ・トランジスタ１１０をターンオフさせるのに必要な最大ピンチオフ電圧より大きい。
図３に、プライマリ・トランジスタ、及び図２に示す実現に概ね相当する複合ダイオードを含むネスト化複合ダイオードを示す。ネスト化複合ダイオード３００は、複合ダイオード３４０に結合されたプライマリ・トランジスタ３１０を含む。図３に示すように、複合ダイオード３４０は、中間型トランジスタ３２２とカスコード接続されたＬＶダイオード３２４を含む。図３には、ネスト化複合ダイオード３００のネスト化複合アノード３０２及びネスト化複合カソード３０４、並びにプライマリ・トランジスタ３１０のソース３１２、ドレイン３１４、及びゲート３１６、及び複合ダイオード３４０の複合アノード３４２及び複合カソード３４４も示す。
ネスト化複合アノード３０２及びネスト化複合カソード３０４を有するネスト化複合ダイオード３００は、図１の、ネスト化複合アノード１０２及びネスト化複合カソード１０４を有するネスト化複合ダイオード１００に相当し、前述したこれらの対応する特徴に起因する特徴のあらゆるものを共有することができる。これに加えて、複合アノード３４２及び複合カソード３４４を有する複合ダイオード３４０は、図２の、複合アノード２４２及び複合カソード２４４を有する複合ダイオード２４０に相当し、前述したこれらの対応する特徴に起因する特徴のあらゆるものを共有することができる。
プライマリ・トランジスタ３１０と複合ダイオード３４０とは、カスコード構造を用いて結合されて、ネスト化複合ダイオード３００を形成し、図３に示す実現によれば、これは複合二端子デバイスとなる。その結果、ネスト化複合ダイオード３００は、実際には、複合ダイオード３４０によって提供されるネスト化複合アノード３０２、及びプライマリ・トランジスタ３１０によって提供されるネスト化複合カソード３０４を有するダイオードとして機能することができる。換言すれば、複合ダイオード３４０の複合カソード３４４は、プライマリ・トランジスタ３１０のソース３１２に結合され、複合ダイオード３４０の複合アノード３４２は、ネスト化複合ダイオード３００のネスト化複合アノード３０２を提供する。さらに、プライマリ・トランジスタ３１０のドレイン３１４は、ネスト化複合ダイオード３００のネスト化複合カソード３０４を提供する一方、プライマリ・トランジスタ３１０のゲート３１６は、複合ダイオード３４０の複合アノード３４２に結合されている。
図３に示す実現は、同程度のスタンドオフ能力を有する従来の高電圧ダイオードと比べて増加したスイッチング速度を有するネスト化複合ダイオード３００を有利に提供する。一部の実現では、他の高電圧またはプライマリ・トランジスタを、図３に示すネスト化複合ダイオードと共にネスト化することが有利なことがある。こうした多重ネスト化複合ダイオードの好適な実現を、図４に示す。
多重ネスト化複合ダイオード４０１は、ネスト化複合ダイオード４００に結合された高電圧（ＨＶ＋）プライマリ・トランジスタ４１１を含む。ネスト化複合ダイオード４００は、複合ダイオード４４０に結合されたプライマリ・トランジスタ４１０を含み、そして、図３の、複合ダイオード３４０に結合されたプライマリ・トランジスタ３１０を含むネスト化複合ダイオード３００に相当する。本明細書で用いる「ＨＶ＋プライマリ・トランジスタ」とは、プライマリ・トランジスタ４１０の降伏電圧に等しいかそれより大きい降伏電圧を有するプライマリ・トランジスタを称する。
図４に示す実現によれば、ＨＶ＋プライマリ・トランジスタ４１１とネスト化複合ダイオード４００とは、カスコード構造を用いて結合されて、多重ネスト化複合ダイオード４０１を形成する。即ち、ネスト化複合ダイオード４００のネスト化複合カソード４０４は、ＨＶ＋プライマリ・トランジスタ４１１のソース４１３に結合され、ネスト化複合ダイオード４００のネスト化複合アノード４０２は、多重ネスト化複合ダイオード４０１の多重ネスト化複合アノード４０３を提供する。さらに、ＨＶ＋プライマリ・トランジスタ４１１のドレイン４１５は、多重ネスト化複合ダイオード４０１の多重ネスト化複合カソード４０５を提供する一方、ＨＶ＋プライマリ・トランジスタ４１１のゲート４１７は、ネスト化複合ダイオード４００のネスト化複合アノード４０２に結合されている。
図４に示す実現は、より高い降伏電圧を生成しつつ、図３の実現と同様の速いスイッチング速度を有利に提供する。さらに他の実現では、１つのIV族ＬＶダイオード及びいくつかのノーマリオンIII-Vトランジスタを含むカスコード接続された複合ダイオードのこうしたネスト化を反復して、非常な高電圧動作が可能な多重ネスト化複合ダイオードを形成することが望ましいことがある。
一部の実現では、ネスト化または多重ネスト化複合ダイオードのパッケージ・インダクタンスのようなパッケージ寄生パラメータを低減することが、さらに望ましいことがある。例えば、再び図３を参照すれば、ネスト化複合ダイオード３００のパッケージ寄生パラメータを低減するための１つの可能な解決法は、プライマリ・トランジスタ３１０及び／または複合ダイオード３４０のモノリシック集積によるものである。換言すれば、プライマリ・トランジスタ３１０、中間型トランジスタ３２２、及びＬＶダイオード３２４のうちの２つ以上を、IV族及びIII-V族のデバイス製造を共にサポートするように設計された共通の複合半導体基板上にモノリシック集積することができる。
従って、プライマリ・トランジスタを、中間型トランジスタとカスコード接続されたＬＶダイオードを含む複合ダイオードに結合することによって、本願は、増加した降伏電圧を有するネスト化複合ダイオードを開示する。さらに、ＬＶダイオードを用いてプライマリ・トランジスタを通る電流を制御するように実現すると、本明細書に開示する実現は、従来の高電圧デバイスと比べて増加した速度を有するネスト化複合ダイオードを提供する。中間型スイッチの追加は低電圧ダイオードの使用を可能にし、この追加がなければ、低電圧ダイオードは、カスコード構造内のプライマリ・スイッチをオフ状態に適切に維持することができない。
以上の説明より、種々の技術を用いて、本願中に記載した概念を、これらの概念の範囲から逸脱することなしに実現することができることは明らかである。さらに、これらの概念は、特定の実現を具体的に参照して説明しているが、これらの概念の範囲から逸脱することなしに、形態及び細部に変更を加えることができることは、当業者の認める所である。そうしたものとして、説明した実現は、あらゆる点で例示的であり限定的ではない。また、本願は、本明細書で説明した特定の実現に限定されず、多数の再構成、変更、及び代替が、本発明の範囲を逸脱することなしに可能であることも明らかである。
１００ ネスト化複合ダイオード
１０２ ネスト化複合アノード
１０４ ネスト化複合カソード
１１０ プライマリ・トランジスタ
１１２ ソース
１１４ ドレイン
１１６ ゲート
１４０ 複合ダイオード
１４２ 複合アノード
１４４ 複合カソード
２２２ 中間型トランジスタ
２２４ ＬＶダイオード
２４０ 複合ダイオード
２４２ 複合アノード
２４４ 複合カソード
３００ ネスト化複合ダイオード
３０２ ネスト化複合アノード
３０４ ネスト化複合カソード
３１０ プライマリ・トランジスタ
３１２ ソース
３１４ ドレイン
３１６ ゲート
３２２ 中間型トランジスタ
３２４ ＬＶダイオード
３４０ 複合ダイオード
３４２ 複合アノード
３４４ 複合カソード
４００ ネスト化複合ダイオード
４０１ 多重ネスト化複合ダイオード
４０２ ネスト化複合アノード
４０３ 多重ネスト化複合アノード
４０４ ネスト化複合カソード
４０５ 多重ネスト化複合カソード
４１０ プライマリ・トランジスタ
４１１ 高電圧（ＨＶ＋）プライマリ・トランジスタ
４１３ ソース
４１５ ドレイン
４１７ ゲート
４４０ 複合ダイオード
１０２ ネスト化複合アノード
１０４ ネスト化複合カソード
１１０ プライマリ・トランジスタ
１１２ ソース
１１４ ドレイン
１１６ ゲート
１４０ 複合ダイオード
１４２ 複合アノード
１４４ 複合カソード
２２２ 中間型トランジスタ
２２４ ＬＶダイオード
２４０ 複合ダイオード
２４２ 複合アノード
２４４ 複合カソード
３００ ネスト化複合ダイオード
３０２ ネスト化複合アノード
３０４ ネスト化複合カソード
３１０ プライマリ・トランジスタ
３１２ ソース
３１４ ドレイン
３１６ ゲート
３２２ 中間型トランジスタ
３２４ ＬＶダイオード
３４０ 複合ダイオード
３４２ 複合アノード
３４４ 複合カソード
４００ ネスト化複合ダイオード
４０１ 多重ネスト化複合ダイオード
４０２ ネスト化複合アノード
４０３ 多重ネスト化複合アノード
４０４ ネスト化複合カソード
４０５ 多重ネスト化複合カソード
４１０ プライマリ・トランジスタ
４１１ 高電圧（ＨＶ＋）プライマリ・トランジスタ
４１３ ソース
４１５ ドレイン
４１７ ゲート
４４０ 複合ダイオード
Claims (26)
- 複合ダイオードに結合されたノーマリオン・プライマリ・トランジスタを具えたネスト化複合ダイオードであって、
前記複合ダイオードは、中間型トランジスタとカスコード接続された低電圧（ＬＶ）ダイオードを含み、前記中間型トランジスタは、前記ＬＶダイオードよりは大きく、かつ前記ノーマリオン・プライマリ・トランジスタよりは小さい降伏電圧を有することを特徴とするネスト化複合ダイオード。 - 前記ノーマリオン・プライマリ・トランジスタが、III-V族トランジスタであることを特徴とする請求項１に記載のネスト化複合ダイオード。
- 前記ノーマリオン・プライマリ・トランジスタが、III-窒化物ヘテロ構造電界効果トランジスタ（ＨＦＥＴ）及びIII-窒化物高電子移動度トランジスタ（ＨＥＭＴ）の一方であることを特徴とする請求項１に記載のネスト化複合ダイオード。
- 前記ＬＶダイオードが、IV族ＬＶダイオードであることを特徴とする請求項１に記載のネスト化複合ダイオード。
- 前記ＬＶダイオードが、ＬＶシリコンダイオードであることを特徴とする請求項１に記載のネスト化複合ダイオード。
- 前記ネスト化複合ダイオードが、モノリシック集積されていることを特徴とする請求項１に記載のネスト化複合ダイオード。
- 前記ノーマリオン・プライマリ・トランジスタ、前記中間型トランジスタ、及び前記ＬＶダイオードのうち少なくとも２つが、モノリシック集積されていることを特徴とする請求項１に記載のネスト化複合ダイオード。
- 前記複合ダイオードの複合カソードが、前記ノーマリオン・プライマリ・トランジスタのソースに結合され、前記複合ダイオードの複合アノードが、前記ネスト化複合ダイオードのネスト化複合アノードを提供し、
前記ノーマリオン・プライマリ・トランジスタのドレインが、前記ネスト化複合ダイオードのネスト化複合カソードを提供し、前記ノーマリオン・プライマリ・トランジスタのゲートが、前記複合ダイオードの前記複合アノードに結合されていることを特徴とする請求項１に記載のネスト化複合ダイオード。 - 前記ネスト化複合ダイオードが、１つ以上の高電圧（ＨＶ＋）プライマリ・トランジスタとカスコード接続されていることを特徴とする請求項１に記載のネスト化複合ダイオード。
- 複合ダイオードに結合されたノーマリオンIII-V族プライマリ・トランジスタを具えたネスト化複合ダイオードであって、
前記複合ダイオードは、中間型トランジスタとカスコード接続された低電圧（ＬＶ）ダイオードを含み、前記中間型トランジスタは、前記ＬＶダイオードよりは大きく、かつ前記ノーマリオンIII-V族プライマリ・トランジスタよりは小さい降伏電圧を有することを特徴とするネスト化複合ダイオード。 - 前記ノーマリオンIII-V族プライマリ・トランジスタが、ノーマリオンIII-窒化物トランジスタであることを特徴とする請求項１０に記載のネスト化複合ダイオード。
- 前記ノーマリオンIII-V族プライマリ・トランジスタが、III-窒化物ヘテロ構造電界効果トランジスタ（ＨＦＥＴ）及びIII-窒化物高電子移動度トランジスタ（ＨＥＭＴ）の一方であることを特徴とする請求項１０に記載のネスト化複合ダイオード。
- 前記ＬＶダイオードが、IV族ＬＶダイオードであることを特徴とする請求項１０に記載のネスト化複合ダイオード。
- 前記ＬＶダイオードが、ＬＶシリコンダイオードであることを特徴とする請求項１０に記載のネスト化複合ダイオード。
- 前記複合ダイオードの複合カソードが、前記ノーマリオンIII-V族プライマリ・トランジスタのソースに結合され、前記複合ダイオードの複合アノードが、前記ネスト化複合ダイオードのネスト化複合アノードを提供し、
前記ノーマリオンIII-V族プライマリ・トランジスタのドレインが、前記ネスト化複合ダイオードのネスト化複合カソードを提供し、前記ノーマリオンIII-V族プライマリ・トランジスタのゲートが、前記複合ダイオードの前記複合アノードに結合されていることを特徴とする請求項１０に記載のネスト化複合ダイオード。 - 前記ネスト化複合ダイオードが、モノリシック集積されていることを特徴とする請求項１０に記載のネスト化複合ダイオード。
- 前記ノーマリオンIII-V族プライマリ・トランジスタ、前記中間型トランジスタ、及び前記ＬＶダイオードのうち少なくとも２つが、モノリシック集積されていることを特徴とする請求項１０に記載のネスト化複合ダイオード。
- 前記ネスト化複合ダイオードが、１つ以上の高電圧（ＨＶ＋）プライマリ・トランジスタとカスコード接続されていることを特徴とする請求項１０に記載のネスト化複合ダイオード。
- 複合ダイオードに結合されたIII-V族プライマリ・トランジスタを具えたネスト化複合ダイオードであって、
前記複合ダイオードは、III-V族中間型トランジスタとカスコード接続されたIV族低電圧（ＬＶ）ダイオードを含み、前記III-V族中間型トランジスタは、前記IV族ＬＶダイオードよりは大きく、かつ前記III-V族プライマリ・トランジスタよりは小さい降伏電圧を有することを特徴とするネスト化複合ダイオード。 - 前記III-V族プライマリ・トランジスタが、ノーマリオンIII-V族プライマリ・トランジスタであることを特徴とする請求項１９に記載のネスト化複合ダイオード。
- 前記III-V族プライマリ・トランジスタが、III-窒化物ヘテロ構造電界効果トランジスタ（ＨＦＥＴ）及びIII-窒化物高電子移動度トランジスタ（ＨＥＭＴ）の一方であることを特徴とする請求項１９に記載のネスト化複合ダイオード。
- 前記IV族ＬＶダイオードが、ＬＶシリコンダイオードであることを特徴とする請求項１９に記載のネスト化複合ダイオード。
- 前記複合ダイオードの複合カソードが、前記III-V族プライマリ・トランジスタのソースに結合され、前記複合ダイオードの複合アノードが、前記ネスト化複合ダイオードのネスト化複合アノードを提供し、
前記III-V族プライマリ・トランジスタのドレインが、前記ネスト化複合ダイオードのネスト化複合カソードを提供し、前記III-V族プライマリ・トランジスタのゲートが、前記複合ダイオードの前記複合アノードに結合されていることを特徴とする請求項１９に記載のネスト化複合ダイオード。 - 前記ネスト化複合ダイオードが、モノリシック集積されていることを特徴とする請求項１９に記載のネスト化複合ダイオード。
- 前記III-V族プライマリ・トランジスタ、前記中間型トランジスタ、及び前記IV族ＬＶダイオードのうち少なくとも２つが、モノリシック集積されていることを特徴とする請求項１９に記載のネスト化複合ダイオード。
- 前記ネスト化複合ダイオードが、１つ以上の高電圧（ＨＶ＋）プライマリ・トランジスタとカスコード接続されていることを特徴とする請求項１９に記載のネスト化複合ダイオード。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201161506529P | 2011-07-11 | 2011-07-11 | |
| US61/506,529 | 2011-07-11 | ||
| US13/542,453 | 2012-07-05 | ||
| US13/542,453 US20130015501A1 (en) | 2011-07-11 | 2012-07-05 | Nested Composite Diode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013021329A true JP2013021329A (ja) | 2013-01-31 |
| JP6008621B2 JP6008621B2 (ja) | 2016-10-19 |
Family
ID=46799996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012152914A Expired - Fee Related JP6008621B2 (ja) | 2011-07-11 | 2012-07-06 | ネスト化複合ダイオード |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20130015501A1 (ja) |
| EP (1) | EP2546986A3 (ja) |
| JP (1) | JP6008621B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8981380B2 (en) * | 2010-03-01 | 2015-03-17 | International Rectifier Corporation | Monolithic integration of silicon and group III-V devices |
| US9219058B2 (en) * | 2010-03-01 | 2015-12-22 | Infineon Technologies Americas Corp. | Efficient high voltage switching circuits and monolithic integration of same |
| US8988133B2 (en) | 2011-07-11 | 2015-03-24 | International Rectifier Corporation | Nested composite switch |
| US20150014784A1 (en) * | 2013-07-12 | 2015-01-15 | Delta Electronics, Inc. | Cascode switch device |
| US9741711B2 (en) | 2014-10-28 | 2017-08-22 | Semiconductor Components Industries, Llc | Cascode semiconductor device structure and method therefor |
| CN105049821B (zh) * | 2015-08-04 | 2019-09-20 | 海信集团有限公司 | 一种色轮的自动调整方法及装置 |
| CN111404529B (zh) * | 2020-04-03 | 2023-04-25 | 电子科技大学 | 一种耗尽型GaN功率器件的分段直接栅驱动电路 |
| TWI857701B (zh) * | 2023-07-14 | 2024-10-01 | 即思創意股份有限公司 | 串疊二極體電路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59223027A (ja) * | 1983-06-02 | 1984-12-14 | Oki Electric Ind Co Ltd | 半導体論理回路 |
| JP2004247496A (ja) * | 2003-02-13 | 2004-09-02 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| JP2006351691A (ja) * | 2005-06-14 | 2006-12-28 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
| JP2009182107A (ja) * | 2008-01-30 | 2009-08-13 | Furukawa Electric Co Ltd:The | 半導体装置 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5008565A (en) * | 1990-01-23 | 1991-04-16 | Triquint Semiconductor, Inc. | High-impedance FET circuit |
| US5422563A (en) * | 1993-07-22 | 1995-06-06 | Massachusetts Institute Of Technology | Bootstrapped current and voltage reference circuits utilizing an N-type negative resistance device |
| US6483369B1 (en) * | 2001-10-02 | 2002-11-19 | Technical Witts Inc. | Composite mosfet cascode switches for power converters |
| JP3847620B2 (ja) * | 2001-12-26 | 2006-11-22 | 日本テキサス・インスツルメンツ株式会社 | 駆動回路 |
| US6865093B2 (en) * | 2003-05-27 | 2005-03-08 | Power Integrations, Inc. | Electronic circuit control element with tap element |
| JP2005136948A (ja) * | 2003-10-08 | 2005-05-26 | Renesas Technology Corp | アンテナスイッチ回路 |
| US7276883B2 (en) * | 2004-08-12 | 2007-10-02 | International Rectifier Corporation | Self-driven synchronous rectified boost converter with inrush current protection using bidirectional normally on device |
| US7180762B2 (en) * | 2004-08-23 | 2007-02-20 | International Rectifier Corporation | Cascoded rectifier |
| JP5358882B2 (ja) * | 2007-02-09 | 2013-12-04 | サンケン電気株式会社 | 整流素子を含む複合半導体装置 |
| US8957642B2 (en) * | 2008-05-06 | 2015-02-17 | International Rectifier Corporation | Enhancement mode III-nitride switch with increased efficiency and operating frequency |
| US9502973B2 (en) * | 2009-04-08 | 2016-11-22 | Infineon Technologies Americas Corp. | Buck converter with III-nitride switch for substantially increased input-to-output voltage ratio |
| US7915645B2 (en) * | 2009-05-28 | 2011-03-29 | International Rectifier Corporation | Monolithic vertically integrated composite group III-V and group IV semiconductor device and method for fabricating same |
| US8269259B2 (en) * | 2009-12-07 | 2012-09-18 | International Rectifier Corporation | Gated AlGaN/GaN heterojunction Schottky device |
| US8390395B2 (en) * | 2010-05-03 | 2013-03-05 | Raytheon Company | High power RF switch with active device size tapering |
| US8455948B2 (en) * | 2011-01-07 | 2013-06-04 | Infineon Technologies Austria Ag | Transistor arrangement with a first transistor and with a plurality of second transistors |
| US8963338B2 (en) * | 2011-03-02 | 2015-02-24 | International Rectifier Corporation | III-nitride transistor stacked with diode in a package |
| US9076853B2 (en) * | 2011-03-18 | 2015-07-07 | International Rectifie Corporation | High voltage rectifier and switching circuits |
| US20130175542A1 (en) * | 2011-04-11 | 2013-07-11 | International Rectifier Corporation | Group III-V and Group IV Composite Diode |
| US8853706B2 (en) * | 2011-05-04 | 2014-10-07 | International Rectifier Corporation | High voltage cascoded III-nitride rectifier package with stamped leadframe |
| US8853707B2 (en) * | 2011-05-04 | 2014-10-07 | International Rectifier Corporation | High voltage cascoded III-nitride rectifier package with etched leadframe |
| JP2014027253A (ja) * | 2012-06-22 | 2014-02-06 | Toshiba Corp | 整流回路 |
| JP2014158352A (ja) * | 2013-02-15 | 2014-08-28 | Toshiba Lighting & Technology Corp | 整流回路 |
-
2012
- 2012-07-05 US US13/542,453 patent/US20130015501A1/en not_active Abandoned
- 2012-07-06 JP JP2012152914A patent/JP6008621B2/ja not_active Expired - Fee Related
- 2012-07-06 EP EP12175466A patent/EP2546986A3/en not_active Withdrawn
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59223027A (ja) * | 1983-06-02 | 1984-12-14 | Oki Electric Ind Co Ltd | 半導体論理回路 |
| JP2004247496A (ja) * | 2003-02-13 | 2004-09-02 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| JP2006351691A (ja) * | 2005-06-14 | 2006-12-28 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
| JP2009182107A (ja) * | 2008-01-30 | 2009-08-13 | Furukawa Electric Co Ltd:The | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6008621B2 (ja) | 2016-10-19 |
| US20130015501A1 (en) | 2013-01-17 |
| EP2546986A2 (en) | 2013-01-16 |
| EP2546986A3 (en) | 2013-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6008621B2 (ja) | ネスト化複合ダイオード | |
| US9041067B2 (en) | Integrated half-bridge circuit with low side and high side composite switches | |
| US9087812B2 (en) | Composite semiconductor device with integrated diode | |
| US9362267B2 (en) | Group III-V and group IV composite switch | |
| US9281388B2 (en) | Composite semiconductor device with a SOI substrate having an integrated diode | |
| US8987833B2 (en) | Stacked composite device including a group III-V transistor and a group IV lateral transistor | |
| US9053964B2 (en) | Semiconductor devices including a first and second HFET and methods of manufacturing the same | |
| JP5492238B2 (ja) | 低電圧デバイス保護付き高電圧複合半導体デバイス | |
| JP5848171B2 (ja) | アクティブ発振防止付き複合半導体デバイス | |
| JP6057976B2 (ja) | モノリシック集積ハイサイドブロックおよび電圧変換器 | |
| JP2015029263A (ja) | カスコードされた一対のハーフブリッジを有する集積ｉｉｉ族窒化物ｄ−モードｈｆｅｔ | |
| JP2013038406A (ja) | ネスト化複合スイッチ | |
| JP2015115608A (ja) | ノーマリオフ複合パワーデバイスおよびモノリシック集積ノーマリオフ複合パワーデバイス | |
| JP2012199549A (ja) | パッシブ発振防止用のｉｉｉ族窒化物トランジスタ | |
| JP5526174B2 (ja) | ターンオン防止付き複合半導体デバイス | |
| US20130175542A1 (en) | Group III-V and Group IV Composite Diode | |
| JP5640325B2 (ja) | 化合物半導体装置 | |
| EP2639832A2 (en) | Group III-V and group IV composite diode | |
| Liu et al. | Compound semiconductor materials and devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140114 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140414 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140417 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140513 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140516 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140613 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140819 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141216 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20141224 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20150123 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160226 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160407 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160913 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6008621 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |