JP2013012647A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2013012647A
JP2013012647A JP2011145406A JP2011145406A JP2013012647A JP 2013012647 A JP2013012647 A JP 2013012647A JP 2011145406 A JP2011145406 A JP 2011145406A JP 2011145406 A JP2011145406 A JP 2011145406A JP 2013012647 A JP2013012647 A JP 2013012647A
Authority
JP
Japan
Prior art keywords
trench
gate
forming
semiconductor layer
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011145406A
Other languages
English (en)
Other versions
JP5894383B2 (ja
Inventor
Kengo Omori
謙伍 大森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2011145406A priority Critical patent/JP5894383B2/ja
Priority to US13/538,282 priority patent/US20130001679A1/en
Publication of JP2013012647A publication Critical patent/JP2013012647A/ja
Application granted granted Critical
Publication of JP5894383B2 publication Critical patent/JP5894383B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0869—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】アライメント精度を必要とせず簡単に作製でき、チャネル領域とのコンタクト面積を広く確保でき、しかも、閾値電圧等の特性を設計通りに発現させることができる半導体装置およびその製造方法を提供すること。
【解決手段】トレンチゲート型ＭＯＳトランジスタ１において、ゲートトレンチ３の開口幅がラッパ状に広がるように、ゲートトレンチ３の開口端に湾曲部１３を形成する。この湾曲部１３には、埋め込み絶縁膜２４を埋め込み、当該埋め込み絶縁膜２４をマスクとして利用して、Ｓｉエピタキシャル層８をエッチングすることにより、ゲートトレンチ３の湾曲部１３に対して自己整合的にコンタクトトレンチ４を形成する。
【選択図】図２

Description

本発明は、トレンチゲート型ＭＯＳＦＥＴを備える半導体装置およびその製造方法に関する。
従来、トレンチゲート型ＭＯＳＦＥＴのボディコンタクトを形成する方法として、たとえば、特許文献１は、基板にトレンチを形成する工程と、熱酸化によりトレンチの内壁にゲート絶縁膜を形成する工程と、トレンチにおいてゲート絶縁膜の内側にポリシリコン層を埋設する工程と、基板に第２ベース層とソース領域とを形成する工程と、トレンチ内のポリシリコン層の上面にＡｓ（ヒ素）イオンを注入することにより、ポリシリコン層の上端部をアモルファス化させてイオン注入層を形成する工程と、熱酸化によりイオン注入層を層間絶縁膜（ＬＯＣＯＳ絶縁膜）に変質させる工程と、層間絶縁膜をマスクとして用いて、自己整合的にセルフアラインコンタクト溝を形成する工程と、セルフアラインコンタクト溝の底面に、第２ベース層に接続されるボディコンタクト層を形成する工程とを含む方法を開示している。
特開２０１０−６２４７７号公報
本発明の半導体装置は、半導体層と、前記半導体層に形成され、開口幅が前記半導体層の表面へ向かってラッパ状に広がる湾曲部を開口端に有し、当該湾曲部に対して前記半導体層の前記裏面側に開口幅が一定な平面部を有するゲートトレンチと、前記半導体層の前記表面側に露出するように形成され、前記ゲートトレンチの前記湾曲部を形成する第１導電型のソース領域と、前記ソース領域に対して前記半導体層の前記裏面側に前記ソース領域に接するように形成され、前記ゲートトレンチの前記平面部を形成する第２導電型のチャネル領域と、前記チャネル領域に対して前記半導体層の前記裏面側に前記チャネル領域に接するように形成され、前記ゲートトレンチの底面を形成する第１導電型のドレイン領域と、前記ゲートトレンチの内面に形成されたゲート酸化膜と、前記ゲートトレンチの前記平面部において、前記ゲート酸化膜の内側に埋め込まれたゲート電極と、前記ゲートトレンチの前記湾曲部において、前記ゲート酸化膜の内側に埋め込まれた埋め込み絶縁膜と、前記ゲートトレンチの前記湾曲部に対して自己整合的に前記半導体層に形成され、前記ソース領域を貫通し、最深部が前記チャネル領域に達するコンタクトトレンチと、前記コンタクトトレンチの底面に形成された第２導電型のチャネルコンタクト領域とをさらに含む。
この構成によれば、ゲートトレンチの湾曲部に対して自己整合的に、ソース領域を貫通してチャネル領域に達するコンタクトトレンチが形成されており、このコンタクトトレンチの底面にチャネルコンタクト領域が形成されている。
これにより、コンタクトトレンチの側面の一部にソース領域を露出させることができる。そのため、埋め込み絶縁膜が形成されている領域を除く全面にコンタクトトレンチを形成することにより、ソース領域とのコンタクトを確保しながら、チャネル領域に対して広い面積でコンタクトすることができる。その結果、チャネル領域に対するコンタクト抵抗を低くでき、チャネル抵抗を低くすることができる。
これにより、チャネル領域とソース領域との間に形成されるｐｎ接合をオンしにくくすることができ、さらには半導体装置に内蔵される寄生バイポーラトランジスタをオンしにくくすることができるので、破壊耐量を向上させることができる。
そして、本発明の半導体装置は、たとえば、表面側に露出するように形成された第１導電型のソース領域、前記ソース領域に対して裏面側に前記ソース領域に接するように形成された第２導電型のチャネル領域、および前記チャネル領域に対して前記裏面側に前記チャネル領域に接するように形成された第１導電型のドレイン領域を有する半導体層の前記表面にハードマスクを形成する工程と、前記ハードマスクを利用したエッチングにより、前記ソース領域および前記チャネル領域を貫通し、最深部が前記ドレイン領域に達するゲートトレンチを形成する工程と、前記ゲートトレンチの内面にゲート酸化膜を形成する工程と、少なくとも前記ゲートトレンチの深さ方向における前記チャネル領域の上端位置まで、前記ゲート酸化膜の内側に電極材料を埋め込むことにより、前記ゲート酸化膜の一部を露出させるようにゲート電極を形成する工程と、前記ハードマスクで前記半導体層の前記表面を覆った状態で、前記半導体層を熱酸化処理して、前記ゲート酸化膜の前記露出した部分の酸化を進行させることにより、前記ゲートトレンチの開口端に、開口幅が前記半導体層の前記表面へ向かってラッパ状に広がる湾曲部を形成し、同時に、当該湾曲部に対して前記半導体層の前記裏面側に開口幅が一定な平面部を形成する工程と、前記ゲートトレンチの前記湾曲部において、前記ゲート酸化膜の内側に絶縁材料を埋め込むことにより、埋め込み絶縁膜を形成する工程と、前記埋め込み絶縁膜をマスクとして利用したエッチングにより、前記ソース領域を貫通し、最深部が前記チャネル領域に達するコンタクトトレンチを、前記ゲートトレンチの前記湾曲部に対して自己整合的に形成する工程と、前記コンタクトトレンチの底面へ第２導電型イオンを注入することにより、前記チャネル領域にチャネルコンタクト領域を形成する工程とを含む、半導体装置の製造方法により製造することができる。
この方法によれば、ゲートトレンチ形成時に利用したハードマスク（エッチングマスク）で半導体層の表面を覆い、さらにゲート酸化膜の一部をゲート電極で覆った状態で熱酸化処理する。これにより、半導体層の表面およびゲート酸化膜の一部と、酸素（Ｏ２）および水蒸気（Ｈ２Ｏ）との接触を妨げて、当該覆われた部分の酸化を抑制しながら、ゲートトレンチの内面の一部（湾曲部が形成される部分）を局所的に酸化させる。これにより、ゲート電極で覆われずに露出しているゲート酸化膜の部分の酸化を進行させて、ゲートトレンチの開口端の開口幅をラッパ状に広げることができる。そして、このようなラッパ形状のゲートトレンチの湾曲部に埋め込み絶縁膜を埋め込み、当該埋め込み絶縁膜をマスクとしたエッチングにより、当該ゲートトレンチの湾曲部に対して自己整合的に、コンタクトトレンチを形成することができる。したがって、たとえゲートトレンチのピッチが微細であっても、コンタクトトレンチを形成する際のアライメント精度が必要ないので、コンタクトトレンチを簡単に形成することができる。
しかも、熱酸化処理の際、チャネル領域に接するゲート酸化膜の部分がゲート電極で覆われているので、チャネル領域と酸素（Ｏ２）および水蒸気（Ｈ２Ｏ）との接触を妨げることができる。そのため、チャネル領域に対向するゲート酸化膜の部分の厚さを維持することができる。その結果、閾値電圧等の特性を設計通りに発現させることができるので、信頼性の高い半導体装置を製造することができる。
また、前記ゲート酸化膜の前記湾曲部に形成された部分が、前記ゲート酸化膜の前記平面部に形成された部分よりも２〜４倍厚いことが好ましい。
ゲートトレンチの湾曲部に形成されたゲート酸化膜の部分の厚さが上記範囲に収まるように熱酸化処理を実行することにより、ゲートトレンチの湾曲部の開口幅を適切な大きさに広げることができる。
また、前記ゲートトレンチに対する前記コンタクトトレンチのアライメント誤差は、０．０５μｍ以内であることが好ましい。
また、本発明によれば、前記コンタクトトレンチの開口幅が、０．１μｍ〜０．１８μｍである微細なトレンチも簡単に形成することができる。
また、前記半導体層は、Ｓｉ半導体層からなっていてもよい。
また、前記ゲート電極を形成する工程は、前記ゲートトレンチが前記電極材料で埋め尽くされるように、前記電極材料を堆積させる工程と、堆積した前記電極材料の上面をエッチングして嵩下げすることにより、前記ゲート酸化膜の一部を露出させる工程とを含むことが好ましい。
この方法では、電極材料のエッチング量を制御することにより、ゲート酸化膜の露出させる範囲を簡単に設定することができる。これにより、ゲートトレンチの開口幅が広げられる範囲（すなわち、熱酸化処理により湾曲部が形成される範囲）を簡単に決めることができる。
また、前記埋め込み絶縁膜を形成する工程は、少なくとも前記半導体層の前記表面が隠れるまで前記絶縁材料を堆積させる工程と、前記半導体層の前記表面が露出するまで、堆積した前記絶縁材料をエッチバックする工程とを含むことが好ましい。
この方法では、コンタクトトレンチを形成すべき領域を、エッチバックにより露出させるので、当該領域を区画するためのパターニング等の煩雑な工程を省略することができる。
また、前記ハードマスクを形成する工程は、ＳｉＯ２膜を形成し、当該ＳｉＯ２膜上にＳｉＮ膜を形成することにより、ＳｉＯ２膜およびＳｉＮ膜の２層膜を形成する工程を含むことが好ましい。
図１は、本発明の一実施形態に係るトレンチゲート型ＭＯＳトランジスタの模式的な平面図である。 図２は、図１のトレンチゲート型ＭＯＳトランジスタの鳥瞰断面図であって、図１の切断線Ａ−Ａでの切断面を示す。 図３Ａは、図２のトレンチゲート型ＭＯＳトランジスタの製造工程の一部を示す図である。 図３Ｂは、図３Ａの次の工程を示す図である。 図３Ｃは、図３Ｂの次の工程を示す図である。 図３Ｄは、図３Ｃの次の工程を示す図である。 図３Ｅは、図３Ｄの次の工程を示す図である。 図３Ｆは、図３Ｅの次の工程を示す図である。 図３Ｇは、図３Ｆの次の工程を示す図である。 図３Ｈは、図３Ｇの次の工程を示す図である。 図３Ｉは、図３Ｈの次の工程を示す図である。 図３Ｊは、図３Ｉの次の工程を示す図である。 図４は、図１のトレンチゲート型ＭＯＳトランジスタの単位セルの配置形態の第１変形例を示す図である。 図５は、図１のトレンチゲート型ＭＯＳトランジスタの単位セルの配置形態の第２変形例を示す図である。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係るトレンチゲート型ＭＯＳトランジスタの模式的な平面図である。図２は、図１のトレンチゲート型ＭＯＳトランジスタの鳥瞰断面図であって、図１の切断線Ａ−Ａでの切断面を示す。
図１を参照して、ＭＯＳトランジスタ１は、トレンチゲート型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、互いに平行に配列されたストライプ状の単位セル２を複数備えている。各単位セル２は、ストライプ状のゲートトレンチ３により区画されており、隣り合うゲートトレンチ３の間隔（トレンチのピッチＰ）は、たとえば、０．９μｍ〜１．５μｍである。また、単位セル２には、その長手方向一端から他端向かって延びる長尺（平面視長方形）なコンタクトトレンチ４が、各単位セル２に１つずつ形成されている。
次に、図２を参照して、ＭＯＳトランジスタ１は、ｎ＋型（たとえば、濃度が１×１０１９〜５×１０１９ｃｍ−３）のＳｉ基板５を備えている。Ｓｉ基板５は、ＭＯＳトランジスタ１のドレインとして機能する。ｎ型不純物としては、リン（Ｐ）、ヒ素（Ａｓ）などが含まれている。以下同じ。
Ｓｉ基板５の表面６（上面）には、Ｓｉ基板５よりも低濃度のｎ−型（たとえば、濃度が１×１０１６〜１×１０１５ｃｍ−３）のＳｉエピタキシャル層８が積層されている。半導体層としてのＳｉエピタキシャル層８の厚さは、たとえば、３μｍ〜１０μｍである。
Ｓｉエピタキシャル層８には、その表面９からＳｉ基板５へ向かって掘り下がった、側面１１および底面１２を有するゲートトレンチ３がストライプ状に形成されている。これにより、Ｓｉエピタキシャル層８には、ストライプ状のゲートトレンチ３の側面１１により区画されたストライプ状の単位セル２が複数本形成されている。
各ゲートトレンチ３は、開口幅Ｗ１がＳｉエピタキシャル層８の表面９へ向かって断面視でラッパ状に連続して広がる湾曲部１３を開口端に有し、当該湾曲部１３に対してＳｉエピタキシャル層８の裏面１０側に開口幅Ｗ２が一定な平面部１４を有している。
ゲートトレンチ３の湾曲部１３は、当該湾曲部１３で区画される単位セル２の上部（この実施形態では、後述するソース領域１７の一部）が、Ｓｉエピタキシャル層８の表面９へ向かって凸に湾曲しながら幅狭となるドーム形状（半球状）となるように、ゲートトレンチ３内部へ向かって凸に湾曲する湾曲面（側面１５）を有している。
ゲートトレンチ３の平面部１４は、湾曲部１３の側面１５（湾曲面）の下端に連続し、互いに向き合う平行な平面（側面１６）を有している。
互いに平行な平面部１４の側面１６の間隔（開口幅Ｗ２）は、たとえば、０．１８μｍ〜０．５μｍである。一方、この平面部１４の側面１６に連続する湾曲部１３の側面１５の間隔（開口幅Ｗ１）は、たとえば、下限（湾曲面１５の下端位置）が０．１８μｍ〜０．５μｍであり、上限（Ｓｉエピタキシャル層８の表面９位置）が０．３８μｍ〜０．７μｍであり、当該下限から上限へと連続して増加する。
また、Ｓｉエピタキシャル層８の表面９から測定されるゲートトレンチ３の深さＤ１は、たとえば、１．０μｍ〜１．５μｍである。また、湾曲部１３の深さＤ２は、後述するソース領域１７やチャネル領域１８の深さにより適宜設計すればよいが、たとえば、０．２μｍ〜０．４μｍであり、平面部１４の深さＤ３は、たとえば、０．８μｍ〜０．６μｍである。
Ｓｉエピタキシャル層８においてゲートトレンチ３の周囲には、ｎ＋型のソース領域１７およびｐ−型（たとえば、濃度が１×１０１７〜５×１０１７ｃｍ−３）のチャネル領域１８が、Ｓｉエピタキシャル層８の表面９に近い側からこの順に形成されている。チャネル領域１８には、ｐ型不純物として、たとえば、ボロン（Ｂ）、アルミニウム（Ａｌ）などが含まれている。以下同じ。
ソース領域１７は、Ｓｉエピタキシャル層８の表面９に露出するとともに、ゲートトレンチ３の湾曲部１３全部と平面部１４の上部（一部）を形成するように、各単位セル２の表層部に形成されている。表面９からＳｉ基板５へ向かう方向に沿うソース領域１７の厚さＴ１は、たとえば、０．２μｍ〜０．４μｍである。なお、以下の説明で厚さを定義する場合には、特に断りのない限り、Ｓｉエピタキシャル層８の表面９からＳｉ基板５へ向かう方向に沿った厚さのことをいう。
チャネル領域１８は、ソース領域１７に対してＳｉ基板５側（Ｓｉエピタキシャル層８の裏面１０側）にソース領域１７に接するように、かつ、ゲートトレンチ３の平面部１４の中間部を形成するように形成されている。また、チャネル領域１８の厚さＴ２は、たとえば、０．２μｍ〜０．４μｍである。
一方、Ｓｉエピタキシャル層８における、チャネル領域１８に対してＳｉ基板５側の領域は、エピタキシャル成長後のままの状態が維持された、ｎ−型のドレイン領域１９となっている。ドレイン領域１９は、チャネル領域１８に対してＳｉ基板５側にチャネル領域１８に接しており、ゲートトレンチ３の平面部１４の下部およびゲートトレンチ３の底面１２を形成している。
ゲートトレンチ３の内面には、その全域を覆うように、ゲート酸化膜２０が形成されている。ゲート酸化膜２０は、ゲートトレンチ３の湾曲部１３の側面１５上の第１部分２１が、ゲートトレンチ３の平面部１４の側面１６上の第２部分２２よりも２倍〜４倍厚くなっている。具体的には、たとえば、第１部分２１の厚さｔ１が１０００Å〜２０００Åであり、第２部分２２の厚さｔ２が３５０Å〜６００Åである。第１部分２１は、湾曲部１３の側面１５に沿ってゲートトレンチ３内部へ向かって凸に湾曲している。
そして、ゲートトレンチ３の平面部１４（すなわち、ゲートトレンチ３の底面１２からソース領域１７の中間部まで）において、ｎ型不純物が高濃度にドーピングされたポリシリコンをゲート酸化膜２０の内側に埋め込むことにより、ゲートトレンチ３内にゲート電極２３が埋設されている。こうして、ソース領域１７とドレイン領域１９とが、Ｓｉエピタキシャル層８の表面９に垂直な縦方向にチャネル領域１８を介して離間して配置された、縦型ＭＯＳトランジスタ１構造が構成されている。
また、ゲートトレンチ３の湾曲部１３（すなわち、ソース領域１７の中間部からＳｉエピタキシャル層８の表面９まで）において、ゲート酸化膜２０の内側には、酸化シリコン（ＳｉＯ２）からなる埋め込み絶縁膜２４が埋め込まれている。埋め込み絶縁膜２４は、その上面がＳｉエピタキシャル層８の表面９と面一になるように形成されている。なお、ゲート酸化膜２０と埋め込み絶縁膜２４との境界は、これらがいずれもＳｉＯ２からなるため、実際には図２のような明確な境界がない場合もある。
各単位セル２には、Ｓｉエピタキシャル層８の表面９からソース領域１７を貫通し、最深部がチャネル領域１８に達するコンタクトトレンチ４が、ゲートトレンチ３の湾曲部１３に対して自己整合的に形成されている。すなわち、コンタクトトレンチ４とゲートトレンチ３との間で互いに開口縁２５が共有されている。ゲートトレンチ３に対するコンタクトトレンチ４のアライメント誤差は、たとえば、０．０１μｍ以内である。
また、コンタクトトレンチ４の開口幅Ｗ３は、その深さ方向において一定であり、たとえば、０．２μｍ〜０．５μｍである。
ゲートトレンチ３の湾曲部１３と開口縁２５を互いに共有するコンタクトトレンチ４の開口幅Ｗ３が一定であるので、コンタクトトレンチ４の側面２６とゲートトレンチ３の平面部１４の側面１６との間には、ゲートトレンチ３の湾曲部１３の開口幅Ｗ１から、ゲートトレンチ３の平面部１４の開口幅Ｗ２を差し引いた幅（Ｗ１−Ｗ２）の１／２に相当するソース領域１７が必然的に残り、そのソース領域１７がコンタクトトレンチ４の側面２６に露出することとなる。一方、コンタクトトレンチ４の底面２７には、チャネル領域１８が露出している。
そして、コンタクトトレンチ４の底面２７に露出したチャネル領域１８には、ｐ＋型（たとえば、濃度が１×１０１９〜１×１０２０ｃｍ−３）のチャネルコンタクト領域２８が形成されている。チャネルコンタクト領域２８は、コンタクトトレンチ４の長手方向に沿って、コンタクトトレンチ４の底面２７全面に直線状に形成されている。
なお、図示は省略するが、埋め込み絶縁膜２４上には、ソース電極が形成されており、このソース電極は、各コンタクトトレンチ４を介して、すべての単位セル２（ソース領域１７およびチャネルコンタクト領域２８）に一括して接している。すなわち、ソース電極は、すべての単位セル２に対して共通の配線となっている。また、Ｓｉ基板５の裏面７には、その全域を覆うようにドレイン電極が形成されている。このドレイン電極は、すべての単位セル２に対して共通の電極となっている。
図３Ａ〜図３Ｊは、図２のトレンチゲート型ＭＯＳトランジスタの製造工程の一部を示す図であって、図２と同じ位置での切断面を示す。
ＭＯＳトランジスタ１を製造するには、図３Ａに示すように、ＣＶＤ（Chemical Vapor Deposition：化学気相成長）法、ＬＰＥ（Liquid Phase Epitaxy：液相エピタキシ）法、ＭＢＥ（Molecular Beam Epitaxy：分子線エピタキシ）法などのエピタキシャル成長法により、Ｓｉ基板５の表面６上に、ｎ型不純物をドーピングしながらＳｉ結晶を成長させる。これにより、Ｓｉ基板５上に、ｎ−型のＳｉエピタキシャル層８（ドレイン領域１９）が形成される。次に、Ｓｉエピタキシャル層８の表面９へ向け、ｐ型不純物およびｎ型不純物を順に注入する。注入後、アニール処理（たとえば、９００℃〜１０００℃で、１０分〜３０分）することによって、注入された各不純物が活性化されて、チャネル領域１８およびソース領域１７が同時に形成される。次に、たとえば、ＣＶＤ法により、Ｓｉエピタキシャル層８の表面９にＳｉＯ２膜２９を形成し、当該ＳｉＯ２膜２９上にＳｉＮ膜３０を形成することにより、ＳｉＯ２膜２９およびＳｉＮ膜３０の２層膜からなるハードマスク３１を形成する。ＳｉＯ２膜２９の厚さは、たとえば、５０Å〜１００Åとし、ＳｉＮ膜３０の厚さは、たとえば、１０００Å〜１５００Åとする。
次に、図３Ｂに示すように、このハードマスク３１を利用して、Ｓｉエピタキシャル層８をエッチングする。これにより、Ｓｉエピタキシャル層８が表面９からドライエッチングされて、平面部１４のみを有するゲートトレンチ３が形成される。それとともに、Ｓｉエピタキシャル層８に複数の単位セル２が形成される。
次に、図３Ｃに示すように、たとえば、熱酸化法（たとえば、８５０℃〜９５０℃で、１０分〜３０分）により、ゲートトレンチ３の内面（側面１１および底面１２）に第２部分２２（膜厚が一様な部分）のみを有するゲート酸化膜２０を形成する。
次に、図３Ｄに示すように、たとえば、ＣＶＤ法により、ドーピングされたポリシリコン（電極材料）を、Ｓｉエピタキシャル層８の上方から堆積する。ポリシリコンの堆積は、少なくともＳｉエピタキシャル層８の表面９が隠れるまで続ける。その後、堆積したポリシリコンを、エッチバック面がＳｉエピタキシャル層８の表面９に対して面一になるまでエッチバックする。これにより、ゲートトレンチ３内に残存するポリシリコンからなるゲート電極２３が形成される。
次に、図３Ｅに示すように、たとえば、ドライエッチングにより、ゲート電極２３の上面を嵩下げすることにより、ゲートトレンチ３内部にゲート酸化膜２０の一部（第１部分２１となる部分）を露出させる。
次に、図３Ｆに示すように、ハードマスク３１でＳｉエピタキシャル層８の表面９を覆った状態で、Ｓｉエピタキシャル層８を熱酸化処理（たとえば、１０００℃〜１１００℃で、１０分〜３０分）する。これにより、ゲート酸化膜２０の露出した部分の酸化を進行させることにより、ゲートトレンチ３の開口端に、開口幅Ｗ１がラッパ状に広がる湾曲部１３が形成され、同時に、酸化が進行して分厚くなったゲート酸化膜２０の部分が第１部分２１となる。この後、ハードマスク３１を剥離する。
次に、図３Ｇに示すように、たとえば、ＣＶＤ法により、ＳｉＯ２３２（絶縁材料）を、Ｓｉエピタキシャル層８の上方から堆積する。ＳｉＯ２３２の堆積は、少なくともＳｉエピタキシャル層８の表面９が隠れるまで続ける。
次に、図３Ｈに示すように、堆積したＳｉＯ２３２を、エッチバック面がＳｉエピタキシャル層８の表面９に対して面一になるまでエッチバックする。これにより、ゲートトレンチ３内に残存するＳｉＯ２からなる埋め込み絶縁膜２４が形成され、同時に、埋め込み絶縁膜２４の間からＳｉエピタキシャル層８の表面９が露出することとなる。
次に、図３Ｉに示すように、埋め込み絶縁膜２４をマスクとして利用して、露出したＳｉエピタキシャル層８をエッチングする。これにより、Ｓｉエピタキシャル層８が表面９からドライエッチングされて、ゲートトレンチ３の湾曲部１３に対して自己整合的にコンタクトトレンチ４が形成される。
次に、図３Ｊに示すように、コンタクトトレンチ４の内部へ向け、ｐ型不純物をゲートトレンチ３の深さ方向に沿って注入する。注入後、アニール処理（たとえば、９００℃〜９５０℃で、０．５分〜１分）することによって、注入されたｐ型不純物が活性化されて、チャネルコンタクト領域２８が形成される。
その後は、ソース電極（図示せず）、ドレイン電極（図示せず）などを形成することにより、図２に示すＭＯＳトランジスタ１が得られる。
以上、この実施形態によれば、ゲートトレンチ３形成時に利用したハードマスク３１（エッチングマスク）でＳｉエピタキシャル層８の表面９を覆い、さらにゲート酸化膜２０の一部（第２部分２２となる部分）をゲート電極２３で覆った状態で熱酸化処理する（図３Ｆ）。これにより、Ｓｉエピタキシャル層８の表面９およびゲート酸化膜２０の一部と、酸素（Ｏ２）および水蒸気（Ｈ２Ｏ）との接触を妨げて、当該覆われた部分の酸化を抑制しながら、ゲートトレンチ３の内面の一部（湾曲部１３が形成される部分）を局所的に酸化させる。
これにより、ゲート電極２３で覆われずに露出しているゲート酸化膜２０の部分の酸化を進行させて、ゲートトレンチ３の開口端をラッパ状に広げて湾曲部１３を形成することができる。そして、このようなラッパ形状のゲートトレンチ３の湾曲部１３に埋め込み絶縁膜２４を埋め込み、当該埋め込み絶縁膜２４をマスクとしたエッチングにより、当該ゲートトレンチ３の湾曲部１３に対して自己整合的に、コンタクトトレンチ４を形成することができる（図３Ｉ）。
したがって、たとえゲートトレンチ３のピッチＰが微細であっても、コンタクトトレンチ４を形成する際のアライメント精度が必要ないので、コンタクトトレンチ４を簡単に形成することができる。
しかも、図３Ｆの熱酸化処理の際、チャネル領域１８に接するゲート酸化膜２０の部分がゲート電極２３で覆われているので、チャネル領域１８と酸素（Ｏ２）および水蒸気（Ｈ２Ｏ）との接触を妨げることができる。そのため、チャネル領域１８に対向するゲート酸化膜２０の第２部分２２の厚さを、ゲート酸化膜２０形成時の厚さに維持することができる。その結果、閾値電圧等の特性を設計通りに発現させることができるので、信頼性の高いＭＯＳトランジスタ１を製造することができる。
また、図３Ｄ〜図３Ｅに示すように、ポリシリコンを、エッチバック面がＳｉエピタキシャル層８の表面９に対して面一になるまでエッチバックし、さらに、ドライエッチングにより、ゲート電極２３の上面を嵩下げすることにより、ゲートトレンチ３内部にゲート酸化膜２０の一部を露出させる。そのため、ポリシリコンのエッチング量を制御することにより、ゲートト酸化膜の露出させる範囲を簡単に設定することができる。これにより、ゲートトレンチ３の開口幅が広げられる範囲（すなわち、熱酸化処理により湾曲部１３が形成される範囲）を簡単に決めることができる。
また、図３Ｈに示すように、コンタクトトレンチ４を形成すべきＳｉエピタキシャル層８の領域を、エッチバックにより露出させるので、当該領域を区画するためのパターニング等の煩雑な工程を省略することができる。
そして、上記のようにして得られたＭＯＳトランジスタ１によれば、ゲートトレンチ３の湾曲部１３に対して自己整合的に、ソース領域１７を貫通してチャネル領域１８に達するコンタクトトレンチ４が形成されており、このコンタクトトレンチ４の底面２７にチャネルコンタクト領域２８が形成されている。
これにより、コンタクトトレンチ４の側面２６とゲートトレンチ３の平面部１４の側面１６との間には、ゲートトレンチ３の湾曲部１３の開口幅Ｗ１から、ゲートトレンチ３の平面部１４の開口幅Ｗ２を差し引いた幅（Ｗ１−Ｗ２）の１／２に相当するソース領域１７が必然的に残すことができ、そのソース領域１７をコンタクトトレンチ４の側面２６に露出させることができる。
そのため、埋め込み絶縁膜２４が形成されている領域を除く全面にコンタクトトレンチ４を形成することにより、ソース領域１７とのコンタクトを確保しながら、チャネル領域１８に対して広い面積でコンタクトすることができる。その結果、チャネル領域１８に対するコンタクト抵抗を低くでき、チャネル抵抗を低くすることができる。
これにより、チャネル領域１８とソース領域１７との間に形成されるｐｎ接合をオンしにくくすることができ、さらにはＭＯＳトランジスタ１に内蔵される寄生バイポーラトランジスタをオンしにくくすることができるので、破壊耐量を向上させることができる。
以上、本発明の実施形態を説明したが、本発明は、他の形態で実施することもできる。
たとえば、単位セル２の配置形態は、ストライプ状である必要はなく、図４に示すような行列状、図５に示すような千鳥状であってもよい。
また、各単位セル２の形状は、ストライプ状（図１）、四角柱状（図４，図５）に限らず、たとえば、三角柱状、五角柱状、六角柱状等の他の多角柱状であってもよい。
また、ＭＯＳトランジスタ１において、各半導体部分の導電型を反転した構成が採用されてもよい。たとえば、ＭＯＳトランジスタ１において、ｐ型の部分がｎ型であり、ｎ型の部分がｐ型であってもよい。
また、Ｓｉエピタキシャル層８に代えて、たとえば、ＳｉＣエピタキシャル層を用いることもできる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１ ＭＯＳトランジスタ
２ 単位セル
３ ゲートトレンチ
４ コンタクトトレンチ
５ Ｓｉ基板
６ （Ｓｉ基板の）表面
７ （Ｓｉ基板の）裏面
８ Ｓｉエピタキシャル層
９ （Ｓｉエピタキシャル層の）表面
１０ （Ｓｉエピタキシャル層の）裏面
１１ （ゲートトレンチの）側面
１２ （ゲートトレンチの）底面
１３ 湾曲部
１４ 平面部
１５ （湾曲部の）側面
１６ （平面部の）側面
１７ ソース領域
１８ チャネル領域
１９ ドレイン領域
２０ ゲート酸化膜
２１ （ゲート酸化膜の）第１部分
２２ （ゲート酸化膜の）第２部分
２３ ゲート電極
２４ 埋め込み絶縁膜
２５ 開口縁
２６ （コンタクトトレンチの）側面
２７ （コンタクトトレンチの）底面
２８ チャネルコンタクト領域
２９ ＳｉＯ２膜
３０ ＳｉＮ膜
３１ ハードマスク
３２ ＳｉＯ２

Claims (9)

  1. 半導体層と、
    前記半導体層に形成され、開口幅が前記半導体層の表面へ向かってラッパ状に広がる湾曲部を開口端に有し、当該湾曲部に対して前記半導体層の前記裏面側に開口幅が一定な平面部を有するゲートトレンチと、
    前記半導体層の前記表面側に露出するように形成され、前記ゲートトレンチの前記湾曲部を形成する第１導電型のソース領域と、
    前記ソース領域に対して前記半導体層の前記裏面側に前記ソース領域に接するように形成され、前記ゲートトレンチの前記平面部を形成する第２導電型のチャネル領域と、
    前記チャネル領域に対して前記半導体層の前記裏面側に前記チャネル領域に接するように形成され、前記ゲートトレンチの底面を形成する第１導電型のドレイン領域と、
    前記ゲートトレンチの内面に形成されたゲート酸化膜と、
    前記ゲートトレンチの前記平面部において、前記ゲート酸化膜の内側に埋め込まれたゲート電極と、
    前記ゲートトレンチの前記湾曲部において、前記ゲート酸化膜の内側に埋め込まれた埋め込み絶縁膜と、
    前記ゲートトレンチの前記湾曲部に対して自己整合的に前記半導体層に形成され、前記ソース領域を貫通し、最深部が前記チャネル領域に達するコンタクトトレンチと、
    前記コンタクトトレンチの底面に形成された第２導電型のチャネルコンタクト領域とをさらに含む、半導体装置。
  2. 前記ゲート酸化膜の前記湾曲部に形成された部分が、前記ゲート酸化膜の前記平面部に形成された部分よりも２〜４倍厚い、請求項１に記載の半導体装置。
  3. 前記ゲートトレンチに対する前記コンタクトトレンチのアライメント誤差は、０．０１μｍ以内である、請求項１または２に記載の半導体装置。
  4. 前記コンタクトトレンチの開口幅は、０．２μｍ〜０．５μｍである、請求項１〜３のいずれか一項に記載の半導体装置。
  5. 前記半導体層が、Ｓｉ半導体層からなる、請求項１〜４のいずれか一項に記載の半導体装置。
  6. 表面側に露出するように形成された第１導電型のソース領域、前記ソース領域に対して裏面側に前記ソース領域に接するように形成された第２導電型のチャネル領域、および前記チャネル領域に対して前記裏面側に前記チャネル領域に接するように形成された第１導電型のドレイン領域を有する半導体層の前記表面にハードマスクを形成する工程と、
    前記ハードマスクを利用したエッチングにより、前記ソース領域および前記チャネル領域を貫通し、最深部が前記ドレイン領域に達するゲートトレンチを形成する工程と、
    前記ゲートトレンチの内面にゲート酸化膜を形成する工程と、
    少なくとも前記ゲートトレンチの深さ方向における前記チャネル領域の上端位置まで、前記ゲート酸化膜の内側に電極材料を埋め込むことにより、前記ゲート酸化膜の一部を露出させるようにゲート電極を形成する工程と、
    前記ハードマスクで前記半導体層の前記表面を覆った状態で、前記半導体層を熱酸化処理して、前記ゲート酸化膜の前記露出した部分の酸化を進行させることにより、前記ゲートトレンチの開口端に、開口幅が前記半導体層の前記表面へ向かってラッパ状に広がる湾曲部を形成し、同時に、当該湾曲部に対して前記半導体層の前記裏面側に開口幅が一定な平面部を形成する工程と、
    前記ゲートトレンチの前記湾曲部において、前記ゲート酸化膜の内側に絶縁材料を埋め込むことにより、埋め込み絶縁膜を形成する工程と、
    前記埋め込み絶縁膜をマスクとして利用したエッチングにより、前記ソース領域を貫通し、最深部が前記チャネル領域に達するコンタクトトレンチを、前記ゲートトレンチの前記湾曲部に対して自己整合的に形成する工程と、
    前記コンタクトトレンチの底面へ第２導電型イオンを注入することにより、前記チャネル領域にチャネルコンタクト領域を形成する工程とを含む、半導体装置の製造方法。
  7. 前記ゲート電極を形成する工程は、
    前記ゲートトレンチが前記電極材料で埋め尽くされるように、前記電極材料を堆積させる工程と、
    堆積した前記電極材料の上面をエッチングして嵩下げすることにより、前記ゲート酸化膜の一部を露出させる工程とを含む、請求項６に記載の半導体装置の製造方法。
  8. 前記埋め込み絶縁膜を形成する工程は、
    少なくとも前記半導体層の前記表面が隠れるまで前記絶縁材料を堆積させる工程と、
    前記半導体層の前記表面が露出するまで、堆積した前記絶縁材料をエッチバックする工程とを含む、請求項６または７に記載の半導体装置の製造方法。
  9. 前記ハードマスクを形成する工程は、ＳｉＯ２膜を形成し、当該ＳｉＯ２膜上にＳｉＮ膜を形成することにより、ＳｉＯ２膜およびＳｉＮ膜の２層膜を形成する工程を含む、請求項６〜８のいずれか一項に記載の半導体装置の製造方法。
JP2011145406A 2011-06-30 2011-06-30 半導体装置およびその製造方法 Active JP5894383B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011145406A JP5894383B2 (ja) 2011-06-30 2011-06-30 半導体装置およびその製造方法
US13/538,282 US20130001679A1 (en) 2011-06-30 2012-06-29 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011145406A JP5894383B2 (ja) 2011-06-30 2011-06-30 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2013012647A true JP2013012647A (ja) 2013-01-17
JP5894383B2 JP5894383B2 (ja) 2016-03-30

Family

ID=47389709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011145406A Active JP5894383B2 (ja) 2011-06-30 2011-06-30 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US20130001679A1 (ja)
JP (1) JP5894383B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017059817A (ja) * 2015-09-16 2017-03-23 富士電機株式会社 半導体装置および製造方法
JP2017063078A (ja) * 2015-09-24 2017-03-30 豊田合成株式会社 半導体装置および電力変換装置
US10068972B2 (en) 2015-05-27 2018-09-04 Toyota Jidosha Kabushiki Kaisha Semiconductor device with opposite conductivity-type impurity regions between source and trench gate for reducing leakage
JP2019195030A (ja) * 2018-05-02 2019-11-07 株式会社日立製作所 半導体装置および半導体装置の製造方法
JP2020167333A (ja) * 2019-03-29 2020-10-08 ローム株式会社 半導体装置
US11158733B2 (en) 2015-09-16 2021-10-26 Fuji Electric Co., Ltd. Method of manufacturing a semiconductor device including a shoulder portion
JP2023500880A (ja) * 2019-11-06 2023-01-11 ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング 縦型電界効果トランジスタおよびその形成のための方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6357869B2 (ja) 2014-05-20 2018-07-18 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US9997396B2 (en) * 2014-05-21 2018-06-12 Newport Fab, Llc Deep trench isolation structure and method for improved product yield
DE102014114230B4 (de) * 2014-09-30 2021-10-07 Infineon Technologies Ag Halbleitervorrichtung und Herstellungsverfahren hierfür
US9755066B2 (en) * 2015-11-30 2017-09-05 Infineon Technologies Austria Ag Reduced gate charge field-effect transistor
WO2017133904A1 (en) * 2016-02-02 2017-08-10 Abb Schweiz Ag Power semiconductor device
CN106876470A (zh) * 2017-03-23 2017-06-20 深圳基本半导体有限公司 一种沟槽栅金属氧化物场效应晶体管及其制造方法
CN116845098B (zh) * 2023-08-25 2023-12-19 成都森未科技有限公司 一种自对准微沟槽结构及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010062477A (ja) * 2008-09-05 2010-03-18 Rohm Co Ltd トレンチ型半導体装置及びその製造方法
JP2010206096A (ja) * 2009-03-05 2010-09-16 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8618601B2 (en) * 2009-08-14 2013-12-31 Alpha And Omega Semiconductor Incorporated Shielded gate trench MOSFET with increased source-metal contact
US8384152B2 (en) * 2007-09-20 2013-02-26 Rohm Co., Ltd. Semiconductor device having trench gate VDMOSFET and method of manufacturing the same
US8193579B2 (en) * 2008-07-29 2012-06-05 Rohm Co., Ltd. Trench type semiconductor device and fabrication method for the same
JP2010186760A (ja) * 2009-02-10 2010-08-26 Panasonic Corp 半導体装置および半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010062477A (ja) * 2008-09-05 2010-03-18 Rohm Co Ltd トレンチ型半導体装置及びその製造方法
JP2010206096A (ja) * 2009-03-05 2010-09-16 Toshiba Corp 半導体装置及びその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10068972B2 (en) 2015-05-27 2018-09-04 Toyota Jidosha Kabushiki Kaisha Semiconductor device with opposite conductivity-type impurity regions between source and trench gate for reducing leakage
JP2017059817A (ja) * 2015-09-16 2017-03-23 富士電機株式会社 半導体装置および製造方法
US11158733B2 (en) 2015-09-16 2021-10-26 Fuji Electric Co., Ltd. Method of manufacturing a semiconductor device including a shoulder portion
JP2017063078A (ja) * 2015-09-24 2017-03-30 豊田合成株式会社 半導体装置および電力変換装置
JP2019195030A (ja) * 2018-05-02 2019-11-07 株式会社日立製作所 半導体装置および半導体装置の製造方法
JP7051566B2 (ja) 2018-05-02 2022-04-11 株式会社日立製作所 半導体装置および半導体装置の製造方法
JP2020167333A (ja) * 2019-03-29 2020-10-08 ローム株式会社 半導体装置
JP2023500880A (ja) * 2019-11-06 2023-01-11 ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング 縦型電界効果トランジスタおよびその形成のための方法

Also Published As

Publication number Publication date
US20130001679A1 (en) 2013-01-03
JP5894383B2 (ja) 2016-03-30

Similar Documents

Publication Publication Date Title
JP5894383B2 (ja) 半導体装置およびその製造方法
US10770583B2 (en) Semiconductor device and method of manufacturing the same
US10446678B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP5298565B2 (ja) 半導体装置およびその製造方法
CN104282645A (zh) 沟渠式功率半导体器件及其制作方法
JP2012243985A (ja) 半導体装置及びその製造方法
JP2009246225A (ja) 半導体装置
JP2022020769A (ja) 半導体装置
US8828822B2 (en) Method for fabricating semiconductor device with reduced Miller capacitance
JP5386120B2 (ja) 半導体装置および半導体装置の製造方法
JP2005244168A (ja) 半導体装置およびその製造方法
JP5135884B2 (ja) 半導体装置の製造方法
JP2009266961A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160226

R150 Certificate of patent or registration of utility model

Ref document number: 5894383

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250