JP2013009031A

JP2013009031A - 電力増幅回路

Info

Publication number: JP2013009031A
Application number: JP2011138430A
Authority: JP
Inventors: Takeshi Hiraga; 健平賀; Tomohiro Seki; 智弘関; Toshio Nojima; 俊雄野島
Original assignee: Hokkaido University NUC; Nippon Telegraph and Telephone Corp
Current assignee: Hokkaido University NUC; Nippon Telegraph and Telephone Corp
Priority date: 2011-06-22
Filing date: 2011-06-22
Publication date: 2013-01-10
Anticipated expiration: 2031-06-22
Also published as: JP5504465B2

Abstract

【課題】Ｆ級増幅器における効率を改善することができる電力増幅回路を提供する。
【解決手段】電力増幅回路は、予め定められた周波数の基本波を含む信号を増幅する増幅素子と、増幅素子が増幅した信号に含まれる基本波と、基本波の２倍波と、基本波の３倍波とそれぞれの特性インピーダンスとのインピーダンス整合をとる出力整合回路と、２倍波の反射位相を変化させる２倍波用チューナーと、３倍波の反射位相を変化させる３倍波用チューナーと、出力整合回路が出力する信号に含まれる基本波を通過させるとともに、信号に含まれる２倍波及び３倍波を反射する高調波反射フィルタであって、２倍波用チューナー及び３倍波用チューナーが接続され、２倍波用チューナー及び３倍波用チューナーを用いて２倍波及び３倍波の反射位相を独立に変化させる高調波反射フィルタとを備える。
【選択図】図１

Description

本発明は、高調波インピーダンスの制御により、増幅素子における電力損失を低減する高効率増幅器回路構成技術のひとつである、Ｆ級増幅器に関する。

無線通信の黎明期より、増幅器の高効率化手法として、増幅素子のバイアスを深くすることで増幅素子に電流が流れる時間を短くする高効率化手法（いわゆるＣ級動作）だけでなく、増幅素子動作波形（ドレイン波形）のピークを平坦化することにより、バイアスを深くすることなく、効率が向上する手法が知られている。
Ｆ級増幅器は、後者の設計思想による高効率増幅回路のひとつである。増幅素子の動作波形のピークが平坦化されることは、動作波形の中に高調波成分が含まれることと等価であるため、高調波に対するインピーダンスを適切に制御することによって、動作波形を制御することができる。すなわち、Ｆ級動作（Ｆ級増幅器）は高調波に対するインピーダンスの制御により増幅素子の動作を高効率にする手法である。

図５は、理想的なＦ級動作におけるドレイン波形を示す波形図である。同図において、横軸は位相（θ）を示し、縦軸はドレイン電流（ｉ_ｄ）及びドレイン電圧（ｖ_ｄ）それぞれの値を示す。ここで、位相（θ）は、θ＝ω₀ｔ（ω₀は基本波の角周波数、tは時間）で表される物理量であり、図５では、横軸においてθを用いて時間の経過を示している。
増幅素子を、ゲート電圧によって制御される理想的な電流源とすると、理想的なＦ級動作は、図５に示されるように、ドレイン電圧（ｖ_ｄ）が実線で示された矩形波となり、ドレイン電流（ｉ_ｄ）が破線で示された半波正弦波となる。同図に示されるように、Ｆ級動作を行う増幅素子において、ドレイン電圧とドレイン電流とが共存する時間がないため、増幅素子自身が消費する電力（ドレイン損失）は零となる。したがって、理想的なＦ級動作を行う増幅素子のドレイン効率は１００％となる。

しかし、実際の高周波増幅回路では、増幅素子の動作周波数とオン抵抗、受動部品の損失、製作精度等の劣化要因があるため、ドレイン損失が０となる理想的な動作を実現することは非常に難しい。特に、高調波周波数における増幅素子の特性から、完全な半波正弦波及び矩形波によるＦ級動作の実現は困難である。増幅素子における電子又は正孔の移動度や、増幅素子のパッケージの寄生成分によって、増幅素子の動作周波数には制限があり、高周波でのスイッチングに動作に追従できないためである。

図６は、増幅素子のドレイン電圧及び電流に含まれる高調波次数と、その動作におけるＦ級増幅器のドレイン効率を示す図である。同図において、ｎはドレイン電圧に含まれる奇数次高調波の最高次数であり、ｍはドレイン電流に含まれる偶数次高調波の最高次数である。同図において、ｎ＝１、ｍ＝１のドレイン効率は、ドレイン電圧とドレイン電流とがともに正弦波、つまりＡ級動作におけるドレイン効率を表している。また、ｎ＝∞、ｍ＝∞のドレイン効率は、ドレイン電圧が矩形波であり、ドレイン電流が半波正弦波である理想的なＦ級動作におけるドレイン効率を表している（非特許文献１）。

例えば、ｎ＝３、ｍ＝２のドレイン効率は、ドレイン電圧に３倍波までが含まれ、ドレイン電流に２倍波まで含まれるＦ級動作におけるドレイン効率である。図６からｎ＝３、ｍ＝２のドレイン効率は、８１．６％である。図７は、奇数次高調波の最高次数が３（ｎ＝３）であり、偶数次高調波の最高次数が２（ｍ＝２）であるときのＦ級動作におけるドレイン電圧及びドレイン電流の波形を示す波形図である。

ところで、Ｆ級増幅器の負荷インピーダンスの状態に起因して、３倍波及び２倍波の移相が最適状態からずれることがある。３倍波及び２倍波の位相が最適状態からずれると、ドレイン電圧とドレイン電流とが共存する時間が増加するため、増幅素子における電力消費が増大し、効率が劣化する。特に、高周波増幅回路では、高調波位相の微調整が難しくなり、位相のずれが生じやすくなる。
図８は、ｎ＝３、ｍ＝２のＦ級動作において２倍波及び３倍波の位相が最適状態からずれた一例を示す波形図である。同図において、実線が示すように、３倍波のドレイン電圧（ｖ_ｄ）の位相が最適値からφ３＝１０°ずれ、２次倍波のドレイン電流（ｉ_ｄ）の位相が最適値からφ２＝２１°ずれた場合、ドレイン効率は、５８．２％に劣化してしまう。なお、図８において、点線は、高調波の位相が最適状態、すなわちドレイン効率が８１．６％となるときのドレイン電圧及びドレイン電流の動作波形を示している。
図９は、高調波における位相のずれφ_２、φ_３とドレイン効率との関係を示すグラフである。同図において、横軸は位相ずれφ_３を示し、縦軸は位相ずれφ_２を示している。同図に示すように、高調波位相ずれφ_２、φ_３が大きくなると、Ｆ級増幅器の効率は劣化し、効率に大きな影響を及ぼす。

これに対して、Ｆ級増幅器の負荷インピーダンスを調整する方法として、偶数次高調波に対して短絡、奇数次高調波に対して開放という動作を行わせるために、低い周波数帯を扱う電力増幅器では、集中定数回路を用いたものが提案されている。一方、マイクロ波帯などの高い周波数帯を扱う電力増幅器では、分布定数回路による設計が主流であり、高い高調波次数のインピーダンスまで制御した負荷回路が提案されている（例えば、特許文献１、非特許文献２）。

特許第４１４３８０５号

F. H. Raab, "Maximum efficiency and output of Class-F power amplifiers,"IEEE Trans. on Microwave Theory and Techniques, Vol. 49, No. 6, pp.1162-1166, June 2001. T. Nojima, S. Nishiki, "High efficiency microwave harmonic reaction amplifier," Microwave Symposium Digest, IEEE MTT-S International, pp.1007-1010, vol.2, 1988.

しかしながら、上記の特許文献１に記載のＦ級増幅器においては、高調波の位相を制御、調整する機構を有していない。また、通常の電力増幅用の半導体増幅素子（ＦＥＴ等）はパッケージ化されているため、増幅素子本体のドレイン端子からパッケージ外部に設けられたドレイン端子のピンまでの電気長及び寄生成分が存在し、増幅素子ごとの個体差もある。そのため、高調波のインピーダンス位相にずれが生じ、ドレイン効率が劣化してしまうという問題がある。
また、非特許文献２に記載されている高調波リアクション反射型増幅器（ＨＭＲＡ）では、２倍波までの高調波インピーダンスを最適化することが可能な構成であるが、３倍波のインピーダンス最適化のための制御をしておらず、３倍波の位相のずれによりドレイン効率が劣化してしまうという問題がある。

本発明は、上記問題を解決すべくなされたもので、その目的は、Ｆ級増幅器におけるドレイン効率を改善することができる電力増幅回路を提供することにある。

上記問題を解決するために、本発明は、予め定められた周波数の基本波を含む信号を増幅する増幅素子と、前記増幅素子が増幅した信号に含まれる前記基本波と、前記基本波の２倍波と、前記基本波の３倍波とそれぞれの特性インピーダンスとのインピーダンス整合をとる出力整合回路と、前記２倍波の反射位相を変化させる２倍波用チューナーと、前記３倍波の反射位相を変化させる３倍波用チューナーと、前記出力整合回路が出力する信号に含まれる前記基本波を通過させるとともに、前記信号に含まれる前記２倍波及び前記３倍波を反射する高調波反射フィルタであって、前記２倍波用チューナー及び前記３倍波用チューナーが接続され、前記２倍波用チューナー及び前記３倍波用チューナーを用いて前記２倍波及び前記３倍波の反射位相を独立に変化させる高調波反射フィルタとを備えることを特徴とする電力増幅回路である。

また、本発明は、上記に記載の発明において、前記高調波反射フィルタは、前記出力整合回路が接続されるフィルタ入力点から負荷が接続されるフィルタ出力点までを接続し、所定の特性インピーダンスを有する伝送線路と、一端が前記フィルタ入力点に接続され、他端が前記２倍波用チューナーに接続され、線路長が前記基本波の波長の４分の１である第１分岐線路と、一端が前記第１分岐線路の他端に接続され、他端が開放端となっており、線路長が前記波長の４分の１である第２分岐線路と、一端が前記伝送線路において前記フィルタ入力点から前記フィルタ出力点に向かって前記波長の８分の１隔てた点に接続され、他端が短絡端となっており、線路長が前記波長の４分の１である第３分岐線路と、一端が前記伝送線路において前記フィルタ出力点から前記フィルタ入力点に向かって前記波長の１２分の１隔てた点に接続され、他端が前記３倍波用チューナーに接続され、線路長が前記波長の４分の１である第４分岐線路と、前記第４分岐線路の他端に接続された共振回路と、一端が前記フィルタ出力点に接続され、他端が開放端となっており、線路長が前記波長の１２分の５である第５分岐線路と、一端が前記フィルタ出力点に接続され、他端が開放端となっており、線路長が前記波長の１２分の１である第６分岐線路とを具備することを特徴とする。
また、本発明は、上記に記載の発明において、前記伝送線路の線路長は、前記波長の２４分の５以上であることを特徴とする。

この発明によれば、増幅素子の個体差により２倍波及び３倍波に位相ずれが生じる場合においても、高周波反射フィルタに接続された２倍波用チューナー及び３倍波用チューナーを用いて２倍波及び３倍波の反射位相のずれを独立に補正して、高調波インピーダンスの反射位相それぞれを最適化することができ、増幅素子におけるドレイン効率を改善することができる。その結果、電力増幅回路における電力効率性能を向上させることができる。

本発明の一実施形態による電力増幅回路１の構成を示す概略ブロック図である。本実施形態における高調波反射フィルタ１３の構成例を示す回路図である。本実施形態における高調波反射フィルタ１３の入力インピーダンス特性を示す図である。本実施形態における高調波反射フィルタ１３の通過特性を示すグラフである。理想的なＦ級動作におけるドレイン波形を示す波形図である。増幅素子のドレイン電圧及び電流に含まれる高調波次数と、その動作におけるＦ級増幅器のドレイン効率を示す図である。奇数次高調波の最高次数が３であり、偶数次高調波の最高次数が２であるときのＦ級動作におけるドレイン電圧及びドレイン電流の波形を示す波形図である。Ｆ級動作において２倍波及び３倍波の位相が最適状態からずれた一例を示す波形図である。高調波における位相のずれφ_２、φ_３とドレイン効率との関係を示すグラフである。

以下、図面を参照して、本発明の実施形態における電力増幅回路を説明する。

図１は、本発明の一実施形態による電力増幅回路１の構成を示す概略ブロック図である。同図に示すように、電力増幅回路１には、特性インピーダンスが５０［Ω］の信号源２から信号が入力される。電力増幅回路１は、入力された信号を増幅し、増幅した信号を特性インピーダンスが５０［Ω］の負荷回路４に出力する。ここで、負荷回路４は、例えば、アンテナなどである。
また、電力増幅回路１は、入力整合回路１０と、増幅素子１１と、出力整合回路１２と、高調波反射フィルタ１３と、２倍波用可変線路長チューナー１４と、３倍波用可変線路長チューナー１５とを備えている。

増幅素子１１には、入力整合回路１０を介して、予め定められた周波数を有する基本波が信号源２から入力される。増幅素子１１は、入力された基本波の信号を増幅し、増幅した信号を出力整合回路１２に出力する。増幅素子１１は、例えば、ゲートに入力された信号が印加され、ドレインに負荷である出力整合回路１２が接続され、ソースが接地されているＦＥＴ（Field Effective Transistor；電界効果トランジスタ）である。
出力整合回路１２は、増幅素子１１から入力された信号の基本波、２倍波、及び３倍波それぞれの周波数に対してインピーダンス整合をとる。

高調波反射フィルタ１３には、出力整合回路１２においてインピーダンス整合がとられた信号が入力される。高調波反射フィルタ１３は、入力された信号の基本波に対する負荷インピーダンスに影響を与えることなく基本波を通過させて負荷回路４に出力するとともに、２倍波及び３倍波を全反射させる特性を有する。
また、高調波反射フィルタ１３には、２倍波用可変線路長チューナー１４及び３倍波用可変線路長チューナー１５が接続されており、２倍波用可変線路長チューナー１４及び３倍波用可変線路長チューナー１５を用いて、２倍波及び３倍波の反射位相それぞれを独立に調整することができる。また、高調波反射フィルタ１３の後段には、アンテナ等の負荷が接続されている。また、高調波反射フィルタ１３は、２倍波用可変線路長チューナー１４を接続する２ｆ_０端子と、３倍波用可変線路長チューナー１５を接続する３ｆ_０端子とを有している。

２倍波用可変線路長チューナー１４は、線路長が可変であり、先端が短絡又は開放されている伝送線路である。また、２倍波用可変線路長チューナー１４は、入力インピーダンスが純虚数となっている。
３倍波用可変線路長チューナー１５は、線路長が可変であり、先端が短絡又は開放されている伝送線路である。また、３倍波用可変線路長チューナー１５は、２倍波用可変線路長チューナー１４と同様に、入力インピーダンスが純虚数となっている。

図２は、本実施形態における高調波反射フィルタ１３の構成例を示す回路図である。以下、高調波反射フィルタ１３に入力される信号における基本波成分の波長をλ_０とする。
高調波反射フィルタ１３は、伝送線路１３１と、分岐線路１３２〜１３７と、共振回路１３８とを有している。伝送線路１３１、分岐線路１３２〜１３７、及び共振回路１３８は、例えば、基板上に構成される。

伝送線路１３１は、一端がフィルタ入力点Ａとなっており、他端がフィルタ出力点Ｈとなっている。また、伝送線路１３１は、線路長が（（５λ_０／２４）＝（λ_０／８）＋（λ_０／１２））以上であり、所定の特性インピーダンスＺ０を有する線路である。フィルタ入力点Ａは、出力整合回路１２に接続されており、出力整合回路１２から信号が入力される。また、フィルタ出力点Ｈには、負荷が接続されており、入力された信号の基本波が負荷に出力される。

分岐線路１３２は、一端がフィルタ入力点Ａに接続され、他端（点Ｂ）が２ｆ_０端子に接続された、線路長が（λ_０／４）の線路である。また、分岐線路１３２は、自身の長手方向と、伝送線路１３１の長手方向とが垂直になるように、一端が、伝送線路１３１のフィルタ入力点Ａに接続されている。

分岐線路１３３は、一端が分岐線路１３３の他端及び２ｆ_０端子に接続され、他端（点Ｄ）が開放端となっている先端開放スタブ（オープンスタブ）である。また、分岐線路１３３は、線路長が（λ_０／４）の線路であり、自身の長手方向と分岐線路１３３の長手方向とが垂直になるように、一端が、分岐線路１３２の他端に接続されている。

分岐線路１３４は、一端が伝送線路１３１においてフィルタ入力点Ａからフィルタ出力点Ｈに向かって（λ_０／８）隔てた点Ｃに接続され、他端（点Ｅ）がＧＮＤに短絡された、線路長が（λ_０／４）のショートスタブである。また、分岐線路１３４は、自身の長手方向と、伝送線路１３１の長手方向とが垂直になるように、一端が、伝送線路１３１上の点Ｃに接続されている。

分岐線路１３５は、一端が伝送線路１３１においてフィルタ出力点Ｈからフィルタ入力点Ａに向かって（λ_０／１２）隔てた点Ｆに接続され、他端（点Ｇ）が３ｆ_０端子に接続された、線路長が（λ_０／４）の線路である。また、分岐線路１３４は、自身の長手方向と、伝送線路１３１の長手方向とが垂直になるように、一端が、伝送線路１３１上の点Ｆに接続されている。

分岐線路１３６は、一端が伝送線路１３１のフィルタ出力点Ｈに接続され、他端(点Ｉ)が開放端となっている先端開放スタブである。また、分岐線路１３６は、線路長が（５λ_０／１２）の線路であり、自身の長手方向と伝送線路１３１の長手方向とが垂直になるように、一端が伝送線路１３１のフィルタ出力点Ｈに接続されている。

分岐線路１３７は、一端が伝送線路１３１のフィルタ出力点Ｈに接続され、他端（点Ｊ）が開放端となっている先端開放スタブである。また、分岐線路１３７は、線路長が（λ_０／１２）の線路であり、自身の長手方向と伝送線路１３１の長手方向とが垂直になるように、一端が伝送線路１３１のフィルタ出力点Ｈに接続されている。また、分岐線路１３７は、伝送線路１３１に対して、分岐線路１３６と反対側に接続されている。

共振回路１３８は、一端が分岐線路１３５の他端及び３ｆ_０端子に接続され、他端が接地されている。共振回路１３８は、インダクタ１３８１と、キャパシタ１３８２とを有している。インダクタ１３８１は、一端が分岐線路１３５の他端及び３ｆ_０端子に接続され、他端がキャパシタ１３８２の一端に接続されている。キャパシタ１３８２は、他端が接地されている。すなわち、共振回路１３８は、インダクタ１３８１とキャパシタ１３８２とが直列に接続されたＬＣ直列共振回路である。共振回路１３８の共振周波数は、高調波反射フィルタ１３に入力される信号の基本波成分の周波数（ｆ_０）と同一の周波数である。

以下、高調波反射フィルタ１３のインピーダンス特性について説明する。

（１）高調波反射フィルタ１３の基本波に対するインピーダンス特性
基本波は、２倍波処理部（図２において、フィルタ入力点Ａ〜点Ｃ間）をすべて通過する。点Ｇに共振周波数が基本波の周波数と同一の共振回路１３８が接続されているので、点Ｇにおいて短絡となる。したがって、点Ｆから点Ｇの側を見込んだインピーダンスは開放となる。
また、分岐線路１３６による先端開放スタブＨＩは、基本波に対する分岐線路１３７による先端開放スタブＨＪの影響を補償するものである。スタブＨＪと、スタブＨＩの線路長の和は、半波長（λ_０／２）となっているので、この２つのスタブＨＪ及びスタブＨＩは、基本波に影響を与えない。ゆえに、高調波反射フィルタ１３は、基本波成分に影響を与えることなく、フィルタ入力点Ａに入力された信号の基本波成分をフィルタ出力点Ｈから出力する。

（２）高調波反射フィルタ１３の２倍波に対するインピーダンス特性
２倍波の波長は、基本波の半分の波長である。分岐線路１３３による先端開放スタブＢＤの線路長は２倍波の半波長であるので、点Ｂから点Ｄの側を見込んだインピーダンスは開放である。分岐線路１３２による線路ＡＢの線路長は２倍波の半波長なので、点Ｂの２ｆ_０端子（２倍波位相調整用端子）に２倍波用可変線路長チューナー１４を用いて入力インピーダンスが純虚数の回路を接続すると、フィルタ入力点Ａから点Ｂの側を見込んだインピーダンスも同じ純虚数インピーダンスとなる。

また、分岐線路１３４によるショートスタブは点Ｅにおいて短絡しており、分岐線路１３４による線路ＣＥの線路長は２倍波の半波長なので、点Ｃも短絡となる。線路ＡＣの線路長は、２倍波に対して（１／４）波長なので、フィルタ入力点Ａから点Ｃ側を見込んだインピーダンスは開放である。つまり、フィルタ入力点Ａよりフィルタ出力点Ｈ側に接続された回路は、２倍波に対して影響を及ぼさない。

よって、２倍波に対する高調波フィルタの入力インピーダンス特性は純虚数となる。なお、純虚数の偏角は、２ｆ_０端子に接続された２倍波用可変線路長チューナー１４で調整可能な値である。

（３）高調波反射フィルタ１３の３倍波に対するインピーダンス特性
共振回路１３８は、基本波の周波数以外の周波数に対して開放であり、分岐線路１３５による線路ＦＧの線路長は、３倍波に対して（３／４）波長であるので、３倍波に対しては（１／４）波長と同じ効果を有する。したがって、点Ｆから点Ｇ側を見込んだインピーダンスは、点Ｇの３ｆ_０端子（３倍波位相調整用端子）に接続されたリアクタンスの逆数に比例した量となり、純虚数となる。

また、フィルタ出力点Ｈにおいて、３倍波に対して（１／４）波長の分岐線路１３７による先端開放スタブＨＪが接続されているので、フィルタ出力点Ｈは短絡となる。ここで、フィルタ出力点Ｈには、分岐線路１３６による先端開放スタブＨＩが、先端開放スタブＨＪと並列に接続されているが、フィルタ出力点Ｈは短絡なので３倍波インピーダンスに影響を与えることはない。

また、点Ｆからフィルタ出力点Ｈまでの線路長は、３倍波に対して（１／４）波長であるので、点Ｆからフィルタ出力点Ｈ側を見込んだインピーダンスは開放となり、点Ｆよりフィルタ出力点Ｈ側に接続された回路は、３倍波のインピーダンスに影響を与えることはない。

以上のように、基本波は高調波反射フィルタ１３を通過し、２倍波は２ｆ_０端子に出力され、３倍波は３ｆ_０端子に出力される。２つの高調波端子（２ｆ_０端子及び３ｆ_０端子）それぞれに、純虚数の入力インピーダンスを持つ素子（２倍波用可変線路長チューナー１４、及び３倍波用可変線路長チューナー１５）を接続すると、基本波に影響を与えず２倍波及び３倍波の反射位相を独立に調整できる。上述したように、２倍波の反射位相を変えても３倍波の反射位相には影響せず、逆に、３倍波の反射位相を変えても２倍波の反射位相には影響しない。すなわち、２倍波の反射位相及び３倍波の反射位相を独立に調整することができる。

ところで、伝送線路１３１の線路長を（（５λ_０／２４）＝（λ_０／８）＋（λ_０／１２））とした場合、点Ｃと点Ｆとが同じ位置となる。この場合、分岐線路１３４と分岐線路１３５とを伝送線路１３１に対して対称に配置して、分岐線路１３４と分岐線路１３５とにおいてカップリングが生じないようにしてもよい。また、伝送線路１３１の線路長を（５λ_０／２４）より長くした場合、図２に示すように、点Ｃと点Ｆとが異なる位置となる。この場合、分岐線路１３４と分岐線路１３５とのレイアウトが容易になる。

図３は、本実施形態における高調波反射フィルタ１３の入力インピーダンス特性を示す図である。ここでは、基本波成分の周波数が２［ＧＨｚ］であり、高調波反射フィルタ１３の出力端子（フィルタ出力点Ｈ）に５０［Ω］の負荷が接続された場合を示している。
図３（ａ）は、２倍波用可変線路長チューナー１４における線路長Ｌ２を２［ｍｍ］とし、３倍波用可変線路長チューナー１５における線路長Ｌ３を０［ｍｍ］としたときの入力インピーダンス特性を示している。図３（ｂ）は、２倍波用可変線路長チューナー１４における線路長Ｌ２を０［ｍｍ］とし、３倍波用可変線路長チューナー１５における線路長Ｌ３を０［ｍｍ］としたときの入力インピーダンス特性を示している。図３（ｃ）は、２倍波用可変線路長チューナー１４における線路長Ｌ２を０［ｍｍ］とし、３倍波用可変線路長チューナー１５における線路長Ｌ３を１．３３［ｍｍ］としたときの入力インピーダンス特性を示している。

図３（ｂ）に示した状態から、２倍波用可変線路長チューナー１４の線路長Ｌ２を伸ばして図３（ａ）に示した状態に変化させると、３倍波の反射係数が変化することなく、２倍波の反射係数の偏角だけが変化することが分かる。また、図３（ｂ）に示した状態から、３倍波用可変線路長チューナー１５の線路長Ｌ３を伸ばして図３（ｃ）に示した状態に変化させると、２倍波の反射係数が変化することなく、３倍波の反射係数の偏角だけが変化することが分かる。

図４は、本実施形態における高調波反射フィルタ１３の通過特性を示すグラフである。同図において、横軸は周波数を示し、縦軸は通過特性を示している。ここでは、基本波成分の周波数が２［ＧＨｚ］の場合を示している。同図に示すように、基本波に対して通過特性は−０．１５［ｄＢ］であり、２倍波（４［ＧＨｚ］）に対して−３１［ｄＢ］であり、３倍波（６［ＧＨｚ］）に対して−３４［ｄＢ］であることが分かる。このように、高調波反射フィルタ１３において、基本波は通過し、基本波に対する高調波はほとんど通過しないことが分かる。

本実施形態の電力増幅回路１は、高調波反射フィルタ１３において、２倍波の負荷インピーダンスの角度成分と、３倍波の負荷インピーダンスの角度成分とをそれぞれ独立に制御する。また、電力増幅回路１は、出力整合回路１２が基本波、２倍波、及び３倍波についてインピーダンス整合をとり、出力整合回路１２の後段に接続された高調波反射フィルタ１３が、２倍波及び３倍波の反射位相をそれぞれ独立に制御できる構成を備えている。
この構成により、２倍波用可変線路長チューナー１４を用いて２倍波の負荷インピーダンスを適正化制御すると、増幅素子１１のドレイン効率を７０．７％に向上させることができる（図６）。更に、３倍波用可変線路長チューナー１５を用いて３倍波の負荷インピーダンスを適正化制御すると、増幅素子１１のドレイン効率を８１．６％にまで向上させることができる。すなわち、３倍波の適正化を行うことにより、非特許文献２に記載されている技術に対して、ドレイン効率を１０ポイント程度改善することができる。
このように、電力増幅回路１は、増幅素子１１のドレイン効率を向上させることができ、電力損失を低減することができる。

また、電力増幅回路１は、電力増幅回路１を組み立てた後に、２倍波用可変線路長チューナー１４及び３倍波用可変線路長チューナー１５を用いて、２倍波及び３倍波の負荷インピーダンスの位相成分を調整することができる。
これにより、電力増幅回路１を組み立てた後に、２倍波及び３倍波の負荷インピーダンスの位相成分を調整することが容易になり、増幅素子１１ごとの個体差がある場合においても、増幅素子１１の特性に合わせて２倍波及び３倍波の位相を最適化して、増幅素子１１に高効率な動作を行わせることができる。その結果、電力増幅回路１の電力効率性能を向上させることができ、電力増幅回路１の製造における歩留りを改善することができる。
以上のように、上述した回路構成を用いることで、増幅素子１１におけるＦ級増幅器の高調波負荷インピーダンス条件、特に反射係数偏角の条件について、最適化が容易になり、高効率の動作が実現できる。

１…電力増幅回路
２…信号源
４…負荷回路
１０…入力整合回路
１１…増幅素子
１２…出力整合回路
１３…高調波反射フィルタ
１４…２倍波用可変線路長チューナー
１５…３倍波用可変線路長チューナー
１３１…伝送線路
１３２，１３３，１３４，１３５，１３６，１３７…分岐線路
１３８…共振回路

Claims

予め定められた周波数の基本波を含む信号を増幅する増幅素子と、
前記増幅素子が増幅した信号に含まれる前記基本波と、前記基本波の２倍波と、前記基本波の３倍波とそれぞれの特性インピーダンスとのインピーダンス整合をとる出力整合回路と、
前記２倍波の反射位相を変化させる２倍波用チューナーと、
前記３倍波の反射位相を変化させる３倍波用チューナーと、
前記出力整合回路が出力する信号に含まれる前記基本波を通過させるとともに、前記信号に含まれる前記２倍波及び前記３倍波を反射する高調波反射フィルタであって、前記２倍波用チューナー及び前記３倍波用チューナーが接続され、前記２倍波用チューナー及び前記３倍波用チューナーを用いて前記２倍波及び前記３倍波の反射位相を独立に変化させる高調波反射フィルタと
を備えることを特徴とする電力増幅回路。
前記高調波反射フィルタは、
前記出力整合回路が接続されるフィルタ入力点から負荷が接続されるフィルタ出力点までを接続し、所定の特性インピーダンスを有する伝送線路と、
一端が前記フィルタ入力点に接続され、他端が前記２倍波用チューナーに接続され、線路長が前記基本波の波長の４分の１である第１分岐線路と、
一端が前記第１分岐線路の他端に接続され、他端が開放端となっており、線路長が前記波長の４分の１である第２分岐線路と、
一端が前記伝送線路において前記フィルタ入力点から前記フィルタ出力点に向かって前記波長の８分の１隔てた点に接続され、他端が短絡端となっており、線路長が前記波長の４分の１である第３分岐線路と、
一端が前記伝送線路において前記フィルタ出力点から前記フィルタ入力点に向かって前記波長の１２分の１隔てた点に接続され、他端が前記３倍波用チューナーに接続され、線路長が前記波長の４分の１である第４分岐線路と、
前記第４分岐線路の他端に接続された共振回路と、
一端が前記フィルタ出力点に接続され、他端が開放端となっており、線路長が前記波長の１２分の５である第５分岐線路と、
一端が前記フィルタ出力点に接続され、他端が開放端となっており、線路長が前記波長の１２分の１である第６分岐線路と
を具備することを特徴とする請求項１に記載の電力増幅回路。
前記伝送線路の線路長は、前記波長の２４分の５以上である
ことを特徴とする請求項２に記載の電力増幅回路。