JP2013005015A - データ受信装置、半導体集積回路、およびデータ受信装置の制御方法 - Google Patents

データ受信装置、半導体集積回路、およびデータ受信装置の制御方法 Download PDF

Info

Publication number
JP2013005015A
JP2013005015A JP2011131108A JP2011131108A JP2013005015A JP 2013005015 A JP2013005015 A JP 2013005015A JP 2011131108 A JP2011131108 A JP 2011131108A JP 2011131108 A JP2011131108 A JP 2011131108A JP 2013005015 A JP2013005015 A JP 2013005015A
Authority
JP
Japan
Prior art keywords
circuit
data
timing
receiver
enable signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011131108A
Other languages
English (en)
Other versions
JP5677206B2 (ja
Inventor
Manabu Kato
加藤　　学
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2011131108A priority Critical patent/JP5677206B2/ja
Priority to US13/489,602 priority patent/US8755448B2/en
Publication of JP2013005015A publication Critical patent/JP2013005015A/ja
Application granted granted Critical
Publication of JP5677206B2 publication Critical patent/JP5677206B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3209—Monitoring remote activity, e.g. over telephone lines or network connections
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3278—Power saving in modem or I/O interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Dc Digital Transmission (AREA)
  • Communication Control (AREA)

Abstract

【課題】消費電力を低減することが可能なデータ受信装置を提供することである。
【解決手段】本発明にかかるデータ受信装置は、受信回路１０および電力低減回路２０を有する。受信回路１０は、差動信号１４_１、１４_２を受信するレシーバ１１と、デコード回路１２と、制御回路１３と、を備える。電力低減回路２０は、受信回路１０のデータ受信開始のタイミングに応じてレシーバをオン状態とし、受信回路１０のデータ受信完了のタイミングに応じてレシーバ１１をオフ状態とする。また、制御回路１３は、受信回路１０のデータ受信開始のタイミングに応じて電力低減回路２０をオフ状態とし、受信回路１０のデータ受信完了のタイミングに応じて電力低減回路２０をオン状態とする。
【選択図】図１

Description

本発明はデータ受信装置、半導体集積回路、およびデータ受信装置の制御方法に関し、特に消費電力を低減することができるデータ受信装置、半導体集積回路、およびデータ受信装置の制御方法に関する。
データ転送方式の一つに、差動信号を用いたデータ転送方式がある。この差動信号を用いたデータ転送方式は、例えばＵＳＢ（Universal Serial Bus）などの高速シリアルインターフェース、ＨＤＭＩ（High-Definition Multimedia Interface）、ＭＩＰＩ（Mobile Industry Processor Interface）などで用いられている。
特許文献１には、消費電力を低減することができるＵＳＢコントローラに関する技術が開示されている。図１３は、特許文献１に開示されているＵＳＢコントローラの構成を示す図である。図１３に示すＵＳＢコントローラは、Ｒｏｏｔ_ＨＵＢ１３２とＩ／Ｏバッファ１３３とを備える。
Ｒｏｏｔ_ＨＵＢ１３２には、ポートステート回路１５１およびポートモニタ回路１６１が設けられている。ポートステート回路１５１は、ホストソフトウェアの制御によってポートステータス信号（Ｐ_ＳＵＳ）を出力する。ＵＳＢコントローラを用いたデータ転送が行われているか否かは、ポートモニタ回路１６１からの信号に基づいてホストソフトウェアによって管理される。
レジスタ１５２、１５３はＵＳＢコントローラ内に設けられたコンフィグレーションレジスタであり、ＣＰＵによってアクセス可能に構成されている。レジスタ１５３には、ポートステート回路１５１からのポートステータス信号（Ｐ_ＳＵＳ）とは無関係に、ソフトウェアによって差動入力バッファ１５９のオン／オフを制御するためのパワーダウン制御情報が書き込まれる。差動入力バッファ１５９のオフを指示するパワーダウン制御情報がソフトウェアによってレジスタ１５３に書き込まれると、そのレジスタ１５３からの出力信号（ＥＭＰＤ）が"Ｈ"に設定される。
レジスタ１５２には、ポートステート回路１５１からのポートステータス信号（Ｐ_ＳＵＳ）を用いた差動入力バッファ１５９のオン／オフ制御と、レジスタ１５３のパワーダウン制御情報を用いた差動入力バッファ１５９のオン／オフ制御のいずれかを選択するための選択情報がソフトウェアによって書き込まれる。ポートステータス信号（Ｐ_ＳＵＳ）を用いた差動入力バッファ１５９のオン／オフ制御を選択することを示す選択情報がレジスタ１５２に書き込まれると、レジスタ１５２からの出力信号（ＥＡＰＤ）が"Ｈ"になる。そして、ＡＮＤゲート１５５の出力からはポートステータス信号（Ｐ_ＳＵＳ）が出力され、それがＯＲゲート１５７を介してサスペンド信号（ＳＵＳＰ）としてＩ／Ｏバッファ１３３に供給される。
また、レジスタ１５３のパワーダウン制御情報を用いた差動入力バッファ１５９のオン／オフ制御を選択することを示す選択情報がレジスタ１５２に書き込まれると、レジスタ１５２からの出力信号（ＥＡＰＤ）が"Ｌ"になる。そして、"Ｌ"がインバータ１５４で"Ｈ"となりＡＮＤゲート１５６の一方の入力に"Ｈ"が供給される。よって、ＡＮＤゲート１５６の出力から信号（ＥＭＰＤ）が出力され、信号（ＥＭＰＤ）がＯＲゲート１５７を介してサスペンド信号（ＳＵＳＰ）としてＩ／Ｏバッファ１３３に供給される。
サスペンド信号（ＳＵＳＰ）は、Ｉ／Ｏバッファ１３３内の出力バッファ１５８ａ、１５８ｂおよび差動入力バッファ１５９の動作制御のために用いられる。出力バッファ１５８ａ、１５８ｂに対しては、ＯＲ回路１６０による送信イネーブル信号（ＴＸＥＮＢ）とサスペンド信号（ＳＵＳＰ）とのＯＲ論理が、ローアクティブの出力バッファ１５８ａ、１５８ｂの制御端子に送られる。また、ローアクティブの差動入力バッファ１５９の制御端子にはサスペンド信号（ＳＵＳＰ）が直接送られる。なお、送信イネーブル信号（ＴＸＥＮＢ）は、ＵＳＢコントローラがＵＳＢデバイスに対してデータを出力する時に"Ｌ"となる信号である。また、ＵＳＢＲＣＶは差動入力バッファ１５９の出力信号である。
特許文献１に開示されている技術では、ＵＳＢコントローラの差動入力バッファ１５９のオン／オフをＲｏｏｔ_ＨＵＢ１３２を用いて制御することにより、ＵＳＢコントローラの消費電力を低減している。
特許文献２には、データ転送制御装置の消費電力を低減するための技術が開示されている。また、特許文献３には、ＵＳＢコントローラの消費電力を低減するための技術が開示されている。
特開平１１−２０５４１２号公報 特開２００６−１３５３９７号公報 特開２００４−７２２２５号公報
特許文献１に開示されている技術では、シリアルバス（Ｄ＋、Ｄ−）の状態をポートモニタ回路１６１を用いて監視している。そして、シリアルバス（Ｄ＋、Ｄ−）を介してデータが転送されない場合は差動入力バッファ１５９をオフ状態とすることで、ＵＳＢコントローラの消費電力を低減している。
しかしながら、特許文献１に開示されている技術では、シリアルバス（Ｄ＋、Ｄ−）の状態をポートモニタ回路１６１を用いて監視しており、ポートモニタ回路１６１は常にオン状態となっている。よって、ポートモニタ回路１６１では常に電力が消費されるため、ＵＳＢコントローラの消費電力の低減が不十分であるという問題があった。
本発明の一態様にかかるデータ受信装置は、差動信号を受信するレシーバと、当該レシーバから出力された信号をデコードするデコード回路と、当該デコード回路から出力されたデータが供給される制御回路と、を備える受信回路と、前記受信回路の消費電力を低減する電力低減回路と、を有する。前記電力低減回路は、前記受信回路のデータ受信開始のタイミングに応じて前記レシーバをオン状態とし、前記受信回路のデータ受信完了のタイミングに応じて前記レシーバをオフ状態とし、前記制御回路は、前記受信回路のデータ受信開始のタイミングに応じて前記電力低減回路をオフ状態とし、前記受信回路のデータ受信完了のタイミングに応じて前記電力低減回路をオン状態とする。
本発明の一態様にかかるデータ受信装置では、電力低減回路を用いて、受信回路のデータ受信開始のタイミングに応じてレシーバをオン状態とし、受信回路のデータ受信完了のタイミングに応じてレシーバをオフ状態としている。更に、受信回路の制御回路は、受信回路のデータ受信開始のタイミングに応じて電力低減回路をオフ状態とし、受信回路のデータ受信完了のタイミングに応じて電力低減回路をオン状態としている。よって、レシーバに加えて、電力低減回路をオフ状態とすることができるので、データ受信装置の消費電力を低減することが可能となる。
本発明の一態様にかかるデータ受信装置の制御方法は、差動信号を受信するレシーバと、当該レシーバから出力された信号をデコードするデコード回路と、当該デコード回路から出力されたデータが供給される制御回路と、を備える受信回路と、前記受信回路の消費電力を低減する電力低減回路と、を有するデータ受信装置の制御方法であって、前記電力低減回路は、前記受信回路のデータ受信開始のタイミングに応じて前記レシーバをオン状態とし、前記受信回路のデータ受信完了のタイミングに応じて前記レシーバをオフ状態とし、前記制御回路は、前記受信回路のデータ受信開始のタイミングに応じて前記電力低減回路をオフ状態とし、前記受信回路のデータ受信完了のタイミングに応じて前記電力低減回路をオン状態とする。
本発明の一態様にかかるデータ受信装置の制御方法では、電力低減回路を用いて、受信回路のデータ受信開始のタイミングに応じてレシーバをオン状態とし、受信回路のデータ受信完了のタイミングに応じてレシーバをオフ状態としている。更に、受信回路の制御回路を用いて、受信回路のデータ受信開始のタイミングに応じて電力低減回路をオフ状態とし、受信回路のデータ受信完了のタイミングに応じて電力低減回路をオン状態としている。よって、レシーバに加えて、電力低減回路をオフ状態とすることができるので、データ受信装置の消費電力を低減することが可能となる。
本発明により、消費電力を低減することが可能なデータ受信装置、半導体集積回路、およびデータ受信装置の制御方法を提供することができる。
実施の形態１にかかるデータ受信装置を示すブロック図である。 実施の形態１にかかるデータ受信装置が備える制御回路の一例を示すブロック図である。 実施の形態１にかかるデータ受信装置の動作を示すフローチャートである。 実施の形態１にかかるデータ受信装置の動作を示すタイミングチャートである。 実施の形態２にかかるデータ受信装置を示すブロック図である。 実施の形態３にかかるデータ受信装置を示すブロック図である。 実施の形態３にかかるデータ受信装置が備える制御回路の一例を示すブロック図である。 実施の形態３にかかるデータ受信装置の動作を示すフローチャートである。 実施の形態３にかかるデータ受信装置の動作を示すタイミングチャートである。 実施の形態３にかかるデータ受信装置の動作を示すタイミングチャートである。 実施の形態４にかかるデータ受信装置を示すブロック図である。 実施の形態５にかかる半導体集積回路を示すブロック図である。 特許文献１に開示されている技術を説明するための図である。
まず、本発明の骨子について説明する。本発明にかかるデータ受信装置は、受信回路と、当該受信回路の消費電力を低減する電力低減回路と、を有する。受信回路は、差動信号を受信するレシーバと、当該レシーバから出力された信号をデコードするデコード回路と、当該デコード回路から出力されたデータが供給される制御回路と、を備える。
そして、電力低減回路は、受信回路のデータ受信開始のタイミングに応じてレシーバをオン状態とし、受信回路のデータ受信完了のタイミングに応じてレシーバをオフ状態とする。つまり、受信回路がデータを受信しない場合は受信回路を動作させる必要がないので、電力低減回路を用いて受信回路をオフ状態とする。これにより、待機時における受信回路の消費電力を低減することができる。
また、受信回路が備える制御回路は、受信回路のデータ受信開始のタイミングに応じて電力低減回路をオフ状態とし、受信回路のデータ受信完了のタイミングに応じて電力低減回路をオン状態とする。つまり、受信回路がデータを受信している場合は受信回路を動作させる必要があり、この場合は電力低減回路を用いて受信回路をオフ状態とする必要はない。よって、受信回路がデータを受信している場合、すなわち、電力低減回路が動作する必要がない場合、制御回路を用いて電力低減回路をオフ状態とすることで、電力低減回路の消費電力を低減することができる。
このように、本発明にかかるデータ受信装置では、受信回路が備えるレシーバに加えて、電力低減回路をオフ状態とすることができるので、データ受信装置の消費電力を低減することが可能となる。
なお、以下で説明する本発明の実施の形態では、電力低減回路をオフ状態とする態様として、以下の３つの場合について説明する。
（１）電力低減回路が備えるシングルエンドバッファ２１、２２をオフ状態とする場合（実施の形態１：図１参照）。
（２）電力低減回路が備えるシングルエンドバッファ２１、２２と状態監視回路２３'をオフ状態とする場合（実施の形態２：図５参照）。
（３）電力低減回路が備えるイネーブル信号生成回路６１、６１'をオフ状態とする場合（実施の形態３、４：図６、１１参照）。
以下、図面を参照して本発明の実施の形態について説明する。
実施の形態１
図１は、実施の形態１にかかるデータ受信装置を示すブロック図である。図１に示すデータ受信装置は、受信回路１０と電力低減回路２０とを有する。受信回路１０は、レシーバ１１と、デコード回路１２と、制御回路１３とを備える。
レシーバ１１は、差動信号１４_１および１４_２を入力し、差動信号１４_１および１４_２に応じてハイレベル又はロウレベルの信号１５を出力する。例えば、差動信号１４_１がハイレベル、差動信号１４_２がロウレベルの場合、レシーバ１１はハイレベルの信号１５を出力する。逆に、差動信号１４_１がロウレベル、差動信号１４_２がハイレベルの場合、レシーバ１１はロウレベルの信号１５を出力する。レシーバ１１の入力側には終端抵抗Ｒｔが設けられている。
また、レシーバ１１には、電力低減回路２０の状態監視回路２３から出力されたイネーブル信号２６が供給される。イネーブル信号２６がハイレベルの場合、レシーバ１１はオン状態となる。この場合、レシーバ１１は、差動信号１４_１および１４_２を入力し、差動信号１４_１および１４_２に応じてハイレベル又はロウレベルの信号１５を出力する。一方、イネーブル信号２６がロウレベルの場合、レシーバ１１はオフ状態となる。この場合、レシーバ１１は信号１５を出力しない。なお、上記例は一例であり、イネーブル信号２６がロウレベルの時にレシーバ１１がオン状態、イネーブル信号２６がハイレベルの時にレシーバ１１がオフ状態となるように構成してもよい。
デコード回路１２は、レシーバ１１から出力された信号１５をデコードする。つまり、デコード回路１２は差動信号１４_１および１４_２によって転送された信号１５を、所定のビット長を有するデータにデコードする。デコード回路１２によってデコードされたデータ１６は、制御回路１３に供給される。また、デコード回路１２によってデコードされたデータ１６は、後段の外部回路（不図示）に出力される。
制御回路１３は、受信回路１０のデータ受信開始のタイミングに応じて電力低減回路２０をオフ状態とし、受信回路１０のデータ受信完了のタイミングに応じて電力低減回路２０をオン状態とする。換言すると、制御回路１３は、差動信号１４_１および１４_２にデータが含まれるタイミングに応じて電力低減回路２０をオフ状態とし、差動信号１４_１および１４_２にデータが含まれていないタイミングに応じて電力低減回路２０をオン状態とする。ここで、差動信号１４_１および１４_２にデータが含まれる場合とは、差動信号１４_１および１４_２を用いてデータ受信装置に外部のデータ送信装置（不図示）からデータが転送される場合を意味する。一方、差動信号１４_１および１４_２にデータが含まれていない場合とは、例えば差動信号１４_１および１４_２が固定されている場合である。差動信号１４_１および１４_２にデータが含まれている場合、デコード回路１２からデコード後のデータ１６が出力される。一方、差動信号１４_１および１４_２にデータが含まれていない場合、デコード回路１２からデータ１６は出力されない。
具体的には、制御回路１３は電力低減回路２０のシングルエンドバッファ２１、２２にハイレベルのイネーブル信号１７を出力することで、シングルエンドバッファ２１、２２をオン状態（つまり、電力低減回路２０をオン状態）とする。また、制御回路１３は電力低減回路２０のシングルエンドバッファ２１、２２にロウレベルのイネーブル信号１７を出力することで、シングルエンドバッファ２１、２２をオフ状態（つまり、電力低減回路２０をオフ状態）とする。なお、上記例は一例であり、イネーブル信号１７がロウレベルの時にシングルエンドバッファ２１、２２がオン状態、イネーブル信号１７がハイレベルの時にシングルエンドバッファ２１、２２がオフ状態となるように構成してもよい。
図２は、制御回路１３の一例を示すブロック図である。図２に示すように、制御回路１３は、解析回路３１とイネーブル信号生成回路（第１のイネーブル信号生成回路）３２とを有する。解析回路３１は、デコード回路１２から出力されたデータ１６のパケットを解析し、当該データ１６のパケット長や、現在受信しているデータ１６のパケット位置に関する情報を取得することができる。例えば、解析回路３１は、データ１６に含まれるヘッダを解析することで、データ１６の全体のパケット長に関する情報を取得することができる。また、解析回路３１は、デコード回路１２から出力されたデータ１６が何ビット目のデータであるかを解析することで、パケット位置に関する情報を取得することができる。
イネーブル信号生成回路３２は、解析回路３１から出力された情報３３（つまり、パケット長やパケット位置に関する情報）やＣＰＵ（不図示）等によって設定された復帰時間３４に基づいてイネーブル信号１７を生成する。
具体的には、イネーブル信号生成回路３２は、解析回路３１で取得されたパケット長が所定のパケット長よりも長い場合、シングルエンドバッファ２１、２２をオフ状態とするためのイネーブル信号１７を生成する。
また、イネーブル信号生成回路３２は、解析回路３１で取得されたパケット位置がデータ受信完了のタイミングから所定の時間前の位置に達した場合に、シングルエンドバッファ２１、２２をオン状態とするためのイネーブル信号１７を生成する。ここで、データ受信完了のタイミングから所定の時間前の位置は、電力低減回路２０の復帰時間に対応している。
図１に示す電力低減回路２０は、受信回路１０の消費電力を低減するための回路である。電力低減回路２０は、受信回路１０のデータ受信開始のタイミングに応じてレシーバ１１をオン状態とし、受信回路１０のデータ受信完了のタイミングに応じてレシーバ１１をオフ状態とする。換言すると、電力低減回路２０は、差動信号１４_１および１４_２にデータが含まれるタイミングに応じて、レシーバ１１をオン状態とし、差動信号１４_１および１４_２にデータが含まれていないタイミングに応じて、レシーバ１１をオフ状態とする。
具体的には、電力低減回路２０は、差動信号の一方が供給されるシングルエンドバッファ２１と、差動信号の他方が供給されるシングルエンドバッファ２２と、シングルエンドバッファ２１、２２からの出力に応じてレシーバ１１をオン状態またはオフ状態とする状態監視回路２３と、を備える。状態監視回路２３は、シングルエンドバッファ２１、２２から出力された信号２４、２５がデータ受信開始を示す場合、レシーバ１１をオン状態とする。また、状態監視回路２３は、シングルエンドバッファ２１、２２から出力された信号２４、２５がデータ受信完了を示す場合、レシーバ１１をオフ状態とする。
シングルエンドバッファ２１、２２から出力された信号２４、２５がデータ受信開始を示す場合とは、例えば差動信号１４_１および１４_２のうちの一方がハイレベルかつ他方がロウレベルの状態（図４のｔ２参照）から、差動信号１４_１および１４_２が共にロウレベルの状態（図４のｔ３参照）となる場合である。このとき、シングルエンドバッファ２１、２２から出力された信号２４、２５は、信号２４、２５のうちの一方がハイレベルかつ他方がロウレベルの状態から、信号２４、２５の両方がロウレベルの状態となる。また、シングルエンドバッファ２１、２２から出力された信号２４、２５がデータ受信完了を示す場合とは、例えば差動信号１４_１および１４_２の両方がハイレベルの場合である。このとき、シングルエンドバッファ２１、２２から出力された信号２４、２５の両方がハイレベルとなる（図４のｔ６参照）。
次に、本実施の形態にかかるデータ受信装置の動作について、図１乃至図４を用いて説明する。ここで、図３は、本実施の形態にかかるデータ受信装置の動作を示すフローチャートである。図４は、本実施の形態にかかるデータ受信装置の動作を示すタイミングチャートである。
初期化状態では、電力低減回路２０はオン状態、受信回路１０はオフ状態となっている（ステップＳ１０）。つまり、図４のタイミングｔ１において、電力低減回路２０の状態監視回路２３から出力されたイネーブル信号２６はロウレベルであるので、レシーバ１１はオフ状態となっている。また、受信回路１０の制御回路１３から出力されたイネーブル信号１７はハイレベルであるので、シングルエンドバッファ２１、２２はオン状態となっている。初期化状態では、電力低減回路２０がオン状態であるので、受信回路１０がデータを受信したか否かについて監視することができる状態となっている。
次に、データ受信が開始されたか判断される（ステップＳ１１）。図４のタイミングｔ３において、差動信号１４_１および１４_２のうちの一方がハイレベルかつ他方がロウレベルの状態から、差動信号１４_１および１４_２が共にロウレベルの状態となると、シングルエンドバッファ２１、２２から出力される信号２４、２５は、信号２４、２５のうちの一方がハイレベルかつ他方がロウレベルの状態から、信号２４、２５の両方がロウレベルの状態となる。信号２４、２５のうちの一方がハイレベルかつ他方がロウレベルの状態から、信号２４、２５の両方がロウレベルの状態となると、状態監視回路２３はデータの受信が開始されたと判断し（ステップＳ１１：ＹＥＳ）、タイミングｔ３においてハイレベルのイネーブル信号２６をレシーバ１１に出力する。これにより、レシーバ１１はオン状態となる（ステップＳ１２）。
次に、制御回路１３のイネーブル信号生成回路３２において、解析回路３１で取得されたパケット長が所定の長さ以上か判断される（ステップＳ１３）。解析回路３１で取得されたパケット長が所定の長さ以上である場合（ステップＳ１３：ＹＥＳ）、イネーブル信号生成回路３２は、図４のタイミングｔ４において、シングルエンドバッファ２１、２２（つまり、電力低減回路２０）をオフ状態とするためのイネーブル信号１７（つまり、ロウレベルのイネーブル信号）を生成し、当該イネーブル信号１７をシングルエンドバッファ２１、２２に出力する（ステップＳ１４）。
解析回路３１で取得されたパケット長が所定のパケット長よりも長い場合、受信回路１０は長い期間動作する。この間、電力低減回路２０は受信回路１０におけるデータ受信を監視する必要がなくなるので、電力低減回路２０をオフ状態とすることができる。なお、解析回路３１で取得されたパケット長が所定の長さよりも短い場合（ステップＳ１３：ＮＯ）、電力低減回路２０をオフ状態とすることなくステップＳ１７へ進む。
次に、制御回路１３のイネーブル信号生成回路３２において、解析回路３１で取得されたパケット位置がデータ受信完了のタイミングから所定の時間前の位置に達したか判断される（ステップＳ１５）。ここで、データ受信完了のタイミングから所定の時間前の位置は、データ受信完了のタイミング（図４のｔ６）からＣＰＵ等によって設定された復帰時間３４だけ前のタイミングに対応している。また、ＣＰＵ等によって設定される復帰時間３４は、図４のタイミングｔ５とタイミングｔ６の間隔に対応している。
なお、本実施の形態にかかるデータ受信装置では、解析回路３１で取得されたパケット長が所定のパケット長よりも長い場合にのみ、シングルエンドバッファ２１、２２をオフ状態としている。これにより、イネーブル信号１７をロウレベルにするタイミングｔ４が、イネーブル信号１７をハイレベルにするタイミングｔ５よりも後になることを防ぐことができ、データ受信装置が誤動作することを防止することができる。
解析回路３１で取得されたパケット位置がデータ受信完了のタイミングから所定の時間前の位置に達した場合（ステップＳ１５：ＹＥＳ）、イネーブル信号生成回路３２は、図４のタイミングｔ５において、シングルエンドバッファ２１、２２（つまり、電力低減回路２０）をオン状態とするためのイネーブル信号１７を生成し、当該イネーブル信号１７をシングルエンドバッファ２１、２２に出力する（ステップＳ１６）。
次に、データ受信が完了したか判断される（ステップＳ１７）。図４のタイミングｔ６において、差動信号１４_１および１４_２の両方がハイレベルとなると、シングルエンドバッファ２１、２２から出力される信号２４、２５の両方がハイレベルとなる。信号２４、２５の両方がハイレベルとなると、状態監視回路２３はデータの受信が完了したと判断し（ステップＳ１７：ＹＥＳ）、ロウレベルのイネーブル信号２６をレシーバ１１に出力する。これにより、レシーバ１１はオフ状態となり（ステップＳ１８）、再び初期化状態（ステップＳ１０に対応）となる。以降、ステップＳ１０からＳ１８の動作を繰り返す。
以上で説明したように、本実施の形態にかかるデータ受信装置では、電力低減回路２０を用いて、受信回路１０のデータ受信開始のタイミングに応じてレシーバ１１をオン状態とし、受信回路１０のデータ受信完了のタイミングに応じてレシーバ１１をオフ状態としている。更に、受信回路１０の制御回路１３は、受信回路１０のデータ受信開始のタイミングに応じて電力低減回路２０をオフ状態とし、受信回路１０のデータ受信完了のタイミングに応じて電力低減回路２０をオン状態としている。よって、レシーバ１１に加えて、電力低減回路２０をオフ状態とすることができるので、データ受信装置の消費電力を低減することが可能となる。
すなわち、特許文献１に開示されている技術では、シリアルバス（Ｄ＋、Ｄ−）の状態をポートモニタ回路１６１を用いて監視している。そして、シリアルバス（Ｄ＋、Ｄ−）を介してデータが転送されない場合は差動入力バッファ１５９をオフ状態とすることで、ＵＳＢコントローラの消費電力を低減していた。
しかしながら、特許文献１に開示されている技術では、シリアルバス（Ｄ＋、Ｄ−）の状態をポートモニタ回路１６１を用いて監視しており、ポートモニタ回路１６１は常にオン状態となっていた。よって、ポートモニタ回路１６１では常に電力が消費されるため、ＵＳＢコントローラの消費電力の低減が不十分であるという問題があった。
これに対して本実施の形態にかかるデータ受信装置では、電力低減回路２０の状態監視回路２３を用いて、差動信号１４_１および１４_２にデータが含まれるか否かを監視し、差動信号１４_１および１４_２にデータが含まれていない場合にレシーバ１１をオフ状態としている。これに加えて、本実施の形態にかかるデータ受信装置では、差動信号１４_１および１４_２で転送されたデータのパケット長が所定のパケット長よりも長い場合、制御回路１３がシングルエンドバッファ２１、２２（つまり、電力低減回路２０）をオフ状態としている。
このように、本実施の形態にかかるデータ受信装置では、レシーバ１１に加えて、シングルエンドバッファ２１、２２（つまり、電力低減回路２０）をオフ状態とすることができるので、データ受信装置の消費電力を低減することが可能となる。
実施の形態２
次に、本発明の実施の形態２について説明する。
図５は、本発明の実施の形態２にかかるデータ受信装置を示すブロック図である。本実施の形態にかかるデータ受信装置では、受信回路１０'が備える制御回路１３'から出力されるイネーブル信号１７が、シングルエンドバッファ２１、２２に加えて状態監視回路２３'にも供給される点、および電力低減回路２０'が備える状態監視回路２３'から出力されるイネーブル信号２６が、レシーバ１１に加えてデコード回路１２および制御回路１３'にも供給される点が、実施の形態１にかかるデータ受信装置と異なる。これ以外の構成は、図１乃至図４を用いて説明した実施の形態１にかかるデータ受信装置と同一であるので、同一の構成要素には同一の符号を付し、重複した説明は省略する。
受信回路１０'が備える制御回路１３'は、差動信号１４_１および１４_２に含まれるデータのパケット長が所定の長さ以上である場合（図３のステップＳ１３：ＹＥＳ）、シングルエンドバッファ２１、２２および状態監視回路２３'にロウレベルのイネーブル信号１７を出力する。これにより、電力低減回路２０'が備えるシングルエンドバッファ２１、２２および状態監視回路２３'がオフ状態となる。
また、制御回路１３'は、差動信号１４_１および１４_２に含まれるデータのパケット位置が、データ受信完了のタイミングから所定の時間前の位置に達した場合（図３のステップＳ１５：ＹＥＳ）、シングルエンドバッファ２１、２２および状態監視回路２３'にハイレベルのイネーブル信号１７を出力する。これにより、電力低減回路２０'が備えるシングルエンドバッファ２１、２２および状態監視回路２３'がオン状態となる。
電力低減回路２０'が備える状態監視回路２３'は、データの受信が開始された場合（図３のステップＳ１１：ＹＥＳ）、ハイレベルのイネーブル信号２６をレシーバ１１、デコード回路１２、および制御回路１３'に出力する。これにより、レシーバ１１、デコード回路１２、および制御回路１３'はオン状態となる（ステップＳ１２）。
また、状態監視回路２３'は、図４のタイミングｔ６においてデータの受信が完了したと判断された場合（図３のステップＳ１７：ＹＥＳ）、ロウレベルのイネーブル信号２６をレシーバ１１、デコード回路１２、および制御回路１３'に出力する。これにより、レシーバ１１、デコード回路１２、および制御回路１３'はオフ状態となる（図３のステップＳ１８）。
このように、本実施の形態にかかるデータ受信装置では、電力低減回路２０'をオフ状態とする際に、シングルエンドバッファ２１、２２に加えて状態監視回路２３'もオフ状態とすることができる。また、受信回路１０'をオフ状態とする際に、レシーバ１１に加えてデコード回路１２および制御回路１３'もオフ状態とすることができる。よって、実施の形態１にかかるデータ受信装置よりも更に消費電力を低減することができる。
なお、本実施の形態にかかる受信装置では、レシーバ１１に加えてデコード回路１２および制御回路１３'をオフ状態としたが、例えばレシーバ１１に加えて、デコード回路１２および制御回路１３'の少なくとも一方のみをオフ状態としてもよい。すなわち、レシーバ１１とデコード回路１２をオフ状態とする構成、またはレシーバ１１と制御回路１３'をオフ状態とする構成であってもよい。
実施の形態３
次に、本発明の実施の形態３について説明する。
図６は、本発明の実施の形態３にかかるデータ受信装置を示すブロック図である。本実施の形態にかかるデータ受信装置は、例えば画像データ等のように一定の間隔で送信されるデータを受信する場合に用いることができる。一定の間隔で送信されるデータでは、データのパケット長やパケット間隔（パケットとパケットの間隔）を予め知ることができる。本実施の形態にかかるデータ受信装置では、このような予め知ることができるパケット長やパケット間隔の情報を、ＣＰＵ等の外部の回路から設定することができる。
図６に示すデータ受信装置は、受信回路５０と電力低減回路６０とを有する。受信回路５０は、レシーバ５１と、デコード回路５２と、制御回路５３とを備える。
レシーバ５１は、差動信号５４_１および５４_２を入力し、差動信号５４_１および５４_２に応じてハイレベル又はロウレベルの信号５５を出力する。例えば、差動信号５４_１がハイレベル、差動信号５４_２がロウレベルの場合、レシーバ５１はハイレベルの信号５５を出力する。逆に、差動信号５４_１がロウレベル、差動信号５４_２がハイレベルの場合、レシーバ５１はロウレベルの信号５５を出力する。レシーバ５１の入力側には終端抵抗Ｒｔが設けられている。
また、レシーバ５１には、電力低減回路６０のイネーブル信号生成回路（第３のイネーブル信号生成回路）６１から出力されたイネーブル信号６３が供給される。イネーブル信号６３がハイレベルの場合、レシーバ５１はオン状態となる。この場合、レシーバ５１は、差動信号５４_１および５４_２を入力し、差動信号５４_１および５４_２に応じてハイレベル又はロウレベルの信号５５を出力する。一方、イネーブル信号６３がロウレベルの場合、レシーバ５１はオフ状態となる。この場合、レシーバ５１は信号５５を出力しない。なお、上記例は一例であり、イネーブル信号６３がロウレベルの時にレシーバ５１がオン状態、イネーブル信号６３がハイレベルの時にレシーバ５１がオフ状態となるように構成してもよい。
デコード回路５２は、レシーバ５１から出力された信号５５をデコードする。つまり、デコード回路５２は差動信号５４_１および５４_２によって転送された信号５５を、所定のビット長を有するデータにデコードする。デコード回路５２によってデコードされたデータ５６は、制御回路５３に供給される。また、デコード回路５２によってデコードされたデータ５６は、後段の外部回路（不図示）に出力される。
制御回路５３は、デコード回路５２から出力されたデータ５６およびＣＰＵ等で設定されたパケット長情報を入力し、電力低減回路６０のイネーブル信号生成回路６１にイネーブル信号５７および同期信号５９を出力する。
つまり、制御回路５３は、受信回路５０のデータ受信開始のタイミングに応じて電力低減回路６０をオフ状態とし、受信回路５０のデータ受信完了のタイミングに応じて電力低減回路６０をオン状態とする。換言すると、制御回路５３は、差動信号５４_１および５４_２にデータが含まれるタイミングに応じて電力低減回路６０をオフ状態とし、差動信号５４_１および５４_２にデータが含まれていないタイミングに応じて電力低減回路６０をオン状態とする。ここで、差動信号５４_１および５４_２にデータが含まれる場合とは、差動信号５４_１および５４_２を用いてデータ受信装置に外部のデータ送信装置（不図示）からデータが転送される場合を意味する。一方、差動信号５４_１および５４_２にデータが含まれていない場合とは、例えば差動信号５４_１および５４_２が固定されている場合である。差動信号５４_１および５４_２にデータが含まれている場合、デコード回路５２からデコード後のデータ５６が出力される。一方、差動信号５４_１および５４_２にデータが含まれていない場合、デコード回路５２からデータ５６は出力されない。
具体的には、制御回路５３は電力低減回路６０のイネーブル信号生成回路６１にハイレベルのイネーブル信号５７を出力することで、イネーブル信号生成回路６１をオン状態（つまり、電力低減回路６０をオン状態）とする。また、制御回路５３は電力低減回路６０のイネーブル信号生成回路６１にロウレベルのイネーブル信号５７を出力することで、イネーブル信号生成回路６１をオフ状態（つまり、電力低減回路６０をオフ状態）とする。なお、上記例は一例であり、イネーブル信号５７がロウレベルの時にイネーブル信号生成回路６１がオン状態、イネーブル信号５７がハイレベルの時にイネーブル信号生成回路６１がオフ状態となるように構成してもよい。
図７は、制御回路５３の一例を示すブロック図である。図７に示すように、制御回路５３は、解析回路７１とイネーブル信号生成回路（第２のイネーブル信号生成回路）７２とを有する。解析回路７１は、デコード回路５２から出力されたデータ５６のパケットを解析し、現在受信しているデータ５６のパケット位置に関する情報を取得する。例えば、解析回路７１は、デコード回路５２から出力されたデータ５６が何ビット目のデータであるかを解析することで、パケット位置に関する情報を取得することができる。また、解析回路７１は、デコード回路５２から出力されたデータ５６の同期コードから当該データの受信開始タイミングおよび受信完了タイミングを取得する。受信開始タイミングに関する情報はイネーブル信号生成回路７２に送信される。また、解析回路７１は、受信完了タイミングを示す同期信号５９を生成して、電力低減回路６０のイネーブル信号生成回路６１に出力する。
イネーブル信号生成回路７２は、解析回路７１から出力された情報７３（つまり、パケット位置に関する情報や受信開始タイミングに関する情報）、並びにＣＰＵ（不図示）等によって設定されたパケット長情報５８および復帰時間７４に基づいて、イネーブル信号５７を生成する。
具体的には、イネーブル信号生成回路７２は、ＣＰＵ（不図示）等によって設定されたパケット長が所定のパケット長よりも長い場合、電力低減回路６０のイネーブル信号生成回路６１をオフ状態とするためのイネーブル信号５７を生成する。
また、イネーブル信号生成回路７２は、解析回路７１で取得されたパケット位置がデータ受信完了のタイミングから所定の時間前の位置に達した場合に、電力低減回路６０のイネーブル信号生成回路６１をオン状態とするためのイネーブル信号５７を生成する。ここで、データ受信完了のタイミングから所定の時間前の位置は、電力低減回路６０の復帰時間に対応している。
図６に示す電力低減回路６０は、受信回路５０の消費電力を低減するための回路である。電力低減回路６０は、イネーブル信号生成回路６１を備える。イネーブル信号生成回路６１は、ＣＰＵ（不図示）等によって設定されたパケット間隔６２および受信回路５０の制御回路５３から出力された同期信号５９に応じてイネーブル信号６３を生成し、当該イネーブル信号６３をレシーバ５１に出力する。つまり、イネーブル信号生成回路６１は、同期信号５９に応じてレシーバ５１をオフ状態とし、レシーバ５１をオフ状態とした後、パケット間隔情報６２に応じて（つまり、図１０のブランク期間に応じて）、レシーバ１１をオン状態とするイネーブル信号６３を生成する。
次に、本実施の形態にかかるデータ受信装置の動作について、図６乃至図１０を用いて説明する。ここで、図８は、本実施の形態にかかるデータ受信装置の動作を示すフローチャートである。図９、図１０は、本実施の形態にかかるデータ受信装置の動作を示すタイミングチャートである。
初期化状態では、受信回路５０および電力低減回路６０がオン状態となっている（ステップＳ２０）。つまり、図９のタイミングｔ１１において、電力低減回路６０のイネーブル信号生成回路６１から出力されたイネーブル信号６３がハイレベルになり、レシーバ５１はオン状態となる。また、受信回路５０の制御回路５３から出力されたイネーブル信号５７はハイレベルであるので、電力低減回路６０のイネーブル信号生成回路６１はオン状態となっている。この初期化状態は、図１０のタイミングｔ２１の直前に対応している。
次に、データ受信が開始されたか判断される（ステップＳ２１）。図９のタイミングｔ１２において、受信回路５０がデータ受信開始を示す同期コード（ＳＴＡＲＴ）を受信すると、制御回路５３の解析回路７１はデータ受信開始を示す信号をイネーブル信号生成回路７２に出力する（ステップＳ２１：ＹＥＳ）。
次に、制御回路５３のイネーブル信号生成回路７２において、ＣＰＵ等で設定されたパケット長が所定の長さ以上であるか判断される（ステップＳ２２）。ＣＰＵ等で設定されたパケット長が所定の長さ以上である場合（ステップＳ２２：ＹＥＳ）、イネーブル信号生成回路７２は、図９のタイミングｔ１３において、イネーブル信号生成回路６１（つまり、電力低減回路６０）をオフ状態とするためのイネーブル信号５７を生成し、当該イネーブル信号５７をイネーブル信号生成回路６１に出力する（ステップＳ２３）。
ＣＰＵ（不図示）等によって設定されたパケット長が所定のパケット長よりも長い場合、受信回路５０は長い期間動作する。この間、電力低減回路６０は受信回路５０をオフ状態とする必要がないので、電力低減回路６０をオフ状態とすることができる。これにより、電力低減回路６０における電力の消費を低減することができる。なお、ＣＰＵ等で設定されたパケット長が所定の長さよりも短い場合（ステップＳ２２：ＮＯ）、電力低減回路６０をオフ状態とすることなくステップＳ２６へ進む。
次に、制御回路５３のイネーブル信号生成回路７２において、解析回路７１で取得されたパケット位置がデータ受信完了のタイミングから所定の時間前の位置に達したか判断される（ステップＳ２４）。ここで、データ受信完了のタイミング（図９のｔ１６）から所定の時間前の位置は、データ受信完了のタイミングからＣＰＵ等によって設定された復帰時間７４だけ前のタイミングに対応している。また、ＣＰＵ等によって設定される復帰時間７４は、図９のタイミングｔ１４とタイミングｔ１６の間隔に対応している。
なお、本実施の形態にかかるデータ受信装置では、パケット長が所定のパケット長よりも長い場合にのみ、電力低減回路６０をオフ状態としている。これにより、イネーブル信号５７をロウレベルにするタイミングｔ１３が、イネーブル信号５７をハイレベルにするタイミングｔ１４よりも後になることを防ぐことができ、データ受信装置が誤動作することを防止することができる。
解析回路７１で取得されたパケット位置がデータ受信完了のタイミングから所定の時間前の位置に達した場合（ステップＳ２４：ＹＥＳ）、イネーブル信号生成回路７２は、図９のタイミングｔ１４において、イネーブル信号生成回路６１（つまり、電力低減回路６０）をオン状態とするためのイネーブル信号５７を生成し、当該イネーブル信号５７をイネーブル信号生成回路６１に出力する（ステップＳ２５）。
次に、データ受信が完了したか判断される（ステップＳ２６）。図９のタイミングｔ１５において受信回路５０がデータ受信完了を示す同期コード（ＥＮＤ）を受信すると、解析回路７１はデータ受信が完了したと判断する（ステップＳ２６：ＹＥＳ）。そして、タイミングｔ１６で、解析回路７１はハイレベルの同期信号５９を電力低減回路６０のイネーブル信号生成回路６１に出力する。
イネーブル信号生成回路６１は、ハイレベルの同期信号５９が供給されると、タイミングｔ１７においてロウレベルのイネーブル信号６３をレシーバ５１に出力する。これにより、レシーバ５１はオフ状態となる（ステップＳ２７）。ここで、解析回路７１からハイレベルの同期信号５９が出力されるタイミングｔ１６は、図１０のタイミングｔ２２に対応している。また、イネーブル信号生成回路６１からロウレベルのイネーブル信号６３が出力されるタイミングｔ１７は、図１０のタイミングｔ２３に対応している。
次に、イネーブル信号生成回路６１は、ブランク期間が完了したか判断する（ステップＳ２８）。つまり、イネーブル信号生成回路６１は、ロウレベルのイネーブル信号６３が出力されたタイミングｔ２３から、予め定められたブランク期間が経過した場合（ステップＳ２８：ＹＥＳ）、ハイレベルのイネーブル信号６３を出力する（タイミングｔ２４）。これにより、レシーバ５１（受信回路５０）がオン状態となり（ステップＳ２９）、再度、初期化状態となる。以降、ステップＳ２０からＳ２９の動作を繰り返す。
ここで、ブランク期間とは、イネーブル信号６３がロウレベルとなるタイミングｔ２３から、次のデータを受信するタイミングｔ２５よりも所定の時間前のタイミング（ｔ２４）までの期間である。このブランク期間は、イネーブル信号生成回路６１に供給されるパケット間隔情報に基づき決定することができる。すなわち、イネーブル信号生成回路６１は、パケット間隔情報を入力することで、次のデータを受信するタイミングを知ることができるため、次のデータを受信するタイミングよりも前にイネーブル信号６３をハイレベルにして、レシーバ５１をオン状態にすることができる。換言すると、イネーブル信号生成回路６１は、電力低減回路に供給されるパケット間隔情報に応じてレシーバ５１をオン状態とすることができる。
本実施の形態にかかるデータ受信装置は、例えば画像データ等のように一定の間隔で送信されるデータを受信する場合に用いられる。ここで、一定の間隔で送信されるデータでは、データのパケット長やパケット間隔を予め知ることができる。よって、本実施の形態にかかるデータ受信装置では、このような予め知ることができるパケット長やパケット間隔の情報を、ＣＰＵ等の外部の回路から設定することができる。また、パケットデータの最初と最後にそれぞれ同期コードを設けているので、解析回路７１を用いてデータ受信開始とデータ受信完了を検知することができる。よって、実施の形態１、２の電力低減回路２０が備えていたシングルエンドバッファ２１、２２を省略することができる。また、レシーバ５１に加えて、イネーブル信号生成回路６１（つまり、電力低減回路６０）をオフ状態とすることができるので、データ受信装置の消費電力を低減することが可能となる。
実施の形態４
次に、本発明の実施の形態４について説明する。
図１１は、本発明の実施の形態４にかかるデータ受信装置を示すブロック図である。本実施の形態にかかるデータ受信装置では、電力低減回路６０'が備えるイネーブル信号生成回路６１'から出力されるイネーブル信号６３が、レシーバ５１に加えてデコード回路５２および制御回路５３にも供給される点が、実施の形態３にかかるデータ受信装置と異なる。これ以外の構成は、図６乃至図１０を用いて説明した実施の形態３にかかるデータ受信装置と同一であるので、同一の構成要素には同一の符号を付し、重複した説明は省略する。
電力低減回路６０'が備えるイネーブル信号生成回路６１'は、初期化状態（図９のタイミングｔ１１）において、ハイレベルのイネーブル信号６３をレシーバ５１、デコード回路５２、および制御回路５３に出力する。これにより、レシーバ５１、デコード回路５２、および制御回路５３はオン状態となる。
また、電力低減回路６０'が備えるイネーブル信号生成回路６１'は、ハイレベルの同期信号５９が供給されると、ロウレベルのイネーブル信号６３をレシーバ５１、デコード回路５２、および制御回路５３に出力する。これにより、レシーバ５１、デコード回路５２、および制御回路５３はオフ状態となる（ステップＳ２７）。
このように、本実施の形態にかかるデータ受信装置では、受信回路５０'をオフ状態とする際に、レシーバ５１に加えてデコード回路５２および制御回路５３もオフ状態とすることができる。よって、実施の形態３にかかるデータ受信装置よりも更に消費電力を低減することができる。
なお、本実施の形態にかかる受信装置では、レシーバ５１に加えてデコード回路５２および制御回路５３をオフ状態としたが、例えばレシーバ５１に加えて、デコード回路５２および制御回路５３の少なくとも一方のみをオフ状態としてもよい。すなわち、レシーバ５１とデコード回路５２をオフ状態とする構成、またはレシーバ５１と制御回路５３をオフ状態とする構成であってもよい。
実施の形態５
次に、本発明の実施の形態５について説明する。
図１２は、本実施の形態にかかる半導体集積回路（ＬＳＩ）を示すブロック図である。図１２に示す半導体集積回路９０は、データ受信装置８１、ＩＳＰ（Image Signal Processor）８２、ＤＭＡ（Direct Memory Access）８３、ＣＰＵ（８４）、ＲＯＭ（８５）、およびＲＡＭ（８６）を有する。これらの回路は、共通バス８７を介して互いに接続されている。
ここで、データ受信装置８１には実施の形態１乃至４で説明したデータ受信装置を用いることができる。データ受信装置８１には、半導体集積回路９０の外部に設けられたイメージセンサ（ＣＣＤやＣＭＯＳ等）８８で取得されたデータ８９が供給される。イメージセンサ８８から出力されたデータ８９は差動信号を用いてデータ受信装置８１に転送される。転送されたデータ８９はデータ受信装置８１で受信され、その後、ＩＳＰ（８２）に転送される。ＩＳＰ（８２）は画像処理用のプロセッサであり、イメージセンサ８８で取得された画像信号を高速に処理することができる。
本実施の形態では、イメージセンサ８８から半導体集積回路９０へのデータ転送に、例えばＭＩＰＩ規格のインターフェースを用いることで、画像データを高速に転送することができる。また、データ受信装置８１に実施の形態１乃至４で説明したデータ受信装置を用いることで、半導体集積回路９０の消費電力を低減することができる。
本実施の形態にかかる半導体集積回路９０は、例えばデジタルカメラや携帯電話等の画像処理が必要な機器に搭載することができる。
また、実施の形態１乃至４で説明したデータ受信装置は、ＭＩＰＩ以外にも、例えばＵＳＢなどの高速シリアルインターフェース、ＨＤＭＩなど、差動信号を用いてデータを転送する装置で用いることができる。
以上、本発明を上記実施形態に即して説明したが、上記実施形態の構成にのみ限定されるものではなく、本願特許請求の範囲の請求項の発明の範囲内で当業者であればなし得る各種変形、修正、組み合わせを含むことは勿論である。
１０、１０' 受信回路
１１ レシーバ
１２ デコード回路
１３、１３' 制御回路
１４_１、１４_２ 差動信号
１６ データ
１７ イネーブル信号
２０、２０' 電力低減回路
２１、２２ シングルエンドバッファ
２３、２３' 状態監視回路
２６ イネーブル信号
３１ 解析回路
３２ イネーブル信号生成回路
３３ パケット長情報、パケット位置情報
３４ 復帰時間
５０ 受信回路
５１ レシーバ
５２ デコード回路
５３ 制御回路
５４_１、５４_２ 差動信号
５６ データ
５７ イネーブル信号
５８ パケット長情報
６０、６０' 電力低減回路
６１、６１' イネーブル信号生成回路
６２ パケット間隔情報
６３ イネーブル信号
７１ 解析回路
７２ イネーブル信号生成回路
７３ パケット位置情報
７４ 復帰時間

Claims (14)

  1. 差動信号を受信するレシーバと、当該レシーバから出力された信号をデコードするデコード回路と、当該デコード回路から出力されたデータが供給される制御回路と、を備える受信回路と、
    前記受信回路の消費電力を低減する電力低減回路と、を有し、
    前記電力低減回路は、前記受信回路のデータ受信開始のタイミングに応じて前記レシーバをオン状態とし、前記受信回路のデータ受信完了のタイミングに応じて前記レシーバをオフ状態とし、
    前記制御回路は、前記受信回路のデータ受信開始のタイミングに応じて前記電力低減回路をオフ状態とし、前記受信回路のデータ受信完了のタイミングに応じて前記電力低減回路をオン状態とする、
    データ受信装置。
  2. 前記電力低減回路は、
    前記差動信号の一方が供給される第１のシングルエンドバッファと、
    前記差動信号の他方が供給される第２のシングルエンドバッファと、
    前記第１および第２のシングルエンドバッファからの出力に応じて前記レシーバをオン状態またはオフ状態とする状態監視回路と、を備える、
    請求項１に記載のデータ受信装置。
  3. 前記状態監視回路は、
    前記第１および第２のシングルエンドバッファから出力された信号がデータ受信開始を示す場合、前記レシーバをオン状態とし、
    前記第１および第２のシングルエンドバッファから出力された信号がデータ受信完了を示す場合、前記レシーバをオフ状態とする、
    請求項２に記載のデータ受信装置。
  4. 前記受信回路が備える制御回路は、
    前記デコード回路から出力されたデータのパケットを解析し、当該データのパケット長を取得する解析回路と、
    前記解析回路で取得されたパケット長が所定のパケット長よりも長い場合、前記第１および第２のシングルエンドバッファをオフ状態とするためのイネーブル信号を生成する第１のイネーブル信号生成回路と、を備える、
    請求項２または３に記載のデータ受信装置。
  5. 前記解析回路は、更に現在受信しているデータのパケット位置を取得し、
    前記第１のイネーブル信号生成回路は、前記解析回路で取得されたパケット位置がデータ受信完了のタイミングから所定の時間前の位置に達した場合に、前記第１および第２のシングルエンドバッファをオン状態とするためのイネーブル信号を生成する、
    請求項４に記載のデータ受信装置。
  6. 前記レシーバをオフ状態とするタイミングと同期して前記デコード回路および前記制御回路の少なくとも一つをオフ状態とし、前記レシーバをオン状態とするタイミングと同期して前記デコード回路および前記制御回路の少なくとも一つをオン状態とする、請求項１乃至５のいずれか一項に記載のデータ受信装置。
  7. 前記第１および第２のシングルエンドバッファをオフ状態とするタイミングと同期して前記状態監視回路をオフ状態とし、前記第１および第２のシングルエンドバッファをオン状態とするタイミングと同期して前記状態監視回路をオン状態とする、請求項４乃至６のいずれか一項に記載のデータ受信装置。
  8. 前記受信回路が備える制御回路は、
    前記デコード回路から出力されたデータの同期コードからデータ受信開始のタイミングを取得する解析回路と、
    前記解析回路で取得された前記データ受信開始のタイミングに応じて前記電力低減回路をオフ状態とするためのイネーブル信号を生成する第２のイネーブル信号生成回路と、を備える、
    請求項１に記載のデータ受信装置。
  9. 前記第２のイネーブル信号生成回路には前記データのパケット長に関する情報が供給され、前記第２のイネーブル信号生成回路は、当該パケット長が所定のパケット長よりも長い場合に前記電力低減回路をオフ状態とするためのイネーブル信号を生成する、請求項８に記載のデータ受信装置。
  10. 前記解析回路は、更に現在受信しているデータのパケット位置を取得し、
    前記第２のイネーブル信号生成回路は、前記解析回路で取得されたパケット位置が前記パケット長から求められるデータ受信完了のタイミングから所定の時間前の位置に達した場合に、前記電力低減回路をオフ状態とするためのイネーブル信号を生成する、
    請求項８または９に記載のデータ受信装置。
  11. 前記解析回路は、更に前記デコード回路から出力されたデータの同期コードからデータ受信完了のタイミングを取得し、当該データ受信完了のタイミングを示す同期信号を生成し、
    前記電力低減回路が備える第３のイネーブル信号生成回路は、前記同期信号に応じて前記レシーバをオフ状態とし、当該レシーバをオフ状態とした後、前記電力低減回路に供給されるパケット間隔情報に応じて前記レシーバをオン状態とするイネーブル信号を生成する、
    請求項８乃至１０のいずれか一項に記載のデータ受信装置。
  12. 前記レシーバをオフ状態とするタイミングと同期して、前記デコード回路および前記制御回路の少なくとも一つをオフ状態とし、前記レシーバをオン状態とするタイミングと同期して、前記デコード回路および前記制御回路の少なくとも一つをオン状態とする、請求項１１に記載のデータ受信装置。
  13. 請求項１乃至１２のいずれか一項に記載のデータ受信装置と、
    前記データ受信装置で受信したデータを処理するプロセッサと、
    を備える半導体集積回路。
  14. 差動信号を受信するレシーバと、当該レシーバから出力された信号をデコードするデコード回路と、当該デコード回路から出力されたデータが供給される制御回路と、を備える受信回路と、
    前記受信回路の消費電力を低減する電力低減回路と、を有するデータ受信装置の制御方法であって、
    前記電力低減回路は、前記受信回路のデータ受信開始のタイミングに応じて前記レシーバをオン状態とし、前記受信回路のデータ受信完了のタイミングに応じて前記レシーバをオフ状態とし、
    前記制御回路は、前記受信回路のデータ受信開始のタイミングに応じて前記電力低減回路をオフ状態とし、前記受信回路のデータ受信完了のタイミングに応じて前記電力低減回路をオン状態とする、
    データ受信装置の制御方法。
JP2011131108A 2011-06-13 2011-06-13 データ受信装置、半導体集積回路、およびデータ受信装置の制御方法 Active JP5677206B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011131108A JP5677206B2 (ja) 2011-06-13 2011-06-13 データ受信装置、半導体集積回路、およびデータ受信装置の制御方法
US13/489,602 US8755448B2 (en) 2011-06-13 2012-06-06 Data receiving device, semiconductor integrated circuit, and method for controlling data receiving device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011131108A JP5677206B2 (ja) 2011-06-13 2011-06-13 データ受信装置、半導体集積回路、およびデータ受信装置の制御方法

Publications (2)

Publication Number Publication Date
JP2013005015A true JP2013005015A (ja) 2013-01-07
JP5677206B2 JP5677206B2 (ja) 2015-02-25

Family

ID=47293200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011131108A Active JP5677206B2 (ja) 2011-06-13 2011-06-13 データ受信装置、半導体集積回路、およびデータ受信装置の制御方法

Country Status (2)

Country Link
US (1) US8755448B2 (ja)
JP (1) JP5677206B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017005585A (ja) * 2015-06-12 2017-01-05 株式会社デンソー 電子装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107885694B (zh) * 2017-10-18 2018-10-23 广东高云半导体科技股份有限公司 一种支持系统级集成电路芯片

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11205412A (ja) * 1998-01-08 1999-07-30 Toshiba Corp コンピュータシステムおよびｕｓｂコントローラ
JP2001511987A (ja) * 1997-02-21 2001-08-14 テレフオンアクチーボラゲツト エル エム エリクソン（パブル） 入力バッファ回路
JP2004072225A (ja) * 2002-08-02 2004-03-04 Matsushita Electric Ind Co Ltd Ｕｓｂバスコントローラ
JP2010193126A (ja) * 2009-02-18 2010-09-02 Toshiba Corp 通信装置及びその制御方法
WO2011058714A1 (ja) * 2009-11-13 2011-05-19 パナソニック株式会社 ドライバ回路、レシーバ回路及びそれらを含む通信システムの制御方法
JP2011166502A (ja) * 2010-02-10 2011-08-25 Renesas Electronics Corp 物理層回路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW198782B (ja) * 1991-11-26 1993-01-21 Samsung Electronics Co Ltd
JP2006135397A (ja) 2004-11-02 2006-05-25 Seiko Epson Corp データ転送制御装置及び電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001511987A (ja) * 1997-02-21 2001-08-14 テレフオンアクチーボラゲツト エル エム エリクソン（パブル） 入力バッファ回路
JPH11205412A (ja) * 1998-01-08 1999-07-30 Toshiba Corp コンピュータシステムおよびｕｓｂコントローラ
JP2004072225A (ja) * 2002-08-02 2004-03-04 Matsushita Electric Ind Co Ltd Ｕｓｂバスコントローラ
JP2010193126A (ja) * 2009-02-18 2010-09-02 Toshiba Corp 通信装置及びその制御方法
WO2011058714A1 (ja) * 2009-11-13 2011-05-19 パナソニック株式会社 ドライバ回路、レシーバ回路及びそれらを含む通信システムの制御方法
JP2011166502A (ja) * 2010-02-10 2011-08-25 Renesas Electronics Corp 物理層回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017005585A (ja) * 2015-06-12 2017-01-05 株式会社デンソー 電子装置

Also Published As

Publication number Publication date
US8755448B2 (en) 2014-06-17
JP5677206B2 (ja) 2015-02-25
US20120314817A1 (en) 2012-12-13

Similar Documents

Publication Publication Date Title
JP6883377B2 (ja) 表示ドライバ、表示装置及び表示ドライバの動作方法
US20150220472A1 (en) Increasing throughput on multi-wire and multi-lane interfaces
EP3008610B1 (en) Camera control interface extension bus
US10241955B2 (en) Dynamically adjustable multi-line bus shared by multi-protocol devices
EP3236361A1 (en) Dynamically adjustable multi-line bus shared by multi-protocol devices
US20070055795A1 (en) Data communication system and method with multi-channel power-down and wake-up
JP2017516353A (ja) 集積回路間（ｉ２ｃ）バス上でインバンドで追加情報を送信するための方法
JP3651411B2 (ja) 信号受信回路、データ転送制御装置及び電子機器
US20170104607A1 (en) Methods to avoid i2c void message in i3c
US20200213516A1 (en) Methods and apparatus for multi-lane mapping, link training and lower power modes for a high speed bus interface
EP3055778A1 (en) Low power camera control interface bus and devices
JP2008118342A (ja) 非同期シリアル通信方法及び非同期シリアル通信装置
JP2009141719A (ja) 映像伝送装置
EP4016520A1 (en) Advanced link power management for displayport
US20130297831A1 (en) Serial Bit Processor
JP5677206B2 (ja) データ受信装置、半導体集積回路、およびデータ受信装置の制御方法
US10013380B2 (en) Method and system for address decoding in a data communications system using a serial data transfer bus
JP2006344159A (ja) 共通バス接続デバイス用通信制御装置
CN107391406B (zh) 一种用于协议处理的微处理器及处理协议的方法
JP2009037526A (ja) データ転送装置、リクエスト発生装置、及びリクエスト発生方法
JP5588555B2 (ja) 映像伝送装置
JP7092612B2 (ja) 電子制御装置
JP6102545B2 (ja) 通信システム
KR20080020909A (ko) 전자장치 및 ｉ2ｃ 통신방법
JP5367107B2 (ja) 映像伝送装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141226

R150 Certificate of patent or registration of utility model

Ref document number: 5677206

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350