JP2013004850A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2013004850A JP2013004850A JP2011136216A JP2011136216A JP2013004850A JP 2013004850 A JP2013004850 A JP 2013004850A JP 2011136216 A JP2011136216 A JP 2011136216A JP 2011136216 A JP2011136216 A JP 2011136216A JP 2013004850 A JP2013004850 A JP 2013004850A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- cooler
- conductive plate
- exposed surface
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】半導体モジュールにおける半導体素子の損傷を抑制することが可能な半導体装置を提供する。
【解決手段】半導体装置1は、2つの半導体モジュール4と、2つの半導体モジュール4を挟み込み、2つの半導体モジュール4を冷却する第1及び第2の冷却器2,3と、を備え、半導体モジュール4は、半導体素子41と、半導体素子41を挟み込み、半導体素子41と接続される第1及び第2の導電板44,44と、半導体素子41と第1及び第2の導電板44,45を封止するモールド部46と、を有し、モールド部46は、第2の導電板45の第2の露出面452と比較して第2の冷却器3に向って相対的に突出する突起部461を有し、第1の導電板44の第1の露出面442は、第1の冷却器2により押圧され、突起部461は、第2の冷却器3に押圧されて、塑性変形している。
【選択図】 図1
【解決手段】半導体装置1は、2つの半導体モジュール4と、2つの半導体モジュール4を挟み込み、2つの半導体モジュール4を冷却する第1及び第2の冷却器2,3と、を備え、半導体モジュール4は、半導体素子41と、半導体素子41を挟み込み、半導体素子41と接続される第1及び第2の導電板44,44と、半導体素子41と第1及び第2の導電板44,45を封止するモールド部46と、を有し、モールド部46は、第2の導電板45の第2の露出面452と比較して第2の冷却器3に向って相対的に突出する突起部461を有し、第1の導電板44の第1の露出面442は、第1の冷却器2により押圧され、突起部461は、第2の冷却器3に押圧されて、塑性変形している。
【選択図】 図1
Description
本発明は、冷却機能を有する半導体装置及びその製造方法に関するものである。
一対の扁平冷媒管部の間に一つの半導体モジュールを挟み込んで、半導体モジュールの冷却を図った冷媒冷却型両面冷却半導体装置が知られている(例えば特許文献1参照)。
上記の冷媒冷却型両面冷却半導体装置では、一対の扁平冷媒管部の間に一つの半導体モジュールを挟み込んで押圧する際に、扁平冷媒管部のヘッダ部を変形させることで、半導体モジュールの厚さのバラツキを吸収しているので、半導体素子に局所的な押圧力が印加され、半導体素子が損傷してしまう恐れがあった。
特に、一対の扁平冷媒管部の間に複数の半導体モジュールを挟み込むと、複数の半導体モジュールの厚さのバラツキがあるため、厚い半導体モジュールに対してこうした問題が顕著に発生する。
特に、一対の扁平冷媒管部の間に複数の半導体モジュールを挟み込むと、複数の半導体モジュールの厚さのバラツキがあるため、厚い半導体モジュールに対してこうした問題が顕著に発生する。
本発明が解決しようとする課題は、半導体モジュールにおける半導体素子の損傷を抑制することが可能な半導体装置を提供することである。
本発明は、半導体モジュールの第1の露出面を、第1の冷却器により押圧し、モールド部の突起部を、第2の冷却器により押圧して塑性変形させることで上記課題を解決する。
本発明によれば、突起部を塑性変形させて、複数の半導体モジュールにおける半導体素子の厚さのバラツキを吸収することで、半導体素子の損傷を抑制することを可能としている。
以下、本発明の実施形態を図面に基づいて説明する。
図1は本実施形態における半導体装置の断面図、図2は本実施形態における半導体モジュールの拡大断面図、図3は本実施形態における半導体モジュールの平面図、図4及び図5は本実施形態における突起部の変形例を示す半導体モジュールの平面図、図6は本実施形態の効果を説明するためのグラフである。
本実施形態における半導体装置1は、例えば、自動車に搭載される三相電圧型PMW(Pulse Width Modulation)インバータ等の電力変換装置(電力制御装置)に組み込まれる装置である。
この半導体装置1は、図1に示すように、第1の冷却器2と、第2の冷却器3と、2つの半導体モジュール4と、放熱グリス5と、を備えている。
第1及び第2の冷却器2,3は、2つの半導体モジュール4を挟み込んで、当該半導体モジュール4を冷却している。なお、冷却する半導体モジュール4の数は特に限定されない。例えば、第1及び第2の冷却器2,3の間に、3つ以上の複数の半導体モジュール4を挟み込んで、それらの半導体モジュール4を冷却してもよい。
まず、第1の冷却器2から説明する。第1の冷却器2は、第1の冷却器本体21と、第1の絶縁シート22と、を有している。
この第1の冷却器本体21は、例えば、熱伝導性に優れたアルミニウム等の材料で構成されており、図1に示すように、第1の当接面211と、収容部212と、第1の冷媒流路213と、を有している。
本実施形態における第1の当接面211は、第1の冷却器本体21の図中上面に位置し、第2の冷却器3と当接している。本実施形態では、このように第1の当接面211に第2の冷却器3を当接させることで、第1の冷却器2に対する第2の冷却器3の接近を規制している。
収容部212は、同図に示すように、第1の冷却器本体21の第1の当接面211に形成された凹部であり、2つの半導体モジュール4を収容可能としている。なお、収容部212は、特に凹部に限定されず、例えば、図中Y方向に沿った溝であってもよい。また、収容部212の大きさについても、特に限定されず、例えば、3つ以上の複数の半導体モジュール4を収容可能な大きさとしてもよい。
この収容部212の底面212aは、第1の絶縁シート22を介して、半導体モジュール4の第1の露出面442を押圧しており、第2の冷却器3との間で半導体モジュール4を挟み込んでいる。
第1の冷媒流路213は、第1の冷却器本体21において、冷却媒体wを流通させることが可能な中空の孔である。この冷却媒体wとしては、例えば水を挙げることができる。
第1の冷媒流路213は、図1に示すように、流路孔214と、連通孔215と、を有している。
流路孔214は、収容部212の図中X方向に沿って形成されている。この流路孔214は、第1の冷却器本体21の図中右側面で開口する第1の外部開口部214aを有しており、この第1の外部開口部214aを介して、外部から冷却媒体wを受け入れ可能としている。なお、この流路孔214は、第1の冷却器本体21の図中左側面では、開口しておらず、第1の冷却器本体21内で連通孔215と接続している。
連通孔215は、収容部212の図中左隣に配置され、図中Z方向に沿って形成されている。この連通孔215は、第1の当接面211で開口する第1の接続開口部215aを有している。本実施形態では、この第1の接続開口部215aを介して、流路孔214及び連通孔215を通過した冷却媒体wを、後述する第2の冷媒流路312に流出させるようにしている。
第1の絶縁シート22は、収容部212の底面212aに配置されており、第1の冷却器本体21と半導体モジュール4を電気的に絶縁している。この第1の絶縁シート22は、例えば、エポキシ系樹脂で構成されている。
第2の冷却器3は、第1の冷却器2と共に、半導体モジュール4を冷却する機器であり、特に図示しないボルトによって第1の冷却器2に締結されている。この第2の冷却器3は、図1に示すように、第2の冷却器本体31と、第2の絶縁シート32と、を有している。
第2の冷却器本体31は、図1に示すように、第1の冷却器2と当接する第2の当接面311と、冷却媒体wが流通可能な第2の冷媒流路312を有している。なお、この第2の冷却器本体31も、第1の冷却器本体21と同様に、例えば、熱伝導性に優れたアルミニウム等の材料で構成されている。
第2の当接面311は、第2の絶縁シート32を介して半導体モジュール4を押圧し、第1の冷却器2との間で半導体モジュール4を挟み込んでいる。
第2の冷媒流路312は、同図に示すように、第2の冷却器本体31の内部において図中X方向に沿って形成された中空の孔であり、第2の冷却器本体31の図中右側面で開口する第2の外部開口部312aと、第1の冷媒流路213の第1の接続開口部215aと連通する第2の接続開口部312bと、を有している。
本実施形態における第2の冷却器3では、第2の接続開口部312bで、第1の冷却器2の第1の冷媒流路213を通過した冷却媒体wを受け入れて、第2の外部開口部312aを介して外部に当該冷却媒体wを流出させている。
第2の絶縁シート32は、第2の冷却器本体31の第2の当接面311と半導体モジュール4との間に介在しており、第2の冷却器本体31と半導体モジュール4を電気的に絶縁している。この第2の絶縁シート32も、第1の絶縁シート22と同様に、例えば、エポキシ系樹脂で構成されている。
半導体モジュール4は、図1及び図2に示すように、半導体素子41と、第1のはんだ接続部42と、第2のはんだ接続部43と、第1の導電板44と、第2の導電板45と、モールド部46と、を有している。
半導体素子41には、図2に示すように、第1及び第2の電極41a,41bが設けられている。第1の電極41aは、例えば、半導体素子41のコレクタ側の電極であり、半導体素子41の図中下面に設けられている。一方、第2の電極41bは、例えば、半導体素子41のエミッタ側の電極であり、半導体素子41の図中上面に設けられている。
このような半導体素子41としては、整流ダイオード、サイリスタ、バイポーラトランジスタ、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)、IGBT(Insulated Gate Bipolar Transistor)等のパワーデバイスを挙げることができる。
例えば、本実施形態では、半導体モジュール4における2つの半導体素子41の一方が整流ダイオードであり、他方がIGBTである。なお、半導体モジュール4に組み込む半導体素子41の種類や数については特に限定されない。
また、図示を省略するが、例えば、半導体素子41がIGBTである場合には、半導体素子41に制御信号(スイッチON/OFFの信号)を出力するための駆動基板を設けて、この駆動基板と半導体素子41を、ワイヤー等で電気的に接続させる。なお、このワイヤー(駆動基板と半導体素子41の間)には、数ボルトの低い電圧が印加される。
第1のはんだ接続部42は、図2に示すように、半導体素子41の第1の電極41aと、第1の導電板44の第1の接続面441(後述)との間に介在して、両者を接続している。すなわち、第1のはんだ接続部42は、半導体素子41と第1の導電板44を電気的に接続していると共に、半導体素子41の熱を第1の導電板44への熱伝達させることを可能としている。
第2のはんだ接続部43は、図2に示すように、半導体素子41の第2の電極41bと、第2の導電板45の第2の接続面451(後述)との間に介在して、両者を接続している。すなわち、第2のはんだ接続部43は、半導体素子41と第2の導電板45を電気的に接続していると共に、半導体素子41の熱を第2の導電板45への熱伝達させることを可能としている。
第1の導電板44は、銅等の導電性の材料で構成された板状の部材であり、特に図示しないが、モータ、コンデンサ又はバッテリー等の強電回路に電気的に接続されている。本実施形態における第1の導電板44は、半導体モジュール4の電極として機能していると共に、半導体素子41の熱を第1の冷却器2へ放熱させる放熱板としても機能している。
この第1の導電板44は、図2に示すように、第1の接続面441と、第1の露出面442と、を有している。
第1の接続面441は、上記のように、第1のはんだ接続部42と接続された状態で、モールド部46によって封止されている。
一方、第1の露出面442は、図2に示すように、モールド部46から露出して、第1の冷却器2と対向している。この第1の露出面442は、第1の冷却器2(第1の絶縁シート22)と接触した状態で、第1の冷却器2によって押圧されている。
本実施形態では、図1に示すように、半導体装置1内に設けられた2つの半導体モジュール4において、それぞれの第1の露出面442が、略同一平面L上に位置している。
第2の導電板45は、第1の導電板44と同様に、銅等の導電性の材料で構成された板状の部材であり、特に図示しないが、モータ、コンデンサ又はバッテリー等の強電回路に電気的に接続されている。本実施形態における第2の導電板45も、半導体モジュール4の電極として機能していると共に、半導体素子41の熱を第2の冷却器3へ放熱させる放熱板としても機能している。
この第2の導電板45は、図2に示すように、第2の接続面451と、第2の露出面452と、を有している。第2の接続面451は、上述したように、第2のはんだ接続部43と接続されており、モールド部46によって封止されている。一方、第2の露出面452は、モールド部46から露出して、第2の冷却器3と対向している。
モールド部46は、図1及び図2に示すように、塑性変形可能な絶縁体で構成されており、半導体素子41と第1及び第2の導電板44,45を封止している。なお、モールド部46を構成する材料としては、例えば、エポキシ系樹脂を挙げることができる。
このモールド部46は、第2の導電板45の第2の露出面452と比較して、第2の冷却器3に向って相対的に突出した突起部461を有している。本実施形態では、この突起部461によって、第2の導電板45の第2の露出面452と、第2の冷却器3との間に十分な間隔が形成されるので、第2の冷却器3の押圧力が、第2の導電板45を介して半導体素子41に伝達され難くなっている。
このような突起部461は、図1及び図2に示すように、半導体モジュール4が第1及び第2の冷却器2,3の間に挟み込まれた状態において、第2の冷却器3によって押圧され、圧縮されて塑性変形している。
この突起部461は、図3に示す平面視において、第2の導電板45を取り囲む枠形状を有している。これにより、突起部461が第2の冷却器3の押圧力をバランスよく受け止めることができるので、第1及び第2の冷却器2,3の間における半導体モジュール4の固定を安定させることができる。
さらに、本実施形態では、この突起部461が、半導体モジュール4の中心Oを通る中心線CLを基準として、対称に形成されている。これにより、第2の冷却器3の押圧力をよりバランスよく受け止めることができるので、半導体モジュール4の固定をより安定させることが可能となる。
なお、この突起部461の形状や数については特に限定されない。例えば、図4に示すように、複数の柱形状の突起部461を、第2の導電板45の周囲に配置させてもよい。このように複数の突起部461を設けることでも、突起部461によって第2の冷却器3の押圧力をバランスよく受け止めることができるので、第1及び第2の冷却器2,3の間における半導体モジュール4の固定を安定させることができる。
この場合においては、複数の突起部461を、平面視において、半導体モジュール4の中心Oを通る中心線CLを基準として、対称となるように配置させることで、第2の冷却器3の押圧力をよりバランスよく受け止めることができる。これにより、半導体モジュール4の固定をより安定させることが可能となる。
また、突起部461は、図5に示す平面視のように、第2の導電板45の第1の辺45aに沿って延在する線条の第1の突起部461aと、第1の辺45aと対向する第2の辺45bに沿って延在する線条の第2の突起部461bと、を含んでいてもよい。このように突起部461を構成することでも、第2の冷却器3の押圧力をバランスよく受け止めることができるので、第1及び第2の冷却器2,3の間に半導体モジュール4を安定して固定させることができる。
また、この場合には、突起部461a,461bを、同図に示すように、半導体モジュール4の中心Oを通る中心線CLを基準として、対称に配置させることで、第2の冷却器3の押圧力をよりバランスよく受け止めることができる。これにより、半導体モジュール4の固定をより安定させることができる。
放熱グリス5は、図1に示すように、第2の導電板45と第2の冷却器3との間に介在して、第2の導電板45の熱を第2の冷却器3に伝達させている。この放熱グリス5は、例えば、シリコーングリスで構成されている。
また、特に図示しないが、放熱グリス5は、第1の導電板44と第1の冷却器2との間にも介在して、第1の導電板44の熱を第1の冷却器2に熱伝達させている。なお、第1の導電板44と第1の冷却器2との間に介在する放熱グリス5は、非常に薄く積層されている。
以上に説明した半導体装置1では、図1に示すように、半導体素子41→第1のはんだ接続部42→第1の導電板44(→放熱グリス5)→第1の冷却器2の経路で、半導体素子41の熱を第1の冷却器2へ放熱させていると共に、半導体素子41→第2のはんだ接続部43→第2の導電板45→放熱グリス5→第2の冷却器3の経路で、半導体素子41の熱を第2の冷却器3へ放熱させている。そして、第1及び第2の冷却器2,3では、内部の第1及び第2の冷媒流路212,311に冷却媒体を流通させて、上記の熱を冷却している。
次に本実施形態における半導体装置1の作用について説明する。
本実施形態における半導体装置1では、第1の導電板44の第1の露出面442が、第1の冷却器2によって押圧され、モールド部46の突起部461が、第2の冷却器3によって押圧され、圧縮されて塑性変形している。
つまり、本実施形態では、第1及び第2の冷却器2,3に挟まれた複数の半導体モジュール4が、それぞれの突起部461の塑性変形(圧縮)によって第1及び第2の冷却器2,3の押圧力を吸収している。これにより、一部の半導体モジュール4の半導体素子41に対して、局所的な押圧力が印加され難くなるので、半導体素子41の損傷を抑制することが可能となる。
さらに、本実施形態では、それぞれの半導体モジュール4の突起部461を塑性変形させることで、複数の半導体モジュール4における半導体素子41の厚さのバラツキを吸収している。これにより、第1の冷却器2が、それぞれの第1の露出面442を均一に押圧できるようになるので、第1の冷却器2を介して、複数の半導体モジュール4に対する均一な冷却を図ることが可能となる。
例えば、図1に示すように、図中右側の半導体モジュール4の半導体素子41の厚さA1が、図中左側の半導体モジュール4の半導体素子41の厚さA2よりも厚くなっている場合においても(A1>A2)、それぞれの半導体モジュール4に突起部461を設けて、当該突起部461を塑性変形させることで、突起部461によって、半導体素子41の厚さのバラツキを吸収させ、第1の冷却器2によって、それぞれの第1の露出面442を均一に押圧させている。これにより、それぞれの半導体モジュール4に対する均一な冷却が図られている。
また、本実施形態では、複数の半導体モジュール4の第1の露出面442を、第1の冷却器2によって押圧することで、それぞれの第1の露出面442と第1の冷却器2を、密着させている。これにより、半導体モジュール4の冷却効率を向上させることができる。
例えば、図6を参照すると、第1の露出面442と第1の冷却器2の間の放熱グリス5の厚さが薄くなるほど、熱抵抗が小さくなる(冷却効率を向上する)様子が図示されている。なお、図6は、本実施形態において、第1の露出面442と第1の冷却器2の間の放熱グリス5の厚さを変化させ、ジャンクションj(半導体素子41と第1のはんだ接続部42の接合部分である。図2参照。)と、冷却媒体w(水)との間の熱抵抗(Rth(j-w))をシュミレーションした結果を示している。
ここで、図6における一番左端の点は、第1の露出面442と第1の冷却器2が密着した状態の熱抵抗を示しており、同図の一番右端の点は、第2の導電板45の第2の露出面452と第2の冷却器3が密着した状態の熱抵抗を示している。第2の露出面452と第2の冷却器3が密着した状態の熱抵抗が、第1の露出面442と第1の冷却器2が密着した状態の熱抵抗と比較して相対的に高くなっているのは、半導体素子41(IGBT)の上面に、駆動基板と半導体素子41を電気的に接続するワイヤーのための電極を設けたことに伴って、第2のはんだ接続部43と第2の導電板45との接触面積が、第1のはんだ接続部42と第1の導電板44との接触面積よりも狭くなっていることに基づくものである。
ここで、本実施形態において、「第1の露出面442を第1の冷却器2に接触させる」や「第1の露出面442と第1の冷却器2を密着させる」の意味は、「薄く積層した放熱グリス5を介して、第1の露出面442を第1の冷却器2に接触(密着)させる」の意味を含むものであり、第1の露出面442と第1の冷却器2の間にグリスや絶縁部材等を介在させることを包含するものである。
また、本実施形態では、突起部461を塑性変形させているので、第1及び第2の冷却器2,3に対する過剰な反力が生じ難くなっている。
この点について詳細に説明すると、仮に、突起部を弾性変形させると、元の形状に復元しようとする反力が生じてしまうので、このような反力によって、冷却器が反ってしまったり、歪んでしまうことで、冷却器と半導体モジュール(特に、第1の導電板)との間に隙間が生じる恐れがある。このような隙間が生じると、冷却器と半導体モジュールの間の熱抵抗が大きくなってしまうため、半導体モジュールの冷却効率が悪化してしまう恐れがある。
これに対し、本実施形態では、突起部461を塑性変形させることで、上記のような反力を小さくさせ、第1の露出面442と第1の冷却器2との間に隙間が生じることを抑制している。これにより、第1の露出面442と第1の冷却器2を密着させて、半導体モジュール4を効率よく冷却することを可能としている。
また、本実施形態では、複数の半導体モジュール4において、それぞれの第1の露出面422と第1の冷却器2を、略同一平面L上で密着させている。これにより、第1の冷却器を介して、複数の半導体モジュール4を均一に冷却することが可能となる。
また、本実施形態では、第1の露出面442と第1の冷却器2との間に放熱グリス5を介在させている。これにより、仮に、第1の導電板44の反りや歪みにより、第1の露出面442と第1の冷却器2との間に隙間が生じたとしても、放熱グリス5によって、第1の導電板44の熱を第1の冷却器2に熱伝達させることができるので、半導体モジュール4を効率よく冷却させることが可能となる。
また、本実施形態では、突起部461が第2の冷却器3と当接しているので、第2の導電板45の第2の露出面452と、第2の冷却器3との間には、隙間が形成される。そこで、本実施形態では、この隙間に放熱グリス5を介在させることで、放熱グリス5を介して、第2の導電板45から第2の冷却器3への熱伝達を可能としている。すなわち、本実施形態では、第1の導電板44を介して半導体素子41を冷却することのみならず、第2の導電板45を介して半導体素子41を冷却することも可能としている。
また、本実施形態では、一対の冷却器2,3で複数の半導体モジュール4を冷却しているので、一対の冷却器で一つの半導体モジュールを冷却する場合と比較して、半導体装置1の低コスト化が図られている。
なお、本実施形態では、第1の冷却器2に第1の露出面442を当接させ、第2の冷却器3に突起部461を当接させているが、これらの関係を反対にしてもよい。すなわち、第1の冷却器2を突起部461に当接させ、第2の冷却器3を第1の露出面442に当接させてもよい。半導体装置1を、このように構成することでも、上記の効果を奏することができる。
次に、本実施形態における半導体装置1の製造方法について説明する。
図7は本実施形態における半導体装置の製造方法を示すフローチャート、図8は本実施形態における半導体装置の製造方法の成形工程を示す断面図、図9は本実施形態における半導体装置の製造方法の載置工程を示す断面図、図10は本実施形態における半導体装置の製造方法の押圧工程を示す断面図である。
本実施形態における半導体装置1の製造方法は、図7に示すように、接続工程S1と、成形工程S2と、載置工程S3と、押圧工程S4と、を備えている。
接続工程S1では、ダイボンディングによって、半導体素子41と第1及び第2の導電板44,45(第1及び第2の接続面441,451)をはんだ接続する。すなわち、半導体素子41と第1の導電板44の間に、上述した第1のはんだ接続部42を設け、さらに、半導体素子41と第2の導電板45の間に、第2のはんだ接続部43を設ける。
また、この接続工程S1では、ワイヤーボンディングによって、半導体素子41と、特に図示しない駆動基板とを接続する。
次いで、成形工程S2では、トランスファーモールドによって、モールド部46を形成する。具体的には、図8に示すように、突起部461に対応する凹部61が形成された金型6内に、第1及び第2のはんだ接続部42,43を介して第1及び第2の導電板44,45に接続された半導体素子41をセットする。
この際に、第1の導電板44の第1の露出面442を金型6内の壁面と接触させた状態で、金型6の固定部材62を、第2の導電板45に当接させることで、金型6内に半導体素子41を固定する。
この固定部材62について説明すると、固定部材62は、固定プレート621と、付勢部材622を有しており、付勢部材622で固定プレート621を付勢して、第2の導電板45の第2の露出面452の全面に固定プレート621を当接させている。なお、この付勢部材62としては、例えばバネを挙げることができる。
この状態で、金型6内を樹脂で充填することで、半導体素子41と第1及び第2の導電板44,45を封止するモールド部46を形成する。この際に、樹脂が上記の凹部61に入り込むことで、突起部461が形成される。なお、この成形工程S2で用いられる樹脂としては、例えば、エポキシ系樹脂を挙げることができる。
ここで、本実施形態では、金型6の凹部61によって、突起部461の形状を決定しているため、複数の半導体モジュール4の突起部461の高さを均一にすることができる。なお、突起部461は、後述する載置工程S3において、第1の冷却器2の第1の当接面211から突出する高さを有していればよいため、複数の半導体モジュール4の突起部461を均一な高さにすることに特に限定されない。
この成形工程S2では、第1の導電板44の第1の露出面442を、金型6の壁面と接触させることで、第1の露出面442に樹脂を付着させないようにしている。また、第2の導電板45の第2の露出面452を、固定部材62に接触させることで、第2の露出面452に樹脂を付着させないようにしている。つまり、この成形工程S2では、第1及び第2の露出面442,452が露出するように、モールド部46を成形している。
このように、本実施形態では、接続工程S1及び成形工程S2によって、半導体モジュール4を製造する。
次いで、載置工程S3では、第1の絶縁シート22に薄く放熱グリスを積層し、図9に示すように、2つの半導体モジュール4を、第1の絶縁シート22上に載置する。これにより、それぞれの半導体モジュール4の第1の露出面442が略同一平面L上で、第1の絶縁シート22(第1の冷却器2)に接触する。なお、第1の絶縁シート22上に、3つ以上の複数の半導体モジュール4を載置してもよく、載置させる半導体モジュール4の数は特に限定されない。
この状態では、突起部461が、第1の冷却器2の第1の当接面211よりも突出した状態となっている。詳細に説明すると、第1の露出面442から突起部461の先端までの高さH1が、第1の絶縁シート22から第1の当接面211までの高さH2よりも、相対的に高くなっている(H1>H2)。
次いで、押圧工程S4では、図10に示すように、第1の冷却器2の第1の接続開口部215aと、第2の冷却器3の第2の接続開口部312bと、を位置合わせした状態で、第1及び第2の冷却器2,3をボルト(不図示)で締結し、第2の冷却器3で突起部461を押圧する。
これにより、半導体モジュール4の突起部461が、同図に示すように、第2の冷却器3によって押圧されて塑性変形(圧縮)し、突起部461の高さが、上記のH1からH3に低くなる。詳細に説明すると、この高さH3に第2の絶縁シート32の厚さを加算した高さH3′が、上記の第1の当接面211の高さH2と実質的に等しくなるように(H3′≒H2)、突起部461が圧縮されて塑性変形する。
その結果、第1及び第2の冷却器2,3の間に、半導体モジュール4が固定され、半導体装置1が完成する。
以上に説明した本実施形態における半導体装置1の製造方法では、第1及び第2の冷却器2,3で複数の半導体モジュール4を挟み込む際に、それぞれの突起部461を塑性変形させることで、第1及び第2の冷却器2,3の押圧力を吸収させている。これにより、一部の半導体モジュール4の半導体素子41に対して、局所的な押圧力が印加され難くなるので、半導体素子41の損傷を抑制することが可能となる。
また、本実施形態では、それぞれの半導体モジュール4の突起部461を塑性変形させることで、半導体素子41の厚さのバラツキを吸収している。これにより、第1の冷却器2によって、それぞれの第1の露出面442を均一に押圧させることができるので、第1の冷却器2を介して、複数の半導体モジュール4に対する均一な冷却を図ることが可能となる。
また、本実施形態では、上記のように、金型6内に樹脂を充填させること(成形工程S2)で突起部461を形成するので、複数の半導体モジュール4における突起部461の高さを均一にすることができる。このため、第1及び第2の冷却器2,3の間に半導体モジュール4を挟み込む際に、突起部461を均一に圧縮させることができる。これにより、第1及び第2の冷却器2,3の間に、複数の半導体モジュール4を安定して固定させることができる。
なお、本実施形態における接続工程S1及び成形工程S2が本発明の第1の工程の一例に相当し、本実施形態における載置工程S3及び押圧工程S4が本発明の第2の工程の一例に相当する。
以上に説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記の実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
1…半導体装置
2…第1の冷却器
212…収容部
213…第1の冷媒流路
22…第1の絶縁シート
3…第2の冷却器
312…第2の冷媒流路
32…第2の絶縁シート
4…半導体モジュール
41…半導体素子
42…第1のはんだ接続部
43…第2のはんだ接続部
44…第1の導電板
441…第1の接続面
442…第1の露出面
45…第2の導電板
451…第2の接続面
452…第2の露出面
46…モールド部
461…突起部
5…放熱グリス
2…第1の冷却器
212…収容部
213…第1の冷媒流路
22…第1の絶縁シート
3…第2の冷却器
312…第2の冷媒流路
32…第2の絶縁シート
4…半導体モジュール
41…半導体素子
42…第1のはんだ接続部
43…第2のはんだ接続部
44…第1の導電板
441…第1の接続面
442…第1の露出面
45…第2の導電板
451…第2の接続面
452…第2の露出面
46…モールド部
461…突起部
5…放熱グリス
Claims (6)
- 複数の半導体モジュールと、
複数の前記半導体モジュールを挟み込み、複数の前記半導体モジュールを冷却する第1及び第2の冷却器と、を備え、
前記半導体モジュールは、
半導体素子と、
前記半導体素子を挟み込み、前記半導体素子と接続される第1及び第2の導電板と、
前記半導体素子と前記第1及び第2の導電板を封止するモールド部と、を有し、
前記第1の導電板は、前記モールド部から露出して、前記第1の冷却器と対向する第1の露出面を有し、
前記第2の導電板は、前記モールド部から露出して、前記第2の冷却器と対向する第2の露出面を有し、
前記モールド部は、前記第2の露出面と比較して前記第2の冷却器に向って相対的に突出する突起部を有し、
それぞれの前記半導体モジュールにおける前記第1の露出面は、前記第1の冷却器により押圧され、
それぞれの前記半導体モジュールにおける前記突起部は、前記第2の冷却器に押圧されて、塑性変形していることを特徴とする半導体装置。 - 請求項1記載の半導体装置であって、
前記モールド部は、平面視において、前記第2の導電板の周囲に配置された複数の前記突起部を有し、
前記突起部は、柱形状を有することを特徴とする半導体装置。 - 請求項1記載の半導体装置であって、
前記突起部は、平面視において、前記第2の導電板を取り囲む枠形状を有することを特徴とする半導体装置。 - 請求項1記載の半導体装置であって、
前記突起部は、
平面視において、前記第2の導電板の第1の辺に沿って延在する第1の突起部と、
平面視において、前記第2の導電板の前記第1の辺と対向する第2の辺に沿って延在する第2の突起部と、有していることを特徴とする半導体装置。 - 請求項1〜4の何れかに記載の半導体装置であって、
前記第2の露出面と前記第2の冷却器の間に介在する放熱グリスをさらに備えたことを特徴とする半導体装置。 - 第1及び第2の冷却器の間に複数の半導体モジュールを挟み込んだ半導体装置の製造方法であって、
前記第1及び第2の導電板の間に半導体素子を挟み込み、前記第1の導電板の第1の露出面及び前記第2の導電板の第2の露出面を露出させた状態で、前記第1及び第2の導電板と前記半導体素子を封止するモールド部を成形して、前記半導体モジュールを製造する第1の工程と、
前記第1及び第2の冷却器の間に複数の前記半導体モジュールを挟み込む第2の工程と、を備え、
前記第1の工程は、前記第2の露出面よりも突出した突起部をモールド部に設けることを含み、
前記第2の工程は、前記第1の冷却器が前記第1の露出面を押圧し、前記第2の露出面が前記突起部を押圧して、前記突起部を塑性変形させることを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011136216A JP2013004850A (ja) | 2011-06-20 | 2011-06-20 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011136216A JP2013004850A (ja) | 2011-06-20 | 2011-06-20 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013004850A true JP2013004850A (ja) | 2013-01-07 |
Family
ID=47673064
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011136216A Withdrawn JP2013004850A (ja) | 2011-06-20 | 2011-06-20 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013004850A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019075436A (ja) * | 2017-10-13 | 2019-05-16 | 京セラ株式会社 | 半導体装置および半導体装置の製造方法 |
-
2011
- 2011-06-20 JP JP2011136216A patent/JP2013004850A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019075436A (ja) * | 2017-10-13 | 2019-05-16 | 京セラ株式会社 | 半導体装置および半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7019395B2 (en) | Double-sided cooling type semiconductor module | |
KR101488591B1 (ko) | 반도체 유닛 | |
JP3578335B2 (ja) | 電力用半導体装置 | |
CN105590930B (zh) | 一种新能源车用igbt功率模块 | |
WO2016079995A1 (ja) | 半導体装置及びパワーモジュール | |
JP2012004218A (ja) | 半導体装置 | |
JP6422592B2 (ja) | 電力変換装置 | |
JP2006303290A (ja) | 半導体装置 | |
WO2010090326A1 (ja) | 半導体装置の冷却構造及びその冷却構造を備えた電力変換装置 | |
US10085368B2 (en) | Electronic device | |
CN109196637B (zh) | 半导体装置 | |
JP2010135697A (ja) | 積層モジュール構造 | |
WO2013111234A1 (ja) | 電力変換装置 | |
US20230187311A1 (en) | Semiconductor device and manufacturing method thereof | |
JP2021012897A (ja) | 半導体モジュール、半導体装置、及び半導体モジュールの製造方法 | |
JP2012248700A (ja) | 半導体装置 | |
US11735557B2 (en) | Power module of double-faced cooling | |
WO2017130370A1 (ja) | 半導体装置 | |
JPWO2015194023A1 (ja) | パワーモジュール装置及び電力変換装置 | |
JP6686848B2 (ja) | パワーモジュール | |
JPWO2013084416A1 (ja) | 電力変換装置 | |
WO2013084417A1 (ja) | 電力変換装置 | |
JP5899680B2 (ja) | パワー半導体モジュール | |
KR20180087330A (ko) | 파워 모듈의 양면 냉각을 위한 금속 슬러그 | |
KR20140130862A (ko) | 파워모듈 제조방법 및 이를 통해 재조된 고방열 파워모듈 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140902 |