JP2012525003A - Ｍｏｓｆｅｔ及びデュアルゲートｊｆｅｔを含む電子回路 - Google Patents

Ｍｏｓｆｅｔ及びデュアルゲートｊｆｅｔを含む電子回路 Download PDF

Info

Publication number
JP2012525003A
JP2012525003A JP2012507253A JP2012507253A JP2012525003A JP 2012525003 A JP2012525003 A JP 2012525003A JP 2012507253 A JP2012507253 A JP 2012507253A JP 2012507253 A JP2012507253 A JP 2012507253A JP 2012525003 A JP2012525003 A JP 2012525003A
Authority
JP
Japan
Prior art keywords
gate
jfet
mosfet
electronic circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012507253A
Other languages
English (en)
Other versions
JP2012525003A5 (ja
JP5386034B2 (ja
Inventor
ブラカーレ アレキサンダー
マスリア デニス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Acco Semiconductor Inc
Original Assignee
Acco Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Acco Semiconductor Inc filed Critical Acco Semiconductor Inc
Publication of JP2012525003A publication Critical patent/JP2012525003A/ja
Publication of JP2012525003A5 publication Critical patent/JP2012525003A5/ja
Application granted granted Critical
Publication of JP5386034B2 publication Critical patent/JP5386034B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/14—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with amplifying devices having more than three electrodes or more than two PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/095—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being Schottky barrier gate field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/098—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being PN junction gate field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

信号増幅を含む種々の用途のための電子回路及び方法が提供される。模範的な電子回路はカスコード構成にされたＭＯＳＦＥＴ及びデュアルゲートＪＦＥＴを備える。デュアルゲートＪＦＥＴはチャネルの上及び下に配置されたトップ及びボトムゲートを含む。ＪＦＥＴのトップゲートはＭＯＳＦＥＴのゲートを制御する信号に依存する信号で制御される。ＪＦＥＴのボトムゲートはトップゲートに依存して又は独立して制御することができる。ＭＯＳＦＥＴ及びＪＦＥＴは同じ基板上に個別の構成要素として、異なる寸法、例えばゲート幅で実装することができる。

Description

関連出願の相互参照
本出願は、２００９年４月２２日に「ＭＯＳＦＥＴ及びデュアルゲートＪＦＥＴを含む電子回路」なる名称で出願された米国特許仮出願第６１／１７１，６８９号の優先件利益を主張するものであり、この仮出願は参照することにより本明細書に組み込まれるものとする。本出願は、２００８年２月１３日に「高降伏電圧ダブルゲート半導体装置」なる名称で出願された米国特許出願第６１／１７１，６８９号にも関連し、この出願も参照することにより本明細書に組み込まれるものとする。
本発明は一般に半導体装置に関し、より詳しくは電力用に構成された半導体装置に関する。
高周波数（ＲＦ）電力用に設計された相補型金属酸化膜半導体（ＣＭＯＳ）装置は伝統的にＲＦ性能の向上のために高い降伏電圧を犠牲にする必要があった。例えば、ＣＭＯＳ装置のＲＦ性能はゲートジオメトリを減少させる（例えば短いチャネル長を用いる）ことによって向上させることができる。しかしながら、より小さいゲートジオメトリはＣＭＯＳ装置の降伏電圧を減少させる。減少した降伏電圧は増幅器内のＣＭＯＳ装置の出力に得られる電圧振幅を制限するため、このようなＣＭＯＳ装置は電力用として有用性が低い。
この降伏電圧に対する一つの解決手段は、ＣＭＯＳ装置を低電圧振幅で大電流駆動を実現するように設計することが可能である。しかしながら、大電流駆動はＣＭＯＳ装置内のトランジスタの幅を大きくすることを要求するので、駆動回路に不所望の容量性負荷を与え得る。
前記降伏電圧に対する他の解決手段は、横方向拡散金属酸化膜半導体（ＬＤＭＯＳ）トランジスタを使用する。ＬＤＭＯＳトランジスタは活性領域とドレイン領域との間にドリフト領域を有する。ドリフト領域は低濃度にドープされ、最大の電圧振幅を受ける。ドリフト領域のドーピング濃度が降伏電圧の要求によって制限されるため、ＬＤＭＯＳ装置は高い降伏電圧をドレイン及びソース端子間を流れるドレイン電流の高い総合抵抗（オン状態抵抗として知られている）と交換するものである。
前記降伏電圧に対する更に他の解決手段は高い固有抵抗の厚い基板を有する装置を使用する。これらの装置は高い電圧性能を提供するが、高いオン状態損失を導入する。これらの装置は、基板ダイオードの空乏領域がラテラルダイオードの空乏領域と相互作用して表面電界を低減する表面電界低減（ＲＥＳＵＲＦ）型装置である。これらの装置では、降伏電圧は空乏領域の横方向拡大によって増大される。
よって、従来の半導体装置に比べて向上したＲＦ能力及び高い電力を提供する高い降伏電圧の半導体装置が必要とされている。
本発明は、入力信号を増幅する電力増幅器用としての電子回路を提供する。一つの模範的な回路はともにソース及びドレインを含むＭＯＳＦＥＴ及びＪＦＥＴを備え、ＪＦＥＴのソースはＭＯＳＦＥＴのソースに直接結合される。ＭＯＳＦＥＴはゲートも含み、ＪＦＥＴもトップゲートとボトムゲートの両方を含む。ＭＯＳＦＥＴ及びＪＦＥＴのゲートは、いくつかの実施形態において、異なる幅を有する。
様々な実施形態において、ＪＦＥＴのトップゲートはＭＯＳＦＥＴのゲートに結合される。これらの実施形態のいくつかにおいて、ＪＦＥＴのボトムゲートもＭＯＳＦＥＴのゲートに結合され、これらの実施形態のいくつかにおいて、ＪＦＥＴのトップ及びボトムゲートはともにＤＣバイアス源に結合される。
模範的な回路の様々な実施形態において、ＪＦＥＴのトップゲートはＪＦＥＴのボトムゲートに結合され、両ゲートはＭＯＳＦＥＴのゲートと独立である。これらの実施形態のいくつかにおいては、ＪＦＥＴのトップ及びボトムゲートはともにＤＣバイアス電流源に結合されが、これらの実施形態の他のものにおいては、ＪＦＥＴのトップ及びボトムゲートはともに接地に結合される。これらの実施形態の更に他のものにおいては、ＪＦＥＴのトップゲートは第１のＤＣバイアス源に結合され及び／又はＪＦＥＴのボトムゲートは第２のＤＣバイアス源又は接地に結合される。
本発明は様々な装置も対象にするものである。一つの模範的な装置は上述した電力増幅器に結合されたトランシーバを含む。このトランシーバは、様々な実施形態において、約７００ＭＨｚから約２．５ＧＨｚの範囲内の周波数を有する信号を発生するように又は約１５０ＭＨｚから約６ＧＨｚの範囲内の周波数を有する信号を発生するように構成される。いくつかの実施形態においては、このトランシーバはＭＯＳＦＥＴ及びＪＦＥＴと同じ基板上に配置される。様々な実施形態はＪＦＥＴのドレインに結合された出力整合回路を更に備える。
更に、本発明は信号を増幅する方法も提供する。一つの模範的な方法は、ＭＯＳＦＥＴのゲートを第１の信号で制御し、ＪＦＥＴのトップゲートを第２の信号で制御し、ＪＦＥＴのボトムゲートを第３の信号で制御するステップを備え、ＪＦＥＴはＭＯＳＦＥＴとカスコード構成にされる。様々な実施形態において、第２の信号は第１の信号に依存し、これらの実施形態のいくつかにおいては、第３の信号は第２の信号に依存する。同様に、様々な実施形態において、第２の信号は第１の信号に依存せず、これらの実施形態のいくつかにおいては、第３の信号は第２の信号に依存する。
図中の様々な素子は簡単明瞭のために一定の寸法比で描かれていない。これらの素子のいくつかの寸法は本発明の様々な実施形態の理解を助けるために他の寸法に対して誇張されている。
本発明の一実施形態に従う、ＭＯＳゲートと、接合ゲートと、２つの隣接Ｎ＋領域とを備えるダブルゲート半導体装置の模範的な断面を示す。 本発明の一実施形態に従う、ＭＯＳゲートと、接合ゲートと、導電層で結合された２つの隣接Ｎ＋領域とを備えるダブルゲート半導体装置の模範的な断面を示す。 本発明の一実施形態に従う、ＭＯＳゲートと、接合ゲートと、前記ＭＯＳゲート及び前記接合ゲート間に配置された単一のＮ＋領域とを備えるダブルゲート半導体装置の模範的な断面を示す。 本発明の一実施形態に従う、第２の動作モードにおける図３のダブルゲート半導体装置の模範的な断面を示す。 本発明の一実施形態に従う、図１−３、６のダブルゲート半導体装置の模範的な回路図を示す。 本発明の一実施形態に従う、ＭＯＳゲートと接合ゲートを備えるダブルゲート半導体装置の模範的な断面を示す。 本発明の一実施形態に従う、ＭＯＳＦＥＴ及びデュアルゲートＪＦＥＴを含む模範的な電子回路の回路図を示す。 本発明の一つの実施形態に従う、ＭＯＳＦＥＴ及びＪＦＥＴを含む模範的な電子回路の断面を示す。 本発明の他の一つの実施形態に従う、ＭＯＳＦＥＴ及びＪＦＥＴを含む模範的な電子回路の断面を示す。 本発明の様々な実施形態に従う、ＭＯＳＦＥＴ及びデュアルゲートＪＦＥＴを含む模範的な電子回路の一つの電子回路の断面を示す。 本発明の様々な実施形態に従う、ＭＯＳＦＥＴ及びデュアルゲートＪＦＥＴを含む模範的な電子回路の他の一つの電子回路の断面を示す。 本発明の様々な実施形態に従う、ＭＯＳＦＥＴ及びデュアルゲートＪＦＥＴを含む模範的な電子回路の他の一つの電子回路の断面を示す。 本発明の様々な実施形態に従う、ＭＯＳＦＥＴ及びデュアルゲートＪＦＥＴを含む模範的な電子回路の他の一つの電子回路の断面を示す。 本発明の様々な実施形態に従う、ＭＯＳＦＥＴ及びデュアルゲートＪＦＥＴを含む模範的な電子回路の他の一つの電子回路の断面を示す。 本発明の様々な実施形態に従う、ＭＯＳＦＥＴ及びデュアルゲートＪＦＥＴを含む模範的な電子回路の他の一つの電子回路の断面を示す。 本発明の様々な実施形態に従う、ＭＯＳＦＥＴ及びデュアルゲートＪＦＥＴを含む模範的な電子回路の他の一つの電子回路の断面を示す。 カスコード構成のＭＯＳＦＥＴ及びデュアルゲートＪＦＥＴで信号を増幅する模範的な方法を示すフローチャートである。
本発明は、出力電圧の大きな振幅を可能にする高い降伏電圧によって特徴付けられ、電力増幅などの電力用に有用なダブルゲート半導体装置を対象にする。ここに記載するダブルゲート半導体装置は金属酸化膜半導体（ＭＯＳ）ゲート及び接合ゲートを備え、接合ゲートのバイアスはＭＯＳゲートのゲート電圧の関数とすることができる。このようなダブルゲート半導体装置の降伏電圧はＭＯＳゲートの降伏電圧と接合ゲートの降伏電圧の和である。個別の接合ゲートは本質的に高い降伏電圧を有するため、ダブルゲート半導体装置の降伏電圧は個別のＭＯＳゲートの降伏電圧より高くなる。
ダブルゲート半導体装置は従来の相補型金属酸化膜半導体（ＣＭＯＳ）装置に比べて、比較的高い電力レベルでの動作可能性に加えて、向上したＲＦ能力を提供する。ダブルゲート半導体装置は当該分野で知られている半導体製造技術を用いて実質的に基板上及び／又は内に製造することができ、ＣＭＯＳ及び論理装置の標準製造プロセスを少しの変更で使用することができる。
ＭＯＳゲートは、ＭＯＳゲートに電圧が印加されるとき、半導体構造内の電荷分布を変更し、よって半導体構造の導電特性を制御する、金属酸化膜半導体構造を含むことができる。従って、ＭＯＳゲートは電気的に制御されるゲート又はスイッチとして機能する。このタイプのゲートは金属酸化膜半導体電界効果（ＭＯＳＦＥＴ）装置に見られる。接合ゲートは半導体材料のチャネル領域を含み、該チャネル領域はチャネルの残部と反対のドーピング特性を有するため、接合ゲートに電圧が印加されるとき、チャネル内の電荷分布を変更し、よってチャネルの導電特性を制御する。従って、接合ゲートは電気的に制御されるゲート又はスイッチとして機能する。このタイプのゲートは接合電界効果トランジスタ（ＪＦＥＴ）に見られる。接合ゲートの実効抵抗値は接合ゲートの電圧によって制御されるチャネルの抵抗値である。
ここに記載するダブルゲート半導体装置はＭＯＳゲートと接合ゲートとの間に一以上の注入領域を含むように製造することができる。ＭＯＳゲートと接合ゲートとの間に注入領域を含まない実施形態はＭＯＳゲートと接合ゲートとの間に注入領域を含む実施形態よりも高い空間密度の構成をダブルゲート半導体装置に与えることができる。これらの様々な実施形態の動作原理は、ＭＯＳゲートチャネルとドリフト領域との間の空乏領域が変更される点を除いて、同じである。
図１は、ＭＯＳゲート、接合ゲート及び２つの隣接Ｎ＋領域（即ち、注入領域）を備えるダブルゲート半導体装置の模範的な断面を示す。ダブルゲート半導体装置１００は、当技術分野で知られている半導体製造技術を用いて、ドープシリコン、ポリシリコン、金属及び絶縁材料の領域及び／又は層から形成することができる。ここで使用される「酸化膜」はＭＯＳ装置の障壁膜として使用される任意の適切な絶縁膜を指す技術用語であり、酸素を含むか含まないかは問わない。この技術用語は、この絶縁膜は伝統的に二酸化珪素から形成されてきたことに由来するが、近年では、酸素を含まない低k誘電体材料などの他の材料で製造されるようになってきている。
ダブルゲート半導体装置１００は、Ｐ−基板１１０、Ｐ−基板内に形成されたＮ−ウェル１２０、Ｎ＋ソース１３０、ゲート１４０、酸化膜１５０、Ｎ＋領域１６０、Ｎ＋領域１６２、Ｐ＋ゲート１７０及びＮ＋ドレイン１８０を備える。ここで使用される「＋」記号は指示された導電型の強いドーピングを示し（例えばＮ＋はＮ型の強いドーピングを示し）、「−」記号は指示された導電型の弱いドーピングを示す（例えばＰ−はＰ型の弱いドーピングを示す）。
電気信号、例えば制御信号Ｖg1及びＶg2、をゲート１４０及びＰ＋ゲート１７０にそれぞれ供給することができる。Ｎ＋ソース１３０、Ｎ＋領域１６０、Ｎ＋領域１６２及びＮ＋ドレイン領域１８０にも、当技術分野で知られている半導体製造技術を用いてＮ＋ソース１３０、Ｎ＋領域１６０、Ｎ＋領域１６２及びＮ＋ドレイン領域１８０の各々の表面に配置された追加のポリシリコン層（図示せず）又は金属層（図示せず）を用いて、電気信号を供給することができる。
ダブルゲート半導体装置１００は、Ｐ−基板１１０、Ｎ＋ソース１３０及びＮ＋領域１６０、ゲート１４０及び酸化膜１５０からなるＮ型ＭＯＳ電界効果トランジスタ（ＮチャネルＭＯＳＦＥＴとしても知られている）を含む。ダブルゲート半導体装置１００はＰ−基板１１０、Ｎ−ウェル１２０、Ｎ＋領域１６２、Ｐ＋ゲート１７０及びＮ＋ドレイン１８０からなるＮチャネル接合電界効果トランジスタ（Ｎ型ＪＦＥＴとしても知られている）も含む。この実施形態では、Ｎ＋領域１６０及びＮ＋領域１６２は隣接し、Ｎ＋領域１６２は実質的にＮ−ウェル１２０内に配置される。
代案として、ダブルゲート半導体装置１００はＰチャネル接合ゲートを含むＰ型ＭＯＳゲートを備えるようにダブルゲート半導体装置１００の要素を構成することができる。このような実施形態においては、ドープシリコンの領域及び／又は層のいくつかを当技術分野で知られている半導体製造技術に基づいて異なるドーピングにすることができる。
ダブルゲート半導体装置１００は２つのモードで動作すると考えられる。第１のモードは、図１において、Ｖg1＞閾値電圧Ｖth及び｜Ｖg2−ＶPI｜≒０（即ちＶg2−ＶPIの絶対値がほぼゼロである）によって示されている。Ｖg1はゲート１４０の電圧、Ｖg2はＰ＋ゲート１７０の電圧、Ｖthはゲート１４０に対する閾値電圧及びＶPIはＮ＋領域１６２の電圧である。第１のモードでは、Ｖthより大きい電圧Ｖg1がゲート１４０に供給され、その結果ＭＯＳゲートが「オン」する。制御電圧Ｖg2がＰ＋ゲート１７０に供給され、その結果接合ゲートは制御電圧Ｖg2とＮ＋領域１６２の電圧ＶPIとの間の低い電位差でバイアスされる。従って、Ｐ＋ゲート１７０は電流フローに対して低い抵抗値Ｒonを与える。第１のモードでは、半導体装置１００はＮ＋領域１３０とＮ＋領域１８０との間で電流を導通する。第２のモードでは、半導体装置１００は電流を導通しない。
図１に戻り説明すると、第２のモードでは、負の制御電圧Ｖg2がＰ＋ゲート１７０に供給され、Ｐ＋ゲート１７０の下部の空乏領域がＮ−ウェル１２０内のチャネル（図示せず）内まで広がる。Ｐ＋ゲート１７０に供給される制御電圧Ｖg2が、｜Ｖg2−ＶPI｜をピンチオフ電圧Ｖoffより大きくする場合には、チャネルはＰ＋ゲート１７０の下部で完全に空乏化され、Ｎ＋領域１６２とＮ＋領域１８０との間で電流は流れない。同様に、第２のモードでは、Ｎ＋領域１３０とＮ＋領域１８０との間で電流は流れない。
｜Ｖg2−ＶPI｜≒０になるような制御電圧Ｖg2がＰ＋ゲート１７０に供給されるとき（第１のモードに対応する）、チャネルは開き、多数キャリアの電流がＮ＋領域１６０とＮ＋領域１８０との間で流れ得る。従って、Ｐ＋ゲート１７０（接合ゲート）は、｜Ｖg2−ＶPI｜＞ＶoffのときＮ＋領域１３０とＮ＋領域１８０との間で電流を殆ど又は全く流すことができない高い実行抵抗値Ｒoffを有し、｜Ｖg2−ＶPI｜≒０のとき最大の電流を流すことができる低い実効抵抗値Ｒonを有する可変抵抗と同等に動作する。
ダブルゲート半導体装置１００は、Ｐ+ゲート１７０（接合ゲート）の制御電圧Ｖg2をゲート１４０（ＭＯＳゲート）の電圧Ｖg1の関数とすることができるダブルゲートを有する装置を含むことができる。ＭＯＳゲート及び接合ゲートは両方とも図５につき説明する制御回路を用いて「オン」状態又は「オフ」状態に同時に動的にバイアスすることができる。
第２の動作モードにおいて、高い実効抵抗値ＲoffはＰ＋ゲート１７０が高い電圧を維持することを可能にし、ゲート１４０とＮ＋領域１６０との間の電位をＭＯＳゲートの降伏電圧未満に制限することができる。ダブルゲート半導体装置１００の降伏電圧はＭＯＳゲートとＰ＋ゲート１７０の降伏電圧の和であるため、Ｐ＋ゲート１７０の本質的に高い降伏電圧がダブルゲート半導体装置１００の高い降伏電圧をもたらす。
制御電圧Ｖg2は制御回路を用いて調整することができ、ピンチオフ電圧Ｖoffにより決めることができる。制御回路はゲート１４０からのＲＦ信号をＰ＋ゲート１７０に結合するように構成されたキャパシタ（図示せず）を備えることができる。ゲート１４０とＰ＋ゲート１７０との距離を制限するために、キャパシタはゲート１４０とＰ＋ゲート１７０との間に平行に積層された多数の金属層で実現することができる。
図２は、ＭＯＳゲート、接合ゲート及び導電層で結合された２つのＮ＋領域を備えるダブルゲート半導体装置の模範的な断面を示す。ダブルゲート半導体装置２００は当技術分野で知られている半導体製造技術を用いてドープシリコン、ポリシリコン、金属及び絶縁材料の領域及び／又は層から形成することができる。
ダブルゲート半導体装置２００は、Ｐ−基板１１０、Ｐ−基板内に形成されたＮ−ウェル１２０、Ｎ＋ソース１３０、ゲート１４０、酸化膜１５０、Ｎ＋領域２６０、Ｎ＋領域２６２、導電層２６５、Ｐ＋ゲート１７０及びＮ＋ドレイン１８０を備える。導電層２６５はポリシリコン層、金属層又は当技術分野で知られている他の導電層とすることができる。図２に示されるように、Ｎ＋領域２６０とＮ＋領域２６２はＰ−基板１１０の領域によって分離され、Ｎ＋領域２６２は実質的にＮ−ウェル１２０内に配置される。
ここでダブルゲート半導体装置２００について検討すれば、電気信号、例えば制御信号Ｖg1及びＶg2、をゲート１４０及びＰ＋ゲート１７０にそれぞれ供給することができる。Ｎ＋ソース１３０、Ｎ＋領域２６０、Ｎ＋領域２６２及びＮ＋ドレイン領域１８０にも、当技術分野で知られている半導体製造技術を用いてＮ＋ソース１３０、Ｎ＋領域２６０、Ｎ＋領域２６２及びＮ＋ドレイン領域１８０の各々の表面に配置された追加のポリシリコン層（図示せず）又は金属層（図示せず）を用いて、電気信号を供給することができる。
ダブルゲート半導体装置２００は、Ｐ−基板１１０、Ｎ−ウェル、Ｎ＋ソース１３０及びＮ＋領域２６０、ゲート１４０及び酸化膜１５０からなるＮ型ＭＯＳＦＥＴを含む。ダブルゲート半導体装置２００はＰ−基板１１０、Ｎ−ウェル１２０、Ｎ＋領域２６２、Ｐ＋ゲート１７０及びＮ＋ドレイン１８０からなるＮチャネルＪＦＥＴも含む。この実施形態では、Ｎ＋領域２６０とＮ＋領域２６２は導電層２６５を用いて結合されている。
代案として、ダブルゲート半導体装置２００はＰチャネル接合ゲートを含むＰ型ＭＯＳゲート又はＰチャネル接合ゲートを含むＮ型ＭＯＳゲート又はＮチャネル接合ゲートを含むＰ型ＭＯＳゲートを備えるようにダブルゲート半導体装置２００の要素を構成することができる。このような実施形態においては、ドープシリコンの領域及び／又は層のいくつかを当技術分野で知られている半導体製造技術に基づいて異なるドーピングにすることができる。
ダブルゲート半導体装置２００は、図１につき述べたように、同様に２つのモードで動作すると考えられる。第１のモードは、Ｖg1＞閾値電圧Ｖth及び｜Ｖg2−ＶPI｜≒０によって示され、ここで、ＶPIはＮ＋領域２６２の電圧である。第１のモードでは、Ｖthより大きい電圧Ｖg1がゲート１４０に供給され、その結果ＭＯＳゲートが「オン」する。制御電圧Ｖg2がＰ＋ゲート１７０に供給され、その結果接合ゲートが制御電圧Ｖg2とＮ＋領域１６２の電圧ＶPIとの間の低い電位差でバイアスされる。従って、Ｐ＋ゲート１７０は電流フローに対して低い抵抗値Ｒonを与える。第１のモードでは、半導体装置２００はＮ＋領域１３０とＮ＋領域１８０との間で電流を導通する。第２のモードでは、半導体装置１００は電流を導通しない。
｜Ｖg2−ＶPI｜≒０になるような制御電圧Ｖg2がＰ＋ゲート１７０に供給されるとき（第１のモードに対応する）、チャネルは開き、多数キャリアの電流がＮ＋領域１６０とＮ＋領域１８０との間で流れ得る。従って、Ｐ＋ゲート１７０（接合ゲート）は、｜Ｖg2−ＶPI｜＞ＶoffのときＮ＋領域１３０とＮ＋領域１８０との間で電流を殆ど又は全く流すことができない高い実行抵抗値Ｒoffを有し、｜Ｖg2−ＶPI｜≒０のとき最大の電流を流すことができる低い実効抵抗値Ｒonを有する可変抵抗と同等に動作する。
ダブルゲート半導体装置２００は、Ｐ+ゲート１７０（接合ゲート）の制御電圧Ｖg2をゲート１４０（ＭＯＳゲート）の電圧Ｖg1の関数とすることができるダブルゲートを有する装置を含むことができる。ＭＯＳゲート及び接合ゲートは両方とも図５につき説明する制御回路を用いて「オン」状態又は「オフ」状態に同時に動的にバイアスすることができる。この制御回路は、図１につき述べたように、ゲート１４０からのＲＦ信号をＰ＋ゲート１７０に結合するように構成されたキャパシタ（図示せず）を含むことができる。
第２の動作モードにおいて、高い実効抵抗値ＲoffはＰ＋ゲート１７０が高い電圧を維持することを可能にし、ゲート１４０とＮ＋領域２６０との間の電位をＭＯＳゲートの降伏電圧未満に制限することができる。ダブルゲート半導体装置２００の降伏電圧はＭＯＳゲートとＰ＋ゲート１７０の降伏電圧の和であるため、Ｐ＋ゲート１７０の本質的に高い降伏電圧がダブルゲート半導体装置２００の高い降伏電圧をもたらす。
図３は、ＭＯＳゲート、接合ゲート及びＭＯＳゲート及び接合ゲート間に配置された単一のＮ＋領域を備えるダブルゲート半導体装置の模範的な断面を示す。ダブルゲート半導体装置３００は当技術分野で知られている半導体製造技術を用いてドープシリコン、ポリシリコン、金属及び絶縁材料の領域及び／又は層から形成することができる。ダブルゲート半導体装置３００は、Ｐ−基板１１０、Ｐ−基板内に形成されたＮ−ウェル１２０、Ｎ＋ソース１３０、ゲート１４０、酸化膜１５０、Ｎ＋領域３６０、Ｐ＋ゲート１７０及びＮ＋ドレイン１８０を備える。図３に示されるように、Ｎ＋領域３６０は実質的にＮ−ウェル１２０内に配置される。
図１−２につき述べたように、電気信号、例えば制御信号Ｖg1及びＶg2、をゲート１４０及びＰ＋ゲート１７０にそれぞれ供給することができる。Ｎ＋ソース１３０、Ｎ＋領域３６０及びＮ＋ドレイン領域１８０にも、当技術分野で知られている半導体製造技術を用いてＮ＋ソース１３０、Ｎ＋領域３６０及びＮ＋ドレイン領域１８０の各々の表面に配置された追加のポリシリコン層（図示せず）又は金属層（図示せず）を用いて、電気信号を供給することができる。
ダブルゲート半導体装置３００は、Ｐ−基板１１０、ゲート１４０及び酸化膜１５０からなるＮ型ＭＯＳゲートを含む。ダブルゲート半導体装置３００はＰ−基板１１０、Ｎ−ウェル１２０、Ｎ＋領域３６０、Ｐ＋ゲート１７０及びＮ＋ドレイン１８０からなるＮチャネルＪＦＥＴも含む。この実施形態では、Ｎ＋領域３６０はＮチャネルＪＦＥＴのソースであり，ゲート１４０及び酸化膜１５０を備えるＮ型ＭＯＳゲートに隣接する。
ダブルゲート半導体装置３００は、図１−２につき述べたように、同様に２つのモードで動作すると考えられる。第１のモードは、Ｖg1＞閾値電圧Ｖth及び｜Ｖg2−ＶPI｜≒０によって示され、ここで、ＶPIはＮ＋領域３６０の電圧である。第１のモードでは、Ｖthより大きい電圧Ｖg1がゲート１４０に供給され、その結果ＭＯＳゲートが「オン」する。制御電圧Ｖg2がＰ＋ゲート１７０に供給され、その結果接合ゲートが制御電圧Ｖg2とＮ＋領域３６０の電圧ＶPIとの間の低い電位差でバイアスされる。従って、Ｐ＋ゲート１７０は電流フローに対して低い抵抗値Ｒonを与える。第１のモードでは、半導体装置３００はＮ＋ソース１３０とＮ＋ドレイン１８０との間で電流を導通する。第２のモードでは、半導体装置３００は電流を導通しない。
｜Ｖg2−ＶPI｜≒０になるような制御電圧Ｖg2がＰ＋ゲート１７０に供給されるとき（第１のモードに対応する）、チャネルは開き、多数キャリアの電流がＮ＋領域１６０とＮ＋領域１８０との間で流れ得る。従って、Ｐ＋ゲート１７０（接合ゲート）は、｜Ｖg2−ＶPI｜＞ＶoffのときＮ＋領域１３０とＮ＋領域１８０との間で電流を殆ど又は全く流すことができない高い実行抵抗値Ｒoffを有し、｜Ｖg2−ＶPI｜≒０のとき最大の電流を流すことができる低い実効抵抗値Ｒonを有する可変抵抗と同等に動作する。
図１−２につき述べたように、ダブルゲート半導体装置３００は、Ｐ+ゲート１７０（接合ゲート）の制御電圧Ｖg2をゲート１４０（ＭＯＳゲート）の電圧Ｖg1の関数とすることができるダブルゲートを有する装置とみなすことができる。ＭＯＳゲート及び接合ゲートは両方とも図５につき説明する制御回路を用いて「オン」状態又は「オフ」状態に同時に動的にバイアスすることができる。この制御回路は、図１につき述べたように、ゲート１４０からのＲＦ信号をＰ＋ゲート１７０に結合するように構成されたキャパシタ（図示せず）を含むことができる。
第２の動作モードにおいて、高い実効抵抗値ＲoffはＰ＋ゲート１７０が高い電圧を維持することを可能にし、ゲート１４０とＮ＋領域３６０との間の電位をＭＯＳゲートの降伏電圧未満に制限することができる。ダブルゲート半導体装置３００の降伏電圧はＭＯＳゲートとＰ＋ゲート１７０の降伏電圧の和であるため、Ｐ＋ゲート１７０の本質的に高い降伏電圧がダブルゲート半導体装置３００の高い降伏電圧をもたらす。
図４は、第２の動作モードにおける図３のダブルゲート半導体装置３００の模範的な断面を示す。ここに記載するダブルゲート半導体装置３００の第２の動作モードの説明は図１−２につき述べたダブルゲート半導体装置１００及び２００の第２の動作モードに同様にあてはまる。
第２の動作モードにおいては、ゲート１４０に供給される電圧Ｖg1は閾値電圧Ｖthより低いため、ＭＯＳゲートは「オフ」になる。また、制御電圧Ｖg2がＰ＋ゲート１７０に供給されるため、接合ゲートはＶg2とＮ＋領域３６０の電圧ＶPIとの間の高い電位差によってピンチオフ電圧Ｖoffの近くにバイアスされる。従って、Ｐ＋ゲート１７０はドリフト領域、例えば図４に示すドリフト領域４２０内の電流フロー対して高い実効抵抗値Ｒoffを与える。高い実効抵抗値ＲoffはＰ＋ゲート１７０の下部及び周囲に広がる空乏領域、例えば図４に示す空乏領域４１０により生じる。
第２の動作モードにおける高い実効抵抗値ＲoffはＰ＋領域１７０を高い電圧に維持し、ゲート１４０の電圧振幅をＭＯＳゲートの降伏電圧未満に制限する。第２の動作モードはゲート１４０を降伏電圧より大きな電圧から有効に保護する。ダブルゲート半導体装置３００の降伏電圧はＭＯＳゲートとＰ＋ゲート１７０の降伏電圧の和であるため、Ｐ＋ゲート１７０の本質的に高い降伏電圧がダブルゲート半導体装置３００の高い降伏電圧をもたらす。
図５は図１−２のダブルゲート半導体装置の等価回路図を示す。回路５００はＮチャネルＪＦＥＴ５１０、ＮチャネルＭＯＳＦＥＴ５２０及び制御回路５３０を備える。制御回路５３０は制御電圧Ｖg2をＮチャネルＪＦＥＴ５１０のゲートに供給し、この制御電圧Ｖg2はＮチャネルＭＯＳＦＥＴ５２０の電圧Ｖg1の関数とすることができる。制御回路５３０はＮチャネルＭＯＳＦＥＴ５２０及びＮチャネルＪＦＥＴ５１０の両方を同時に動的にバイアスするように機能する。制御回路５３０はＮチャネルＭＯＳＦＥＴのゲートからのＲＦ信号をＮチャネルＪＦＥＴのゲートへ結合し得るキャパシタとすることができる。
制御回路５３０は、ＮチャネルＭＯＳＦＥＴが「オフ」であるとき（即ち、Ｖg1＜Ｖth）、Ｒoff実効抵抗値が最大値になるようにＮチャネルＪＦＥＴ５１０をバイアスする制御電圧Ｖg2を供給する。典型的には、制御電圧Ｖg2はＮチャネルＪＦＥＴ５１０をピンチオフ電圧Ｖoff近くにバイアスする。ＮチャネルＭＯＳＦＥＴ５２０が「オン」であるとき（即ちＶg1＞Ｖth）、制御回路５３０はＲon実行抵抗値が最小になって電流フローが最大になるようにＮチャネルＪＦＥＴ５１０をバイアスする制御電圧Ｖg2を供給する。ＲonからＲoffへの実効抵抗値の大きな変化はＮチャネルＪＦＥＴ５１０のドレインの電圧の大きな変動を許容し、図１−２につき記載したダブルゲート半導体装置に対応する高い電力能力を可能にする。図１−２につき記載したダブルゲート半導体装置は、Ｎチャネル接合ゲート５１０がＰチャネル接合ゲート（図示せず）と置き替えられ、ＮチャネルＭＯＳゲート５２０がＰチャネルＭＯＳＵゲート（図示せず）と置き替えられた回路５００に類似の回路図で表すこともできる。
図６は、本発明の代替実施形態に基づくダブルゲート半導体装置の断面を示す。この実施形態においては、ダブルゲート半導体装置６００は図１−４につき記載した実施形態より高い空間密度の構造に製造することができる。図６に示されるように、ダブルゲート半導体装置６００は図１−４につき記載したＮ＋領域１６０、Ｎ＋領域１６２、Ｎ＋領域２６０、Ｎ＋領域２６２及びＮ＋領域３６０などのＮ＋領域を含まない。従って、ダブルゲート半導体装置６００は、ＭＯＳゲートと接合ゲートの間のＮ＋領域の共通注入なしで製造することができる。ダブルゲート半導体装置６００の動作原理は、図１−３につき記載したダブルゲート半導体装置１００，２００及び３００の動作原理（図４につき記載した第２の動作モードの説明も含む）に類似する。
ダブルゲート半導体装置６００は、当技術分野で知られている半導体製造技術を用いてドープシリコン、ポリシリコン、金属及び絶縁材料の領域及び／又は層から形成することができる。ダブルゲート半導体装置６００は、Ｐ−基板１１０、Ｐ−基板内に形成されたＮ−ウェル１２０、Ｎ＋ソース１３０、ゲート１４０、酸化膜１５０、Ｐ＋ゲート１７０及びＮ＋ドレイン１８０を備える。
電気信号、例えば制御信号Ｖg1及びＶg2、をゲート１４０及びＰ＋ゲート１７０にそれぞれ供給することができる。Ｎ＋ソース１３０及びＮ＋ドレイン領域１８０にも、当技術分野で知られている半導体製造技術を用いてＮ＋ソース１３０、Ｎ＋領域３６０及びＮ＋ドレイン領域１８０の各々の表面に配置された追加のポリシリコン層（図示せず）又は金属層（図示せず）を用いて、電気信号を供給することができる。
ダブルゲート半導体装置６００は、図１−４につき述べたように、同様に２つの動作モードで動作すると考えられる。第１のモードでは、電流がＮ＋ソース１３０とＮ＋ドレイン１８０との間で導通する。第２のモードでは、電流は導通しない。第１のモードでは、閾値電圧Ｖth（図示せず）より大きい電圧Ｖg1がゲート１４０に供給される。制御電圧Ｖg2がＰ＋ゲート１７０に供給され、それによって低い実効抵抗値Ｒonが電流フローに与えられる。
第２の動作モードでは、ゲート１４０に供給される電圧Ｖg1は閾値電圧Ｖthより低く、制御電圧Ｖg2がＰ＋ゲート１７０に供給され、それによって高い実効抵抗値Ｒoffが電流フローに与えられる。高い実効抵抗値Ｒoffは、図４につき記載した空乏領域４１０と同様にＰ＋ゲート１７０の下部及び周囲に広がる空乏領域に起因する。
図７は、ＲＦ信号などの入力信号を増幅する模範的な電子回路７００の回路図を示す。電子回路７００は、カスコード構成にされたＭＯＳＦＥＴ７０５及びデュアルゲートＪＦＥＴ７１０を備える。回路７００において、ＪＦＥＴ７１０は可変抵抗として機能する。
ＭＯＳＦＥＴ７０５及びデュアルゲートＪＦＥＴ７１０は個別のトランジスタである。ここでは、２つのトランジスタが共通の注入領域を共有しない限り、両トランジスタは個別であると定義する。一例として、Ｎ＋領域２６０及び２６１（図２）はそれぞれ個別トランジスタのドレイン及びソースである。別の例として、Ｎ＋領域１６０及び１６２（図１）は、両領域が一つのＮ＋注入領域を共有するため、それぞれ個別でないトランジスタのドレイン及びソースである。
ＭＯＳＦＥＴ７０５はドレイン及びソースを含み、動作中ソースはＶDDのような電源に結合される。ＭＯＳＦＥＴ７０５はゲートで制御され、ゲートはトランシーバ７１５などの信号源から入力信号、例えばＲＦ信号を受信する。回路７００の様々な実施形態は、トランシーバ７１５とＭＯＳＦＥＴ７０５のゲートとの間に、その両側のインピーダンスを整合させる入力整合回路７２０を含む。模範的な整合回路７２０はキャパシタとインダクを備え、キャパシタはトランシーバとＭＯＳＦＥＴ７０５のゲートとのノードと接地との間に結合され、インダクタはこのノードとＭＯＳＦＥＴ７０５のゲートとの間の接続線内に配置される。様々な実施形態において、ＭＯＳＦＥＴ７０５のゲート長、即ちソースとドレインとの間に位置するゲートの長さは１ミクロン未満である。ゲート幅は基板平面においてゲートの長さに対して直角に測ったゲートの寸法である点に注意されたい。様々な実施形態において、ＭＯＳＦＥＴ７０５はＮＭＯＳＦＥＴ又はＰＭＯＳＦＥＴとすることができる。
いくつかの実施形態においては、トランシーバ７１５などの信号源はＭＯＳＦＥＴ７０５及びデュアルゲートＪＦＥＴ７１０と同じ基板上に配置される。他の実施形態においては、信号源は約７００ＭＨｚ〜約２．５ＧＨｚの範囲内の周波数を有する信号を発生する。他の実施形態においては、信号源は約１５０ＭＨｚ〜約６ＧＨｚの範囲内の周波数を有する信号を発生する。
デュアルゲートＪＦＥＴ７１０は、２つのゲートで制御されるチャネルにより電気的に接続されるソース及びドレインと、そのチャネルの上及び下に配置されたトップゲート７２５及びボトムゲート７３０を備える。様々な実施形態において、デュアルゲートＪＦＥＴ７１０はＮＪＦＥＴ又はＰＪＦＥＴとすることができる。様々な実施形態において、デュアルゲートＪＦＥＴはサブミクロンゲート長を備える。デュアルゲートＪＦＥＴ７１０のドレインはアンテナ７３５又は信号伝送用に構成された別の装置に結合される。いくつかの実施形態において、アンテナ７３５は、同様にインピーダンス整合用に設けられた受動回路網からなる出力整合回路７４０によりデュアルゲートＪＦＥＴ７１０のドレインに結合される。
デュアルゲートＪＦＥＴ７１０のソースはＭＯＳＦＥＴ７０５のドレインに結合される。いくつかの実施形態では、デュアルゲートＪＦＥＴ７１０のソースはＭＯＳＦＥＴ７０５のドレインに直接結合される。ここで使用される「直接結合される」とは結合されるトランジスタ間の電気接続内に能動素子を含まないことを意味する。いくつかの実施形態では、デュアルゲートＪＦＥＴ７１０のソースはＭＯＳＦＥＴ７０５のドレインに、ビア及び導電層２６５（図２）のような導体により結合される。いくつかの実施形態では、デュアルゲートＪＦＥＴ７１０のソースとＭＯＳＦＥＴ７０５のドレインとの接続点は共通ノード（ＣＮ）点を構成する。図７に示されるように、電子回路７００は、場合によっては、この共通ノード点と接地との間に結合された採用随意の共通ノード回路７５０を備えることもできる。
上述したように、ＪＦＥＴ７１０はトップゲート７２５及びボトムゲート７３０により制御される。様々な実施形態では、トップ及びボトムゲート７２５，７３０は依存制御（例えば共通制御）又は独立制御であり、接地によって、ＤＣバイアスによって、ＭＯＳＦＥＴ７０５のゲートに供給される入力信号によって、又は入力信号＋ＤＣバイアスによって制御することができる。トップ及びボトムゲート７２５，７３０を制御する様々な模範的な方法は図９−１５を参照して検討される。図７により与えられる例では、トップ及びボトムゲート７２５，７３０は制御回路５３０（図５）に類似する採用随意のＪＦＥＴゲート回路７４５の出力により共通に制御される。
ＪＦＥＴゲート回路７４５は電力増幅器として使用される本発明の実施形態の性能を向上させる働きをする。ボトムゲート７３０のバイアスは、ＪＦＥＴ７１０をピンチオフするためのトップゲート７２５の電圧を決定し、ＪＦＥＴ７１０のピンチオフ電圧はＭＯＳＦＥＴ７０５のドレインに対する限界値である。ボトムゲート７３０のバイアスの最適値は、ＪＦＥＴ７１０のピンチオフ電圧がＭＯＳＦＥＴ７０５を信頼できる領域に保護することを可能にする値である。いくつかの実施形態では、ＪＦＥＴ７１０のトップゲート７２５は０Ｖに維持される。しかし、大きなゲート−ソースキャパシタンス及びゲート−ドレインキャパシタンスがドレイン及びソースの大きな電圧をゲート電圧に結合し、ＪＦＥＴ７１０のＲoff及びＲon変化の効率を低減する。ＪＦＥＴゲート回路７４５の機能は反対信号を供給することによってこれらの信号をトップゲート７２５上で相殺することにある。
図７に示されるように、電子回路７００は、場合によっては、共通ノード点と接地との間に結合された採用随意の共通ノード回路７５０を備えることもできる。共通ノード回路７５０も電力増幅器として使用される本発明の実施形態の性能を向上させる働きをする。共通ノード回路７５０はＭＯＳＦＥＴ７０５のゲート−ドレインキャパシタンス及びＪＦＥＴ７１０のゲート−ソースキャパシタンスの効果を補償する。共通ノード回路７５０は、いくつかの実施形態では、ＭＯＳＦＥＴ７０５及びＪＦＥＴ７１０の上記のキャパシタンスと特定の周波数で共振するように構成された単一のインダクタンス又は直列インダクタ−キャパシタ（ＬＣ）回路網とすることができる。
図８ＡはＭＯＳＦＥＴ８０５及びデュアルゲートＪＦＥＴ８１０を備える模範的な電子回路８００の断面を示し、ＭＯＳＦＥＴ８０５及びデュアルゲートＪＦＥＴ８１０は個別のトランジスタである。先に記載の実施形態と同様に、ＭＯＳＦＥＴ８０５及びＪＦＥＴ８１０は当技術分野で知られている半導体製造技術を用いてドープシリコン、ポリシリコン、種々の金属及び種々の絶縁材料の領域及び／又は層から形成することができる。この例では、デュアルゲートＪＦＥＴ８１０のソース８１５は金属層８２５及びビア８３０によりＭＯＳＦＥＴ８０５のドレイン８２０に直接結合される。ＭＯＳＦＥＴ８０５及びデュアルゲートＪＦＥＴ８１０は、個別のトランジスタとして、同じ基板上の異なる場所に、異なる寸法、例えば異なる幅で実装することができる。
ＪＦＥＴ８１０は更にドレイン８３５、トップゲート８４０及びボトムゲート８４５を備える。トップゲート８４０及びボトムゲート８４５はＪＦＥＴ８１０のソース８１５をドレイン８３５に結合するＮチャネル８５０の上及び下に配置される。ボトムゲート８４５は、ボトムゲート８４５への電気的接続を与える２つのＰウェル８５５により境界される。ＪＦＥＴ８１０は２つのＮウェル８６０及びＮ分離領域８６５を備えるＮウェル領域内に配置される。Ｐウェル８５５はこれらの実施形態においてＮチャネル８５０をＮウェル８６０から分離する働きもする。
図８Ａに示されるように、ＭＯＳＦＥＴ８０５のゲート８７０は信号Ｖg1により制御される。同様に、ＪＦＥＴ８１０のトップゲート８４０及びボトムゲート８４５はそれぞれ信号Ｖg2及びＶg3により制御される。前述したように、信号Ｖg2は信号Ｖg1に依存する、又は依存しない、ものとし得る。更に、信号Ｖg3は信号Ｖg2に依存する、又は依存しない、ものとし得る。
図８ＢはＭＯＳＦＥＴ８０５及びデュアルゲートＪＦＥＴ８１０を備える別の模範的な電子回路８７５の断面を示し、ＭＯＳＦＥＴ８０５及びデュアルゲートＪＦＥＴ８１０は個別のトランジスタである。回路８７５において、ＭＯＳＦＥＴ８０５及びＪＦＥＴ８１０の各々は別個のＮウェル領域内に配置される。ここで、ＭＯＳＦＥＴ８０５が配置されるＮウェル領域は２つのＮウェル８８０及びＮ分離層８８５により境界される。これらの実施形態はＭＯＳＦＥＴ８０５をＪＦＥＴ８１０の基板から有利に分離する。
図９は、電子回路７００に加えて、トップ及びボトムゲート７２５，７３０に結合されたＤＣバイアス源９１０を備える模範的な電子回路９００の回路図を示す。動作中、トップ及びボトムゲート７２５，７３９を制御するためにＤＣバイアス電圧が入力信号に加えられる。ＤＣバイアス電圧は様々な実施形態において正又は負にすることができる。負のゲート電圧は共通ノード電圧を減少させるためにトップ及びボトムゲート７２５，３０に供給することができ、それによってＭＯＳＦＥＴ７０５のドレインを信頼できる領域に確実に維持することができる。これに反し、信頼できるドレイン電圧の完全変動域を利用して性能を向上するために正のゲート電圧をトップ及びボトムゲート７２５，７３０に供給することができる。電子回路９００のような実施形態及び以下に記載する実施形態においては、ＭＯＳ及びＪＦＥＴゲート回路７４５及び共通ノード回路７５０は両方とも採用随意である。
図１０は、電子回路７００に加えて、トップゲート７２５に結合された第１のＤＣバイアス源１０１０及びボトムゲート７３０に結合された第２のＤＣバイアス源１０２０を備える模範的な電子回路１０００の回路図を示す。動作中、トップ及びボトムゲート７２５，７３０を独立に制御するために独立のＤＣバイアス電圧が入力信号に加えられる。各ＤＣバイアス電圧は様々な実施形態において正又は負にすることができる。トップ及びボトムゲートの各々にＭＯＳＦＥＴ７０５のゲートに供給されるものと同じＲＦ信号を結合するとともに異なるＤＣバイアス電圧を供給するために、トップ及びボトムゲート７２５，７３０間にキャパシタンス１０３０が付加される。
図１１は、電子回路７００を備えるがＭＯＳ及びＪＦＥＴゲート回路７４５を備えず、トップゲート７２５及びボトムゲート７３０がともに接地されている模範的な電子回路１１００の回路図を示す。
図１２は、電子回路７００を備えるがＭＯＳ及びＪＦＥＴゲート回路７４５を備えず、トップゲート７２５及びボトムゲート７３０がＤＣバイアス源９１０に結合されている模範的な電子回路１２００の回路図を示す。ＤＣバイアス電圧は様々な実施形態において正又は負にすることができる。
図１３は、電子回路７００を備えるがＭＯＳ及びＪＦＥＴゲート回路７４５を備えない模範的な電子回路１３００の回路図を示す。加えて、図７とは対照的に、トップ及びボトムゲート７２５，７３０は依存制御されずに、第１のＤＣバイアス源１０１０はトップゲート７２５に結合され、第２のバイアス源１０２０はボトムゲート７３０に結合される。各ＤＣバイアス電圧は様々な実施形態において正又は負にすることができる。図１１−１３に示されるこれらの実施形態においては、トップ及びボトムゲート７２５，７３０は入力信号に依存しない。
図１４は、電子回路１３００に加えて、ＭＯＳおよびＪＦＥＴゲート回路７４５を備える模範的な電子回路１４００の回路図を示す。図１５は、ボトムゲート７３０がトップゲート７２５に依存しないように変更された電子回路７００に加えて、トップゲート７２５に結合されたＤＣバイアス源９１０を備えるが、ボトムゲート７２５は接地された模範的な電子回路１５００に回路図を示す。図１４及び１５に示されるこれらの実施形態においては、トップゲート７２５の制御は入力信号に依存するが、ボトムゲート７３０の制御は入力信号に依存しない。ＲＦ信号をＪＦＥＴ７１０のトップゲート７２５にのみ供給する利点は、トップゲート７２５とドレイン又はソース端子との間のキャパシタンスがボトムゲート７３０とソース又はドレイン端子との間のキャパシタンスより小さくなること、及びチャネル電流フローの制御に対してボトムゲート７３０よりトップゲート７２５の方がより有効になることにある。
図１６はデュアルゲートＪＦＥＴ７１０とカスコード構成にされたＭＯＳＦＥＴ７０５で信号を増幅する模範的な方法６００を示すフローチャートである。本方法はＭＯＳＦＥＴのゲートを第１の信号、即ち増幅すべき入力信号で制御するステップ１６１０、ＪＦＥＴのトップゲートを第２の信号で制御するステップ１６２０、及びＪＦＥＴのボトムゲートを第３の信号で制御するステップ１６３０を備える。図１６に示すステップは同時に実行されることを意図している。
様々な実施形態においては、第２の信号は第１の信号に依存し、それらのいくつかの実施形態では両信号は同一であり、例えばＭＯＳＦＥＴのゲートとＪＦＥＴのトップゲートは容量結合される。それらのいくつかの実施形態においては、図７に示されるように、第３の信号も第１及び第２の信号に依存するが、他の実施形態においては、図１４及び１５に示されるように、第３の信号は第１及び第２の信号に依存しない。
様々な実施形態においては、図１１−１３に示されるように、第２の信号は第１の信号に依存しない。それらのいくつかの実施形態においては、第３の信号は第２の信号に依存するが、他の実施形態においては第３の信号は第２の信号に依存しない。
様々な実施形態においては、第１の信号は入力信号とＤＣバイアスの和よりなる。また、様々な実施形態においては、第２及び第３の信号のいずれか一方又は両方を正、負又は接地のいずれかの固定のＤＣバイアスにすることができる。
上述した実施例は本発明の例示である。これらの実施例は図面を参照して説明したが、上述した方法又は特定の素子に対する種々の変更や適応が当業者にとって明らかである。本発明の技術に基づくとともにこれらの技術を進歩させるこのような変更や適応や変形は全て、本発明の精神及び範囲内のものである。従って、上述した説明及び図面は本発明をこれらに限定するものではない。

Claims (26)

  1. ソース、ドレイン及びゲートを含むＭＯＳＦＥＴと、
    ソース、ドレイン、トップゲート及びボトムゲートを含む、前記ＭＯＳＦＥＴと別個のＪＦＥＴとを含み、
    前記ＪＦＥＴのソースが前記ＭＯＳＦＥＴのドレインに直接結合されている、
    電子回路。
  2. 前記ＪＦＥＴのゲートが前記ＭＯＳＦＥＴのゲートに結合されている、請求項１記載の電子回路。
  3. 前記ＪＦＥＴのボトムゲートが前記ＭＯＳＦＥＴのゲートに結合されている、請求項１又は２記載の電子回路。
  4. 前記ＪＦＥＴのトップ及びボトムゲートが前記ＭＯＳＦＥＴのゲートに結合されている、請求項１,２又は３記載の電子回路。
  5. 前記ＪＦＥＴのトップゲートがＪＦＥＴゲート回路により前記ＭＯＳＦＥＴのゲートに結合されている、請求項１−４のいずれかに記載の電子回路。
  6. 前記ＪＦＥＴのトップゲートが前記ＪＦＥＴのボトムゲートに結合され、前記両ゲートが前記ＭＯＳＦＥＴのゲートと独立である、請求項１−５のいずれかに記載の電子回路。
  7. 前記ＪＦＥＴのトップ及びボトムゲートが両方とも一つのＤＣバイアス源に結合されている、請求項６記載の電子回路。
  8. 前記ＪＦＥＴのトップ及びボトムゲートが両方とも接地されている、請求項６記載の電子回路。
  9. 前記ＪＦＥＴのトップゲートが第１のＤＣバイアス源に結合され、前記ＪＦＥＴのボトムゲートが第２のＤＣバイアス源に結合されている、請求項６記載の電子回路。
  10. 前記ＪＦＥＴのトップゲートが前記ＭＯＳＦＥＴのゲートに結合され、前記ＪＦＥＴのボトムゲートが前記ＭＯＳＦＥＴのゲートと独立である、請求項１−９のいずれかに記載の電子回路。
  11. 前記ＪＦＥＴのトップゲートがＤＣバイアス源に結合されている、請求項１０記載の電子回路。
  12. 前記ＪＦＥＴのボトムゲートがＤＣバイアス源に結合されている、請求項１０記載の電子回路。
  13. 前記ＪＦＥＴのボトムゲートが接地されている、請求項１０記載の電子回路。
  14. 前記ＭＯＳＦＥＴのドレインと前記ＪＦＥＴのソースとの間の共通ノードと設置との間に結合された共通ノード回路を更に備える、請求項１−１３のいずれかに記載の電子回路。
  15. 前記ＪＦＥＴのトップ及びボトムゲートが両方とも接地されている、請求項１４記載の電子回路。
  16. 前記ＭＯＳＦＥＴ及び前記ＪＦＥＴのゲートが異なる幅を有する、請求項１−６のいずれかに記載の電子回路。
  17. トランシーバと、
    前記トランシーバに入力整合回路により結合された電力増幅器と、
    を備え、前記電力増幅器は、
    ソース、ドレイン及びゲートを含むＭＯＳＦＥＴと、
    ソース、ドレイン、トップゲート及びボトムゲートを含む、前記ＭＯＳＦＥＴと別個のＪＦＥＴとを含み、
    前記ＪＦＥＴのソースが前記ＭＯＳＦＥＴのドレインに直接結合されている、
    装置。
  18. 前記トランシーバは約７００ＭＨｚ〜約２．５ＧＨｚの範囲内の周波数を有する信号を発生するように構成されている、請求項１７記載の装置。
  19. 前記トランシーバは約１５０ＭＨｚ〜約６ＧＨｚの範囲内の周波数を有する信号を発生するように構成されている、請求項１７記載の装置。
  20. 前記トランシーバは前記ＭＯＳＦＥＴ及び前記ＪＦＥＴと同じ基板上に配置されている、請求項１７−１９のいずれかに記載の装置。
  21. 前記ＪＦＥＴのドレインに結合された出力整合回路を更に備える、請求項１７−２０のいずれかに記載の装置。
  22. ＭＯＳＦＥＴのゲートを第１の信号で制御するステップ、
    前記ＭＯＳＦＥＴとカスコード構成にされたＪＦＥＴのトップゲートを第２の信号で制御するステップ、及び
    前記ＪＦＥＴのボトムゲートを第３の信号で制御するステップ、
    を備える方法。
  23. 前記第２信号は前記第１信号に依存する、請求項２２記載の方法。
  24. 前記第３信号は前記第２信号に依存する、請求項２２又は２３記載の方法。
  25. 前記第２信号は前記第１信号に依存しない、請求項２２、２３又は２４記載の方法。
  26. 前記第３信号は前記第２信号に依存する、請求項２５記載の方法。
JP2012507253A 2009-04-22 2010-04-12 Ｍｏｓｆｅｔ及びデュアルゲートｊｆｅｔを含む電子回路 Active JP5386034B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US17168909P 2009-04-22 2009-04-22
US61/171,689 2009-04-22
US12/686,573 US7969243B2 (en) 2009-04-22 2010-01-13 Electronic circuits including a MOSFET and a dual-gate JFET
US12/686,573 2010-01-13
PCT/US2010/030770 WO2010123712A1 (en) 2009-04-22 2010-04-12 Electronic circuits including a mosfet and a dual-gate jfet

Publications (3)

Publication Number Publication Date
JP2012525003A true JP2012525003A (ja) 2012-10-18
JP2012525003A5 JP2012525003A5 (ja) 2013-05-09
JP5386034B2 JP5386034B2 (ja) 2014-01-15

Family

ID=42991613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012507253A Active JP5386034B2 (ja) 2009-04-22 2010-04-12 Ｍｏｓｆｅｔ及びデュアルゲートｊｆｅｔを含む電子回路

Country Status (7)

Country Link
US (3) US7969243B2 (ja)
EP (1) EP2422447B1 (ja)
JP (1) JP5386034B2 (ja)
KR (1) KR101335202B1 (ja)
CN (1) CN102414984B (ja)
TW (1) TWI351100B (ja)
WO (1) WO2010123712A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015041832A (ja) * 2013-08-21 2015-03-02 三菱電機株式会社 電力増幅器

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8008731B2 (en) 2005-10-12 2011-08-30 Acco IGFET device having a RF capability
WO2009082706A1 (en) 2007-12-21 2009-07-02 The Trustees Of Columbia University In The City Of New York Active cmos sensor array for electrochemical biomolecular detection
US9240402B2 (en) 2008-02-13 2016-01-19 Acco Semiconductor, Inc. Electronic circuits including a MOSFET and a dual-gate JFET
US7863645B2 (en) * 2008-02-13 2011-01-04 ACCO Semiconductor Inc. High breakdown voltage double-gate semiconductor device
US7969243B2 (en) * 2009-04-22 2011-06-28 Acco Semiconductor, Inc. Electronic circuits including a MOSFET and a dual-gate JFET
US8928410B2 (en) 2008-02-13 2015-01-06 Acco Semiconductor, Inc. Electronic circuits including a MOSFET and a dual-gate JFET
US7952431B2 (en) * 2009-08-28 2011-05-31 Acco Semiconductor, Inc. Linearization circuits and methods for power amplification
US8058674B2 (en) * 2009-10-07 2011-11-15 Moxtek, Inc. Alternate 4-terminal JFET geometry to reduce gate to source capacitance
JP5012930B2 (ja) * 2010-02-15 2012-08-29 株式会社デンソー ハイブリッドパワーデバイス
US8532584B2 (en) 2010-04-30 2013-09-10 Acco Semiconductor, Inc. RF switches
US8481380B2 (en) * 2010-09-23 2013-07-09 International Business Machines Corporation Asymmetric wedge JFET, related method and design structure
CN102130053B (zh) * 2010-12-03 2014-08-13 华东光电集成器件研究所 一种n沟道jfet集成放大器的制造方法
US8797104B2 (en) * 2012-04-13 2014-08-05 Taiwan Semiconductor Manufacturing Co., Ltd. Amplifier with floating well
US10269658B2 (en) 2012-06-29 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit devices with well regions and methods for forming the same
WO2014062936A1 (en) * 2012-10-17 2014-04-24 The Trustees Of Columbia University In The City Of New York Cmos-integrated jfet for dense low-noise bioelectronic platforms
US9111765B2 (en) * 2012-11-19 2015-08-18 Taiwan Semiconductor Manufacturing Company Limited Integrated circuit (IC) structure
US9780211B2 (en) 2012-12-31 2017-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. Power cell and power cell circuit for a power amplifier
US9490248B2 (en) * 2012-12-31 2016-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Power cell, power cell circuit for a power amplifier and a method of making and using a power cell
US9882012B2 (en) 2013-05-13 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Junction gate field-effect transistor (JFET) having source/drain and gate isolation regions
US9287413B2 (en) 2013-05-13 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Junction gate field-effect transistor (JFET) and semiconductor device
US9318487B2 (en) * 2013-07-09 2016-04-19 Taiwan Semiconductor Manufacturing Co., Ltd. High performance power cell for RF power amplifier
US9071203B2 (en) * 2013-07-11 2015-06-30 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS cascode power cells
US9202934B2 (en) * 2013-10-16 2015-12-01 Analog Devices Global Junction field effect transistor, and method of manufacture thereof
CN104766887B (zh) * 2014-01-03 2019-05-17 艾壳 包括mosfet和双栅极jfet的电子电路
US9543290B2 (en) * 2014-01-23 2017-01-10 International Business Machines Corporation Normally-off junction field-effect transistors and application to complementary circuits
US9460926B2 (en) * 2014-06-30 2016-10-04 Alpha And Omega Semiconductor Incorporated Forming JFET and LDMOS transistor in monolithic power integrated circuit using deep diffusion regions
CN104702226A (zh) * 2015-03-31 2015-06-10 宜确半导体（苏州）有限公司 一种改进的共源共栅射频功率放大器
KR102343894B1 (ko) 2015-04-07 2021-12-27 삼성디스플레이 주식회사 표시 장치
US9853103B2 (en) * 2016-04-07 2017-12-26 Cirrus Logic, Inc. Pinched doped well for a junction field effect transistor (JFET) isolated from the substrate
US9853637B1 (en) * 2016-06-24 2017-12-26 Infineon Technologies Ag Dual gate switch device
US10218350B2 (en) 2016-07-20 2019-02-26 Semiconductor Components Industries, Llc Circuit with transistors having coupled gates
US9947654B2 (en) 2016-09-08 2018-04-17 Semiconductor Components Industries, Llc Electronic device including a transistor and a field electrode
TWI615966B (zh) * 2016-12-29 2018-02-21 新唐科技股份有限公司 半導體元件
US9941356B1 (en) 2017-04-20 2018-04-10 Vanguard International Semiconductor Corporation JFET and method for fabricating the same
US20190131404A1 (en) * 2017-10-30 2019-05-02 Analog Devices Global Unlimited Company Low gate current junction field effect transistor device architecture
US10826485B2 (en) 2018-12-17 2020-11-03 Analog Devices International Unlimited Company Cascode compound switch slew rate control
US11271108B2 (en) 2020-04-08 2022-03-08 International Business Machines Corporation Low-noise gate-all-around junction field effect transistor

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0399466A (ja) * 1989-09-12 1991-04-24 Fujitsu Ltd 半導体装置およびその製造方法
JPH03503944A (ja) * 1988-04-21 1991-08-29 アナログ　デバイセス　インコーポレーテッド 静電放電現象によるｊｆｅｔの損傷を減少するための手段
US5537078A (en) * 1995-03-31 1996-07-16 Linear Technology Corporation Operational amplifier with JFET inputs having low input bias current and methods for using same
JPH10107214A (ja) * 1996-10-01 1998-04-24 Masashi Mukogawa 半導体装置
JP2001237316A (ja) * 2000-02-21 2001-08-31 Hitachi Ltd 無線通信装置
US20010050589A1 (en) * 1999-01-22 2001-12-13 Siemens Ag. Hybrid power MOSFET for high current-carrying capacity
US20020105360A1 (en) * 2001-01-19 2002-08-08 Integrant Technologies Inc. Single-ended differential circuit using complementary devices

Family Cites Families (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US567927A (en) * 1896-09-15 Machine
IT1094069B (it) 1978-04-18 1985-07-26 Muriotto Angelo Procedimento per la produzione di pannelli prefabbricati ed elementi tridimensionali e prodotti ottenuti con tale procedimento
US4228367A (en) * 1978-08-07 1980-10-14 Precision Monolithics, Inc. High speed integrated switching circuit for analog signals
US4255714A (en) * 1979-02-21 1981-03-10 Rca Corporation GaAs Dual-gate FET frequency discriminator
US4353036A (en) * 1980-08-29 1982-10-05 Rca Corporation Field effect transistor amplifier with variable gain control
US4523111A (en) * 1983-03-07 1985-06-11 General Electric Company Normally-off, gate-controlled electrical circuit with low on-resistance
US4811075A (en) * 1987-04-24 1989-03-07 Power Integrations, Inc. High voltage MOS transistors
US5061903A (en) * 1990-02-27 1991-10-29 Grumman Aerospace Corporation High voltage modified cascode circuit
KR950006483B1 (ko) * 1990-06-13 1995-06-15 가부시끼가이샤 도시바 종형 mos트랜지스터와 그 제조방법
KR960006004A (ko) * 1994-07-25 1996-02-23 김주용 반도체 소자 및 그 제조방법
US5677927A (en) 1994-09-20 1997-10-14 Pulson Communications Corporation Ultrawide-band communication system and method
US5543643A (en) * 1995-07-13 1996-08-06 Lsi Logic Corporation Combined JFET and MOS transistor device, circuit
US5684080A (en) 1995-11-15 1997-11-04 Shell Oil Company Aqueous polymer emulsion
US6088484A (en) * 1996-11-08 2000-07-11 Hughes Electronics Corporation Downloading of personalization layers for symbolically compressed objects
US6091295A (en) * 1997-06-27 2000-07-18 The Whitaker Corporation Predistortion to improve linearity of an amplifier
US5969582A (en) * 1997-07-03 1999-10-19 Ericsson Inc. Impedance matching circuit for power amplifier
US5898198A (en) * 1997-08-04 1999-04-27 Spectrian RF power device having voltage controlled linearity
US5912490A (en) * 1997-08-04 1999-06-15 Spectrian MOSFET having buried shield plate for reduced gate/drain capacitance
US6061008A (en) * 1997-12-19 2000-05-09 Rockwell Science Center, Inc. Sigma-delta-sigma modulator for high performance analog-to-digital and digital-to-analog conversion
GB2336485B (en) 1998-04-14 2002-12-11 Roke Manor Research Monopulse generator
US5918137A (en) 1998-04-27 1999-06-29 Spectrian, Inc. MOS transistor with shield coplanar with gate electrode
KR100296146B1 (ko) * 1998-05-23 2001-08-07 오길록 소신호선형화장치
IL125022A (en) 1998-06-21 2001-09-13 Israel Bar David Methods and apparatus for adaptive adjustment of feed-forward linearized amplifiers
WO2000003478A1 (fr) * 1998-07-08 2000-01-20 Hitachi, Ltd. Module amplificateur de puissance haute frequence
US6312997B1 (en) 1998-08-12 2001-11-06 Micron Technology, Inc. Low voltage high performance semiconductor devices and methods
US6061555A (en) * 1998-10-21 2000-05-09 Parkervision, Inc. Method and system for ensuring reception of a communications signal
DE19902520B4 (de) * 1999-01-22 2005-10-06 Siemens Ag Hybrid-Leistungs-MOSFET
TW443039B (en) * 1999-05-20 2001-06-23 Ind Tech Res Inst Sigma-delta modulator by using method of local nonlinear feedback loop
DE19926715C1 (de) * 1999-06-11 2001-01-18 Siemens Ag Verfahren und Vorrichtung zum Abschalten einer Kaskodenschaltung mit spannungsgesteuerten Halbleiterschaltern
US6242978B1 (en) * 1999-06-30 2001-06-05 Harris Corporation Method and apparatus for linearizing an amplifier
US6584205B1 (en) * 1999-08-26 2003-06-24 American Technology Corporation Modulator processing for a parametric speaker system
ATE389286T1 (de) 1999-11-29 2008-03-15 Multispectral Solutions Inc Ultrabreitband-datenvermittlungssystem
US6300835B1 (en) * 1999-12-10 2001-10-09 Motorola, Inc. Power amplifier core
CA2294404C (en) * 2000-01-07 2004-11-02 Tadeuse A. Kwasniewski Delta-sigma modulator for fractional-n frequency synthesis
KR100841141B1 (ko) * 2000-09-21 2008-06-24 캠브리지 세미컨덕터 리미티드 반도체 장치 및 반도체 장치의 형성 방법
US6750795B2 (en) * 2001-01-12 2004-06-15 Broadcom Corporation Gain scaling for higher signal-to-noise ratios in multistage, multi-bit delta sigma modulators
US6735419B2 (en) * 2001-01-18 2004-05-11 Motorola, Inc. High efficiency wideband linear wireless power amplifier
KR100489693B1 (ko) * 2001-02-16 2005-05-17 인티그런트 테크놀로지즈(주) 선형성이 향상된 증폭 회로 및 믹서 회로
US6503782B2 (en) * 2001-03-02 2003-01-07 Mississippi State University Research And Technology Corporation (Rtc) Complementary accumulation-mode JFET integrated circuit topology using wide (>2eV) bandgap semiconductors
US6600369B2 (en) 2001-12-07 2003-07-29 Motorola, Inc. Wideband linear amplifier with predistortion error correction
US20030227320A1 (en) * 2002-06-05 2003-12-11 Intel Corporation Buffer, buffer operation and method of manufacture
US7209715B2 (en) 2002-07-30 2007-04-24 Matsushita Electric Industrial Co., Ltd. Power amplifying method, power amplifier, and communication apparatus
KR20040104177A (ko) * 2003-06-03 2004-12-10 삼성전기주식회사 시분할방식 전력증폭모듈
JP4262545B2 (ja) * 2003-07-09 2009-05-13 三菱電機株式会社 カスコード接続回路及びその集積回路
US7049669B2 (en) * 2003-09-15 2006-05-23 Infineon Technologies Ag LDMOS transistor
JP4868433B2 (ja) * 2004-02-09 2012-02-01 ソニー・エリクソン・モバイルコミュニケーションズ株式会社 歪み補償装置および歪み補償機能付き電力増幅装置
TWI224869B (en) * 2004-03-25 2004-12-01 Richtek Techohnology Corp Apparatus for driving depletion type junction field effect transistor
JP2007533180A (ja) * 2004-04-09 2007-11-15 オーディオアシクス エー／エス シグマ・デルタ変調器
JP2006013753A (ja) * 2004-06-24 2006-01-12 Renesas Technology Corp 無線通信システムおよび半導体集積回路
US7312481B2 (en) * 2004-10-01 2007-12-25 Texas Instruments Incorporated Reliable high-voltage junction field effect transistor and method of manufacture therefor
WO2006054148A1 (en) 2004-11-16 2006-05-26 Acco An integrated ultra-wideband (uwb) pulse generator
US7348826B1 (en) * 2005-03-18 2008-03-25 Qspeed Semiconductor Inc. Composite field effect transistor
US20060228850A1 (en) * 2005-04-06 2006-10-12 Pang-Yen Tsai Pattern loading effect reduction for selective epitaxial growth
US7253758B2 (en) * 2005-07-20 2007-08-07 Industrial Technology Research Institute Third order sigma-delta modulator
JP4821214B2 (ja) * 2005-08-26 2011-11-24 三菱電機株式会社 カスコード接続回路
US8008731B2 (en) 2005-10-12 2011-08-30 Acco IGFET device having a RF capability
RU2316334C2 (ru) 2005-12-19 2008-02-10 Медитек Индастриз ЛЛС Способ активации утраченных двигательных функций, а также определения эффективности их восстановления при повреждении центральной нервной системы
US7411231B2 (en) * 2005-12-22 2008-08-12 Analog Devices, Inc. JFET with drain and/or source modification implant
US7634240B2 (en) * 2006-01-31 2009-12-15 Motorola, Inc. Method and apparatus for controlling a supply voltage to a power amplifier
KR20070079724A (ko) * 2006-02-03 2007-08-08 고상원 전력 증폭기의 선형화를 위한 전치 보정회로
US7554397B2 (en) * 2006-05-22 2009-06-30 Theta Microelectronics, Inc. Highly linear low-noise amplifiers
US7894772B2 (en) * 2006-08-04 2011-02-22 Axiom Microdevices, Inc. Low distortion radio frequency (RF) limiter
DE102006045312B3 (de) * 2006-09-26 2008-05-21 Siced Electronics Development Gmbh & Co. Kg Halbleiteranordnung mit gekoppelten Sperrschicht-Feldeffekttransistoren
US7636056B2 (en) * 2007-05-22 2009-12-22 Panasonic Corporation Delta sigma modulator operating with different power source voltages
US7679448B1 (en) * 2007-08-30 2010-03-16 Pmc-Sierra, Inc. Continuous wave based bias method and apparatus for minimizing MOS transistor distortion
US7522079B1 (en) * 2007-09-06 2009-04-21 National Semiconductor Corporation Sigma-delta modulator with DAC resolution less than ADC resolution and increased tolerance of non-ideal integrators
US7656229B2 (en) * 2008-01-28 2010-02-02 Qualcomm, Incorporated Method and apparatus for reducing intermodulation distortion in an electronic device having an amplifier circuit
US7969243B2 (en) * 2009-04-22 2011-06-28 Acco Semiconductor, Inc. Electronic circuits including a MOSFET and a dual-gate JFET
US7863645B2 (en) * 2008-02-13 2011-01-04 ACCO Semiconductor Inc. High breakdown voltage double-gate semiconductor device
US8170505B2 (en) * 2008-07-30 2012-05-01 Qualcomm Incorporated Driver amplifier having a programmable output impedance adjustment circuit
US7808415B1 (en) * 2009-03-25 2010-10-05 Acco Semiconductor, Inc. Sigma-delta modulator including truncation and applications thereof
US7952431B2 (en) * 2009-08-28 2011-05-31 Acco Semiconductor, Inc. Linearization circuits and methods for power amplification

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03503944A (ja) * 1988-04-21 1991-08-29 アナログ　デバイセス　インコーポレーテッド 静電放電現象によるｊｆｅｔの損傷を減少するための手段
JPH0399466A (ja) * 1989-09-12 1991-04-24 Fujitsu Ltd 半導体装置およびその製造方法
US5537078A (en) * 1995-03-31 1996-07-16 Linear Technology Corporation Operational amplifier with JFET inputs having low input bias current and methods for using same
JPH10107214A (ja) * 1996-10-01 1998-04-24 Masashi Mukogawa 半導体装置
US20010050589A1 (en) * 1999-01-22 2001-12-13 Siemens Ag. Hybrid power MOSFET for high current-carrying capacity
JP2001237316A (ja) * 2000-02-21 2001-08-31 Hitachi Ltd 無線通信装置
US20020105360A1 (en) * 2001-01-19 2002-08-08 Integrant Technologies Inc. Single-ended differential circuit using complementary devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015041832A (ja) * 2013-08-21 2015-03-02 三菱電機株式会社 電力増幅器

Also Published As

Publication number Publication date
US20100271133A1 (en) 2010-10-28
US20110215871A1 (en) 2011-09-08
EP2422447A4 (en) 2013-03-06
TWI351100B (en) 2011-10-21
KR20120030379A (ko) 2012-03-28
CN102414984A (zh) 2012-04-11
US8179197B2 (en) 2012-05-15
WO2010123712A1 (en) 2010-10-28
EP2422447A1 (en) 2012-02-29
US8400222B2 (en) 2013-03-19
US20120205724A1 (en) 2012-08-16
US7969243B2 (en) 2011-06-28
TW201044558A (en) 2010-12-16
KR101335202B1 (ko) 2013-11-29
CN102414984B (zh) 2015-12-16
JP5386034B2 (ja) 2014-01-15
EP2422447B1 (en) 2014-11-05

Similar Documents

Publication Publication Date Title
JP5386034B2 (ja) Ｍｏｓｆｅｔ及びデュアルゲートｊｆｅｔを含む電子回路
US9627374B2 (en) Electronic circuits including a MOSFET and a dual-gate JFET
US7863645B2 (en) High breakdown voltage double-gate semiconductor device
US20240113126A1 (en) Butted Body Contact for SOI Transistor, Amplifier Circuit and Method of Providing the Same
US20170338251A1 (en) Butted Body Contact for SOI Transistor
US8928410B2 (en) Electronic circuits including a MOSFET and a dual-gate JFET
EP2248181B1 (en) High breakdown voltage double-gate semiconductor device
US7015545B2 (en) Split source RF MOSFET device
EP2892079B1 (en) Electronic circuits including a MOSFET and a dual-gate JFET
CN104766887B (zh) 包括mosfet和双栅极jfet的电子电路
TWI575733B (zh) 用於高頻功率放大器之橫向擴散金氧半導體

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130318

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130318

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20130318

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20130410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131004

R150 Certificate of patent or registration of utility model

Ref document number: 5386034

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250