JP2012517205A - 電力を制限に準拠する72229パッシブ・スィッチ・キャパシタ・フィルタ - Google Patents
電力を制限に準拠する72229パッシブ・スィッチ・キャパシタ・フィルタ Download PDFInfo
- Publication number
- JP2012517205A JP2012517205A JP2011551099A JP2011551099A JP2012517205A JP 2012517205 A JP2012517205 A JP 2012517205A JP 2011551099 A JP2011551099 A JP 2011551099A JP 2011551099 A JP2011551099 A JP 2011551099A JP 2012517205 A JP2012517205 A JP 2012517205A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- complex
- iir
- signal
- imaginary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0248—Filters characterised by a particular frequency response or filtering method
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H15/00—Transversal filters
- H03H15/02—Transversal filters using analogue shift registers
- H03H15/023—Transversal filters using analogue shift registers with parallel-input configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H15/00—Transversal filters
- H03H15/02—Transversal filters using analogue shift registers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H19/00—Networks using time-varying elements, e.g. N-path filters
- H03H19/004—Switched capacitor networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H2007/0192—Complex filters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
【選択図】図10
Description
C00:C10;C10:C11;C20:C21=c〜 0:c〜 0;pre:pre;pim:pim=0.018:0.018;0.125:0.125;0.857:0.857
この様に与えられ得る。
複素数1次IIR部が、電力制限を達成しない場合、用いられ得るIIRフィルタについての電力制限を達成することについての第3の案において、複素数1次IIR部は、インタリーブされたフィルタ・バンクで実施され得る。式のセット(21)から、複素数1次IIR部8401からの複素数フィルタ・サンプル(complex filtered sample)は、以下の様に表され得る。
Claims (45)
- 実数入力信号及び虚数遅延信号を受信し、電荷を記憶及び共有し、そして実数フィルタ信号を提供するように動作するキャパシタの第1のセットと、
虚数入力信号及び実数遅延信号を受信し、電荷を記憶及び共有し、そして虚数フィルタ信号を提供するように動作するキャパシタの第2のセットと、
前記実数及び虚数フィルタ信号を受信し、電荷を記憶及び共有し、そして前記実数及び虚数遅延信号を提供するように動作するキャパシタの第3のセットと、
を備える第1のフィルタ部
を備える装置。 - キャパシタの前記第1のセットは、
前記実数入力信号を受信及び記憶し、電荷を共有し、各クロック・サイクルで実数フィルタ信号を提供するように動作する第1のキャパシタと、
電荷を共有し、前記実数フィルタ信号を各クロック・サイクルにおいて記憶するように動作する第2のキャパシタと、
を備える請求項1の装置。 - キャパシタの前記第2のセットは、
前記虚数入力信号を受信及び記憶し、電荷を共有し、各クロック・サイクルにおいて虚数フィルタ信号を提供するように動作する第3のキャパシタと、
電荷を共有し、前記虚数フィルタ信号を各クロック・サイクルにおいて記憶するように動作する第4のキャパシタと
を備える請求項2の装置。 - キャパシタの前記第3のセットは、
各クロック・サイクルにおいて電荷を共有し、各偶数(even-numbered)クロック・サイクルにおいて、前記実数フィルタ信号を記憶し、各奇数(odd-numbered)クロック・サイクルにおいて、前記虚数フィルタ信号を記憶するように動作する第5のキャパシタと、
各クロック・サイクルにおいて電荷を共有し、各偶数クロック・サイクルにおいて、前記虚数フィルタ信号を記憶し、各奇数クロック・サイクルにおいて、前記偶数フィルタ信号を記憶するように動作する第6のキャパシタと
を備える請求項3の装置。 - 前記第1、第2、及び第3のセットにおいて、各キャパシタは、充電のために選択された場合、関連する加算ノードからの値を記憶し、電荷共有のために選択された場合、前記関連する加算ノードを介して他のキャパシタで電荷を共有するように動作する
請求項1の装置。 - 前記第1のフィルタ部は更に、
キャパシタの前記第1のセットを第1の加算ノードに結合するように動作する第1のスィッチと、
キャパシタの前記第2のセットを第2の加算ノードに結合するように動作する第2のスィッチと、
キャパシタの前記第3のセットを、前記第1の加算ノードに結合するように動作するスィッチの第1のセットと、
キャパシタの前記第3のセットを、前記第2の加算ノードに結合するように動作するスィッチの第2のセットと、
を備える請求項1の装置。 - 各スィッチは、
イネーブルである場合に、関連するキャパシタを関連する加算ノードへ結合し、
無効である場合に、前記関連する加算ノードから、前記関連するキャパシタを切り離す
ように動作する
請求項6の装置。 - 前記第1のフィルタ部は更に、
イネーブルである場合、前記実数入力信号を前記第1の加算ノードに結合するように動作する第1の入力スィッチと、
イネーブルである場合、前記第1の加算ノードを前記実数フィルタ信号に結合するように動作する第1の出力スィッチと、
イネーブルである場合、前記第1の加算ノードを回路グランドに結合し、前記第1の加算コードに直接結合されたキャパシタをリセットするように動作する第1のリセット・スィッチと
を備える請求項6の装置。 - 前記第1のフィルタ部は更に、
イネーブルである場合、前記虚数入力信号を前記第2の加算ノードに結合するように動作する第2の入力スィッチと、
イネーブルである場合、前記第2の加算ノードを前記虚数フィルタ信号に結合するように動作する第2の出力スィッチと、
イネーブルである場合、前記第2の加算ノードを回路グランドに結合し、前記第2の加算コードに直接結合されたキャパシタをリセットするように動作する第2のリセット・スィッチと、
を備える請求項8の装置。 - 前記第1のフィルタ部に結合され、
前記実数フィルタ信号及び虚数遅延出力信号を受信し、電荷を記憶及び共有し、そして実数出力信号を提供するように動作するキャパシタの第4のセットと、
前記虚数フィルタ信号及び実数遅延出力信号を受信し、電荷を記憶及び共有し、そして虚数出力信号を提供するように動作するキャパシタの第5のセットと、
前記実数及び虚数出力信号を受信し、電荷を記憶及び共有し、そして前記実数及び虚数遅延出力信号を提供するように動作するキャパシタの第6のセットと、
を備える第2のフィルタ部
を更に備える請求項1の装置。 - 前記第1及び第2のフィルタ部は、それぞれ複素数1次無限インパルス応答(IIR:infinite impulse response)部を実施し、複素数2次IIRフィルタを共同で実施する
請求項10の装置。 - 前記装置は集積回路である請求項1の装置。
- 複素数入力信号を受信及びフィルタリングし、複素数フィルタ信号を提供するように動作する第1の複素数1次無限インパルス応答(IIR:infinite impulse response)部と、
前記第1の複素数1次IIR部に結合され、前記複素数フィルタ信号を受信及びフィルタリングし、複素数出力信号を提供する第2の複素数1次IIR部と、
を備える装置。 - 前記第1及び第2の複素数1次IIR部は、第1及び第2のパッシブ・スィッチ・キャパシタ(PSC:passive switched-capacitor)フィルタ部で実施され、各PSCフィルタ部は、複数のキャパシタ及び複数のスィッチを備えている
請求項13の装置。 - 前記第1の複素数1次IIR部は、第1の複素係数によって定義され、前記第2の複素数1次IIR部は、第2の複素係数によって定義され、前記第2の複素係数は、前記第1の複素係数の複素共役である
請求項13の装置。 - 複素数入力信号を受信及びフィルタリングし、Mが1より大きい、Mクロック・サイクル毎に複素数出力信号を提供するように動作する第1の複素数フィルタ部と、
前記複素数入力信号を受信及びフィルタリングし、Mクロック・サイクル毎に前記複素数出力信号を提供するように動作する第2の複素数フィルタ部と、
を備え、
前記第1及び第2の複素数フィルタ部は、異なるクロック・サイクルでイネーブルされる装置。 - 前記第1の複素数フィルタ部は、偶数(even-numbered)クロック・サイクルでイネーブルされ、前記第2の複素数フィルタ部は、奇数(odd-numbered)クロック・サイクルでイネーブルされる
請求項16の装置。 - 前記第1及び第2の複素数フィルタ部はそれぞれ、
実数入力信号及び虚数遅延出力信号を受信し、電荷を記憶及び共有し、実数出力信号を提供するように動作するキャパシタの第1のセットと、
虚数入力信号及び実数遅延出力信号を受信し、電荷を記憶及び共有し、虚数出力信号を提供するように動作するキャパシタの第2のセットと、
前記実数及び虚数出力信号を受信し、電荷を記憶及び共有し、前記実数及び虚数遅延出力信号を提供するように動作するキャパシタの第3のセットと、
を備え、
前記複素数入力信号は、前記実数及び虚数入力信号を含み、前記複素数出力信号は、前記実数及び虚数出力信号を含む
請求項16の装置。 - 第1のパッシブ・スィッチ・キャパシタ(PSC:passive switched-capacitor)フィルタ部を含み、第1の複素数入力信号を受信及びフィルタリングし、第1の複素数出力信号を提供するように動作する有限インパルス応答(FIR:finite impulse response)部と、
第2のPSCフィルタ部を含み、前記FIR部に結合され、第2の複素数入力信号を受信及びフィルタリングし、第2の複素数出力信号を提供するように動作する無限インパルス応答(IIR:infinite impulse response)部と
を備える装置。 - 前記IIR部は、前記FIR部の後に結合され、前記第2の複素数入力信号は、前記第1の複素数出力信号を含む
請求項19の装置。 - 前記FIR部は、前記IIR部の後に結合され、前記第1の複素数入力信号は、前記第2の複素数出力信号を含む
請求項19の装置。 - 前記IIR部は、
異なったクロック・サイクルでイネーブルされ、前記第2の複素数入力信号を受信及びフィルタリングし、前記第2の複素数出力信号を提供するように動作する複数の複素数フィルタ部を含む
請求項19の装置。 - 前記IIR部及び前記FIR部は、複素数1次IIRフィルタを実施する
請求項19の装置。 - 少なくとも一つのパッシブ・スィッチ・キャパシタ(PSC:passive switched-capacitor)フィルタを含み、
各PSCフィルタは、複素数入力信号を受信及びフィルタリングし、前記PSCフィルタについての複素数フィルタ信号を提供する少なくとも一つのフィルタ部を含み、
各PSCフィルタについて、フィルタ部は、
実数入力信号及び虚数遅延信号を受信し、電荷を記憶及び共有し、実数フィルタ信号を提供するように動作するキャパシタの第1のセットと、
虚数入力信号及び実数遅延信号を受信し、電荷を記憶及び共有し、虚数フィルタ信号を提供するように動作するキャパシタの第2のセットと、
前記実数及び虚数フィルタ信号を受信し、電荷を記憶及び共有し、前記実数及び虚数遅延信号を提供するように動作するキャパシタの第3のセットと、
前記少なくとも一つのPSCフィルタについての制御信号を生成するように動作する信号生成器と、
を備えるワイヤレス・デバイス。 - 各PSCフィルタは、前記複素数入力信号についてのアナログ入力サンプルを受信し、前記複素数フィルタ信号についてのアナログ出力サンプルを提供するように動作し、
最後のPSCフィルタからの前記複素数フィルタ信号をデジタル化し、デジタル・サンプルを提供するように動作するアナログ・デジタル変換器(ADC:analog-to-digital converter)
を更に備える請求項24のワイヤレス・デバイス。 - 各PSCフィルタは、二つの1次無限インパルス応答(IIR:infinite impulse response)フィルタ部を含む
請求項24のワイヤレス・デバイス。 - 各PSCフィルタは、有限インパルス応答(FIR:finite impulse response)フィルタ部及び無限インパルス応答(IIR:infinite impulse response)フィルタ部を含む
請求項24のワイヤレス・デバイス。 - フィルタ転送関数(filter transfer function)についての複数の係数を得ることと、
パッシブ・スィッチ・キャパシタ(PSC:passive switched-capacitor)についての電力制限(power constraint)に基づいて、少なくとも一つの前記複数の係数をスケーリングすることと、
前記フィルタ転送関数を得るために、前記少なくとも一つのスケール係数に基づいて、前記PSCフィルタを実施することと、
を備える方法。 - 前記フィルタ転送関数は、有限インパルス応答(FIR:finite impulse response)フィルタに関するものであり、
少なくとも一つの前記複数の係数でスケーリングすることは、
前記複数の係数のそれぞれの大きさに基づいて、スケーリング要素を決定することと、
対応するスケール係数を得るために、前記スケーリング要素に基づいて、前記複数の係数のそれぞれをスケーリングすることと、を含む
請求項28の方法。 - 前記フィルタ転送関数は、2次FIRフィルタについてのものであり、前記電力制限は、b0′、b1′、及びb2′が前記2次FIRフィルタについての三つのスケール係数である、|b0′|+|b1′|+|b2′|=1を含む
請求項29の方法。 - 前記フィルタ転送関数は、無限インパルス応答(IIR:infinite impulse response)フィルタに関するものであり、
少なくとも一つの前記複数の係数でスケーリングすることは、
前記複数の係数の一つと、各残っている係数(remaining coefficient)の大きさに基づいて決定される新しい係数と交換すること(replacing)を含む
請求項28の方法。 - 前記フィルタ転送関数は、2次IIRフィルタについてのものであり、前記電力制限は、c0′は新しい係数であり、c1及びc2は前記2次IIRフィルタについての二つのスケール係数である、|c0′|+|c1|+|c2|=1を含む
請求項31の方法。 - フィルタ転送関数(filter transfer function)についての複数の係数を得る手段と、
パッシブ・スィッチ・キャパシタ(PSC:passive switched-capacitor)についての電力制限(power constraint)に基づいて、少なくとも一つの前記複数の係数をスケーリングする手段と、
前記フィルタ転送関数を得るために、前記少なくとも一つのスケール係数に基づいて、前記PSCフィルタを実施する手段と、
を備える装置。 - 前記フィルタ転送関数は、有限インパルス応答(FIR:finite impulse response)フィルタに関するものであり、
少なくとも一つの前記複数の係数でスケーリングする手段は、
前記複数の係数のそれぞれの大きさに基づいて、スケーリング要素を決定する手段と、
対応するスケール係数を得るために、前記スケーリング要素に基づいて、前記複数の係数のそれぞれをスケーリングする手段と、を含む
請求項33の装置。 - 前記フィルタ転送関数は、無限インパルス応答(IIR:infinite impulse response)フィルタに関するものであり、
少なくとも一つの前記複数の係数でスケーリングする手段は、
前記複数の係数の一つと、各残っている係数の大きさに基づいて決定される新しい係数と交換する手段を含む
請求項33の装置。 - コンピュータ読み取り可能な媒体を含むコンピュータ・プログラム製品であって、前記媒体は、
少なくとも一つのコンピュータに、フィルタ転送関数(filter transfer function)についての複数の係数を取得させるコードと、
前記少なくとも一つのコンピュータに、パッシブ・スィッチ・キャパシタ(PSC:passive switched-capacitor)についての電力制限(power constraint)に基づいて、少なくとも一つの前記複数の係数をスケーリングさせるコードと、
前記少なくとも一つのコンピュータに、前記フィルタ転送関数を得るために、前記少なくとも一つのスケール係数に基づいて、前記PSCフィルタを実施させるコードと、
を備えるコンピュータ・プログラム製品。 - フィルタ転送関数(filter transfer function)を、複数の複素数1次フィルタ部に分解することと、
前記フィルタ転送関数を得るために、パッシブ・スィッチ・キャパシタ(PSC:passive switched-capacitor)フィルタ部で、前記複数の複素数1次フィルタ部を実施することと、
を備える方法。 - 前記フィルタ転送関数を分解することは、
2次無限インパルス応答(IIR:infinite impulse response)フィルタについての前記フィルタ転送関数を、二つの複素数1次IIR部に分解することを含む
請求項37の装置。 - 前記フィルタ転送関数を分解することは、
前記フィルタ転送関数についての係数に基づいて、前記二つの複素数1次IIR部についての複素係数を決定することを更に含む
請求項38の方法。 - 前記フィルタ転送関数を分解することは、
前記複素係数の実部及び虚部の大きさに基づいて、前記二つの複素数1次IIR部についての入力係数を決定することを更に含む
請求項39の方法。 - フィルタ転送関数(filter transfer function)を、有限インパルス応答(FIR:finite impulse response)部及び無限インパルス応答(IIR:infinite impulse response)部に分解することと、
前記フィルタ転送関数を得るために、パッシブ・スィッチ・キャパシタ(PSC:passive switched-capacitor)フィルタ部で、FIR部及びIIR部を実施することと
を備える方法。 - 前記フィルタ転送関数を分解することは、
複素数1次IIRフィルタについての前記フィルタ転送関数を、前記FIR部及び前記IIR部に分解することと、
前記複素数1次IIRフィルタについての複素係数に基づいて、前記IIR部についての複素係数を決定することと、
を備える請求項41の方法。 - 前記IIR部についての前記複素係数は、pは前記複素数1次IIRフィルタについての前記複素係数であり、Mは1よりも大きい整数である、pMである請求項42の方法。
- 前記フィルタ転送関数を分解することは、
前記IIR部を複数(M個)のIIR部に区切ることを含み、
各IIR部は、1/Mクロック・レートで動作し、前記M個のIIR部は、Mクロック・サイクルで連続してイネーブルされる
請求項41の方法。 - 前記フィルタ転送関数を分解することは、
前記IIR部を第1及び第2のIIR部に区切ることを含み、
前記第1のIIR部は、偶数(even-numbered)クロック・サイクルでイネーブルされ、前記第2のIIR部は、奇数(odd-numbered)クロック・サイクルでイネーブルされる
請求項41の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/366,363 | 2009-02-05 | ||
US12/366,363 US8768997B2 (en) | 2009-02-05 | 2009-02-05 | Passive switched-capacitor filters conforming to power constraint |
PCT/US2010/023015 WO2011090490A1 (en) | 2009-02-05 | 2010-02-03 | Passive switched-capacitor filters conforming to power constraint |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013207755A Division JP2014057317A (ja) | 2009-02-05 | 2013-10-02 | 電力を制限に準拠する72229パッシブ・スィッチ・キャパシタ・フィルタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012517205A true JP2012517205A (ja) | 2012-07-26 |
JP5677986B2 JP5677986B2 (ja) | 2015-02-25 |
Family
ID=42097385
Family Applications (5)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011551099A Expired - Fee Related JP5677986B2 (ja) | 2009-02-05 | 2010-02-03 | 電力を制限に準拠する72229パッシブ・スィッチ・キャパシタ・フィルタ |
JP2013207755A Pending JP2014057317A (ja) | 2009-02-05 | 2013-10-02 | 電力を制限に準拠する72229パッシブ・スィッチ・キャパシタ・フィルタ |
JP2014194046A Pending JP2015039196A (ja) | 2009-02-05 | 2014-09-24 | 電力制限に適合するパッシブ・スィッチ・キャパシタ・フィルタ |
JP2014194047A Pending JP2015039197A (ja) | 2009-02-05 | 2014-09-24 | 電力制限に適合するパッシブ・スィッチ・キャパシタ・フィルタ |
JP2015111601A Withdrawn JP2015201867A (ja) | 2009-02-05 | 2015-06-01 | 電力制限に適合するパッシブ・スィッチ・キャパシタ・フィルタ |
Family Applications After (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013207755A Pending JP2014057317A (ja) | 2009-02-05 | 2013-10-02 | 電力を制限に準拠する72229パッシブ・スィッチ・キャパシタ・フィルタ |
JP2014194046A Pending JP2015039196A (ja) | 2009-02-05 | 2014-09-24 | 電力制限に適合するパッシブ・スィッチ・キャパシタ・フィルタ |
JP2014194047A Pending JP2015039197A (ja) | 2009-02-05 | 2014-09-24 | 電力制限に適合するパッシブ・スィッチ・キャパシタ・フィルタ |
JP2015111601A Withdrawn JP2015201867A (ja) | 2009-02-05 | 2015-06-01 | 電力制限に適合するパッシブ・スィッチ・キャパシタ・フィルタ |
Country Status (7)
Country | Link |
---|---|
US (3) | US8768997B2 (ja) |
EP (1) | EP2394362A1 (ja) |
JP (5) | JP5677986B2 (ja) |
KR (4) | KR101367874B1 (ja) |
CN (1) | CN102308476B (ja) |
TW (1) | TW201042915A (ja) |
WO (1) | WO2011090490A1 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8188753B2 (en) | 2009-02-18 | 2012-05-29 | Analog Devices, Inc. | Analog computation |
US8458114B2 (en) * | 2009-03-02 | 2013-06-04 | Analog Devices, Inc. | Analog computation using numerical representations with uncertainty |
US20100225419A1 (en) * | 2009-03-09 | 2010-09-09 | Qualcomm Incorporated | Passive switched-capacitor filters |
EP2532177B1 (en) | 2010-08-18 | 2017-02-01 | Analog Devices, Inc. | Charge sharing analog computation circuitry and applications |
KR101684748B1 (ko) | 2011-06-06 | 2016-12-08 | 아날로그 디바이시스, 인코포레이티드 | 전하 공유 시간 영역 필터 |
US20130036147A1 (en) * | 2011-08-02 | 2013-02-07 | Mediatek Inc. | Infinite impulse response (iir) filter and filtering method |
TWI437817B (zh) | 2011-11-16 | 2014-05-11 | Ind Tech Res Inst | 電荷域濾波器及其方法 |
US9148125B2 (en) * | 2013-05-31 | 2015-09-29 | Technische Universiteit Delft | High order discrete time charge rotating passive infinite impulse response filter |
US9793879B2 (en) * | 2014-09-17 | 2017-10-17 | Avnera Corporation | Rate convertor |
US9985608B2 (en) * | 2015-09-24 | 2018-05-29 | Analog Devices Global | Small area and low power IIR filter structure |
NL2017551B1 (en) * | 2016-07-04 | 2018-01-10 | Qualinx B V | Discrete time filter network |
CN108038255A (zh) * | 2017-10-31 | 2018-05-15 | 惠州市金百泽电路科技有限公司 | 一种自动制作PCB板set拼板的方法 |
CN108040026A (zh) * | 2017-12-05 | 2018-05-15 | 上海富芮坤微电子有限公司 | 一种用于蓝牙接收机的符号同步和均衡器电路 |
US10840890B2 (en) * | 2018-01-04 | 2020-11-17 | University College Dublin | Discrete time IIR filter with high stop band rejection |
EP3579438B1 (en) * | 2018-06-05 | 2021-03-03 | EM Microelectronic-Marin SA | Demodulator for an rfid circuit |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006352455A (ja) * | 2005-06-15 | 2006-12-28 | Handotai Rikougaku Kenkyu Center:Kk | 複素バンドパスフィルタ、複素バンドパスδσad変調器、ad変換回路及びデジタル無線受信機 |
JP2007324659A (ja) * | 2006-05-30 | 2007-12-13 | Sony Corp | チャージドメインフィルタ回路 |
JP2009005088A (ja) * | 2007-06-21 | 2009-01-08 | Mitsubishi Electric Corp | 受信機 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2432244A1 (fr) * | 1978-07-27 | 1980-02-22 | Trt Telecom Radio Electr | Filtre pour signaux analogiques |
US5388062A (en) * | 1993-05-06 | 1995-02-07 | Thomson Consumer Electronics, Inc. | Reconfigurable programmable digital filter architecture useful in communication receiver |
CA2229737A1 (en) * | 1998-02-18 | 1999-08-18 | Philsar Electronics Inc. | Analog to digital converter for radio applications |
US6505221B1 (en) * | 1999-09-20 | 2003-01-07 | Koninklijke Philips Electronics N.V. | FIR filter utilizing programmable shifter |
US6621441B2 (en) | 2000-05-15 | 2003-09-16 | Texas Instruments Incorporated | Attenuating undesired frequencies while sampling a communication signal |
CA2422794C (en) | 2000-09-19 | 2011-08-23 | Tom Riley | Complex valued delta sigma phase locked loop demodulator |
FI109383B (fi) * | 2000-11-03 | 2002-07-15 | Nokia Corp | Suodatusmenetelmä ja suodatin |
US7519135B2 (en) * | 2001-08-15 | 2009-04-14 | Texas Instruments Incorporated | Direct radio frequency (RF) sampling with recursive filtering method |
US20050233725A1 (en) * | 2004-04-20 | 2005-10-20 | Khurram Muhammad | Image reject filtering in a direct sampling mixer |
DE102004059207A1 (de) | 2004-12-09 | 2006-06-14 | Brachtendorf, Hans Georg, Dr.-Ing. | Aktives Polyphasenfilter und eine Methode zum Empfang und zur Umsetzung eines Signals |
JP4372694B2 (ja) * | 2005-01-26 | 2009-11-25 | シャープ株式会社 | ミキサー |
JP5019313B2 (ja) * | 2006-03-07 | 2012-09-05 | パナソニック株式会社 | 離散時間ダイレクトサンプリング回路及び受信機 |
WO2009004818A1 (ja) * | 2007-07-05 | 2009-01-08 | Panasonic Corporation | 離散フィルタ、サンプリングミキサ及び無線装置 |
-
2009
- 2009-02-05 US US12/366,363 patent/US8768997B2/en not_active Expired - Fee Related
-
2010
- 2010-02-03 KR KR1020137013430A patent/KR101367874B1/ko not_active IP Right Cessation
- 2010-02-03 KR KR1020137013429A patent/KR101367879B1/ko not_active IP Right Cessation
- 2010-02-03 EP EP10704045A patent/EP2394362A1/en not_active Withdrawn
- 2010-02-03 CN CN201080006895.XA patent/CN102308476B/zh not_active Expired - Fee Related
- 2010-02-03 WO PCT/US2010/023015 patent/WO2011090490A1/en active Application Filing
- 2010-02-03 JP JP2011551099A patent/JP5677986B2/ja not_active Expired - Fee Related
- 2010-02-03 KR KR1020137013431A patent/KR101367872B1/ko not_active IP Right Cessation
- 2010-02-03 KR KR1020117020531A patent/KR101334226B1/ko active IP Right Grant
- 2010-02-05 TW TW099103582A patent/TW201042915A/zh unknown
-
2013
- 2013-10-02 JP JP2013207755A patent/JP2014057317A/ja active Pending
- 2013-11-21 US US14/086,066 patent/US20140082038A1/en not_active Abandoned
- 2013-11-21 US US14/086,101 patent/US20140082040A1/en not_active Abandoned
-
2014
- 2014-09-24 JP JP2014194046A patent/JP2015039196A/ja active Pending
- 2014-09-24 JP JP2014194047A patent/JP2015039197A/ja active Pending
-
2015
- 2015-06-01 JP JP2015111601A patent/JP2015201867A/ja not_active Withdrawn
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006352455A (ja) * | 2005-06-15 | 2006-12-28 | Handotai Rikougaku Kenkyu Center:Kk | 複素バンドパスフィルタ、複素バンドパスδσad変調器、ad変換回路及びデジタル無線受信機 |
JP2007324659A (ja) * | 2006-05-30 | 2007-12-13 | Sony Corp | チャージドメインフィルタ回路 |
JP2009005088A (ja) * | 2007-06-21 | 2009-01-08 | Mitsubishi Electric Corp | 受信機 |
Also Published As
Publication number | Publication date |
---|---|
US20140082040A1 (en) | 2014-03-20 |
US8768997B2 (en) | 2014-07-01 |
US20100198898A1 (en) | 2010-08-05 |
KR20130061198A (ko) | 2013-06-10 |
TW201042915A (en) | 2010-12-01 |
JP5677986B2 (ja) | 2015-02-25 |
WO2011090490A1 (en) | 2011-07-28 |
US20140082038A1 (en) | 2014-03-20 |
KR20130061197A (ko) | 2013-06-10 |
CN102308476A (zh) | 2012-01-04 |
KR20110122166A (ko) | 2011-11-09 |
EP2394362A1 (en) | 2011-12-14 |
JP2015201867A (ja) | 2015-11-12 |
KR20130061196A (ko) | 2013-06-10 |
JP2015039196A (ja) | 2015-02-26 |
JP2014057317A (ja) | 2014-03-27 |
KR101334226B1 (ko) | 2013-11-28 |
JP2015039197A (ja) | 2015-02-26 |
KR101367874B1 (ko) | 2014-02-26 |
KR101367872B1 (ko) | 2014-02-26 |
KR101367879B1 (ko) | 2014-02-26 |
CN102308476B (zh) | 2014-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5677986B2 (ja) | 電力を制限に準拠する72229パッシブ・スィッチ・キャパシタ・フィルタ | |
US20100225419A1 (en) | Passive switched-capacitor filters | |
JP2011526464A (ja) | 離散時間型マルチ・レート・アナログ・フィルタ | |
US8457578B2 (en) | Discrete time receiver | |
JP5755850B2 (ja) | 離散時間アナログ回路及びそれを用いた受信機 | |
US9577608B2 (en) | Discrete time lowpass filter | |
TW201308889A (zh) | 無限脈衝響應濾波器以及濾波方法 | |
EP2297852B1 (en) | Switched-capacitor decimator | |
JP2006211153A (ja) | ミキサー | |
KR100394417B1 (ko) | 정합필터장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130701 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130708 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131002 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140422 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140711 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140722 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140729 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140822 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140829 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140922 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140930 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141022 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141202 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150105 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5677986 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |