JP2012508980A5 - - Google Patents

Download PDF

Info

Publication number
JP2012508980A5
JP2012508980A5 JP2011536386A JP2011536386A JP2012508980A5 JP 2012508980 A5 JP2012508980 A5 JP 2012508980A5 JP 2011536386 A JP2011536386 A JP 2011536386A JP 2011536386 A JP2011536386 A JP 2011536386A JP 2012508980 A5 JP2012508980 A5 JP 2012508980A5
Authority
JP
Japan
Prior art keywords
channel
thin film
item
conductive zones
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011536386A
Other languages
English (en)
Other versions
JP2012508980A (ja
Filing date
Publication date
Application filed filed Critical
Priority claimed from PCT/US2009/063099 external-priority patent/WO2010056568A1/en
Publication of JP2012508980A publication Critical patent/JP2012508980A/ja
Publication of JP2012508980A5 publication Critical patent/JP2012508980A5/ja
Pending legal-status Critical Current

Links

Description

本発明の様々な修正形態及び変更形態が、当業者には、本発明の範囲及び趣旨から逸脱することなく明らかとなろう。また、理解されたいこととして、本発明は、本明細書に記載した例示的な実施形態に不当に限定されるものではない。
本発明はまた、以下の内容を包含する。
(1)薄膜半導体デバイスを作製する方法であって、
a)第1及び第2の導電性ゾーンを支持する基板を用意する工程であって、前記第1及び第2の導電性ゾーンは、それらの間にチャネルを画定し、該チャネルは、いずれの導電性ゾーンの周囲の75%超とも境界を画さない、工程と、
b)有機半導体を含有する溶液の個別のアリコートを、前記チャネルに隣接してあるいは前記チャネル上に堆積させる工程であって、前記アリコートは、単一の薄膜半導体デバイスに有機半導体を与え、前記溶液の大部分は、前記チャネル上ではなく前記チャネルの片側に堆積される、工程と、を含む、方法。
(2)前記チャネルは、いずれの導電性ゾーンの周囲の50%以上とも境界を画さない、項目(1)に記載の方法。
(3)前記チャネルと前記導電性ゾーンの各々との境界は、実質的に直線状であり、かつ実質的に平行である、項目(1)に記載の方法。
(4)前記薄膜半導体デバイスはトランジスタであり、前記第1の導電性ゾーンはソースであり、前記第2の導電性ゾーンはドレインである、項目(1)に記載の方法。
(5)前記溶液の70%超が、前記チャネル上ではなく前記チャネルの片側に堆積される、項目(1)に記載の方法。
(6)前記溶液の90%超が、前記チャネル上ではなく前記チャネルの片側に堆積される、項目(1)に記載の方法。
(7)前記溶液のすべてが、前記チャネル上ではなく前記チャネルの片側に堆積される、項目(1)に記載の方法。
(8)前記個別のアリコートは、複数の小滴の形態で堆積される、項目(1)に記載の方法。
(9)前記小滴はインクジェット印刷で堆積される、項目(8)に記載の方法。
(10)前記小滴の少なくとも70%が、前記チャネル上ではなく前記チャネルの片側に堆積される、項目(9)に記載の方法。
(11)前記小滴の少なくとも90%が、前記チャネル上ではなく前記チャネルの片側に堆積される、項目(9)に記載の方法。
(12)前記小滴のすべてが、前記チャネル上ではなく前記チャネルの片側に堆積される、項目(9)に記載の方法。
(13)前記チャネルは、あるチャネル長さを有し、前記有機半導体を含有する溶液の個別のアリコートは、堆積後に湿潤され、次いで、前記チャネル長さの10倍以下の長さを有する、項目(1)に記載の方法。
(14)前記チャネルは、あるチャネル長さを有し、前記有機半導体を含有する溶液の個別のアリコートは、前記チャネル長さ未満の長さを有するバンド内に堆積される、項目(1)に記載の方法。
(15)前記チャネルは、あるチャネル長さを有し、前記有機半導体を含有する溶液の個別のアリコートは、前記チャネル長さ未満の長さを有するバンド内に堆積され、前記溶液のすべてが、前記チャネル上ではなく前記チャネルの片側に堆積される、項目(1)に記載の方法。
(16)薄膜半導体デバイスであって、
a)第1及び第2の導電性ゾーンを支持する基板であって、前記第1及び第2の導電性ゾーンは、それらの間にチャネルを画定し、該チャネルは、いずれの導電性ゾーンの周囲の75%超とも境界を画さない、基板と、
b)前記チャネル上にかつ前記チャネルに隣接して位置する有機半導体を備える個別の半導体層であって、単一の薄膜半導体デバイスとして働き、前記個別の半導体層の大部分は、前記チャネル上ではなく前記チャネルの片側に存在する、個別の半導体層と、を備える、薄膜半導体デバイス。
(17)前記チャネルは、いずれの導電性ゾーンの周囲の50%以上とも境界を画さない、項目(16)に記載のデバイス。
(18)前記チャネルと前記導電性ゾーンの各々との境界は、実質的に直線状であり、かつ実質的に平行である、項目(16)に記載のデバイス。
(19)前記薄膜半導体デバイスはトランジスタであり、前記第1の導電性ゾーンはソースであり、前記第2の導電性ゾーンはドレインである、項目(16)に記載のデバイス。
(20)ゲートと誘電層とを更に備える、項目(19)に記載のデバイス。
(21)前記個別の半導体層の55%超が、前記チャネル上ではなく前記チャネルの片側に存在する、項目(16)に記載の方法。
(22)前記個別の半導体層の60%超が、前記チャネル上ではなく前記チャネルの片側に存在する、項目(16)に記載の方法。
(23)前記個別の半導体層の70%超が、前記チャネル上ではなく前記チャネルの片側に存在する、項目(16)に記載の方法。
(24)前記個別の半導体層の80%超が、前記チャネル上ではなく前記チャネルの片側に存在する、項目(16)に記載の方法。
(25)前記チャネルがあるチャネル長さを有し、前記個別の半導体層は、前記チャネル長さの10倍以下の長さを有する、項目(16)に記載のデバイス。
(26)薄膜半導体デバイスの対を作製する方法であって、
a)基板を用意する工程であって、前記基板は、
i)第1及び第2の導電性ゾーンであって、それらの間に第1のチャネルを画定する、第1及び第2の導電性ゾーンと、
ii)第3及び第4の導電性ゾーンであって、それらの間に第2のチャネルを画定する、第3及び第4の導電性ゾーンと、を支持する、工程と、
b)有機半導体を含有する溶液の個別のアリコートを、前記第1及び第2のチャネルに隣接してあるいは前記第1及び第2のチャネル上に堆積させる工程であって、前記アリコートは、正確に2つの単一の薄膜半導体デバイスに有機半導体を与え、前記溶液の大部分は、前記第1のチャネル上ではなく前記第1のチャネルの片側に堆積され、前記溶液の大部分は、前記第2のチャネル上ではなく前記第2のチャネルの片側に堆積される、工程と、を含む、方法。
(27)薄膜半導体デバイスの対であって、
a)基板であって、
i)第1及び第2の導電性ゾーンであって、それらの間に第1のチャネルを画定する、第1及び第2の導電性ゾーンと、
ii)第3及び第4の導電性ゾーンであって、それらの間に第2のチャネルを画定する、第3及び第4の導電性ゾーンと、を支持する基板と、
b)前記第1及び第2のチャネル上にかつ前記第1及び第2のチャネルに隣接して位置する有機半導体を備える個別の半導体層であって、正確に2つの単一の薄膜半導体デバイスとして働き、前記個別の半導体層の大部分は、前記第1のチャネル上ではなく前記第1のチャネルの片側に存在し、前記個別の半導体層の大部分は、前記第2のチャネル上ではなく前記第2のチャネルの片側に存在する、個別の半導体層と、を備える、薄膜半導体デバイスの対。

Claims (2)

  1. 薄膜半導体デバイスを作製する方法であって、
    a)第1及び第2の導電性ゾーンを支持する基板を用意する工程であって、前記第1及び第2の導電性ゾーンは、それらの間にチャネルを画定し、該チャネルは、いずれの導電性ゾーンの周囲の75%超とも境界を画さない、工程と、
    b)有機半導体を含有する溶液の個別のアリコートを、前記チャネルに隣接してあるいは前記チャネル上に堆積させる工程であって、前記アリコートは、単一の薄膜半導体デバイスに有機半導体を与え、前記溶液の大部分は、前記チャネル上ではなく前記チャネルの片側に堆積される、工程と、を含む、方法。
  2. 薄膜半導体デバイスであって、
    a)第1及び第2の導電性ゾーンを支持する基板であって、前記第1及び第2の導電性ゾーンは、それらの間にチャネルを画定し、該チャネルは、いずれの導電性ゾーンの周囲の75%超とも境界を画さない、基板と、
    b)前記チャネル上にかつ前記チャネルに隣接して位置する有機半導体を備える個別の半導体層であって、単一の薄膜半導体デバイスとして働き、前記個別の半導体層の大部分は、前記チャネル上ではなく前記チャネルの片側に存在する、個別の半導体層と、を備える、薄膜半導体デバイス。
JP2011536386A 2008-11-14 2009-11-03 有機半導体デバイスにおける有機半導体のオフセンター堆積 Pending JP2012508980A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11478408P 2008-11-14 2008-11-14
US61/114,784 2008-11-14
PCT/US2009/063099 WO2010056568A1 (en) 2008-11-14 2009-11-03 Off-center deposition of organic semiconductor in an organic semiconductor device

Publications (2)

Publication Number Publication Date
JP2012508980A JP2012508980A (ja) 2012-04-12
JP2012508980A5 true JP2012508980A5 (ja) 2012-12-13

Family

ID=41722786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011536386A Pending JP2012508980A (ja) 2008-11-14 2009-11-03 有機半導体デバイスにおける有機半導体のオフセンター堆積

Country Status (4)

Country Link
EP (1) EP2356708A1 (ja)
JP (1) JP2012508980A (ja)
CN (1) CN102217109A (ja)
WO (1) WO2010056568A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8835915B2 (en) 2010-11-22 2014-09-16 3M Innovative Properties Company Assembly and electronic devices including the same
JP2017098489A (ja) * 2015-11-27 2017-06-01 東ソー株式会社 有機半導体層形成用溶液、有機半導体層、および有機薄膜トランジスタ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4843236B2 (ja) * 2005-03-17 2011-12-21 株式会社リコー 薄膜トランジスタ及びそれを用いた画像表示装置
KR20070033144A (ko) * 2005-09-21 2007-03-26 삼성전자주식회사 표시장치와 표시장치의 제조방법
JP5916976B2 (ja) * 2006-05-18 2016-05-11 コニカミノルタ株式会社 有機薄膜トランジスタの形成方法、及び有機薄膜トランジスタ
WO2008114564A1 (ja) * 2007-02-21 2008-09-25 Brother Kogyo Kabushiki Kaisha 薄膜トランジスタ及び薄膜トランジスタの製造方法

Similar Documents

Publication Publication Date Title
US9634074B2 (en) Transparent display substrates, transparent display devices and methods of manufacturing transparent display devices
KR102363908B1 (ko) 신장 가능 필름, 이의 제조방법 및 이를 포함하는 표시 장치
JP2009514247A5 (ja)
JP2009003434A5 (ja)
WO2008145999A4 (en) Organic el device and manufacturing method thereof
GB2467711A (en) Organic thin film transistors, active matrix organic optical devices and methods of making the same
TW200707591A (en) Method for making a semiconductor device comprising a superlattice dielectric interface layer
SG151168A1 (en) Multiple gate field effect transistor structure and method for fabricating same
JP2012084866A5 (ja) 液晶表示装置の作製方法
TW200734780A (en) Display device and manufacturing method therefor
JP2015114460A5 (ja)
GB2467259A (en) Organic thin film transistors, active matrix organic optical devices and methods of making the same
WO2008123244A1 (ja) 有機薄膜トランジスタ基板及びその製造方法、並びに、画像表示パネル及びその製造方法
TW200943473A (en) Method for fabricating pitch-doubling pillar structures
WO2008087763A1 (ja) 半導体装置およびその製造方法
US9196642B2 (en) Stress release layout and associated methods and devices
JP2012104566A (ja) 薄膜トランジスタ回路基板及びその製造方法
TW200741800A (en) Thin film transistor (TFT) and method for fabricating the same
US9252165B2 (en) Semiconductor device structure, method for manufacturing the same and pixel structure using the same
CN105845721A (zh) 一种顶栅结构及其制备方法、薄膜晶体管、阵列基板以及显示设备
WO2008114341A1 (ja) 半導体装置およびその製造方法
JP2012508980A5 (ja)
JP6857750B2 (ja) Tft基板の製造方法
WO2017048259A8 (en) Methods for doping a sub-fin region of a semiconductor fin structure and devices containing the same
TW200707753A (en) Flat panel display and method for fabricating the same