JP2012506081A - 少なくとも2つのプロセッサコアを有する演算ユニットにおいてプロセッサコアを検査する方法及び装置 - Google Patents
少なくとも2つのプロセッサコアを有する演算ユニットにおいてプロセッサコアを検査する方法及び装置 Download PDFInfo
- Publication number
- JP2012506081A JP2012506081A JP2011531423A JP2011531423A JP2012506081A JP 2012506081 A JP2012506081 A JP 2012506081A JP 2011531423 A JP2011531423 A JP 2011531423A JP 2011531423 A JP2011531423 A JP 2011531423A JP 2012506081 A JP2012506081 A JP 2012506081A
- Authority
- JP
- Japan
- Prior art keywords
- processor core
- processor
- test
- cores
- processor cores
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
- Testing Of Devices, Machine Parts, Or Other Structures Thereof (AREA)
Abstract
【選択図】図1
Description
しかしながら、この検査によっては、特定のエラー検出度しか保証されない。なぜならば、このような検査は、短時間しか演算ユニットを妨げてはならないからである。演算ユニットは、検査の後再び即時に制限なく利用される必要があるため、利用可能なテストパターン、及び、エラーカバレージも限定される。
Claims (21)
- 少なくとも2つのプロセッサコア(2、3)を有する演算ユニット(1)においてプロセッサコアを検査する方法であって、前記プロセッサコア(2、3)は内部接続システム(7)を介して互いに接続され、2つのプロセッサコア(2、3)は機械の動作シーケンスに寄与する、前記方法において、
1のプロセッサコア(3)内で検査が実施される間に、同時に他のプロセッサコア(2)内で前記機械の前記動作シーケンスを実施するためのプログラムが実行されることを特徴とする、方法。 - 前記機械の前記動作シーケンスの間に、プロセッサコア(2)は他のプロセッサコア(3)を検査することを特徴とする、請求項1に記載の方法。
- 前記プロセッサコア(3)の前記検査の前記実施は、そのために設けられたハードウェアユニットによって実施されることを特徴とする、請求項1に記載の方法。
- 2つのプロセッサコア(2、3)に対して検査問合せが行なわれ、前記検査問合せに2つのプロセッサコア(2、3)が同意した後に、第1のプロセッサコア(3)はテストモードに置かれ、第2のプロセッサコア(2)は、第1のプロセッサコア(3)にテストデータを与え、前記検査の終了後に前記第1のプロセッサコア(3)の前記検査結果の正確性を検査することを特徴とする、請求項1又は2のいずれか1項に記載の方法。
- 前記検査問合せが周期的に行なわれることを特徴とする、請求項4に記載の方法。
- 前記プロセッサコア(2)は、前記検査問合せへの2つのプロセッサコア(2、3)の前記同意を最初に確定する検査を起動することを特徴とする、請求項4に記載の方法。
- 前記プロセッサコア(2)は、所定の時点に前記検査問合せに対する前記プロセッサコア(2、3)の前記応答を評価する検査を起動することを特徴とする、請求項4に記載の方法。
- メモリ(6)から前記第1のテストデータをロードし、
前記第1のプロセッサコア(3)のスキャンチェーンがアクセス可能であることによって、前記第2のプロセッサコア(2)により前記第1のプロセッサコア(3)を前記テストモードに切り替え、
前記第1のプロセッサコア(3)のための前記検査結果を提供するために、前記第2のプロセッサコア(2)を用いて、前記第1のプロセッサコア(3)の前記スキャンチェーンによって前記第1のテストデータを読み出し、
前記第2のプロセッサコア(2)によって、前記第1のプロセッサコア(3)のために獲得された前記検査結果の妥当性が検査される、
ことを特徴とする、請求項4に記載の方法。 - 前記第1のテストデータが、前記プロセッサコア(2、3)を備える前記演算ユニット(1)の内部メモリ(6)から読み出されることを特徴とする、請求項8に記載の方法。
- 前記第1のテストデータが、前記機械の他の制御装置から読み出されることを特徴とする、請求項8に記載の方法。
- 前記テストデータは、検査を実施するために変化することを特徴とする、請求項8〜10のいずれか1項に記載の方法。
- 前記第1のプロセッサコア(3)上での前記検査の前記進行の間に、前記機械の前記動作シーケンスのために必要な前記プログラムシーケンスの少なくとも一部が、他のプロセッサコア(2)によって実行されることを特徴とする、請求項1又は2のいずれか1項に記載の方法。
- 前記第1のプロセッサコア(3)上での前記検査の前記進行の間に前記第1のプロセッサコア(3)に対して宛てられる、前記機械の前記動作シーケンスからの命令シーケンスが格納されることを特徴とする、請求項1又は2のいずれか1項に記載の方法。
- 前記検査は、前記プロセッサコア(3)の所定のタイムスロットにおいて実施されることを特徴とする、請求項1又は2のいずれか1項に記載の方法。
- 前記タイムスロットは、時間駆動型プロセッサコア(3)において、前記プロセッサコア(3)のアイドル段階に設定されることを特徴とする、請求項14に記載の方法。
- 前記検査は、所定のイベントに続いて実施されることを特徴とする、請求項1又は2のいずれか1項に記載の方法。
- 少なくとも2つのプロセッサコア(2、3)を有する演算ユニット(1)においてプロセッサコア(2、3)を検査する方法であって、前記プロセッサコア(2、3)は内部接続システム(7)を介して互いに接続され、2つのプロセッサコア(2、3)は車両の走行動作に寄与する、前記方法において、
1のプロセッサコア(3)内で検査が実施される間に、同時に他のプロセッサコア(2)内で前記車両の前記走行動作を実施するためのプログラムが実行されることを特徴とする、方法。 - 前記車両の前記走行動作の間に、1のプロセッサコア(2)は他のプロセッサコア(3)を検査することを特徴とする、請求項17に記載の方法。
- 前記車両の初期化の間に、前記第1のプロセッサコア(3)のための電力集約型の検査の実施の際に、前記他のプロセッサコア(2)が節電状態に置かれることを特徴とする、請求項17又は18のいずれか1項に記載の方法。
- 少なくとも2つのプロセッサコア(2、3)を有する演算ユニット(1)においてプロセッサコアを検査するための装置であって、前記プロセッサコア(2、3)は内部接続システム(7)を介して互いに接続され、前記2つのプロセッサコア(2、3)は車両の走行動作に寄与する、前記装置において、
手段(2、3、6)が設けられ、前記手段(2、3、6)によって、1のプロセッサコア(3)内で検査が実施される間に、同時に他のプロセッサコア(2)内で前記車両の前記走行動作を実施するためのプログラムが実行されることを特徴とする、装置。 - 前記車両の前記走行動作の間に、プロセッサコア(2)は他のプロセッサコア(3)を検査することを特徴とする、請求項20に記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102008042894.9 | 2008-10-16 | ||
DE102008042894A DE102008042894A1 (de) | 2008-10-16 | 2008-10-16 | Verfahren und Vorrichtung zum Testen eines Rechnerkerns in einer mindestens zwei Rechnerkerne aufweisenden Recheneinheit |
PCT/EP2009/061412 WO2010043448A1 (de) | 2008-10-16 | 2009-09-03 | Verfahren und vorrichtung zum testen eines rechnerkerns in einer mindestens zwei rechnerkerne aufweisenden recheneinheit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012506081A true JP2012506081A (ja) | 2012-03-08 |
JP5647129B2 JP5647129B2 (ja) | 2014-12-24 |
Family
ID=41214449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011531423A Expired - Fee Related JP5647129B2 (ja) | 2008-10-16 | 2009-09-03 | 少なくとも2つのプロセッサコアを有する演算ユニットにおいてプロセッサコアを検査する方法及び装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9740584B2 (ja) |
EP (1) | EP2338111B1 (ja) |
JP (1) | JP5647129B2 (ja) |
CN (1) | CN102187318B (ja) |
DE (1) | DE102008042894A1 (ja) |
WO (1) | WO2010043448A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150118035A (ko) * | 2014-04-11 | 2015-10-21 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 디바이스, 진단 테스트, 및 진단 테스트 회로 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5974907B2 (ja) * | 2013-01-17 | 2016-08-23 | 株式会社デンソー | 車両装置 |
Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3629178A1 (de) * | 1985-08-30 | 1987-03-05 | Hitachi Ltd | Pruefverfahren und -vorrichtung fuer eine verteilte datenverarbeitungsanlage |
JPS6252643A (ja) * | 1985-08-30 | 1987-03-07 | Hitachi Ltd | オンライン・テスト方式 |
JPS62138935A (ja) * | 1985-12-11 | 1987-06-22 | Hitachi Ltd | データ処理方法 |
JPH0895601A (ja) * | 1994-09-24 | 1996-04-12 | Mazda Motor Corp | 車両の総合制御装置の故障処理方法 |
JPH1011319A (ja) * | 1996-06-25 | 1998-01-16 | Hitachi Ltd | マルチプロセッサシステムの保守方法 |
US6304983B1 (en) * | 1998-09-30 | 2001-10-16 | International Business Machines Corporation | Checkpoint logging without checkpoint display device availability |
US20030060189A1 (en) * | 2001-08-15 | 2003-03-27 | Brian Minear | Test enabled application execution |
US6560720B1 (en) * | 1999-09-09 | 2003-05-06 | International Business Machines Corporation | Error injection apparatus and method |
US20050102565A1 (en) * | 2003-10-22 | 2005-05-12 | Barr Andrew H. | Fault-tolerant multi-core microprocessing |
US20050240850A1 (en) * | 2004-04-22 | 2005-10-27 | Akihiko Ohwada | Multicore processor test method |
US6996758B1 (en) * | 2001-11-16 | 2006-02-07 | Xilinx, Inc. | Apparatus for testing an interconnecting logic fabric |
JP2006139485A (ja) * | 2004-11-11 | 2006-06-01 | Denso Corp | コンピュータ制御装置 |
WO2007112206A1 (en) * | 2006-03-23 | 2007-10-04 | Intel Corporation | Resiliently retaining state information of a many-core processor |
US20100122116A1 (en) * | 2008-11-12 | 2010-05-13 | International Business Machines Corporation | Internally Controlling and Enhancing Advanced Test and Characterization in a Multiple Core Microprocessor |
US20100262879A1 (en) * | 2009-04-14 | 2010-10-14 | International Business Machines Corporation | Internally Controlling and Enhancing Logic Built-In Self Test in a Multiple Core Microprocessor |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6115763A (en) * | 1998-03-05 | 2000-09-05 | International Business Machines Corporation | Multi-core chip providing external core access with regular operation function interface and predetermined service operation services interface comprising core interface units and masters interface unit |
DE102006014267A1 (de) | 2006-03-28 | 2007-10-04 | Robert Bosch Gmbh | Verfahren zum Testen zumindest einer in einem Steuergerät eingebauten Recheneinheit |
JP4582064B2 (ja) * | 2006-07-21 | 2010-11-17 | 株式会社デンソー | 燃料噴射制御装置 |
JP4433006B2 (ja) * | 2007-07-04 | 2010-03-17 | 株式会社デンソー | マルチコアの異常監視装置 |
US8024504B2 (en) * | 2008-06-26 | 2011-09-20 | Microsoft Corporation | Processor interrupt determination |
-
2008
- 2008-10-16 DE DE102008042894A patent/DE102008042894A1/de not_active Withdrawn
-
2009
- 2009-09-03 CN CN200980141035.4A patent/CN102187318B/zh active Active
- 2009-09-03 JP JP2011531423A patent/JP5647129B2/ja not_active Expired - Fee Related
- 2009-09-03 WO PCT/EP2009/061412 patent/WO2010043448A1/de active Application Filing
- 2009-09-03 US US13/124,445 patent/US9740584B2/en not_active Expired - Fee Related
- 2009-09-03 EP EP09782572.3A patent/EP2338111B1/de active Active
Patent Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6252643A (ja) * | 1985-08-30 | 1987-03-07 | Hitachi Ltd | オンライン・テスト方式 |
DE3629178A1 (de) * | 1985-08-30 | 1987-03-05 | Hitachi Ltd | Pruefverfahren und -vorrichtung fuer eine verteilte datenverarbeitungsanlage |
JPS62138935A (ja) * | 1985-12-11 | 1987-06-22 | Hitachi Ltd | データ処理方法 |
JPH0895601A (ja) * | 1994-09-24 | 1996-04-12 | Mazda Motor Corp | 車両の総合制御装置の故障処理方法 |
JPH1011319A (ja) * | 1996-06-25 | 1998-01-16 | Hitachi Ltd | マルチプロセッサシステムの保守方法 |
US6304983B1 (en) * | 1998-09-30 | 2001-10-16 | International Business Machines Corporation | Checkpoint logging without checkpoint display device availability |
US6560720B1 (en) * | 1999-09-09 | 2003-05-06 | International Business Machines Corporation | Error injection apparatus and method |
US20030060189A1 (en) * | 2001-08-15 | 2003-03-27 | Brian Minear | Test enabled application execution |
US6996758B1 (en) * | 2001-11-16 | 2006-02-07 | Xilinx, Inc. | Apparatus for testing an interconnecting logic fabric |
US20050102565A1 (en) * | 2003-10-22 | 2005-05-12 | Barr Andrew H. | Fault-tolerant multi-core microprocessing |
JP2005309867A (ja) * | 2004-04-22 | 2005-11-04 | Fujitsu Ltd | マルチコア・プロセサ試験方法 |
US20050240850A1 (en) * | 2004-04-22 | 2005-10-27 | Akihiko Ohwada | Multicore processor test method |
JP2006139485A (ja) * | 2004-11-11 | 2006-06-01 | Denso Corp | コンピュータ制御装置 |
WO2007112206A1 (en) * | 2006-03-23 | 2007-10-04 | Intel Corporation | Resiliently retaining state information of a many-core processor |
JP2009526336A (ja) * | 2006-03-23 | 2009-07-16 | インテル・コーポレーション | 状態情報を回復して保持するマルチコアプロセッサ |
US20100122116A1 (en) * | 2008-11-12 | 2010-05-13 | International Business Machines Corporation | Internally Controlling and Enhancing Advanced Test and Characterization in a Multiple Core Microprocessor |
US20100262879A1 (en) * | 2009-04-14 | 2010-10-14 | International Business Machines Corporation | Internally Controlling and Enhancing Logic Built-In Self Test in a Multiple Core Microprocessor |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150118035A (ko) * | 2014-04-11 | 2015-10-21 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 디바이스, 진단 테스트, 및 진단 테스트 회로 |
JP2015206785A (ja) * | 2014-04-11 | 2015-11-19 | ルネサスエレクトロニクス株式会社 | 半導体装置、診断テスト方法及び診断テスト回路 |
US10520549B2 (en) | 2014-04-11 | 2019-12-31 | Renesas Electronics Corporation | Semiconductor device, diagnostic test, and diagnostic test circuit |
KR102282626B1 (ko) * | 2014-04-11 | 2021-07-28 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 디바이스, 진단 테스트, 및 진단 테스트 회로 |
Also Published As
Publication number | Publication date |
---|---|
US9740584B2 (en) | 2017-08-22 |
JP5647129B2 (ja) | 2014-12-24 |
EP2338111A1 (de) | 2011-06-29 |
US20110251821A1 (en) | 2011-10-13 |
CN102187318B (zh) | 2014-02-05 |
WO2010043448A1 (de) | 2010-04-22 |
EP2338111B1 (de) | 2016-02-24 |
CN102187318A (zh) | 2011-09-14 |
DE102008042894A1 (de) | 2010-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10776233B2 (en) | Programmable test instrument | |
JP5647129B2 (ja) | 少なくとも2つのプロセッサコアを有する演算ユニットにおいてプロセッサコアを検査する方法及び装置 | |
Eychenne et al. | An effective functional safety infrastructure for system-on-chips | |
Ibrahim et al. | An on-chip IEEE 1687 network controller for reliability and functional safety management of system-on-chips | |
CN113127329B (zh) | 脚本调试方法、装置及计算机存储介质 | |
KR20070068405A (ko) | 가변 클록 속도를 갖는 데이터 처리 시스템 | |
CN114625639B (zh) | 一种基于片上系统的调试方法、系统以及芯片 | |
CN100489794C (zh) | 计算机系统启动时间的测试系统及方法 | |
JPH10171677A (ja) | マイクロプロセッサおよびその検査方法 | |
JP2005332030A (ja) | コントローラ | |
JP6463445B1 (ja) | 車載制御装置 | |
CN115201669B (zh) | 一种芯片内部电路检测方法和装置 | |
JP4226108B2 (ja) | ディジタルシグナルプロセッサ及びプロセッサのセルフテスト方法 | |
US20230203796A1 (en) | Dynamically Re-Configurable In-Field Self-Test Capability For Automotive Systems | |
JP2013030056A (ja) | 半導体集積回路装置 | |
US8464100B2 (en) | System for checking a program memory of a processing unit | |
JP2009282849A (ja) | マイクロコンピュータ | |
CN117873797A (zh) | 数字电路芯片故障确认方法及相关装置 | |
JP2004302727A (ja) | Fpgaの動作チェック方式 | |
CN118250730A (en) | Control method and device of wireless communication test instrument and electronic equipment | |
KR20210036201A (ko) | 안전 로직을 포함하는 장치 | |
JP2000298599A (ja) | 交換ソフトウェアの自動試験システム | |
JPS6139136A (ja) | 情報処理装置の検査方式 | |
JP2006099527A (ja) | システムlsi | |
JPH01102646A (ja) | プロセッサ制御方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121106 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130206 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130507 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140331 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140617 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140916 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141007 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141106 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5647129 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |