JP2012501012A - 統合マルチ転送媒体コネクタ・アーキテクチャ - Google Patents

統合マルチ転送媒体コネクタ・アーキテクチャ Download PDF

Info

Publication number
JP2012501012A
JP2012501012A JP2011523856A JP2011523856A JP2012501012A JP 2012501012 A JP2012501012 A JP 2012501012A JP 2011523856 A JP2011523856 A JP 2011523856A JP 2011523856 A JP2011523856 A JP 2011523856A JP 2012501012 A JP2012501012 A JP 2012501012A
Authority
JP
Japan
Prior art keywords
data packet
data
peripheral device
umtm
router
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011523856A
Other languages
English (en)
Inventor
チャンドラ,プラシャント,アール.
バット,アジャイ,ヴィー.
カーン,ケヴィン
マクゴワン,スティーヴ
Original Assignee
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2012501012A publication Critical patent/JP2012501012A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00Routing or path finding of packets in data switching networks
    • H04L45/56Routing software
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00Routing or path finding of packets in data switching networks
    • H04L45/62Wavelength based
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/10Flow control; Congestion control
    • H04L47/24Traffic characterised by specific attributes, e.g. priority or QoS
    • H04L47/2491Mapping quality of service [QoS] requirements between different networks
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/0001Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0062Network aspects
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/0001Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0062Network aspects
    • H04Q11/0066Provisions for optical burst or packet networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Small-Scale Networks (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Information Transfer Systems (AREA)

Abstract

装置、方法及びシステムを開示する。一実施例では、装置は、複数のホスト・コントローラと、1つ又は複数の周辺装置との間でデータ・パケットを伝送するためのルータを含む。ルータは、データ伝送経路を介して、ホスト・コントローラからデータ・パケットを受信し、周辺装置にデータ・パケットを送信することが可能である。周辺装置は、第1の汎用マルチ転送媒体(UMTM)コネクタを介して第1のデータ伝送経路に結合される。コネクタは、光信号内で第1のデータ・パケットを伝送することができる光結合、及び電気信号内で第1のデータ・パケットを伝送することができる電気結合を含む。

Description

本発明は、コンピュータ・システムにわたる統合マルチ転送媒体コネクタ・アーキテクチャの実現形態に関する。
現行のコンピュータ・プラットフォーム・アーキテクチャは、コンピュータ・プラットフォームと、上記プラットフォームに接続された端末装置との間のいくつかの各種I/Oを実現するための各種ホスト・コントローラを有する。例えば、グラフィクス・ホスト・コントローラは潜在的には、対応する接続インタフェース(すなわち、ディスプレイ装置をコンピュータ・プラットフォームに接続するケーブルの端部におけるプラグ)を備えたアナログ及びディジタル・ポートを有する。プラットフォーム内のローカル・エリア・ネットワーク・コントローラは通常、1つ又は複数のイーサネット(登録商標)ジャックを有する。汎用シリアル・バス(USB)サブシステムは、西暦2000年4月27日付で公表されたUSB2.0USB仕様、及び上記USB仕様の他の多くの改訂版において記載されたものなどのいくつかの関連付けられたUSBプラグ・インタフェースを有する。西暦1996年8月30日付で公表された、バージョン1394乃至1395又は何れかの後続バージョンなどの米国電気電子技術者協会(IEEE)1394「ファイヤ」仕様のバージョンは更に、1つ又は複数のプラグ・インタフェースを有する。プラグ・インタフェースをやはり備える、記載されていない他の多くの標準が存在している。コンピュータ・プラットフォームに周辺装置を差し込むための、離間しており、別個のポート、及び関連付けられたハードウェア・インタフェースのリストは相当大きい。
前述のインタフェース及び対応するハードウェア・ジャック/プラグ全てを備えたコンピュータ・プラットフォームは、1つの場所に前述のハードウェア全てを収容するために大量のマザーボード及び筐体面積に対する相当な要件を有する。このことにより、モバイル・コンピュータが前述のインタフェースの完全な補完物を有することができることが制限されており、多くのデスクトップ・システム上の後部周辺装置インタフェース・パネルも、残念ながら、サイズが大きくなってしまっている。
本発明は、例として示し、添付図面に限定されるものでない。同じ参照符号は同じ構成要素を表す。
統合マルチ転送媒体(UMTM)コネクタ・アーキテクチャのシステムレベルの実現形態の一実施例を表す図である。 UMTMルータ/スケジューラ、及び付随するUMTMコネクタ・アーキテクチャ・ロジックの一実施例を表す図である。 統合光コネクタ・ポート内の変換及び伝送ロジックの実施例を表す図である。 UMTMルータ/スケジューラ内の動作ロジックの実施例を表す図である。 UMTM仕様内で実現されるアイソクロナス・トランザクション記述子(iTD)リング・バッファの実施例を表す図である。 UMTMハブの実施例を表す図である。 統合フレーム・アーキテクチャ環境においてデータ・パケットをルーティングするための処理の一実施例を示すフロー図である。 個別グラフィクス及びローカル・エリア・ネットワーク・カードの統合コネクタ・アーキテクチャ・スロット・コネクタの実施例を表す図である。
統合マルチ転送媒体(UMTM)コネクタ・アーキテクチャを実現するための装置、方法、及びシステムの実施例を開示する。システムは、複数の転送媒体(特に、光転送媒体及び電気転送媒体)を有する汎用コネクタ・ポートを含む。UMTMアーキテクチャを実現するコンピュータ・システムは、及び高速ディスプレイ装置及びネットワーク周辺装置をシステムに結合させ、低速汎用シリアル・バス(USB)周辺装置を、共通のプラグ形態的要素で、周辺装置ポートに結合させることができる。UMTMコネクタ・ポートは、高速周辺装置が光リンクを介してコンピュータ・システムに、高速周辺装置に結合させることを可能にし、低速周辺装置が、電気リンクを介してコンピュータ・システムに結合させることを可能にする。
UMTMスケジューラ内のロジック及びコンピュータ・システム内のルータ装置は、システムにおいて存在しているホスト・コントローラ及び周辺装置の帯域要件に基づいた順序でコンピュータ・システムにおける1つ又は複数のホスト・コントローラから受信されたデータ・パケットをスケジューリングする。更に、ロジックは、特定のホスト・コントローラと特定の周辺装置との間でデータ・パケットをルーティングし、統合フレーム・プロトコル・パケットへのネーティブ・ホスト・コントローラ・パケットのカプセル化を管理する。更なるロジックは、光リンクを介して非常に高い帯域幅で伝送される対象の光信号に、ホスト・コントローラからデータ・パケットを搬送する電気信号を変換することができる。変換ロジックは、光信号において高速周辺装置から送出されるデータ・パケットが、電気信号として標的ホスト・コントローラによって受信されることを可能にするよう、光信号を電気信号に戻すよう変換することもできる。UMTMコネクタ・アーキテクチャ内の装置の算出、及びアーキテクチャ自体の動作は、USBアーキテクチャと同様に実現される。
本願明細書及び特許請求の範囲における、本願開示手法の「one embodiment」又は「an embodiment」への言及は、本願の実施例に関して説明した特定の構成、構造又は特性が、上記本願開示手法の少なくとも一実施例に含まれていることを意味している。本明細書中の随所に「in one embodiment」という句が存在することは、その全てが同じ実施例を表している訳でない。
以下の明細書及び特許請求の範囲では、「include」及び「comprise」という語、並びにそれらの派生形を使用することができ、互いに同義語として扱うことが意図されている。更に、以下の明細書及び特許請求の範囲では、「結合された」及び「接続された」という語、並びにそれらの派生形を使用することができる。前述の語は、互いの同義語として意図されているものでない。むしろ、特定の実施例では、「接続された」という語を使用して、2つ以上の構成要素が、物理的に又は電気的に互いに直接接触しているということを示す。「結合する」は、2つ以上の構成要素が、物理的又は電気的に直接、接触していることを意味し得る。しかし、「結合する」は、2つ以上の構成要素が互いに直接接触していないことがあり得るが、なお、互いに協働又は相互作用し得ることも意味し得る。
統合マルチ転送媒体(UMTM)コネクタ・アーキテクチャを実現するための装置、方法、及びシステムの実施例を開示する。システムは、複数の伝送媒体(特に、光伝送媒体及び電気伝送媒体)を有する汎用コネクタ・ポートを含む。UMTMアーキテクチャを実現するコンピュータ・システムは、高速ディスプレイ装置及びネットワーク周辺装置をシステムに結合させ、低速汎用シリアル・バス(USB)周辺装置を共通のプラグ形態的要素で、周辺装置ポートに結合させることができる。UMTMコネクタ・ポートは、高速周辺装置が光リンクを介してコンピュータ・システムに結合させることを可能にし、低速周辺装置が電気リンクを介してコンピュータ・システムに結合させることを可能にする。コンピュータ・システム内のルータ装置及びUMTMスケジューラ内のロジックは、システムにおいて存在しているホスト・コントローラ及び周辺装置の帯域要件に基づいた順序でコンピュータ・システムにおける1つ又は複数のホスト・コントローラから受信されたデータ・パケットをスケジューリングする。更に、ロジックは、特定のホスト・コントローラと特定の周辺装置との間でデータ・パケットをルーティングし、統合フレーム・プロトコル・パケットへのネーティブ・ホスト・コントローラ・パケットのカプセル化を管理する。更なるロジックは、光リンクを介して非常に高い帯域幅で伝送される対象の光信号に、ホスト・コントローラからデータ・パケットを搬送する電気信号を変換することができる。変換ロジックは、光信号において高速周辺装置から送出されるデータ・パケットが、電気信号として標的ホスト・コントローラによって受信されることを可能にするよう、光信号を電気信号に変換することもできる。UMTMコネクタ・アーキテクチャ内の装置の算出、及びアーキテクチャ自体の動作は、USBアーキテクチャと同様に実現される。
UMTMポートの物理的な形態的要素、並びに、実際の電気的仕様及び光学的仕様は、USB標準、IEEE1394「ファイヤワイヤ」標準、又は、特定の基本的な最小限の装置の発見及び保守機能を備えた何れかの他の同等の標準プロトコルと同様なポ―トを含む、考えられるいくつかの実施例のうちの1つであり得る。
図1は、統合マルチ転送媒体コネクタ・アーキテクチャのシステムレベルの実現形態の一実施例を表す図である。多くの実施例では、システムは、中央処理装置(CPU)100などの1つ又は複数のプロセッサを含む。他の実施例では、CPU100は1つのコア又は複数のコアを有し得る。一部の実施例では、プロセッサそれぞれが1つのコア又は複数のコアを有するマルチプロセッサ・システム(図示せず)である。
CPU100は、1つ又は複数の高速リンク(すなわち、相互接続、バス等)を介してシステム・メモリ102に結合される。システム・メモリ102は、プログラム及びオペレーティング・システムを動作させ、実行するためにCPU100が利用する情報を記憶することができる。他の実施例では、システム・メモリ102は、ダイナミック・ランダム・アクセス・メモリ(DRAM)の形態などの何れかの使用可能なタイプの読み取り及び書き込み可能なメモリであり得る。
一部の実施例では、CPU100は、更に、更なる高速リンクを介して個別グラフィクス・コントローラ104に結合される。個別グラフィクス・コントローラ104は、スロット・コネクタを介してマザーボード又は前述の他の印刷回路基板に物理的に結合し得る。多くの実施例では、個別グラフィクス・コントローラは、PCIエクスプレス(登録商標)スロット・コネクタに差し込まれるPCIエクスプレス(登録商標)グラフィクス・コントローラ/カードであり得る。この場合、PCIエクスプレス(登録商標)グラフィクス・コントローラ/カードは、西暦2006年12月20日付で公表されたPCIエクスプレス(登録商標)基本仕様(Rev. 2.0)などの仕様の改訂に準拠し得る。他の実施例では、個別グラフィクス・コントローラは、PCIエクスプレス(登録商標)以外のプロトコルを利用する。一部の実施例では、CPU100は、複数の個別グラフィクス・コントローラに結合される(複数の個別グラフィクス・コントローラを有する実施例は示していない)。
CPU100は、多くの実施例において、I/Oコンプレクス106にも結合される。I/Oコンプレクス106は、1つ又は複数のI/Oホスト・コントローラを収容し、そのそれぞれは、コンピュータ・システムに接続されたI/O周辺装置とCPU100が通信することを可能にする1つ又は複数のI/Oリンクを制御し得る。ディスプレイ108及び無線ルータ110などのI/O周辺装置は、コンピュータ・システムに接続し得るI/O周辺装置の例である。
多くの実施例では、I/Oコンプレクス106は、個別ネットワーク・インタフェース・コントローラ(NIC)114に結合される。個別NIC114は、コンピュータ・システムの外部の1つ又は複数のネットワークと、コンピュータ・システムとの間のインタフェースを提供することができる。前述のネットワ―クは、コンピュータが、配置されたドメイン内の無線及び有線イントラネット・ネットワークなどのネットワークを含み得るか、又はインターネット自体も含み得る。
多くの実施例では、図1のシステムは、1つ又は複数の高速リンクを介して1つ又は複数の統合コネクタ・ポートに結合された統合マルチ転送媒体コネクタ・アーキテクチャ(UMTM)ルータ/スケジューラ116を含む。ここでは、4つの統合コネクタ・ポート(ポート118、ポート120、ポート122、及びポート124)を示す。UMTMルータ/スケジューラ116は、前述の通り、1つ又は複数のI/Oリンクを介してI/Oコンプレクス106にも結合される。前述には、汎用シリアル・バス(USB)及び/又は何れかの他の潜在的なI/OリンクなどのI/Oリンクを含む。図1は、前述の3つのリンク(I/Oリンク126、I/Oリンク128、及びI/Oリンク130)を示す。
UMTMルータ/スケジューラ116は、多くの実施例では、コンピュータ・システムにおけるマザーボード136上の個別部品である。他の実施例では、UMTMルータ/スケジューラは、I/Oコンプレックス106に統合し得る(前述の実施例は示していない)。
先行して実現されたコンピュータ・システムでは、I/Oコンプレックス106に対向する、I/Oリンクの端点は、互換の周辺装置がポートに接続されることを可能にするプロトコル特有のポートになる(すなわち、USBキーボード装置がUSBポートに差し込まれる。無線ルータ装置がLAN/イーサネット(登録商標)ポートに差し込まれる等)。単一のポートは何れも、互換のプラグ及び互換のプロトコルを有する装置に制限される。互換の装置がポートに差し込まれると、通信リンクが、I/Oコンプレクスと周辺装置との間で確立される。
図1に示す実施例において記載したコンピュータ・システムでは、I/Oリンク(126乃至130)はI/Oコンプレックス106をUMTMルータ/スケジューラ116と結合し、ルータは次いで、特有のネーティブ・ホスト・コントローラ・プロトコル・データ・パケット・フォーマットにおいて元々送出されたデータ・パケットを統合フレーム・プロトコル・データ・パケット・フォーマットにカプセル化する。UMTMルータ/スケジューラ116は次いで、標的周辺装置が接続された(すなわち、通信可能に結合された、差し込まれた等)UMTMコネクタ・ポートに統合フレーム・プロトコル・データ・パケットをルーティングする(すなわち、送信する)。よって、前述の実施例では、ディスプレイ108及び無線ルータ112などのI/O周辺装置は全て、統合フレーム・プロトコルと互換であり、UMTMコネクタ・ポート(118乃至124)の何れか1つに差し込むためにUMTMコネクタ形態的要素プラグを有する。UMTMコネクタ/プラグ形態的要素は、図3及び以下の関連する説明において更に詳細に記載する。
更に、UMTMルータ/スケジューラ116は、接続された周辺装置の何れかから着信される統合フレーム・プロトコル・データ・パケットを、I/Oコンプレックス内の標的化されたI/Oホスト・コントローラにネーティブなプロトコルに変換する。
よって、コンピュータ・システムから周辺装置に送出され、周辺装置からコンピュータ・システムに送出されるI/Oデータ(例えば、ディスプレイ、ネットワーキング、USB等)は、統合フレーム・プロトコル・データ・パケット内の物理層においてパケット化され、カプセル化される。個別グラフィクス及び個別NICコントローラに関し、前述のコントローラは、そのそれぞれのプロトコル・スタックによって定義された物理層に応じてフォーマッティングされたI/Oデータを生成し、受信する。このデータは、UMTMコネクタ・ポートを介して搬送されると、統合フレーム・プロトコルによって定義されたパケット・フォーマット(すなわち、フレーム・フォーマット)内に更にカプセル化される。UMTMルータ/スケジューラ116がカプセル化及びパケット化を達成する方法の具体的な実現形態は、図2を参照して以下に詳細に説明する。
図1に戻れば、多くの実施例では、UMTMルータ/スケジューラ116に、個別NIC114及び個別グラフィックス・コントローラ104を直接結合する更なる専用リンクを示す。前述のリンクは、それぞれ点線リンク132及び134として示す。ディスプレイ及びネットワーク点線リンクは、ディスプレイ装置及び/又はネットワーク装置が、UMTMコネクタ・ポート(例えば、UMTMコネクタ・ポート118乃至124のうちの1つ)を介してコンピュータ・システムに差し込まれることを可能にする。リンク132及び134は、個別カードに直接接続されるポートから、先行して必要であったディスプレイ及びネットワーク結合位置を取り外す。例えば、以前は、ディスプレイ周辺装置(すなわち、フラットパネル・モニタ)は、グラフィックス・カード上のディスプレイ・ポートに直接差し込まれていた。統合コネクタ・アーキテクチャ実現形態では、ディスプレイ及びネットワーク装置は、個別グラフィックス・コントローラ104カードでなく、システム・マザーボード136上に配置され得る統合コネクタ・ポートに接続される。
図2は、UMTMルータ/スケジューラ、及び付随するUMTMコネクタ・アーキテクチャ・ロジックの一実施例を表す。図1におけるように、いくつかのホスト・コントローラ(ディスプレイ・コントローラ200、202、204、NIC206及び208、並びにUSBホスト・コントローラ210)に結合されたUMTMルータ/スケジューラ116を示す。更に、UMTMルータ/スケジューラ116は、いくつかのUMTMコネクタ・ポート(ポート212−220)に結合される。更に、いくつかの周辺装置がUMTMコネクタ・ポートのうちのいくつかに接続される。周辺装置1(PI)は、UMTMコネクタ・ポート212に結合された周辺装置2(P2)ディスプレイ・モニタ224に結合される。周辺装置3(P3)ディスプレイ・モニタ226及び周辺装置4(P4)無線ルータ228は、UMTMコネクタ・ポート218に結合されたUMTMハブ230に結合される。最後に、周辺装置5(P5)USBプリンタ232は統合コネクタ・ポート220に結合される。
多くの実施例では、UMTMコネクタ・アーキテクチャは、ホスト・コントローラ(200‐210)と、接続された周辺装置(222‐230)との間のデータを交換するためにパケット交換通信を使用する。パケット交換は、ホスト・コントローラと周辺装置との間での通常のパケット伝送手法である。通常の発見プロトコルは、プラットフォームに接続された周辺装置を算出し、更に、周辺装置の何れかのホットプラグを検知するよう利用される。周辺装置が算出されると、データ転送プロトコルが、特定のホスト・コントローラと特定の周辺装置との間のアプリケーションI/Oデータを交換するために使用される。一部の実施例では、UMTMコネクタ・アーキテクチャ発見及びデータ転送プロトコルは、(USB仕様、西暦2000年4月27日付で公表されたRevision2.0に定義された)それぞれのUSB2.0プロトコルの対応部分の拡張であり得る。他の実施例では、UMTMコネクタ・アーキテクチャ発見及びデータ転送プロトコルは、何れかの他のタイプの、利用可能な、実現可能な何れかの他のタイプの装置発見及びデータ転送プロトコルの拡張であり得る。
接続された周辺装置(222−230)の算出は、UMTMルータ/スケジューラ内のロジックによって行われる。算出ロジックは、UMTMコネクタ・ポートに接続された周辺装置のタイプ(例えば、ディスプレイ、ネットワーク装置、USB装置等)を識別し、その周辺装置に一意のアドレスを割り当てる役割を果たす。多くの実施例では、多機能装置には複数のアドレスが割り当てられる。
多くの実施例では、周辺装置(P1乃至P5)それぞれと、当該周辺装置のI/Oデータを扱う特定のホスト・コントローラ(200乃至210のうちの1つ)との間の関連付けはバインディング・テーブル234において定義される。バインディング・テーブルは、システム・メモリ、キャッシュ、バッファ等などの、システム内の何れかのタイプのメモリにおいて実現し得る。UMTMルータ/スケジューラ116は、バインディング・テーブルを使用して、正しい統合データ・パケット(すなわち、フレーム)伝送標的を求める。バインディング・テーブルを使用すれば、伝送標的は、送出されるパケット/フレームの発生に依存する。ルータがホスト・コントローラ(すなわち、ディスプレイ・コントローラ、ネットワーク・コントローラ、I/Oコントローラ等)からデータ・パケットを受信すると、標的は、意図された標的周辺装置が結合される(すなわち、差し込まれる)ポートである。ルータが、統合コネクタ・ポートから統合コネクタ・プロトコル・データ・パケットを受け取った場合(すなわち、ポートに結合された周辺装置からデータ・パケットを発信する場合)、標的は、その周辺装置にバインドされたホスト・コントローラである。例えば、ディスプレイ・コントローラ200は、P2ディスプレイ224を標的とするディスプレイ・データのパケットを送出し、UMTMルータ/スケジューラ116はパケットを受信し、標的周辺装置(P2)を、バインディング・テーブル(例えば、P2は、ディスプレイ・コントローラ200に結合されたAリンクにバインドされている)を使用して求め、統合フレーム・プロトコル・データ・パケットにデータ・パケットをカプセル化し、UMTMコネクタ・ポート212を介してP2にパケットを送出する。多くの実施例では、周辺装置を、統合コネクタ・ポート212に結合された単一のポートから併せて鎖でつなげる(P1をP2に鎖でつなげるなど)ことが可能である。図2は、P1がリンクF(USBホスト・コントローラ210)にバインドされ、P2がリンクA(ディスプレイ・コントローラ200)にバインドされ、P3がリンクC(ディスプレイ・コントローラ204)にバインドされ、P4がリンクD(ディスプレイ・コントローラ206)にバインドされ、P5も、リンクF(USBホスト・コントローラ210)にバインドされることを明確にするバインディング・テーブルのインスタンスを示す。
多くの実施例では、バインディング・テーブルは、当初、システム・ブートにおいて(すなわち、システム電源がサイクリングされる時点で、又は、コンピュータのソフト再起動を制御オペレーティング・システムが実行する時点で)、UMTMルータ/スケジューラ116内の算出ロジックによって設定される。システムI/Oフローの動的スイッチングに基づいて使用モデルの変更を実現するためにシステム・ソフトウェア(オペレーティング・システム又は仮想マシン・マネージャ)により、ランタイム中に再マッピングすることも可能である。例えば、モバイル・プラットフォームでは、システムが差し込まれると、個別グラフィクス・コントローラと接続し得、バインディング情報を再マッピングすることにより、システムがバッテリ上で実行すると統合グラフィクス・コントローラに動的にスイッチングすることが可能である。
図3は、統合光コネクタ・ポート内の変換及び伝送ロジックの実施例を表す。多くの実施例では、UMTMルータ/スケジューラ116は、ホスト・コントローラ300、302及び304に電気結合され、これは、UMMルータ/スケジューラ116にホスト・コントローラを物理的に接続する電気リンク(すなわち、相互接続、バス)を表す。例えば、ホスト・コントローラ300は、リンクAにより、UMTMルータ/スケジューラ116に電気結合される。
UMTMルータ/スケジューラ116は、それぞれUMTMコネクタ・ポート(CP)(UMTM CP 310及び312それぞれなど)を介して、1つ又は複数の周辺装置(周辺装置306及び308など)にも結合される。UMTMコネクタ・ポートは、コンピュータ・システムに外部周辺装置が差し込まれることを可能にするよう設計される。よって、多くの実施例では、図3におけるUMTMコネクタ・ポート310及び312より上のものは全て、コンピュータ・システムに対して内部にあり(例えば、ホスト・コントローラ)、UMTMコネクタ・ポート310及び312より下にあるものは全て、コンピュータ・システムに対して外部にある(すなわち、フラットパネル・ディスプレイ周辺装置)。
多くの実施例では、UMTMコネクタ・ポートはそれぞれ、電気結合機構及び光学結合機構を含む。(ホスト・コントローラ300−304などの)コンピュータ・システム内の装置と、(周辺装置306及び308などの)コンピュータ・システム外の装置との間で、電気データ伝送経路(例えば、1つ又は複数の銅線)上で伝送される電気信号内で情報が流れることを可能にする。光結合機構は、光データ伝送経路を介して、コンピュータ・システム内の装置と、コンピュータ・システムに対して外部にある装置との間で、データ伝送経路の少なくとも一部分で、光信号内で情報が伝送することを可能にする。
具体的には、UMTMコネクタ・ポート1(310)は、周辺装置306と電気データリンクDを結合するための電気結合機構314を有する。更に、光リンクEを周辺装置306に結合するためのダウンストリーム光結合316及び光リンクFを周辺装置306に結合するためのアップストリーム光結合318を含む光結合機構を有する。リンクDは、コンピュータ・システムと周辺装置306との間で、電気媒体(すなわち、リンクDを介して伝送される電気信号)内でデータ・パケットを伝送する。リンクEは、コンピュータ・システムから周辺装置306に、光伝送媒体(すなわち、リンクEを介して伝送される光信号)内でデータ・パケットを伝送し、リンクFは、周辺装置306からコンピュータ・システムに、光媒体(すなわち、リンクFを介して伝送される光信号)内でデータ・パケットを伝送する。多くの実施例では、ホスト・コントローラ(ホスト・コントローラ300,302、又は304など)は、コンピュータ・システムからのデータ・パケットの発信元であり得る。更に、多くの実施例では、周辺装置306は、周辺装置306からのデータ・パケットの発信元であり得るが、他の実施例では、周辺装置306に結合された更なる周辺装置(図示せず)は、周辺装置306からのデータ・パケットの発信元であり得る。
多くの実施例では、周辺装置306は、UMTMコネクタ・ポート1(310)にケーブルを差し込むよう利用される周辺装置に対向するケーブルの端部においてプラグを有するUMTMケーブル320を含む。コンピュータ・システムと周辺装置306との間でデータ・パケットをそれぞれ伝送することが可能な、潜在的に複数のリンクがUMTMケーブル320内に存在している。多くの実施例では、UMTMケーブル320は、UMTMコネクタ・ポート1(310)と周辺装置との間で、電気信号内でデータ・パケットを伝送するために電気リンクGを含む。更に、多くの実施例では、UMTM CP 310から周辺装置306に、光信号内でデータ・パケットを伝送するためのダウンストリーム光リンクHを有し、周辺装置306からUMTM CP 310に光信号内でデータ・パケットを伝送するためのアップストリーム光リンクIを有する光リンクを含む。
特に、UMTM CP 310内の電気結合及び光結合は、多くの実施例において、単純なパススルー結合機構として利用することができる。したがって、リンクDを介して、UMTMルータ/スケジューラ116から伝送される電気信号内のデータ・パケットは、電気結合314を介して直接、流れ、よって、やはり、UMTMケーブル320において電気リンクGを介して流れて、周辺装置306に到着する。
UMTM CP310の両端のリンクを効果的に結合する前述のパススルー結合機構は更に周辺装置306から、リンクGを介して、リンクDにパススルーし、UMTMルータ/スケジューラ116に到着する電気信号のパススルー伝送を行うこともできる。更に、前述の結合機能は、リンクEから(光結合316を介して)リンクHに流される光信号内、及びリンクIから(光結合318を介して)リンクFに流される光信号内に含まれるデータ・パケットについても同様に作用する。
ダウンストリーム光リンクE及びアップストリーム光リンクFを介して伝送される光信号は、最終的に電気信号への変換を必要とする。ホスト・コントローラ300、302、及び304は、専ら、電気リンクA、B及びCそれぞれを介してデータ・パケットを送信し、受信するからである。よって、多くの実施例では、電気・光変換及び光・電気変換を実行するためのロジックを含むトランザクション変換器は、ホスト・コントローラと周辺装置との間のデータ伝送経路上の特定の位置に配置される。例えば、一部の実施例では、トランザクション変換器322は、電気リンクJ及びKに結合される。電気リンクJ及びKは、UMTMルータ/スケジューラ116にも結合される。一部の実施例では、トランザクション変換器322は、UMTM CP310内に配置され、よって、前述の実施例では、リンクE及びリンクFはもう必要でないことがあり得る。
データ・パケットが、電気リンクJを介して電気信号内でUMTMルータ/スケジューラ116によって伝送されると、電気信号は、トランザクション変換器322に到着し、電気・光変換器324によって受け取られる。電気・光変換器324は、次いで、電気信号を光信号に変換し、伝送(Tx)レーザ326を利用して、パケットを含む光信号を、光リンクEを介し、UMTM CP310を介し、最終的に周辺装置306に向けて送信する。あるいは、データ・パケットが、光リンクIを介して光信号内で周辺装置306によって伝送されると、光信号は、UMTM CP 310をパススルーし、光リンクFを介して流れ、最終的にトランザクション変換器322に到着する。受信(Rx)光検出器328は、光信号内の伝送されたレーザ・パルスを検出することにより、信号を受け取る。Rx光検出器は、光・電気変換器330に検出情報を供給し、光・電気変換器330は次いで、光信号を電気信号に変換し、変換された電気信号をUMTMルータ/スケジューラ116に送信する。
図3に示すようなUMTMイネーブルされたシステムは、伝送経路の高速光部分を介してコンピュータ・システム内のホスト・コントローラと通信するために拡充されたデータ・スループットを必要とする周辺装置を可能にする。しかし、光伝送経路機能を有していない、より旧い周辺装置に対する後方互換性のために、UMTMイネーブルされたシステムは更に、電気伝送経路機能のみを有するレガシー周辺装置が、コンピュータ・システムにおけるホスト・コントローラと通信することを可能にする。
よって、図2に関して上述したように、周辺装置の算出処理は、周辺装置が光学的に互換であるか、又は電気的に互換であるに過ぎないか否かをUMTMルータ/スケジューラ116が判定する工程を含む。特定の実施例では、図3の周辺装置306などの装置は光学的に互換であり、電気的に互換であり得る。装置は、光学的に互換であり、電気的に互換である場合、光学経路のデータ・スループット容量がより大きいことによる、より大きな性能のために、高速光リンクを介してデータ・パケットを送出し、受信することが好ましい。
多くの実施例では、周辺装置とUMTMルータ/スケジューラ116との間で送出されるデータ・パケットはそれぞれ、割り当てられた優先度レベルを有し得る。データ・パケットの割り当てられた優先度レベルは、データ・パケット内のデータの重要度に基づき得る。例えば、ライブ・ビデオ・フレームが、表示するために周辺装置に送出された場合、ビデオ・フレームを有するデータ・パケットの優先度レベルは通常、プリンタに送出される印刷ジョブに関する情報を有するデータ・パケットよりも高い優先度レベルのものになる。よって、ライブ・ビデオ・フレームを有するデータ・パケットは、印刷ジョブを有するデータ・パケットよりも高い優先度を有すると認められる。
多くの実施例では、周辺装置、又は単一のUMTM CPに連鎖化された周辺装置又は周辺装置群は、別々の優先度レベルを有する複数のタイプのデータ・パケットを有し得る。よって、優先度手法を、UMTMルータ/スケジューラ116と周辺装置との間で送信され、受信されたパケットの組全体について実現することができる。よって、別々の優先度レベルの2つのデータ・パケットが、同じUMTP CPを介してUMTMルータ/スケジューラ116から1つ又は複数の周辺装置に送出された場合、多くの実施例では、UMTMルータ/スケジューラ116は、正しい伝送媒体を介してパケットをルーティングするための複数の判定を行い得る。
例えば、周辺装置にUMTMルータ/スケジューラ116を結合する光リンクが、あまり減速することなく両方のパケットの容量を有する場合、UMTMルータ/スケジューラ116は、光リンクを介して伝送される対象のパケットをルーティングし得る。他方で、光リンクが話中であり、利用する対象の余剰帯域を有しない場合、UMTMルータ/スケジューラ116は、優先度判定をし、光リンクの両端で、より高い優先度のデータ・パケットを送出し、電気リンクの両端で、より低い優先度のデータ・パケットを送出し得る。
特定の場合、光リンクが極めて混雑している場合、UMTMルータ/スケジューラ116は、光リンクの混雑が理由で、標的周辺装置にパケットを送出するうえで最も速いやり方であると判定された場合に電気リンクを介して、より高い優先度のパケットを送出する旨の判定を行い得る。
多くの実施例では、データ・パケットそれぞれを指定するために利用可能な優先度レベルがいくつか存在している(すなわち、高優先度及び低優先度のみを超える)。優先度レベルの数は、UMTMルータ/スケジューラ116内の優先度システムの実現形態に基づいて変わり得、特定のデータ・パケット内で送出することができるデータのカテゴリ/タイプの数の関数であり得る。
多くの実施例では、ディスプレイ・トラフィック及びネットワーク・トラフィックは、高優先度データ・パケットを含み得る。一方、USBトラフィック(USB1.0やUSB2.0トラフィックなど)は、低優先度データ・パケットを含み得る。更に、示した実施例は、ネットワーク、ディスプレイ、及びUSBトラフィックに限定されているが、示していない他の実施例は、ホスト・コントローラ又は他の制御装置と、互換の周辺装置との間で送出される何れかの他のタイプのトラフィックを含み得る。
多くの実施例では、データ・パケット伝送の標的である特定のUMTM CPの場合、UMTMルータ/スケジューラ116はデータ・パケットをUMTM CPに、経路の高性能光リンク部分及び経路の低性能電気リンク部分を介して送出する。
多くの実施例では、周辺装置308は、データ経路の高性能光リンク部分と互換でない。よって、UMTM CP312を介してコンピュータ・システムに周辺装置308を結合するUMTMケーブル332に電気リンクLのみを含む。(コネクタ・ポートの上の)UMTM CP312のコンピュータ・システム側の伝送経路は、ダウンストリーム光リンクN及びアップストリーム光リンクOを有するが、電気リンクMのみを利用することが可能である。周辺装置308が、伝送経路の高性能光部分と互換でないからである。よって、算出すると、UMTMルータ/スケジューラは、周辺装置308が、高性能光リンクと互換でない旨を認識し、それに応じて、周辺装置308との間でのデータ・パケットのスケジューリングを調節する。
多くの実施例では、データ伝送経路の光部分及び電気部分はそれぞれ、特に、制御、アドレス、及びタイミング情報でなく、データ・パケットの伝送を表す。よって、多くの実施例では、図3に示していないが、各電気データ伝送経路及び各光データ伝送経路は、何れかの非データ・パケット関連情報を伝送するための電線であり得る他の伝送線を含む。
多くの実施例では、データ・パケットの全体量を収容するために十分な帯域幅が光データ経路上に存在している場合に光データ経路を介して、低優先度及び高優先度を有するデータ・パケットが全て、送出される。周辺装置が電気信号及び光信号を送出し、受信することができる前述の実施例では、UMTMルータ/スケジューラ116はまず、UMTMルータ/スケジューラ116と周辺装置306との間で伝送されるデ―タ・パケット全てを扱うための容量を光データ経路リンク(すなわち、J及びK)が有するか否かの判定を行う。肯定の場合、高優先度データ・パケット及び低優先度データ・パケットが光経路を介して伝送される。さもなければ、光経路が、最大限度の状態にある場合、UMTMルータ/スケジューラは、光信号を使用して伝送されることが可能にされるデータ・パケットがどれであり、電気信号を使用して伝送されるのがどれであるかを調停する。上記判定は、各パケットの優先度に基づき得る。別の実施例では、閾値優先度レベル以上の優先度レベルを有するデータ・パケットが光経路を介して伝送される優先度レベル閾値を利用することができる。一方、閾値レベルよりも低い優先度レベルを有するデータ・パケットは、電気経路を使用することを強制され得る。
図4は、UMTMルータ/スケジューラ内の動作ロジックの実施例を表す。UMTMルータ/スケジューラ116は、ディスプレイ・コントローラ200乃至204、NICコントローラ206及び208、並びにUSBコントローラ210を含むいくつかのホスト・コントローラに結合される。ディスプレイ・コントローラ200乃至204から出力されるデータ・パケットは、アイソクロナス・ディスプレイ・キュー(IDQ)リング・バッファ400に供給される。NICコントローラ206及び208から出力されるデータ・パケットは、アイソクロナス・ネットワーク・キュー(INQ)リング・バッファ402に供給される。更に、USBコントローラ208から出力されるデータ・パケットは、アイソクロナスUSBキュー(IUQ)リング・バッファ404に供給される。多くの実施例では、システム・メモリ406に記憶される正常なアイソクロナスUSBキューとして実現される。別の実施例では、アイソクロナス・キューは、コンピュータ・システムにおける何れの潜在的な記憶場所においても記憶することができる。例えば、図示していないが、IDQ400及びINQ402は、UMTMルータ/スケジューラ116内に記憶することができる。図示していない他の実施例では、トランザクション・タイプ(ディスプレイ、ネットワーク、USB)毎のアイソクロナス・キューを有する代わりに、コントローラ毎にアイソクロナス・キューが存在し得る。
UMTMルータ/スケジューラ116内のスケジューリング・ロジック408は、3つのキュー(すなわち、IDQ400、INQ402、及びIUQ404)全てに対するアクセスを有する。スケジューリング・ロジック408は、UMTMプロトコル仕様毎にアイソクロナス・パイプの帯域幅スケジューリングを実現する。専用のアイソクロナス・トランザクション記述子(iTD)が、ディスプレイ及びネットワークI/Oに使用される。このiTDは、ディスプレイ又はネットワークI/O用であるかを、スケジューリング・ロジックに示すフラグを含む。ディスプレイ及びLANのiTDの場合、スケジューラは、キューからアイソクロナス・フレーム(すなわち、データ・パケット)をキュー解除し、これらを出力バッファ410に送出する。図4に示す実施例では、1つ又は複数の周辺装置に向けてダウンストリームに送出されるトラフィック全てをバファリングする単一の出力バッファ410が存在している。図示していない他の実施例では、例えば、UMTMコネクタ・ポート毎に一出力バッファなどの複数の出力バッファが存在している。スケジューリング・ロジック408は、装置が算出されると受信される情報を利用して周辺装置毎の帯域幅要件を判定する。よって、スケジューリング・ロジックは、IDQ400、INQ402及びIUQ404を常に監視し、ホスト・コントローラ/周辺装置対毎の帯域幅要件を最も好適に満たす順に出力キューにキュー・バッファの前におけるアイソクロナス・トランザクションをスイッチングする。
ルーティング・ロジック412は、1つ又は複数のUMTM CPに伝送されるよう待機しているトランザクションを得て、1つ又は複数の標的ポートに伝送する。上述の通り、一部の実施例では、ルーティング・ロジック412は、伝送経路の電気信号部分及び伝送経路の光信号部分を介して標的コネクタ・ポートにデータ・パケット全てを伝送する。他の実施例では、低性能電気経路伝送のみと互換の装置か、高性能光経路伝送と互換の装置かに応じて、ルーティング・ロジック412は、経路の低性能電気信号部分又は経路の高性能光信号部分を介してデータ・パケットを送出し得る。
伝送の際、データ・パケットは、電気信号内及び光信号内の一方又は両方で、UMTM CP414、416及び418のうちの1つ又は複数に送出される。
ルーティング・ロジック412は、ディスプレイ及びネットワークI/Oデータのパケット化及びカプセル化の役割を果たす。例えば、ディスプレイ周辺装置のディスプレイ・フレームがディスプレイ・ホスト・コントローラから送出される多くの実施例では、ルーティング・ロジックは、UMTMフレーム・プロトコル・データ・パケット(例えば、ディスプレイ・データのフレーム全体)を構築する間でディスプレイ・データの連続ストリームを保持し得る。よって、ルーティング・ロジック412は、バッファ410にストリームを記憶し、記憶されたストリーム情報から個々のフレームを構築し、完了すると、ディスプレイ周辺装置に送信し得る。
図4は、ホスト・コントローラから周辺装置へのダウンストリーム経路のみを表示する。多くの実施例では、アップストリーム経路はバッファを何ら利用しない。むしろ、アップストリーム経路は、周辺装置からめいめいのホスト・コントローラへの直接経路が存在しているかのように扱い得る。よって、UMTMルータ/スケジューラ116のデータのアップストリーム経路の2つの要件は、ルーティング・ロジック412に、特定の標的ホスト・コントローラによって利用されるネ―ティブ・フォーマットにUMTMフレーム・フォーマットからのデータ・パケットを変換させ、経路の高性能光信号部分を周辺装置が使用している場合に信号の光対電気変換をさせるということである。
図5は、UMTM仕様内で実現されるアイソクロナス・トランザクション記述子(iTD)リング・バッファの実施例を表す。多くの実施例では、ホスト・コントローラ・フレーム・リスト500を示す。iTDフレーム・リスト500は、個々のフレームのリスト(1−N。ここで、Nは、フレームのリストにおけるフレームの数に等しい)を含む。個別のフレームはそれぞれ、トランザクション記述子スケジュールにおける第1のトランザクション記述子に対するポインタ、又は、(円で示す)ヌル・ポインタを有する。更に、スケジューリング・ロジック(図4の408)(すなわち、スケジューラ)が動作しているリストにおけるフレームを指し示すフレーム・リスト・ポインタ502が維持される。多くの実施例では、各フレームには、スケジューラがリスト上で動作し得る最大時間セグメントが与えられる。よって、例えば、フレーム毎時間セグメントが125μS(125マイクロ秒)である場合、125μS後、スケジューラは、現在のフレーム・リスト・ポインタ位置が指し示すリンクされたリストにおけるものの全ての実行を停止し、フレーム・リストにおける、次フレームに対するフレーム・リスト・ポインタを増やし、そのフレーム位置における実行を開始する。これは、USB2.0における現在のアイソクロナス・フレーム・リスト実現形態と同様である。
多くの実施例では、フレーム・リストは、出力バッファ(図4の410)に供給するリング・バッファ400、402又は404(図4)の実現形態を含み得る。スケジューラは、フレーム・リスト・ポインタ502の現在の位置におけるフレームが指し示すリンクされたリスト内のフレーム・リストから何れかの特定のiTDを引き出し得る。何れの特定の入力リング・バッファへの供給に関しても、スケジューラは、トランザクション記述子におけるiTDフラグ・ビット504を確かめることにより、iTDのトランザクション・タイプを判定し得る。多くの実施例では、iTDトランザクション・タイプ・テーブル506は、iTDにおいて供給される値、及びそれが何を意味するか(00b=USB、01b=ディスプレイ、10b=ネットワーク)を示す。更に、特定の周辺装置が算出されると、スケジューラは、一般に、トランザクション・タイプそれぞれの帯域幅要件を設定し得る。よって、この情報により、スケジューラは、帯域幅最適化された優先度順序で出力バッファ(図4の410)を効果的に埋めることが可能である。
UMTMコネクション・ポートは、ディスプレイI/O、ネットワークI/O、及びレガシーUSB I/Oのコンバージェンスをサポートする。コンバージェンスは物理層において行われる。すなわち、ホスト・コントローラは、汎用フレーム・フォーマットにパケットがカプセル化されている旨を知ることなくUMTMルータ/スケジューラにデータ・パケットを送出する。よって、最上位レベルのユーザ・アプリケーションからオペレーティング・システム・カーネルまでのデータの転送を管理する既存のソフトウェア・スタックは、実際のデータ転送中は変更されない。しかし、バインディング・テーブル(図2の234)は通常、発見時に設定される。発見時間は、一部の装置のブート処理中であり得るが、プラグアンドプレイ実現形態によって差し込まれる他の装置の場合、発見は、コンピュータ・システムの完全な動作中であってもよい。拡充されたUSBソフトウェア・スタックは、UMTM CPに接続された周辺装置全ての算出を行うことが可能である。
算出時間では、USB汎用親ドライバは、汎用ネットワーク・クラス・ドライバ及び汎用ディスプレイ・クラス・ドライバをUSBスタック上で実現する。汎用ディスプレイ・クラス・ドライバは、(コンピュータ動作中、差し込まれた際に、又はブート時に、)差し込まれたディスプレイ周辺装置を検知することが可能である。汎用ディスプレイ・クラス・ドライバは、装置からの拡張ディスプレイ識別データ(EDID)をフェッチし、これをUSBエンドポイント・アドレスに割り当てる。汎用ディスプレイ・クラス・ドライバは次いで、グラフィックス・ソフトウェア・スタック上で実行しているディスプレイ・ミニポート・ドライバに対するソフト割り込みを発出する。この時点で、グラフィックス・ソフトウェア・スタックは、ディスプレイ周辺装置の算出及び構成を引き継ぎ得る。ディスプレイ周辺装置が算出されると、拡張されたUSBソフトウェア・スタックは、何れの更なるディスプレイ・データ転送にも関与しない。ディスプレイ・データ転送には、通常、ディスプレイ周辺装置に直接、データ・パケットを送出することができるかのように動作するディスプレイ・ホスト・コントローラ及びディスプレイ・ソフトウェア・スタックが関係する。ネットワーク・クラス・ドライバの構成は、同様に動作し、但し、代わりに、USBスタック上の汎用ネットワーク・クラス・ドライバを使用してネットワーク周辺装置を発見し、ネットワーク・スタックにネットワーク・データ転送の制御を渡す。
図6は、UMTMハブの実施例を表す。多くの実施例では、UMTMハブは、アップストリーム方向における、UMTMコネクタまでの光経路を利用する。例えば、図1及び図2に示すように、システムにおいて実現されたハブを示す。ハブは、ハブ・ポートP0−P3を介してハブに結合される何れかの更なるダウンストリーム周辺装置に対する低速経路又は高速経路(すなわち、電気経路又は光経路)を供給することが可能である。したがって、ハブは2つの経路(すなわち、低速経路に限定される何れかの低性能装置(例えば、USB装置)を扱うためのトランザクション変換器を備えた電気経路、及びパッシブな光経路)を含む。パッシブな光経路は、ポート全てに対するダウンストリーム方向における光信号のパッシブな分割を行う。その結果、ダウンストリーム・トラフィックは全て、USB2.0ハブと同様にダウンストリーム・ポート(P0−P3)全てにブロードキャストされる。接続された周辺装置は、周辺装置のエンドポイント識別子に基づいて受信するトラフィックをフィルタリングし、これは、受信されたデータ・パケットに反映される。
例えば、UMTMルータ/スケジューラから送出されたデータ・パケットは、光経路A上で光信号において到着する。信号は、トランザクション変換器602及び光分割器604において到着する。トランザクション変換器602(トランザクション変換器は、図3に関する記載において詳細に上述している)は、光信号を電気信号に変換し、ダウンストリーム経路Yを介して、変換された電気信号においてデータ・パケットをポートP0−P3に送出する。光分割器604は、光経路Aから受信された光信号を、光経路Xを介して4つのダウンストリーム光信号に分割する。周辺装置は、アップストリームにパケットを伝送することも可能である。アップストリーム・パケットは、ハブ600に4つのポート(P0−P3)のうちの1つを介して到着すると、光逆多重化器606への経路を直接とるか、又はトランザクション変換器602を介した経路をとる。
アップストリーム・パケット経路は、周辺装置が高性能光経路と互換であるか、低性能電気経路のみと互換であるかに基づく。アップストリーム・データ・パケットが電気経路上で伝送された場合、パケットは、電気経路X上で電気信号において戻り、電気信号は次いで、光信号に変換され、光多重化器606に送出される。アップストリーム・パケットが、高性能光経路と互換の装置から発信される場合、信号は、光経路Z上で戻され、これは、光逆多重化器606に供給される。
データ・パケットを含む光信号が光逆多重化器606に到着すると、信号は、光経路B上で単一のアップストリーム光信号に逆多重化される。光経路Bを介してアップストリームに伝送された後、光信号はUMTMルータ/スケジューラに達し、UMTMルータ/スケジューラは次いで、特定のデータ・パケットの特定のデスティネーション・ホスト・コントローラを対象とするよう信号を多重化する。
図7は、統合フレーム・アーキテクチャ環境においてデータ・パケットをルーティングするための処理の一実施例のフロー図である。処理は、ハードウェア、ソフトウェア、又は両方の組み合わせによって行うことができる。次に図7に移れば、処理は、処理ロジックが、UMTMコネクタ・ポートに周辺装置が差し込まれているか否かを判定することによって開始される(処理ブロック700)。「プラグイン(差し込む)」は、統合コネクタ・ポートに結合又は接続された周辺装置を表す。別の実施例では、「プラグイン(差し込む)」は、何れの時点でも生じ得、ホットプラグが許容される完全なシステム動作中又はブート前などの何れかの時点で生じ得る。周辺装置が差し込まれていない場合、処理ブロック700が繰り返される(すなわち、UMTMコネクタ・ポートが、常にポーリングされるか、又はポーリングは、設定された期間毎に1度行われ得る)。
次に、装置が差し込まれている旨を処理ロジックが検出すると、処理ロジックは次いで、周辺装置を算出する(ブロック702)。次いで、処理ロジックは、システムに存在しているホスト・コントローラに周辺装置をバインディングする(処理ブロック704)。周辺装置は、互換のホスト・コントローラにバインディングされる(すなわち、同じプロトコルを共有する)。
バインディング後、処理ロジックは、データ・パケットが受信されているか否かを判定する(処理ブロック706)。データ・パケットが受信されていない場合、処理ロジックは、周辺装置において変更/修正が存在しているか否かを判定する(処理ブロック708)。
例えば、第1の周辺装置が外され、第2の周辺装置が同じ統合コネクタ・ポートに差し込まれる。周辺装置の状態において変更が存在しない場合、処理ロジックは処理ブロック706に戻り、再度、データ・パケットが受信されているかを検査する。さもなければ、変更が周辺装置で検知された場合、処理ロジックは、処理ブロック700に戻る。処理ブロック700では、統合コネクタ・ポートに周辺装置が差し込まれたかを再検査する。
処理ブロック706に戻れば、データ・パケットが受信された場合、処理ロジックは、周辺装置又はホスト・コントローラからデータ・パケットが受信されているか否かを判定する(処理ブロック710)。データ・パケットが周辺装置から受信されている場合、データ・パケットは統合フレーム・プロトコル・データ・パケットであり、処理ロジックは、ホスト・コントローラのプロトコルと互換の1つ又は複数のネーティブ・ホスト・コントローラ・データ・パケットへの、統合コネクタ・プロトコル・データ・パケットの分解に進む(処理ブロック712)。処理ロジックは次いで、データ・パケットの優先度レベル(特に、高性能光リンクの容量に対する、処理されているパケットの現在のトラフィック・レベルに基づいて、データ・パケットが、高性能光リンクを介して伝送に指定されるほど十分に高い優先度レベルを有するか)を判定する。(処理ブロック716)。
パケットの優先度が、高性能光リンクを使用した伝送に十分である場合、処理ロジックは、これが、周辺装置からの光伝送パケットであると認識し、パケットを搬送する信号を光信号から電気信号に変換し(処理ブロック718)、次いで、ネーティブ・ホスト・コントローラをホスト・コントローラに送信し(処理ブロック720)、最後に、別のデータ・パケットを受信するために処理ブロック706に戻る。
処理ブロック710に戻れば、データ・パケットがホスト・コントローラからの場合、データ・パケットがホスト・コントローラのネーティブ・プロトコル・フォーマットにあり、処理ロジックは、ネーティブ・ホスト・コントローラ・データ・パケットを統合フレーム・プロトコル・データ・パケットにカプセル化する(処理ブロック714)。統合フレーム・プロトコル・データ・パケットが生成されると、処理ロジックは次いで、データ・パケットが高性能データ・パケット(処理ブロック716)であるかを確かめるよう検査する。
高性能光リンクを使用した伝送にパケットの優先度が十分である場合、処理ロジックは、送信側ホスト・コントローラから受信された電気信号から、光リンクを介して周辺装置に伝送されるための光信号にこのパケットを変換する必要があることを認識している(処理ブロック718)。処理ロジックは次いで、統合フレーム・プロトコル・データ・パケットを、(標的周辺装置に信号をパススルーする)UMTMコネクタ・ポートに伝送する(処理ブロック722)。最後に、処理ロジックは、処理ブロック706に戻って、別のデータ・パケットを受信する。
図8は、個別グラフィクス及びローカル・エリア・ネットワーク(LAN)カードの統合コネクタ・アーキテクチャ・スロット・コネクタの実施例を表す。現在の個別グラフィックス及びLANカードに対する修正を例証するために、図3は、各カードのUMTMバージョンと横に並べてカ―ド毎に現在のバージョンを示す。図3に示す例は、PCIエクスプレス(登録商標)を利用するが、何れかの他の適切なプロトコルを使用することができる。
PCIエクスプレス(登録商標)の個別グラフィクス・カード800の現在のバージョンを示す。グラフィクス・カード800は、図示するようなスロット・コネクタ・ピン802を含む。更に、グラフィクス・カード800は、外部ディスプレイ周辺装置コネクタ804を有する。現在のPCIエクスプレス(登録商標)の個別グラフィクス・シナリオでは、CPU及びシステム・メモリからのデータは、コンピュータ・システムのマザーボード上のPCIエクスプレス(登録商標)グラフィクス・カード・スロットにグラフィクス・カード800が差し込まれると、スロット・コネクタ・ピン802に物理的に結合されるPCIエクスプレス(登録商標)リンクを介してグラフィクス・カード800に送出される。グラフィクス・カード800は次いで、この受信データを処理し、外部ディスプレイ周辺装置コネクタ804に差し込まれたディスプレイ周辺装置に送出する。
次に、UMTM806を有する個別グラフィフィクス・カードに移ると、図8に示す実施例では、UMTM対応グラフィクス・カード806は、現在のバージョンのグラフィクス・カード800と同様なスロット・コネクタ・ピン808を含む。外部ディスプレイ周辺装置コネクタを有する代わりに、UMTM806を有する個別グラフィクス・カードは、余分のスロット・コネクタ・ピン810を有する。UMTM806を有する個別グラフィクス・カードが、(スロット・コネクタ・ピン808から)PCIエクスプレス(登録商標)リンクからのデータを受信し、受信されたデータを処理すると、UMTM対応グラフィクス・カード806は、マザーボード上の統合コネクタ・ポートに差し込まれたディスプレイ周辺装置にデータを送出する。特に、更なるPCIエクスプレス(登録商標)リンク・レーンを介して送出されるデータは、システムにおいてUMTMルータ/スケジューラにスロット・コネクタからルーティングされる(これは、図1でリンク132として示す)。前述の更なるリンク・レーンは、余分なスロット・コネクタ・ピン810に物理的に結合される。
次に、図8は、(カード上にNICが一体化された)PCIエクスプレス(登録商標)の個別LANカード812の現在のバージョンを示す。LANカード812は、図示するようなスロット・コネクタ・ピン814を含む。更に、LANカード812は、外部LAN/イーサネット(登録商標)コネクタ816を有する。現在のPCIエクスプレス(登録商標)の個別LANカード・シナリオでは、CPU及びシステム・メモリからのデータは、コンピュータ・システムのマザーボード上のPCIエクスプレス(登録商標)LANカード・スロットにLANカード812が差し込まれると、スロット・コネクタ・ピン814に物理的に結合されるPCIエクスプレス(登録商標)リンクを介してLANカード812に送出される。LANカード812は次いで、この受信データをパケット化し、LAN/イーサネット(登録商標)コネクタ816が差し込まれたネットワークを介して送出する。
最後に、UMTM818を有する個別LANカードに移ると、図8に示す実施例では、UMTM対応LANカード818は、現在のバージョンのLANカード812と同様なスロット・コネクタ・ピン820を含む。外部LAN/イーサネット(登録商標)コネクタを有する代わりに、UMTM818を有する個別LANカードは、余分のスロット・コネクタ・ピン810を有する。UMTM812を有する個別LANカードが、(スロット・コネクタ・ピン820から)PCIエクスプレス(登録商標)リンクからのデータを受信し、受信されたデータをパケット化すると、UMTM対応LANカード818は、マザーボード上の統合コネクタ・ポートに差し込まれたイーサネット(登録商標)ケーブルにデータを送出する。特に、更なるPCIエクスプレス(登録商標)リンク・レーンを介して送出されたデータは、システムにおいてUMTMルータ/スケジューラにスロット・コネクタからルーティングされる(これは、図1でリンク134として示す)。前述の更なるリンク・レーンは、余分なスロット・コネクタ・ピン822に物理的に結合される。
よって、統合マルチ転送媒体コネクタ・アーキテクチャを実現するための装置、方法、及びシステムの実施例を開示している。前述の実施例は、その特定の例示的な実施例を参照して説明している。本明細書及び特許請求の範囲記載の実施例のより広い趣旨及び範囲から逸脱しない限り、上述の実施例に種々の修正及び変更を行うことができるということは、本開示の便益を受ける者に明らかになるであろう。よって、本願の明細書及び図面は、限定的な意味合いでなく、例証の意味合いでみるものとする。

Claims (20)

  1. 装置であって、
    複数のホスト・コントローラと1つ又は複数の周辺装置との間で複数のデータ・パケットを送信するためのルータを備え、前記ルータは、少なくとも、前記複数のホスト・コントローラのうちの第1のホスト・コントローラから第1のデータ・パケットを受信し、1つ又は複数のデータ伝送経路を介して前記1つ又は複数の周辺装置のうちの第1の周辺装置に前記第1のデータ・パケットを送信し、前記第1の周辺装置は、第1の汎用マルチ転送媒体(UMTM)コネクタを介して前記1つ又は複数のデータ伝送経路のうちの少なくとも1つに結合され、前記UMTMコネクタは、光信号内で前記第1のデータ・パケットを伝送することができる光結合、及び電気信号内で前記第1のデータ・パケットを伝送することができる電気結合を含む装置。
  2. 請求項1記載の装置であって、前記ルータは、
    前記複数のデータ・パケットそれぞれの優先度レベルを求め、
    前記光信号内での伝送に必要な最小優先度レベルを求め、
    前記第1のデータ・パケットの優先度が前記必要な最小優先度レベルに等しい場合に前記第1のデータ・パケットを、前記光信号を使用して伝送させ、
    前記第1のデータ・パケットの前記優先度が前記必要な最小優先度レベルよりも低い場合に前記第1のデータ・パケットを、前記電気信号を使用して伝送させる
    よう更に動作可能な装置。
  3. 請求項2記載の装置であって、
    前記複数のデータ・パケットそれぞれの優先度レベルに少なくとも部分的に基づいて求められる順序に、前記1つ又は複数のホスト・コントローラと前記1つ又は複数の周辺装置との間での前記複数のデータ・パケットの伝送をスケジューリングするためのスケジューラ
    を更に備え、前記スケジューラは、
    前記複数のホスト・コントローラのうちの1つ又は複数によって埋められる1つ又は複数のアイソクロナス・データ・パイプから前記複数のデータ・パケットそれぞれを受信し、
    前記1つ又は複数のアイソクロナス・データ・パイプから受信された前記複数のデータ・パケットそれぞれを、データ・パケットそれぞれの優先度レベルに基づいた順序で、前記スケジューラにおける1つ又は複数の出力バッファに記憶する
    よう更に動作可能であり、前記ルータは、
    前記1つ又は複数の出力バッファに記憶された順序で前記複数のデータ・パケットそれぞれを伝送する
    よう更に動作可能な装置。
  4. 請求項2記載の装置であって、前記ルータは、
    前記第1のホスト・コントローラのネーティブ・プロトコル・スタックに応じたネーティブ・フォーマットで前記第1のホスト・コントローラから前記第1のデータ・パケットを受信し、
    統合フレーム・フォーマットのデータ・パケットに前記ネーティブ・フォーマットのデ―タ・パケットをカプセル化し、
    前記統合フレーム・フォーマットのデータ・パケットを前記第1の周辺装置にルーティングする
    よう更に動作可能な装置。
  5. 請求項1記載の装置であって、前記複数のホスト・コントローラは、電気信号内で、データ・パケットを前記ルータに送出し、前記ルータからデータ・パケットを受信する装置。
  6. 請求項1記載の装置であって、前記ルータは、
    特定の周辺装置を、複数のUMTMコネクタのうちの1つに前記特定の周辺装置が差し込まれると動的に算出し、
    前記差し込まれた周辺装置と、前記周辺装置が光信号を受信することができる場合に光信号を使用して通信し、
    前記差し込まれた周辺装置と、前記周辺装置が光信号を受信することができない場合に電気信号を使用して通信する
    よう更に動作可能な装置。
  7. 方法であって、
    複数のホスト・コントローラのうちの第1のホスト・コントローラから第1のデータ・パケットを受信する工程と、
    1つ又は複数のデータ伝送経路を介して前記第1のデータ・パケットを第1の周辺装置に送信する工程とを含み、前記第1の周辺装置は第1の汎用マルチ転送媒体(UMTM)コネクタを介して前記1つ又は複数のデータ伝送経路のうちの少なくとも1つに結合され、前記UMTMコネクタは、光信号内で前記第1のデータ・パケットを伝送することができる光結合及び電気信号内で前記第1のデータ・パケットを伝送することができる電気結合を含む方法。
  8. 請求項7記載の方法であって、
    前記複数のデータ・パケットそれぞれの優先度レベルを求める工程と、
    前記光信号内の伝送のために必要な最小の優先度レベルを求める工程と、
    前記第1のデータ・パケットの優先度が少なくとも、前記必要な最小の優先度レベルに等しい場合に前記第1のデータ・パケットを、前記光信号を使用して伝送させる工程と、
    前記第1のデータ・パケットの前記優先度が前記必要な最小優先度レベルよりも低い場合に前記第1のデータ・パケットを、前記電気信号を使用して伝送させる工程と
    を更に含む方法。
  9. 請求項8記載の方法であって、
    少なくとも部分的に、前記複数のデータ・パケットそれぞれの優先度レベルに基づいて求められる順序に前記1つ又は複数のホスト・コントローラと前記1つ又は複数の周辺装置との間での前記複数のデータ・パケットの伝送をスケジューリングする工程
    を更に含む方法。
  10. 請求項9記載の方法であって、
    前記複数のホスト・コントローラのうちの1つ又は複数のよって埋められる1つ又は複数のアイソクロナス・データ・パイプから前記複数のデータ・パケットそれぞれを受信する工程と、
    データ・パケットそれぞれの前記優先度レベルに基づいた順序で、1つ又は複数の出力バッファに前記1つ又は複数のアイソクロナス・データ・パイプから受信された前記複数のデータ・パケットそれぞれを記憶する工程と、
    前記1つ又は複数の出力バッファに記憶された順序で前記複数のデータ・パケットそれぞれを送信する工程と
    を含む方法。
  11. 請求項8記載の方法であって、
    前記第1のホスト・コントローラのネーティブ・プロトコル・スタックに応じたネーティブ・フォーマットで前記第1のホスト・コントローラから前記第1のデータ・パケットを受信する工程と、
    前記ネーティブ・フォーマットのデータ・パケットを統合フレーム・フォーマット・デ―タ・パケットにカプセル化する工程と、
    前記統合フレーム・フォーマット・データ・パケットを前記第1の周辺装置に送信する工程と
    を更に含む方法。
  12. 請求項7記載の方法であって、
    特定の周辺装置を、前記特定の周辺装置が複数のUMTMコネクタのうちの1つに差し込まれると動的に算出する工程と、
    前記差し込まれた周辺装置と、前記周辺装置が光信号を受信することができる場合に光信号を使用して通信する工程と、
    前記差し込まれた周辺装置と、前記周辺装置が光信号を受信することができない場合に電気信号を使用して通信する工程と
    を更に含む方法。
  13. システムであって、
    複数のデータ伝送経路であって、前記複数のデータ伝送経路それぞれの少なくとも一部分は、電気信号内でデ―タ・パケットを伝送するための電気経路及び光信号内でデータ・パケットを伝送するための光経路を含む、複数のデータ伝送経路と、
    複数の汎用マルチ転送媒体(UMTM)コネクタであって、UMTMコネクタそれぞれは前記複数のデータ伝送経路の個々の経路それぞれに結合される、複数のUMTMコネクタであって、各UMTMコネクタが、前記電気信号を伝送するための電気結合及び前記光信号を伝送するための光結合を備える、複数のUMTMコネクタと、
    前記複数のUMTMコネクタのうちの第1のUMTMコネクタを介して前記複数のデータ伝送経路のうちの第1の経路に結合された第1の周辺装置と、
    ルータに結合された複数のホスト・コントローラであって、前記複数のホスト・コントローラは、電気信号内で、データ・パケットを前記ルータに送出し、前記ルータからデータ・パケットを受信する、複数のホスト・コントローラと、
    前記複数のデータ伝送経路に結合され、前記複数のホスト・コントローラのうちの第1のホスト・コントローラと前記第1の周辺装置との間で複数のデータ・パケットのうちの第1のデータ・パケットを伝送するためのルータと
    を備え、前記ルータは、前記第1の経路の少なくとも一部分を介して前記光信号内で前記第1のデータ・パケットを伝送するか、前記第1の経路全体を介して前記電気信号内で前記第1のデータ・パケットを伝送するかを判定するシステム。
  14. 請求項13記載のシステムであって、前記ルータは、
    前記複数のデータ・パケットそれぞれの優先度レベルを求め、
    前記光信号内での伝送のために必要な最小優先度レベルを求め、
    前記第1のデータ・パケットの優先度が前記必要な最小優先度レベルに少なくとも等しい場合に前記第1のデータ・パケットを、前記光信号を使用して伝送させ、
    前記第1のデータ・パケットの優先度が前記必要な最小優先度レベルよりも低い場合に前記第1のデータ・パケットを、前記電気信号を使用して伝送させる
    よう更に動作可能なシステム。
  15. 請求項14記載のシステムであって、
    複数のUMTMコネクタのうちの第2のUMTMコネクタを介して前記複数のデータ伝送経路のうちの第2の経路に結合された第2の周辺装置と、
    前記複数の経路に結合され、前記第1のデータ・パケットの前記第1の周辺装置への伝送であって、前記第1のデータ・パケットが前記第1のホスト・コンローラから発信される伝送、及び第2のデータ・パケットの前記第2の周辺装置への伝送であって、前記第2のデータ・パケットが前記複数のホスト・コントローラのうちの第2のホスト・コントローラから発信される伝送を、前記複数のデータ・パケットそれぞれの優先度レベルに少なくとも部分的に基づいて求められる順序でスケジューリングするためのスケジューラと
    を更に備えるシステム。
  16. 請求項15記載のシステムであって、
    少なくとも前記第1のホスト・コントローラ及び前記第2のホスト・コントローラによって埋められる1つ又は複数のアイソクロナス・データ・パイプから前記複数のデータ・パケットそれぞれを受信し、
    前記1つ又は複数のアイソクロナス・データ・パイプから受信された前記複数のデータ・パケットそれぞれを、前記スケジューラにおける1つ又は複数の出力バッファに、各データ・パケットの優先度レベルに基づいた順序で記憶する
    よう更に動作可能なスケジューラと、
    ホスト・コントローラ毎に割り当てられるデータ・レートを利用することにより、前記1つ又は複数のアイソクロナス・データ・パイプから受信された前記複数のデータ・パケットの前記記憶順序を求め、
    前記1つ又は複数の出力バッファに記憶された順序で前記複数のデータ・パケットそれぞれを伝送する
    よう更に動作可能なルータと
    を更に備えるシステム。
  17. 請求項14記載のシステムであって、
    前記第1の周辺装置に結合された第2の周辺装置を更に備え、
    前記ルータは、前記複数のホスト・コントローラのうちの第1のホスト・コントローラから発信される前記第1のデータ・パケットと、前記第1の経路を介して、前記複数のホスト・コントローラのうちの第2のコントローラから発信される第2のデータ・パケットとを伝送するよう更に動作可能なシステム。
  18. 請求項14記載のシステムであって、
    前記複数のUMTMコネクタのうちの第3のUMTMコネクタを介して前記複数のデータ伝送経路のうちの第3の経路に結合された統合コネクタ・ハブを更に備え、前記ハブは、複数のダウンストリームUMTMコネクタを含み、前記ハブは、
    前記光信号内で前記ルータから前記複数のデータ・パケットのうちの第3のデータ・パケットを受信し、
    前記受信された光信号を、対応する電気信号に変換し、
    前記受信された光信号を前記光信号のうちの複数の光信号に分割し、
    前記対応する電気信号及び前記分割された光信号を前記複数のダウンストリームUMTMコネクタそれぞれに送信する
    システム。
  19. 請求項13記載のシステムであって、前記ルータは、
    前記第1のホスト・コントローラのネーティブ・プロトコル・スタックに応じたネーティブ・フォーマットで前記第1のホスト・コントローラから前記第1のデータ・パケットを受信し、
    前記ネーティブ・フォーマットのデータ・パケットを統合フレーム・フォーマットのデータ・パケットにカプセル化し、
    前記統合フレーム・フォーマットのデータ・パケットを前記第1の周辺装置にルーティングする
    よう更に動作可能であるシステム。
  20. 請求項13記載のシステムであって、前記ルータは、
    特定の周辺装置を、前記特定の周辺装置が前記複数のUMTMコネクタのうちの1つに差し込まれると動的に算出し、
    前記差し込まれた周辺装置と、前記周辺装置が光信号を受信することができる場合に光信号を使用して通信し、
    前記差し込まれた周辺装置と、前記周辺装置が光信号を受信することができない場合に電気信号を使用して通信する
    よう更に動作可能なシステム。
JP2011523856A 2008-08-22 2009-08-05 統合マルチ転送媒体コネクタ・アーキテクチャ Pending JP2012501012A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/229,453 2008-08-22
US12/229,453 US8700821B2 (en) 2008-08-22 2008-08-22 Unified multi-transport medium connector architecture
PCT/US2009/052831 WO2010021844A2 (en) 2008-08-22 2009-08-05 Unified multi-transport medium connector architecture

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013238819A Division JP5917474B2 (ja) 2008-08-22 2013-11-19 統合マルチ転送媒体コネクタを利用するシステム及びルーティング方法

Publications (1)

Publication Number Publication Date
JP2012501012A true JP2012501012A (ja) 2012-01-12

Family

ID=41697361

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011523856A Pending JP2012501012A (ja) 2008-08-22 2009-08-05 統合マルチ転送媒体コネクタ・アーキテクチャ
JP2013238819A Active JP5917474B2 (ja) 2008-08-22 2013-11-19 統合マルチ転送媒体コネクタを利用するシステム及びルーティング方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013238819A Active JP5917474B2 (ja) 2008-08-22 2013-11-19 統合マルチ転送媒体コネクタを利用するシステム及びルーティング方法

Country Status (7)

Country Link
US (2) US8700821B2 (ja)
EP (1) EP2316204B1 (ja)
JP (2) JP2012501012A (ja)
KR (1) KR101219910B1 (ja)
CN (1) CN102160341B (ja)
TW (1) TWI407313B (ja)
WO (1) WO2010021844A2 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8407367B2 (en) * 2007-12-26 2013-03-26 Intel Corporation Unified connector architecture
US8700821B2 (en) 2008-08-22 2014-04-15 Intel Corporation Unified multi-transport medium connector architecture
US8937930B2 (en) * 2009-11-19 2015-01-20 Qualcomm, Incorporated Virtual peripheral hub device and system
EP2391042B1 (en) * 2010-05-27 2015-07-29 Telefonaktiebolaget L M Ericsson (publ) Efficient error handling on a link using ARQ and multiple NACKs associated with multiple error thresholds
US20120182939A1 (en) 2011-01-14 2012-07-19 Qualcomm Incorporated Telehealth wireless communication hub and service platform system
WO2013048527A1 (en) * 2011-10-01 2013-04-04 Intel Corporation Peripheral protocol negotiation
EP2789209A1 (en) 2011-12-05 2014-10-15 Qualcomm Incorporated Telehealth wireless communication hub device and service platform system
US8953644B2 (en) 2011-12-27 2015-02-10 Intel Corporation Multi-protocol I/O interconnect time synchronization
US9252970B2 (en) 2011-12-27 2016-02-02 Intel Corporation Multi-protocol I/O interconnect architecture
US9697159B2 (en) 2011-12-27 2017-07-04 Intel Corporation Multi-protocol I/O interconnect time synchronization
US9565132B2 (en) 2011-12-27 2017-02-07 Intel Corporation Multi-protocol I/O interconnect including a switching fabric
US8775713B2 (en) * 2011-12-27 2014-07-08 Intel Corporation Multi-protocol tunneling over an I/O interconnect
US8856420B2 (en) 2011-12-27 2014-10-07 Intel Corporation Multi-protocol I/O interconnect flow control
US8782321B2 (en) 2012-02-08 2014-07-15 Intel Corporation PCI express tunneling over a multi-protocol I/O interconnect
US8880923B2 (en) 2012-03-29 2014-11-04 Intel Corporation Link power management in an I/O interconnect
US9961021B2 (en) 2012-04-19 2018-05-01 Cisco Technology, Inc. Enabling applications in a multi-transport stack environment
US9083649B2 (en) * 2012-07-02 2015-07-14 Cox Communications, Inc. Systems and methods for managing network bandwidth via content buffering
US9477627B2 (en) 2012-12-26 2016-10-25 Intel Corporation Interconnect to communicate information uni-directionally
CN104104616B (zh) * 2013-04-03 2019-04-19 华为技术有限公司 数据调度和交换的方法、装置及系统
KR101832997B1 (ko) * 2013-07-16 2018-04-13 마벨 월드 트레이드 리미티드 Usb 데이터 전달들을 관리하기 위한 시스템들 및 방법들
US9553762B1 (en) * 2014-06-26 2017-01-24 Altera Corporation Network-on-chip with fixed and configurable functions
US10067898B2 (en) * 2015-02-25 2018-09-04 Qualcomm Incorporated Protocol adaptation layer data flow control for universal serial bus
US11983138B2 (en) 2015-07-26 2024-05-14 Samsung Electronics Co., Ltd. Self-configuring SSD multi-protocol support in host-less environment
US10230476B1 (en) * 2016-02-22 2019-03-12 Integrated Device Technology, Inc. Method and apparatus for flexible coherent and scale-out computing architecture
KR20170103428A (ko) * 2016-03-04 2017-09-13 에스케이하이닉스 주식회사 데이터 처리 시스템 및 데이터 처리 시스템의 동작 방법
US20190109720A1 (en) * 2016-07-26 2019-04-11 Samsung Electronics Co., Ltd. Modular system (switch boards and mid-plane) for supporting 50g or 100g ethernet speeds of fpga+ssd
US11461258B2 (en) 2016-09-14 2022-10-04 Samsung Electronics Co., Ltd. Self-configuring baseboard management controller (BMC)
US10372659B2 (en) 2016-07-26 2019-08-06 Samsung Electronics Co., Ltd. Multi-mode NMVE over fabrics devices
US10210123B2 (en) 2016-07-26 2019-02-19 Samsung Electronics Co., Ltd. System and method for supporting multi-path and/or multi-mode NMVe over fabrics devices
US11144496B2 (en) 2016-07-26 2021-10-12 Samsung Electronics Co., Ltd. Self-configuring SSD multi-protocol support in host-less environment
US10346041B2 (en) 2016-09-14 2019-07-09 Samsung Electronics Co., Ltd. Method for using BMC as proxy NVMeoF discovery controller to provide NVM subsystems to host
TWI679531B (zh) * 2018-04-18 2019-12-11 緯穎科技服務股份有限公司 熱插拔辨識方法及具有熱插拔辨識功能的伺服器
CN112740191B (zh) * 2018-06-08 2023-03-28 Iot耐科特有限公司 通信装置
US10855518B2 (en) * 2018-11-07 2020-12-01 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Computer having an embedded switch

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4969924A (en) * 1989-05-18 1990-11-13 General Motors Corporation Electro-optical connector plug
JPH04138677A (ja) * 1990-09-28 1992-05-13 Nec Corp 複合コネクタ
JPH06334687A (ja) * 1993-05-25 1994-12-02 Mitsubishi Electric Corp ルータ装置
JPH08316914A (ja) * 1995-05-15 1996-11-29 Sumitomo Wiring Syst Ltd 情報回線の配線構造
JPH10243016A (ja) * 1997-02-24 1998-09-11 Mitsubishi Electric Corp ネットワーク制御装置
JP2001168380A (ja) * 1999-12-08 2001-06-22 Yazaki Corp 発光素子モジュール及び受光素子モジュールの位置決め方法、光コネクタ、及びハイブリッドコネクタ
JP2002117948A (ja) * 2000-10-10 2002-04-19 Sharp Corp 光プラグ
US20020049862A1 (en) * 2000-10-23 2002-04-25 Gladney Glenn A. Method and apparatus for providing optical internetworking to wide area networks, metropolitan area networks, and local area networks using modular components
JP2002190344A (ja) * 2000-12-20 2002-07-05 Furukawa Electric Co Ltd:The 光・電気複合コネクタ
JP2002318725A (ja) * 2001-04-20 2002-10-31 Hitachi Ltd ディスクアレイシステム
JP2003244217A (ja) * 2002-02-21 2003-08-29 Nippon Telegr & Teleph Corp <Ntt> 光電気パス統合網およびノード
JP2004274703A (ja) * 2003-02-19 2004-09-30 Intec Netcore Inc ルータ装置及びパケット転送制御方法
JP2006115362A (ja) * 2004-10-18 2006-04-27 Hitachi Communication Technologies Ltd パケット中継装置
JP2006245894A (ja) * 2005-03-02 2006-09-14 Nippon Telegr & Teleph Corp <Ntt> 転送経路制御装置および転送経路制御プログラム
US7330468B1 (en) * 2002-11-18 2008-02-12 At&T Corp. Scalable, reconfigurable routers
WO2008121731A1 (en) * 2007-03-30 2008-10-09 Intel Corporation Optical universal serial bus (usb)

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4767168A (en) * 1986-12-24 1988-08-30 Prestolite Wire Corporation Hybrid connector cable system
US5109452A (en) * 1990-07-16 1992-04-28 Puritan-Bennett Corporation Electrical-optical hybrid connector
DE4118096A1 (de) * 1991-06-03 1992-12-10 Airbus Gmbh Vorrichtung zur verbindung von leitungen
US5242315A (en) * 1992-05-21 1993-09-07 Puritan-Bennett Corporation Electrical-optical hybrid connector plug
US5664231A (en) * 1994-04-29 1997-09-02 Tps Electronics PCMCIA interface card for coupling input devices such as barcode scanning engines to personal digital assistants and palmtop computers
US5419717A (en) * 1994-08-15 1995-05-30 The Whitaker Corporation Hybrid connector between optics and edge card
US5535036A (en) 1995-01-18 1996-07-09 Lighthouse Digital Systems, Inc. Input/output module providing mixed optical and electrical signal connectivity in data communications equipment
US6108782A (en) * 1996-12-13 2000-08-22 3Com Corporation Distributed remote monitoring (dRMON) for networks
JP3392314B2 (ja) 1997-02-20 2003-03-31 株式会社日立インフォメーションテクノロジー データ伝送方法
US6272551B1 (en) * 1998-04-08 2001-08-07 Intel Corporation Network adapter for transmitting network packets between a host device and a power line network
GB2350212B (en) 1999-02-09 2003-10-08 Adder Tech Ltd Data routing device and system
KR100317991B1 (ko) 2000-01-25 2001-12-22 오길록 기가비트 이더넷 기반 라우터에서의 병렬처리형 3계층패킷 포워딩 처리 방법 및 장치
US6839771B1 (en) 2000-04-13 2005-01-04 Hewlett-Packard Development Company, L.P. Method and system for using a universal serial bus (USB) as a peer-to-peer network
US6478625B2 (en) * 2000-07-11 2002-11-12 Bernard R. Tolmie Electrical-optical hybrid connector
US7184440B1 (en) 2000-07-26 2007-02-27 Alcatel Canada Inc. Multi-protocol switch and method therefore
US7002937B1 (en) * 2000-10-17 2006-02-21 Sprint Communications Company L.P. Access based on termination in a wireless communication system
US6588938B1 (en) * 2000-10-18 2003-07-08 Fitel Usa Corp. Optical/electrical plug connector
US7664119B2 (en) * 2001-03-30 2010-02-16 Intel Corporation Method and apparatus to perform network routing
US7002996B1 (en) 2001-04-09 2006-02-21 Applied Micro Circuits Corporation System and method for switch timing synchronization
JP4494668B2 (ja) * 2001-04-27 2010-06-30 古河電気工業株式会社 コネクタ
US7072996B2 (en) 2001-06-13 2006-07-04 Corrent Corporation System and method of transferring data between a processing engine and a plurality of bus types using an arbiter
US7023356B2 (en) 2001-11-26 2006-04-04 Aero-Vision Technologies, Inc. System and method for monitoring individuals and objects associated with wireless identification tags
US7873028B2 (en) 2002-01-25 2011-01-18 Quanta Computer, Inc. Method and apparatus for a flexible peripheral access router
US7283481B2 (en) * 2002-03-21 2007-10-16 Broadcom Corporation Auto detection of copper and fiber mode
US7171505B2 (en) * 2002-05-02 2007-01-30 International Business Machines Corporation Universal network interface connection
US7447778B2 (en) 2002-05-06 2008-11-04 Qlogic, Corporation System and method for a shared I/O subsystem
WO2003103187A1 (en) * 2002-06-04 2003-12-11 Celion Networks, Inc. Flexible, dense line card architecture
US7539793B2 (en) 2002-07-17 2009-05-26 Chronologic Pty Ltd. Synchronized multichannel universal serial bus
JP4140334B2 (ja) * 2002-10-04 2008-08-27 富士ゼロックス株式会社 光分配器及び光分配システム
US7269348B1 (en) * 2002-11-18 2007-09-11 At&T Corp. Router having dual propagation paths for packets
US7397823B2 (en) 2003-06-04 2008-07-08 Agilent Technologies, Inc. Providing time synchronization across store-and-forward communication devices using protocol-enabled switches
TWI249313B (en) 2003-07-11 2006-02-11 Ezhi Technologies Inc Multi-tasking scheduling management system of WLAN
TWM251361U (en) * 2003-07-25 2004-11-21 Hon Hai Prec Ind Co Ltd Connector assembly
US7320080B2 (en) 2003-10-15 2008-01-15 Intel Corporation Power management over switching fabrics
US7437738B2 (en) * 2003-11-12 2008-10-14 Intel Corporation Method, system, and program for interfacing with a network adaptor supporting a plurality of devices
JP4088611B2 (ja) * 2004-01-30 2008-05-21 インターナショナル・ビジネス・マシーンズ・コーポレーション シングル・チップ・プロトコル・コンバーター
US7646981B2 (en) * 2004-03-01 2010-01-12 Adc Telecommunications, Inc. WDM systems and methods
US7358826B2 (en) 2004-03-22 2008-04-15 Mobius Microsystems, Inc. Discrete clock generator and timing/frequency reference
US7165131B2 (en) * 2004-04-27 2007-01-16 Intel Corporation Separating transactions into different virtual channels
US7412544B2 (en) 2004-06-18 2008-08-12 International Business Machines Corporation Reconfigurable USB I/O device persona
US7460550B2 (en) 2004-06-21 2008-12-02 Industrial Technology Research Institute Storage structure and method utilizing multiple protocol processor units
US7675922B2 (en) * 2004-10-29 2010-03-09 Microsoft Corporation System and method for providing a universal communications port with computer-telephony interface
US8285907B2 (en) 2004-12-10 2012-10-09 Intel Corporation Packet processing in switched fabric networks
US20060203851A1 (en) 2005-03-14 2006-09-14 Eidson John C Applications of multiple time synchronization domains
US20070005867A1 (en) 2005-06-30 2007-01-04 Nimrod Diamant Virtual peripheral device interface and protocol for use in peripheral device redirection communication
US20070249193A1 (en) * 2006-04-04 2007-10-25 Applied Optical Systems, Inc. Universal hybrid electrical/fiber optic insert cap and hybrid connector and methods
US7587536B2 (en) 2006-07-28 2009-09-08 Icron Technologies Corporation Method and apparatus for distributing USB hub functions across a network
US7487284B2 (en) 2006-07-28 2009-02-03 Intel Corporation Transaction flow and ordering for a packet processing engine, located within an input-output hub
JP4687621B2 (ja) * 2006-09-08 2011-05-25 日立電線株式会社 スイッチ機能付通信モジュール及び通信装置
US20080069150A1 (en) 2006-09-19 2008-03-20 Sig Harold Badt Precision Time Protocol Emulation for Network Supportive of Circuit Emulation Services
US7675945B2 (en) 2006-09-25 2010-03-09 Futurewei Technologies, Inc. Multi-component compatible data architecture
US8051217B2 (en) 2007-01-12 2011-11-01 Dell Products L.P. System and method for providing PCIe over displayport
US8266575B1 (en) 2007-04-25 2012-09-11 Cypress Semiconductor Corporation Systems and methods for dynamically reconfiguring a programmable system on a chip
EP2003477B1 (de) * 2007-06-15 2012-05-23 Trumpf Laser Marking Systems AG Elektro-optische Hybrid-Steckverbindung zur Übertragung von hohen optischen Leistungen und elektrischen Signalen
US8116337B2 (en) * 2007-07-27 2012-02-14 Marcin Godlewski Bandwidth requests transmitted according to priority in a centrally managed network
US8112646B2 (en) 2007-09-17 2012-02-07 Intel Corporation Buffering techniques for power management
US8407367B2 (en) 2007-12-26 2013-03-26 Intel Corporation Unified connector architecture
US8700821B2 (en) 2008-08-22 2014-04-15 Intel Corporation Unified multi-transport medium connector architecture
US8274998B2 (en) 2008-10-02 2012-09-25 Cortina Systems, Inc. Systems and methods for packet based timing offset determination using timing adjustment information
US8392737B2 (en) 2009-06-17 2013-03-05 Hewlett-Packard Development Company, L. P. System for controlling power consumption of a network
US8295698B2 (en) 2009-08-27 2012-10-23 Maged E Beshai Time-coherent global network

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4969924A (en) * 1989-05-18 1990-11-13 General Motors Corporation Electro-optical connector plug
JPH04138677A (ja) * 1990-09-28 1992-05-13 Nec Corp 複合コネクタ
JPH06334687A (ja) * 1993-05-25 1994-12-02 Mitsubishi Electric Corp ルータ装置
JPH08316914A (ja) * 1995-05-15 1996-11-29 Sumitomo Wiring Syst Ltd 情報回線の配線構造
JPH10243016A (ja) * 1997-02-24 1998-09-11 Mitsubishi Electric Corp ネットワーク制御装置
JP2001168380A (ja) * 1999-12-08 2001-06-22 Yazaki Corp 発光素子モジュール及び受光素子モジュールの位置決め方法、光コネクタ、及びハイブリッドコネクタ
JP2002117948A (ja) * 2000-10-10 2002-04-19 Sharp Corp 光プラグ
US20020049862A1 (en) * 2000-10-23 2002-04-25 Gladney Glenn A. Method and apparatus for providing optical internetworking to wide area networks, metropolitan area networks, and local area networks using modular components
JP2002190344A (ja) * 2000-12-20 2002-07-05 Furukawa Electric Co Ltd:The 光・電気複合コネクタ
JP2002318725A (ja) * 2001-04-20 2002-10-31 Hitachi Ltd ディスクアレイシステム
JP2003244217A (ja) * 2002-02-21 2003-08-29 Nippon Telegr & Teleph Corp <Ntt> 光電気パス統合網およびノード
US7330468B1 (en) * 2002-11-18 2008-02-12 At&T Corp. Scalable, reconfigurable routers
JP2004274703A (ja) * 2003-02-19 2004-09-30 Intec Netcore Inc ルータ装置及びパケット転送制御方法
JP2006115362A (ja) * 2004-10-18 2006-04-27 Hitachi Communication Technologies Ltd パケット中継装置
JP2006245894A (ja) * 2005-03-02 2006-09-14 Nippon Telegr & Teleph Corp <Ntt> 転送経路制御装置および転送経路制御プログラム
WO2008121731A1 (en) * 2007-03-30 2008-10-09 Intel Corporation Optical universal serial bus (usb)
JP2010520569A (ja) * 2007-03-30 2010-06-10 インテル コーポレイション 光ユニバーサルシリアルバス

Also Published As

Publication number Publication date
KR101219910B1 (ko) 2013-01-21
JP2014067433A (ja) 2014-04-17
TWI407313B (zh) 2013-09-01
US8700821B2 (en) 2014-04-15
US20100049885A1 (en) 2010-02-25
US9047222B2 (en) 2015-06-02
JP5917474B2 (ja) 2016-05-18
WO2010021844A2 (en) 2010-02-25
CN102160341A (zh) 2011-08-17
US20140223042A1 (en) 2014-08-07
KR20110050645A (ko) 2011-05-16
EP2316204B1 (en) 2016-06-29
EP2316204A2 (en) 2011-05-04
WO2010021844A3 (en) 2010-05-27
CN102160341B (zh) 2015-07-22
TW201013414A (en) 2010-04-01
EP2316204A4 (en) 2011-09-21

Similar Documents

Publication Publication Date Title
JP5917474B2 (ja) 統合マルチ転送媒体コネクタを利用するシステム及びルーティング方法
KR101238622B1 (ko) 통합된 커넥터 아키텍처
US10152441B2 (en) Host bus access by add-on devices via a network interface controller
CA2657827C (en) Method and apparatus for distributing usb hub functions across a network
KR100666515B1 (ko) 저장 및 포워드 스위치 장치, 시스템 및 방법
US8504755B2 (en) USB 3 bridge with embedded hub
JP4444101B2 (ja) バスシステム、バスシステム内で用いるためのステーション、及びバスインタフェース
EP2497031B1 (en) Network switch
CN101867510A (zh) 板级双系统互联方法
JP4930554B2 (ja) 入出力制御装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130603

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130806