JP2012256934A - 積層された集積回路を有する集積回路パッケージおよびそのための方法 - Google Patents

積層された集積回路を有する集積回路パッケージおよびそのための方法 Download PDF

Info

Publication number
JP2012256934A
JP2012256934A JP2012189064A JP2012189064A JP2012256934A JP 2012256934 A JP2012256934 A JP 2012256934A JP 2012189064 A JP2012189064 A JP 2012189064A JP 2012189064 A JP2012189064 A JP 2012189064A JP 2012256934 A JP2012256934 A JP 2012256934A
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit die
die
lead frame
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2012189064A
Other languages
English (en)
Inventor
Soo-Chok Kee
キー、スーチョク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk Technologies LLC
Original Assignee
SanDisk Technologies LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Technologies LLC filed Critical SanDisk Technologies LLC
Publication of JP2012256934A publication Critical patent/JP2012256934A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/8547—Zirconium (Zr) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Memories (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】集積回路パッケージ内に集積回路チップを積層する改良された方法を提供する。
【解決手段】改良された方法は、集積回路パッケージ内の集積回路密度を増大することを可能にしつつ、得られる集積回路パッケージは薄く、かつ低プロファイルである。これら改良された方法は、特に集積回路パッケージ内で同一サイズ（かつしばしば同一機能）の集積回路チップを積層するために特に有用である。そのような集積回路パッケージの一例は、リードフレームの片側面または両側面上に積層された複数の類似のサイズのメモリ記憶集積回路チップを備える不揮発性メモリ集積回路パッケージである。
【選択図】図１

Description

本発明は、集積回路パッケージに関し、より具体的には積層された集積回路を備える集積回路パッケージに関する。
メモリ集積回路（ＩＣ）パッケージがより小さくなり、そのメモリ密度はより大きくなる傾向が続くので、集積回路のパッケージングにも進歩が求められている。最近の一つの発達は、複数の集積回路ダイを単一の集積回路パッケージ内で積層することである。ある方法において、そのような積層は、より小さいダイをより大きいダイ上に積層することである。それぞれのダイは基板にワイヤボンドされる。ワイヤボンドを使用するには、ダイのそれぞれのボンディングパッドが利用可能であることが必要であり、その結果、下側ダイ上に積層されるとき、上側ダイは、下側ダイのボンディングパッドへのアクセスを邪魔しないように小さくなければならない。このタイプの積層は、例えば、同じ機能のダイ（例えば２つのフラッシュメモリダイ）または異なる機能のダイ（例えば１つのフラッシュメモリダイおよび１つのＳＲＡＭダイ）に関して用いられてきた。２つまたは３つのダイを積層することは、スタックトチップスケールパッケージ（積層ＣＳＰ）およびスタックトシンスモールアウトラインパッケージ（ＴＳＯＰ）に対してなされてきた。他の方法において、類似のサイズのダイをスペーサを置くことによって積層する、すなわち、比較的厚いインシュレータをダイ同士の間に置く。スペーサは充分なスペースを下のダイに付与することにより、ワイヤボンドできるようにするが、スペーサは集積回路パッケージをより厚くするので不都合である。
残念ながら、複数のダイを集積回路パッケージ内で積層するための従来の方法は、上側ダイが、それに積層される下側ダイよりも充分に小さくなければならなかったり、パッケージの厚さを非効率的に費消したりする。その結果、従来の方法では、複数のダイが同じサイズのときや、仕上がるパッケージの厚さが重要なときには、使用には適しない。したがって、集積回路パッケージ内で複数のダイを積層するための、方法を改良する必要がある。
本発明は、集積回路パッケージ内に集積回路チップを積層する方法に関する。改良された方法によれば、集積回路パッケージ内の集積回路密度を向上することを可能にしつつ、得られる集積回路パッケージは薄く、低プロファイルである。これら改良された方法は、特に集積回路パッケージ内で同じサイズ（かつしばしば同じ機能）の集積回路チップを積層するために特に有用である。そのような集積回路パッケージの一例は、リードフレームの片側または両側上に積層された複数の類似のサイズのメモリストレージ集積回路チップを備える不揮発性メモリ集積回路パッケージである。
本発明は、システム、装置、デバイスまたは方法として含む多くのやり方で実現され得る。本発明のいくつかの実施態様を以下に説明する。
集積回路パッケージとして、本発明の一実施態様は、少なくとも複数の導電性リードを有するリードフレームと、アクティブ側面および非アクティブ側面を有する第１集積回路ダイであって、第１集積回路ダイの前記アクティブ側面は、前記リードフレームの前記導電性リードに電気的に接続されるボンディングパッドを有する第1集積ダイと、第１集積
回路ダイの前記非アクティブ側面上に付与された接着剤と、アクティブ側面および非アク
ティブ側面を有する第２集積回路ダイであって、第２集積回路ダイの前記非アクティブ側面は、第１集積回路ダイの前記非アクティブ側面に前記接着剤により固定され、第２集積回路ダイの前記アクティブ側面は、前記リードフレームの前記導電性リードに電気的に接続されるボンディングパッドを有する第２集積回路ダイとを備え、ここで第１集積回路ダイおよび第２集積回路ダイのそれぞれはほぼ同一のサイズである。
集積回路パッケージとして、本発明の他の実施態様は、少なくとも、複数の導電性リードを有するリードフレームと、アクティブ側面および非アクティブ側面を有する第１集積回路ダイであって、第１集積回路ダイの前記アクティブ側面は、前記リードフレームの前記導電性リードに電気的に接続されるボンディングパッドを有する第１集積回路ダイと、アクティブ側面および非アクティブ側面を有する第２集積回路ダイであって、第２集積回路ダイの前記アクティブ側面は、前記リードフレームの前記導電性リードに電気的に接続されるボンディングパッドを有する第２集積回路ダイとを備える。
集積回路パッケージとして、本発明のさらに他の実施態様は、少なくとも、複数の導電性リードを有するリードフレームと、アクティブ側面および非アクティブ側面を有する第１集積回路ダイであって、第１集積回路ダイの前記アクティブ側面は、前記リードフレームの前記導電性リードに電気的に接続されるボンディングパッドを有する第１集積回路ダイと、アクティブ側面および非アクティブ側面を有する第２集積回路ダイであって、第２集積回路ダイの前記アクティブ側面は、前記リードフレームの前記導電性リードに電気的に接続されるボンディングパッドを有する第２集積回路ダイと、第１集積回路ダイの前記非アクティブ側面上に提供される下側接着剤と、アクティブ側面および非アクティブ側面を有する第３集積回路ダイであって、第３集積回路ダイの前記非アクティブ側面は、第１集積回路ダイの前記非アクティブ側面に前記下側接着剤により固定され、第３集積回路ダイの前記アクティブ側面は、前記リードフレームの前記導電性リードに電気的に接続されるボンディングパッドを有する第３集積回路ダイと、第２集積回路ダイの前記非アクティブ側面上に提供される上側接着剤と、アクティブ側面および非アクティブ側面を有する第４集積回路ダイであって、第４集積回路ダイの前記非アクティブ側面は、第２集積回路ダイの前記非アクティブ側面に前記上側接着剤によって固定され、第４集積回路ダイの前記アクティブ側面は、前記リードフレームの前記導電性リードに電気的に接続されるボンディングパッドを有する第４集積回路ダイとを備える。ここで第１集積回路ダイ、第２集積回路ダイ、第３集積回路ダイおよび第４集積回路ダイのそれぞれはほぼ同一のサイズである。
リードフレームおよび４つ以上集積回路ダイを有する集積回路パッケージを形成する方法として、本発明の一実施態様は、複数のリードを有するリードフレームを得る工程であって、少なくとも複数の前記リードがリードフィンガーを有する工程と、ボンディングパッドのそれぞれの組の上にハンダボールを有する第１集積回路ダイおよび第２集積回路ダイを入手する工程であって、第１集積回路ダイおよび第２集積回路ダイの前記ボンディングパッドは互いに鏡像であるように配置されている該ダイを入手する工程と、ボンディングパッドのそれぞれの組を有する第３集積回路ダイおよび第４集積回路ダイを得る工程と、第１集積回路ダイを前記リードフレームの第１側面に配置する工程と、前記リードフレームの少なくとも複数の前記リードフィンガーを第１集積回路ダイの前記ボンディングパッドに、前記ボンディングパッド上に提供されたハンダボールを用いてボンディングする工程と、第２集積回路ダイを前記リードフレームの第２側面に配置する工程と、第１集積回路ダイおよび第２集積回路ダイの前記ボンディングパッド上の前記ハンダボールをリフローする工程により、前記リードフレームの前記複数の前記リードフィンガーのそれぞれを前記ボンディングパッドの対応する組に電気的に接続する工程と、第３集積回路ダイを第１集積回路ダイに接着する工程と、第４集積回路ダイを第２集積回路ダイに接着する工程と、第３集積回路ダイの前記ボンドパッドを前記リードフレームの前記リードにワイヤ
ボンディングする工程と、第４集積回路ダイの前記ボンドパッドを前記リードフレームの前記リードにワイヤボンディングする工程と、第１集積回路ダイ、第２集積回路ダイ、第３集積回路ダイおよび第４集積回路ダイ、前記ハンダボール、ワイヤボンド、および前記リードフレームの少なくとも大部分を成形材料で封止する工程とを少なくとも含む。
集積回路パッケージ中に集積回路ダイを積層する方法として、本発明の一実施態様は、複数のリードを有するリードフレームを提供する工程であって、前記リードフレームは、上側面および下側面を有する工程と、第１集積回路ダイの前面（アクティブ側面）上のボンディングパッドを前記リードフレームの前記下側面上の前記リードにハンダボールによって電気的に接続する工程と、第２集積回路ダイの前面（アクティブ側面）上のボンディングパッドを前記リードフレームの前記下側面上の前記リードにハンダボールによって電気的に接続する工程と、第３集積回路ダイの背面（非アクティブ側面）を第１集積回路ダイの背面（非アクティブ側面）に取着する工程と、第４集積回路ダイの背面（非アクティブ側面）を第２集積回路ダイの背面（非アクティブ側面）に取着する工程と、第３集積回路ダイの前面（アクティブ側面）のボンディングパッドを前記リードフレームの前記下側面上の前記リードにワイヤボンドによって電気的に接続する工程と、第４集積回路ダイの前面（アクティブ側面）のボンディングパッドを前記リードフレームの前記上側面上の前記リードにワイヤボンドによって電気的に接続する工程とを少なくとも含む。
本発明の他の態様および利点は、以下の詳細な説明と、本発明の原理を例示的に示す添付の図面とを考慮することにより明らかになろう。
本発明の一実施態様による集積回路パッケージの断面図。 本発明の一実施態様による代表的な集積回路ダイの上面図。 本発明の一実施態様による代表的な集積回路ダイの上面図。 本発明の一実施態様による代表的な集積回路ダイの上面図。 本発明の一実施態様による代表的な集積回路ダイの上面図。 本発明の一実施態様によるリードフレームの上面図。 本発明の一実施態様によるパッケージ組み立て工程のフロー図。 本発明の他の実施態様によるパッケージ組み立て工程のフロー図。 本発明の他の実施態様によるパッケージ組み立て工程のフロー図。 本発明の一実施態様によるパッケージ要素調製工程のフロー図。
本発明は、以下の詳細な説明を添付の図面と併せて容易に理解されよう。添付図面においては同様の参照番号は同様の構成要素を表す。
本発明は、集積回路パッケージ内において集積回路チップを積層する方法に関する。この改良された方法は、集積回路パッケージ内の集積回路密度を増大することを可能にしつつ、得られる集積回路パッケージは薄く、つまり低プロファイルである。これら改良された方法は、集積回路パッケージ内で同一なサイズ（かつしばしば同一機能）の集積回路チップを積層するために特に有用である。そのような集積回路パッケージの一例は、リードフレームの片側または両側上に積層された複数の類似なサイズのメモリ記憶集積回路チップを備える不揮発性メモリ集積回路パッケージである。
本発明のこの態様の実施例は、以下に図１乃至７を参照しつつ以下に説明される。しかし当業者は、これら図について本願において記載される詳細な説明は例示目的であって、本発明はこれらの限定された実施態様を超えて敷衍することは容易に理解できるだろう。
図１は、本発明の一実施態様による集積回路パッケージ１００の断面図である。集積回
路パッケージ１００は、複数の集積回路チップ（ダイ）を積層して収容する低プロファイルすなわち薄い集積回路パッケージである。
集積回路パッケージ１００は、集積回路パッケージ１００から延びるリードフレーム１０２を有する。リードフレーム１０２は、集積回路パッケージ１００内部の種々の電気的接続のための複数のリードを提供する。電気製品との接続を促進するべく、リードフレーム１０２のリードは、集積回路パッケージ１００から外方へ延びる。電気製品の一例は、プリント回路基板である。リードフレーム１０２のリードの構成は、パッケージの表面実装に適する。しかし、他の構成またはタイプのリードが用いられえることに注意されたい。
リードフレーム１０２は、上面および下面を有する。第１集積回路ダイ１０４は、ハンダボール１０６によりリードフレーム１０２の下面に電気的に接続される。任意であるが、接着層１０８が、第１集積回路ダイ１０４の前面の少なくとも一部とリードフレーム１０２の下面との間に付与される。それにより第１集積回路ダイ１０４をリードフレーム１０２の下面に取着、または接着することを助ける。第２集積回路ダイ１１０は、ハンダボール１１２によりリードフレーム１０２の上面に連結する。ハンダボール１０６は、第１集積回路ダイ１０４の異なるボンドパッドをリードフレーム１０２の異なるリードに接続する。同様に、ハンダボール１１２は、第２集積回路ダイ１１０のボンドパッドをリードフレーム１０２のリードに接続する。任意であるが、接着層１１４が、第２集積回路ダイ１１０の前面の少なくとも一部と、リードフレーム１０２の上面との間に付与される。それにより第２集積回路ダイ１１０をリードフレーム１０２の上面に取着、または接着することを助ける。一実施態様において、リードフレーム１０２は、リード１０２の中央領域内にダイアタッチパッド（ｄｉｅ ａｔｔａｃｈ ｐａｄ）を備える。そのような実施態様においては、任意で接着層１０８，１１４がダイアタッチパッド（それぞれ底部面および上面）に接着し、それにより第１集積回路ダイおよび第２集積回路ダイ１０４，１１０をリードフレーム１０２に接着または固定し得る。
加えて、第３集積回路ダイ１１６が第１集積回路ダイ１０４上に積層される。より具体的には、第２集積回路ダイ１１６の背面（ｎｏｎ−ａｃｔｉｖｅ ｓｉｄｅ、非アクティブ側面）が、第１集積回路ダイ１０４の背面に接着または固定される。接着層１１８は、第３集積回路ダイ１１６の背面と第１集積回路ダイ１０４の背面との間に、これらダイを互いに接着または固定するために付与される。第３集積回路ダイ１１６の前面（ａｃｔｉｖｅ ｓｉｄｅ、アクティブ側面）は、リードフレーム１０２のリードの下面にワイヤボンド１２０により連結されたボンディングパッドを備える。
第４集積回路ダイ１２２は、第２集積回路ダイ１１０上に積層される。より具体的には、第４集積回路ダイ１２２の背面が、第２集積回路ダイ１１０の背面に接着または固定される。接着層１２４は、第４集積回路ダイ１２２の背面と第２集積回路ダイ１１０の背面との間に、これらダイを互いに接着または固定するために付与される。第４集積回路ダイ１２２の前面は、リードフレーム１０２のリードの上面にワイヤボンド１２６を介して連結されるボンディングパッドを備える。
封止剤１２８は、集積回路パッケージ１００のためのボディを形成するように成形される。ボディ１２８の厚さ（ｔ）は、１ミリメートル（ｍｍ）以下である。したがって、集積回路パッケージ１００は、薄く、低プロファイルを有するパッケージである。例えば、集積回路パッケージ１００は、一実施態様においてはシンスモールアウトラインパッケージ（ＴＳＯＰ）と呼ばれる。一実施態様において、集積回路パッケージ１００は、ある種のメモリチップパッケージに共通である４８ピン型ＴＳＯＰである。全ての４８ピンが通常使用されるが、この構成（すなわちフットプリント）は標準であろう。それにもかかわ
らず、本発明は、複数の集積回路ダイが集積回路パッケージ１００内で積層されることを可能にしつつ、集積回路パッケージ１００が低く、薄いプロファイルを有することを可能にする。例えば、集積回路パッケージ１００中で積層された複数の集積回路ダイがメモリ記憶チップである場合、得られる集積回路パッケージ１００は、小さく薄い形状をなした高密度メモリチップパッケージである。例えば、一実施態様において、本発明は、パッケージの厚さも面積を増大させることなく、メモリチップパッケージ内の集積回路ダイの個数を少なくとも２倍にするために用いられ得る。
一実施態様において、第１集積回路ダイ、第２集積回路ダイ、第３集積回路ダイおよび第４集積回路ダイ１０４，１１０，１１６，１２２のそれぞれは、同一サイズおよび同一機能を有する集積回路ダイである。例えば、集積回路パッケージ１００がメモリ集積回路パッケージである場合、集積回路ダイは、それぞれ同じサイズのメモリダイである。しかし、集積回路ダイ１０４，１１０，１１６，１２２のそれぞれは、わずかに異なる。第１の相違点は、第１集積回路ダイ１０４の前面上のボンディングパッドが、第２集積回路ダイ１１０の前面のボンディングパッドに対して鏡像であるように構成されることである。第２の相違点は、第３集積回路ダイ１１６の前面上のボンディングパッドが、第４集積回路ダイ１２２の前面のボンディングパッドに対して鏡像であるように構成されることである。第２の相違点は必須ではないが、一貫した、複雑でないワイヤボンディングのための現実的な方法を提供する。第３の相違点は、ボンディングパッド間のピッチ（つまり間隔）が異なり得ることである。すなわち、第１集積回路ダイおよび第２集積回路ダイ１０４，１１０のためのボンディングパッドの間隔は、リードフレーム１０２と信頼性の高いハンダボールボンディングを可能にするよう充分に広い。前述のように、第１集積回路ダイ１０４および第２集積回路ダイ１１０は、ハンダボール１０６，１１２をそれぞれ介してリードフレーム１０２のリードにボンディングされる。例えば、信頼性の高い製造のためのこれら集積回路ダイ１０４，１１０のボンディングパッドの間隔は、約０．５ｍｍ（約２０ミル）以上であるべきであり、より一般には、少なくとも約０．２５ｍｍ（約１０ミル）以上である。一方、第３および第４集積回路ダイ１１６，１２２についてのボンディングパッドのピッチは、ワイヤボンディングが用いられるのでさらに狭くてもよい。第３の相違点は必須ではなく、第３および第４集積回路ダイ１１６，１２２のボンディングパッドのピッチは、第１集積回路ダイおよび第２集積回路ダイ１０４，１１０のボンディングパッドのピッチと同一であっても、異なっていてもよい。
図２Ａは、本発明の一実施態様による代表的な集積回路ダイ２００の上面図である。集積回路ダイ２００は、例えば、図１に示される集積回路ダイ１０４として使用することに適する。集積回路ダイ２００は、２０個のボンディングパッド２０４の構成を備える上面２０２を有する。ボンディングパッド２０４は１から２０までの番号が付けられ、第１のボンディングパッドが２０４―１と表記され、最後のボンディングパッドが２０４−２０と表記されている。
前述のように、第２集積回路ダイ１１０は、第１集積回路ダイ１０４のボンディングパッドの構成に比較して、鏡像のように構成されたボンディングパッドを有する。図２Ｂは、本発明の一実施態様による代表的な集積回路ダイ２５０の上面図である。集積回路ダイ２５０は、２０個のボンディングパッド２５４を備える上面２５２を有する。ボンディングパッド２５４は１から２０までの番号が付けられ、第１のボンディングパッドが２５４―１と表記され、最後のボンディングパッドが２５４−２０と表記されている。
図２Ａに示される集積回路ダイ２５０の上面２５２上のボンディングパッドの構成は、図２Ｂに示される集積回路ダイ２００の上面２０２のボンディングパッドについて鏡像のように構成されることに注意されたい。鏡像構成は、第１集積回路ダイおよび第２集積回路ダイ１０４，２００および１１０，２５０の、リードフレーム１０２の共通リードへの
電気的接続を実施し易くする。例えば、第１集積回路ダイ１０４，２００および第２集積回路ダイ１１０，２５０上の機能的に同一のパッドは、アセンブルされると互いに垂直に整列され、それによりリードフレーム１０２の同一のリードに連結される。
また、前述のように、第４集積回路ダイ１２２は、第３集積回路ダイ１１６のボンディングパッドの構成に比較して、鏡像であるように構成されるボンディングパッドを有する。図３Ａは、本発明の一実施態様による代表的な集積回路ダイ３００の上面図である。集積回路ダイ３００は、２ｎ個のボンディングパッド３０４を備える上面３０２を備える。このボンディングパッドは、第１のボンディングパッド３０４−１から最後のボンディングパッド３０４−２ｎまで配列されている。集積回路ダイ３００は、例えば、図１に示す第３集積回路ダイ１１６によって使用されるボンディングパッドの配列である。
図３Ｂは、本発明の一実施態様による代表的な集積回路ダイ３５０の上面図である。集積回路ダイ３５０は、２ｎ個のボンディングパッド３５４を備える上面３５２を備える。このボンディングパッドは、第１のボンディングパッド３５４−１から最後のボンディングパッド３５４−２ｎまで配列される。集積回路ダイ３５０は、例えば、図１に示す第４集積回路ダイ１２２によって使用されるボンディングパッドの配列である。
集積回路ダイ３５０のボンディングパッド３５４は、集積回路ダイ３００の上面３０２上のボンディングパッド３０４と同一の配置をなして、上面３５２上に配置されることに注意されたい。しかし、ボンディングパッド３５４は、集積回路ダイ３５０の上面３５２上に、集積回路ダイ３００の上面３０２上のボンディングパッド３０４の構成と比較して鏡像をなすように構成されることにも注意されたい。この鏡像の構成は、ボンディングパッド３０４,３５４のワイヤボンディングの、リードフレーム１０２のリードへの電気的
接続をし易くしている。しかし、他の実施態様においては、ワイヤボンディングを使用することによる融通性を考えると、ボンディングパッド３０４，３５４が必ずしも正確な鏡像構成である必要はない。
さらに、図３Ａおよび図３Ｂに示されるボンディングパッド３０４，３５４の領域およびそれらのピッチは、図２Ａおよび図２Ｂに示されるボンディングパッド２０４，２５４の領域およびそれらのピッチに比べて、両方ともより小さいことは留意されるべきである。換言すれば、ボンディングパッド３０４，３５４は、特別な要件に対応する必要はなく、典型的なボンディングパッドサイズおよびピッチを使用でき、これはコストを低減し得る。したがって、図１に示す第３集積回路ダイ１１６および第４集積回路ダイ１２２によって利用されるボンディングパッドは、ワイヤボンド１２０，１２６を利用するので、これらボンディングパッドは、細かいピッチを有し、比較的小さいままである。そのため、第３集積回路ダイ１１６，３００および第４集積回路ダイ１２２，３５０により使用されるボンディングパッドのサイズおよびピッチは、特別な要件に対応する必要はなく、典型的なボンディングパッドサイズおよびピッチを使用できる。例えば、今日の集積回路ダイにおけるボンディングパッドのための典型的なピッチは、約０．１〜０．１５ｍｍ（約４〜６ミル）のである。
図４は、本発明の一実施態様によるリードフレーム４００の上面図である。リードフレーム４００は複数のリード４０２を備える。リード４０２のそれぞれは、リードフィンガー４０４、平坦領域４０６および周辺リード部４０８を有する。
リードフレーム４００の周縁においては、集積回路パッケージの製造のあいだ、周辺リード部４０８の端部を保持および／または保持するダムバー４１０がある。ダムバー４１０は、パッケージの製造の最終段階において除去される。リードフィンガー４０４は、リードに沿った位置において、開口、すなわち小さな穴を備えており、ここはハンダボール
（例えばハンダボール１０６，１１２）がリードに連結する箇所である。
その結果、リードフレーム１０２，４００のリードの両側面上の対応するハンダボールは、互いに垂直方向において整合している。したがって電気的に接続を形成するためにハンダがリフローされると、一つのハンダ接続が、リードフレームの関連するリードと、上側集積回路ダイの関連するボンディングパッドと、下側集積回路ダイの関連するボンドパッドとの間に形成される。換言すれば、鏡像をなす構成であれば、上側集積回路ダイおよび下側集積回路ダイの類似したボンディングパッド（例えば第１集積回路ダイ１０４および第２集積回路ダイ１１０）は、リードフレームの適切なリードにハンダ付けされる。リードフレーム４００はまた、ダイアタッチ領域（ｄｉｅ ａｔｔａｃｈ ａｒｅａ）４１４をもリードフレーム４００の中央領域に備え得る。ダイアタッチ領域４１４は、上側および下側集積回路ダイ（例えば第１集積回路ダイおよび第２集積回路ダイ１０４，１１０）が固定または接着するための構造を提供し得る。
図５は、本発明の一実施態様によるパッケージ組み立て処理５００のフロー図である。パッケージ組み立て処理５００は集積回路パッケージを製造する。パッケージ組み立て処理５００は、例えば、図１に示される集積回路パッケージ１００を製造するために使用するのに適する。
パッケージ組み立て処理５００はまず、複数のリードを有するリードフレームを提供する（５０２）。リードフレームは金属のような導電性材料である。典型的にはリードフレームは銅である。パッケージ組み立て処理５００によって形成されるべき集積回路パッケージは、この実施態様においては、４つの集積回路ダイを備える単一の集積回路パッケージであると仮定される。集積回路ダイのそれぞれは、複数のボンディングパッドを備える前面、およびボンディングパッドまたは露出された回路を有しない背面（または基板面）を備える。
リードフレームが提供された（５０２）あと、第１集積回路ダイの前面上のボンディングパッドは、リードフレームの下面上のリードに電気的に接続される（５０４）。典型的には、第１集積回路のボンディングパッドとリードフレームのリード間との接続は、ハンダボールにより達成される。同様に、第２集積回路ダイの前面上のボンディングパッドは、リードフレームの上面上のリードに電気的に接続される（５０６）。これもまた、第２集積回路ダイおよびリードフレームのリードについての接続は、ハンダボールによりなされる。
一実施態様において、第１集積回路ダイおよび第２集積回路ダイのボンディングパッドは、予めそれらに載置されたハンダボールを有する（例えばスクリーンプリントプロセスによる）。その後、ハンダボールがリードと接触し、ハンダがリフローされると、リードと第１集積回路および第２集積回路のボンディングパッドとの間の電気的接続が達成される。
次に、第３集積回路ダイの背面が第１集積回路ダイの背面に取着される（５０８）。同様に、第４集積回路ダイの背面が第２集積回路ダイの背面に取着される（５１０）。一実施例において、取着工程５０８，５１０は、取着される一対の集積回路ダイのそれぞれの背面同士の間に付与された接着剤により実行される。
さらに、第３集積回路ダイの前面上のボンディングパッドが、リードフレームの下面上のリードに電気的に接続される（５１２）。同様に、第４集積回路ダイの前面上のボンディングパッドが、リードフレームの上面上のリードに電気的に接続される（５１４）。一実施例においては、第３および第４集積回路ダイのボンディングパッドおよびリードフレ
ーム上のリードのこれら電気的接続は、ワイヤボンドによる。
次に、パッケージボディが形成される（５１６）。ここで、パッケージボディは、保護された集積回路パッケージを形成するために、リードフレーム、さまざまな集積回路ダイおよびワイヤボンドの周辺に形成される。典型的には、このパッケージボディは、モールド樹脂のような封止剤（または成形材料）により付与される。
図６Ａおよび６Ｂは、本発明の他の実施態様によるパッケージ組み立て処理６００のフロー図である。パッケージ組み立て処理６００は、４つの集積回路ダイおよびダイアタッチパッドを有するリードフレームを使用する。
パッケージ組み立て処理工程６００は、まず非導電性接着剤をダイアタッチパッドの中央下面に供給する（６０２）。その後、第１ダイ（集積回路ダイ）がダイアタッチパッドの下面に整列され、取着される（６０４）。ここで、第１ダイは、該パッド上に供給された（６０２）非導電性接着剤によりダイアタッチパッドに取着される。次に、リードフレームのリードのリードフィンガーが第１ダイのボンドパッドに連結される（６０６）。ここで、連結工程６０６は、リードフレームのリードのリードフィンガーを第１ダイのボンドパッドに電気的に接続するためにハンダボールを用いる。ハンダボールは典型的には連結工程６０６の前に第１ダイのボンドパッド上に置かれる（例えばスクリーンプリントプロセスによる）。
次に、非導電性接着剤がリードフレームのダイアタッチパッドの中央上面に供給される（６０８）。その後、第２ダイがダイアタッチパッドの上面に整列され取着される（６１０）。ここで、第２ダイは、ダイアタッチパッドの中央上面に供給された（６０８）非導電性接着剤によりダイアタッチパッドに取着される。この時点において、第１ダイおよび第２ダイのボンドパッド上に提供されたハンダボールは、リードの両方のフィンガーが第１ダイおよび第２ダイ両方のボンドパッドに電気的に接続するべくリフローされる（６１２）。ハンダボールのこのリフロー６１２は、ハンダボールが溶融して流動し、それにより強固な電気的接続を形成することを可能にするため、部分的に構成されたパッケージを炉に投入することにより実行される。
次に、第３ダイが第１ダイに背面と背面とを合わせる方法により取着される（６１４）。さらに第４ダイが第２ダイに背面と背面とを合わせる方法により取着さる（６１６）。より具体的には、第３ダイの背面が第１ダイの背面に取着され（６１４）、第４ダイの背面が第２ダイの背面に取着される（６１４）。ここで、６１４および６１６の取着工程は、第３ダイまたは第１ダイのいずれかと共に、第４ダイまたは第２ダイのいずれかの背面上に付与された接着剤の層により促進され得る。必要に応じて、取着工程６１４，６１６を確実にするために、使用される接着剤のタイプにより、適切に接着剤を固化する。
次に、第３ダイおよび第４ダイが、リードフレームのリードにワイヤボンドされる（６１８）。より具体的には、第３ダイおよび第４ダイのボンドパッドは、リードフレームのあるリードにワイヤボンドされる（６１８）。ここで、一実施態様において、リードは、ワイヤボンドのリードフレームのリードへの接着を促進するために、平坦な領域（例えば平坦な領域４０６）を有する。
その後、パッケージはモールドされる（６２０）。例えば、ボンドされたサンドイッチモールドが、形成される集積回路パッケージの要素を環囲する封止剤を付与するために使用される。モールド／封止剤が固化した後に、パッケージがトリミングされる（６２２）。パッケージのトリミング工程は、任意の余分な材料を除去し、ダムバーを除去するなどにより、パッケージを仕上げる。パッケージが仕上がった後、パッケージ組み立て処理６
００は完了し終了する。
図７は、本発明の一実施態様によるパッケージ要素準備処理７００のフロー図である。本実施態様においては、図１に示す集積回路パッケージ１００のような４つの集積回路ダイパッケージが形成される場合を想定する。第１および第２ダイは第１ウェーハ上に形成され、第３および第４集積回路ダイは第２ウェーハ上に形成されるが、集積回路ダイのそれぞれは、同一サイズおよび同一機能を有する。パッケージ要素調製工程７００は、本発明による集積回路パッケージの製造をし易くするため、第１ウェーハに対して実行される前処理に対応する。
パッケージ要素調製工程７００は、同一サイズおよび同一機能を有するダイのウェーハをまず入手（７０２）する。ここで、ウェーハは、第１ウェーハまたは第２ウェーハであり、よって第１ダイおよび第２ダイであるものとする。第１および第２ダイは、同一なサイズおよび機能を有するが、唯一の重要な相違点は、第２ダイのボンディングパッドが第１ダイのボンディングパッドに対して鏡像の構成を有することである。
次に、間隔ピッチを増大するために、第１ウェーハおよび第２ウェーハ上の第１および第２ダイのボンドパッドを再配置する（７０４）。ここで、パッケージ要素調製工程７００の初期におけるウェーハは、ボンティングパッドについて０．１〜０．１５ｍｍ（約４〜６ミル）の通常の間隔ピッチを有するものとする。ボンディングパッドのそのような間隔ピッチは、ワイヤボンディングについての使用には適するが、この間隔ピッチは、第１ダイおよび第２ダイがハンダボールと共に利用される場合には小さすぎる。したがって、第１ウェーハおよび第２ウェーハ上の第１ダイおよび第２ダイのボンドパッドは、間隔ピッチを増大するためにウェーハレベルにおいて再配置される（７０４）。約０．２５ｍｍ（約１０ミル）を超える大きい間隔ピッチが適切であるが、一例においては、約０．５ｍｍ（約２０ミル）の間隔ピッチが有効である。さらに、間隔ピッチを増大する一方、ボンディングパッドの面積（つまりサイズ）そのものが増大される。一例において、ボンディングパッドは、一辺の長さが約０．２５〜０．５ｍｍ（約１０〜２０ミル）のほぼ正方形である。
次に、再配置後の第１ダイおよび第２ダイ上のボンドパッドの位置に対応するボンドフィンガーを有するリードフレームを入手する（７０６）。換言すれば、リードフレームのリードのボンディング用のフィンガーは、再配置（７０４）後には第１ダイおよび第２ダイ上のボンディングパッドの位置に対応するよう構成されることが必要である。
その後、ウェーハの厚さが低減される（７０８）。ここで、該ウェーハを製造した工場は、標準的な操作、およびウェーハのサイズと厚さとを用いたものと仮定する。しかし、本発明において、得られるパッケージの厚さは非常に薄いが、この最小の厚さを達成するために、第１ダイおよび第２ダイの厚さは、それ自身が最小の厚さであることが必要である。したがって、ウェーハ厚さの低減（７０８）は、第１ダイおよび第２ダイをより薄くする操作である。現在のウェーハでは、工場から得られる厚さは約０．４〜０．５ｍｍ（約１６〜２１ミル）である傾向がある。低減工程７０８は、約０．０７５ｍｍ（約３ミル）、より一般には約０．０５〜０．１２５ｍｍ（約２〜５ミル）へと厚さを低減することに役立つ。ウェーハの最小厚さは、得られる集積回路パッケージの所望の厚さおよび／または集積回路ダイが積層される個数にしばしば依存する。いずれの場合も、ウェーハの厚さは、さまざまな手段により低減される（７０８）。典型的には、ウェーハは、ウェーハをより薄くするために、グラインディングの後にラッピング（ｌａｐｐｉｎｇ）（または研磨）のような従来の技術を用いて研削または研磨される。
次に、ハンダが、第１および第２ウェーハ上の第１ダイおよび第２ダイのボンドパッド
上にスクリーン印刷される（７１０）。ここで、ハンダは、少量のハンダを第１ダイおよび第２ダイのボンドパッド上に配置するためにスクリーン印刷される。一実施態様において、使用されるハンダは高温ハンダである。スクリーン印刷された（７１０）ハンダは、小さなハンダボールを形成するべくリフローされる（７１２）。ハンダのスクリーン印刷７１０が実行されたときに、ボンディングパッド上のハンダは必ずしも均一ではなく、またハンダボールの形状に構成されなくてもよい。したがって、ハンダをリフローする工程（７１２）により、ボンディングパッド上に均一なハンダボールが形成される。次に、ウェーハ上に付与されるさまざまなダイ、具体的には、第１ダイおよび第２ダイが第１ウェーハおよび第２ウェーハから単体化される（７１４）。典型的には、第１ウェーハおよび第２ウェーハは、それぞれその上に第１ダイおよび第２ダイのアレイを有する。これら第１ダイおよび第２ダイは、ウェーハからソー工程により単体化され得る。この点において、第１ウェーハおよび第２ウェーハから得られる第１ダイおよび第２ダイは、図１に示す集積回路パッケージ１００のような本発明による集積回路パッケージを形成するために使用される。
第２ウェーハは、集積回路パッケージを形成することに使用される第３ダイおよび第４ダイを備える。第２ウェーハに実施行されるパッケージ要素調製工程は、図７に関して検討した工程と同様である。しかし、ボンディングパッドの従来方法に則った配置で充分であるので、第３ダイおよび第４ダイ上のボンドパッドを再配置（７０４）する必要はない。それにもかかわらず、第３ダイおよび第４ダイ上のボンディングパッドの再配置を行ってもよい。また、リードフレームは、既に入手されており（７０６）、第１ウェーハおよび第２ウェーハのボンディングパッドの再配置に対応する形状に構成されている。おそらくワイヤボンディングを促進するための平坦な領域４０６以外には、第３ダイおよび第４ダイについては、リードフレームに課せられるさらなる要件は存在しない。したがって、操作７０４，７０６は、多くの実施態様において第３ウェーハおよび第４ウェーハについては必要とされない。さらに、第３ダイおよび第４ダイのボンドパッド上ではハンダボールが利用されないため、第３ウェーハおよび第４ウェーハに関して、操作７１０，７１２は必要とされない。しかし、第３ウェーハおよび第４ウェーハは、一実施態様においては、第３ダイおよび第４ダイの第３ウェーハおよび第４ウェーハからの単体化（７１４）の前に、ウェーハの背面上に載置された接着剤を有し得る。例えば、接着剤は、ドライフィルムであり、約０．０２５ｍｍ（約１ミル）の厚さを有する。
本発明による集積回路パッケージは、メモリシステムにおいて用いられえる。本発明は、さらに上述のようにメモリシステムを含む電子システムに関する。メモリシステムは、さまざまな電子製品に使用するためにデジタルデータをストレージするために用いられる。しばしばメモリシステムは、電子システムから離脱可能であり、よってストレージされたデジタルデータは携帯可能である。これらメモリシステムはメモリカードと呼ばれる。本発明によるメモリシステムは、比較的小さいフォームファクタを有し得、カメラ、ハンドヘルドまたはノートブックコンピュータ、ネットワークカード、ネットワーク機器、セットトップボックス、ハンドヘルドまたは他の小型オーディオプレイヤー／レコーダー（例えばＭＰ３機器）、および医療用モニタのような電子製品のためにデジタルデータをストレージするために用いられる。メモリカードの例は、ＰＣカード（以前のＰＣＭＣＩＡデバイス）、フラッシュカード、セキュアディジタル（ＳＤ）カード、マルチメディアカード（ＭＭＣカード）、およびＡＴＡカード（例えばコンパクトフラッシュカード）を含む。一例としては、メモリカードは、データをストレージするためにフラッシュまたはＥＥＰＲＯＭタイプのメモリセルを用いる。より一般には、メモリシステムは、メモリカードだけではなく、メモリスティックまたは他の半導体メモリ製品である。
本発明の利点は無数にある。多様な実施態様または実施例は、以下の利点を提供する。本発明の一つの利点は、実質的に同一サイズの集積回路チップが薄い集積回路パッケージ
内で積層され得ることである。本発明の他の利点は、全体的なパッケージの厚さが薄く維持されつつも、集積回路チップ密度が劇的に増大することである。本発明のさらなる利点は、高密度メモリ集積回路パッケージが得られる（例えばフラッシュメモリ）ことである。
本発明の多くの特徴および利点は、本記載から明らかであり、よって、添付の特許請求の範囲は、本発明のそのような全ての特徴および利点をカバーすることを意図する。さらに、多くの改変および変更が当業者には容易に想起されるので、本発明を図示および説明した構成および操作に限定することを意図するものではない。したがって、全ての適切な改変および等価物は、本発明の範囲に含まれるものとみなされる。

Claims (5)

  1. 集積回路パッケージにおいて、
    複数の導電性リードを有するリードフレームであって、同リードフレームは下側面および上側面を有するリードフレームと、
    アクティブ側面および非アクティブ側面を有する第１集積回路ダイであって、第１集積回路ダイは前記リードフレームの下側面に配置され、第１集積回路ダイの前記アクティブ側面は、前記リードフレームの前記導電性リードに電気的に接続されるボンディングパッドを有する第１集積回路ダイと、
    アクティブ側面および非アクティブ側面を有する第２集積回路ダイであって、第２集積回路ダイは前記リードフレームの上側面に配置され、第２集積回路ダイの前記アクティブ側面は、前記リードフレームの前記導電性リードに電気的に接続されるボンディングパッドを有する第２集積回路ダイとを備え、
    前記導電性リードのそれぞれは、第１集積回路ダイおよび第２集積回路ダイのそれぞれから一つずつの対応する一対の前記ボンディングパッド間に電気的接続を付与し、前記リードフレームの前記導電性リードのそれぞれは、前記対応する一対の前記ボンディングパッドに近接する穴を有する集積回路パッケージ。
  2. 第１集積回路ダイおよび第２集積回路ダイの前記ボンディングパッドは、互いに鏡像であるように配置され、
    前記集積回路パッケージの厚さは１．０ミリメートル以下である請求項１に記載の集積回路パッケージ。
  3. 第１集積回路ダイおよび第２集積回路ダイの前記アクティブ側面の前記ボンディングパッドはその上にハンダボールを有し、
    前記ハンダボールは、第１集積回路ダイの前記アクティブ側面のボンディングパッドだけでなく、第２集積回路ダイの前記アクティブ側面のボンディングパッドをも前記リードフレームの導電性リードに電気的に接続するために用いられ、それにより第１集積回路ダイおよび第２集積回路ダイのそれぞれから一つずつのハンダボールの対応する対が、前記導電性リードのうちの一つと、第１集積回路ダイの前記アクティブ側面の前記ボンディングパッドのうちの一つと、第２集積回路ダイの前記アクティブ側面の前記ボンディングパッドの対応する一つとの間の電気的接続を提供するべく使用される請求項１または請求項２に記載の集積回路パッケージ。
  4. 第１集積回路ダイの前記非アクティブ側面上に提供される下側接着剤と、
    アクティブ側面および非アクティブ側面を有する第３集積回路ダイであって、第３集積回路ダイの前記非アクティブ側面は、第１集積回路ダイの前記非アクティブ側面に前記下側接着剤によって固定され、第３集積回路ダイの前記アクティブ側面は、前記リードフレームの導電性リードにワイヤボンドによって電気的に接続されるボンディングパッドを有する第３集積回路ダイとをさらに備える請求項１に記載の集積回路パッケージ。
  5. 第１、第２および第３集積回路ダイのそれぞれはほぼ同一のサイズであり、
    第１と第３集積回路ダイとの間にはスペーサが設けられていない請求項４に記載の集積回路パッケージ。
JP2012189064A 2003-06-16 2012-08-29 積層された集積回路を有する集積回路パッケージおよびそのための方法 Withdrawn JP2012256934A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/463,742 2003-06-16
US10/463,742 US7309923B2 (en) 2003-06-16 2003-06-16 Integrated circuit package having stacked integrated circuits and method therefor

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006517196A Division JP2006527925A (ja) 2003-06-16 2004-06-03 積層された集積回路を有する集積回路パッケージおよびそのための方法

Publications (1)

Publication Number Publication Date
JP2012256934A true JP2012256934A (ja) 2012-12-27

Family

ID=33511567

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006517196A Pending JP2006527925A (ja) 2003-06-16 2004-06-03 積層された集積回路を有する集積回路パッケージおよびそのための方法
JP2012189064A Withdrawn JP2012256934A (ja) 2003-06-16 2012-08-29 積層された集積回路を有する集積回路パッケージおよびそのための方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2006517196A Pending JP2006527925A (ja) 2003-06-16 2004-06-03 積層された集積回路を有する集積回路パッケージおよびそのための方法

Country Status (9)

Country Link
US (1) US7309923B2 (ja)
EP (1) EP1639644B1 (ja)
JP (2) JP2006527925A (ja)
KR (1) KR101075360B1 (ja)
CN (1) CN1830084B (ja)
AT (1) ATE421770T1 (ja)
DE (1) DE602004019213D1 (ja)
TW (1) TWI342610B (ja)
WO (1) WO2005001935A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015070036A (ja) * 2013-09-27 2015-04-13 ローム株式会社 半導体装置および電子機器
US9997484B2 (en) 2016-03-11 2018-06-12 Toshiba Memory Corporation Semiconductor device and manufacturing method of the same

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6551857B2 (en) * 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
US7402897B2 (en) * 2002-08-08 2008-07-22 Elm Technology Corporation Vertical system integration
US7368320B2 (en) * 2003-08-29 2008-05-06 Micron Technology, Inc. Method of fabricating a two die semiconductor assembly
US20050046034A1 (en) * 2003-09-03 2005-03-03 Micron Technology, Inc. Apparatus and method for high density multi-chip structures
US7462925B2 (en) * 2004-11-12 2008-12-09 Macronix International Co., Ltd. Method and apparatus for stacking electrical components using via to provide interconnection
US20060267173A1 (en) * 2005-05-26 2006-11-30 Sandisk Corporation Integrated circuit package having stacked integrated circuits and method therefor
JP2007035865A (ja) * 2005-07-26 2007-02-08 Toshiba Corp 半導体パッケージとその製造方法
US7361531B2 (en) * 2005-11-01 2008-04-22 Allegro Microsystems, Inc. Methods and apparatus for Flip-Chip-On-Lead semiconductor package
US20070281397A1 (en) * 2006-05-31 2007-12-06 Wai Yew Lo Method of forming semiconductor packaged device
TWI297945B (en) * 2006-06-20 2008-06-11 Chipmos Technologies Inc Multi-chip stack package having reduced thickness
US7888185B2 (en) * 2006-08-17 2011-02-15 Micron Technology, Inc. Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device
US7830020B2 (en) * 2007-06-21 2010-11-09 Stats Chippac Ltd. Integrated circuit package system employing device stacking
US8174127B2 (en) * 2007-06-21 2012-05-08 Stats Chippac Ltd. Integrated circuit package system employing device stacking
US7919848B2 (en) * 2007-08-03 2011-04-05 Stats Chippac Ltd. Integrated circuit package system with multiple devices
US8399973B2 (en) 2007-12-20 2013-03-19 Mosaid Technologies Incorporated Data storage and stackable configurations
US8594110B2 (en) 2008-01-11 2013-11-26 Mosaid Technologies Incorporated Ring-of-clusters network topologies
US7615407B1 (en) * 2008-07-02 2009-11-10 National Semiconductor Corporation Methods and systems for packaging integrated circuits with integrated passive components
US8022539B2 (en) * 2008-11-17 2011-09-20 Stats Chippac Ltd. Integrated circuit packaging system with increased connectivity and method of manufacture thereof
EP2248161B1 (en) 2009-03-06 2019-05-01 Kaixin Inc. Leadless integrated circuit package having high density contacts
KR101753416B1 (ko) * 2009-04-03 2017-07-19 카이씬, 인코포레이티드 Ｉｃ 패키지용 리드프레임 및 제조방법
US20100314728A1 (en) * 2009-06-16 2010-12-16 Tung Lok Li Ic package having an inductor etched into a leadframe thereof
US9390974B2 (en) 2012-12-21 2016-07-12 Qualcomm Incorporated Back-to-back stacked integrated circuit assembly and method of making
US8912646B2 (en) 2009-07-15 2014-12-16 Silanna Semiconductor U.S.A., Inc. Integrated circuit assembly and method of making
KR101818556B1 (ko) 2009-07-15 2018-01-15 퀄컴 인코포레이티드 이면측 바디 연결을 가진 반도체-온-절연체
TWI509780B (zh) * 2009-07-15 2015-11-21 Silanna Semiconductor Usa Inc 積體電路及其製造方法
US9496227B2 (en) 2009-07-15 2016-11-15 Qualcomm Incorporated Semiconductor-on-insulator with back side support layer
US9466719B2 (en) 2009-07-15 2016-10-11 Qualcomm Incorporated Semiconductor-on-insulator with back side strain topology
JP5801300B2 (ja) * 2009-07-15 2015-10-28 シランナ・セミコンダクター・ユー・エス・エイ・インコーポレイテッドＳｉｌａｎｎａ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｕ．Ｓ．Ａ．， Ｉｎｃ． 背面放熱を伴う絶縁体上半導体
US9362138B2 (en) 2009-09-02 2016-06-07 Kaixin, Inc. IC package and method for manufacturing the same
US7944029B2 (en) 2009-09-16 2011-05-17 Sandisk Corporation Non-volatile memory with reduced mobile ion diffusion
KR101668444B1 (ko) * 2010-01-28 2016-10-21 삼성전자 주식회사 프레임 인터포저를 갖는 멀티 칩 패키지
US8843692B2 (en) 2010-04-27 2014-09-23 Conversant Intellectual Property Management Inc. System of interconnected nonvolatile memories having automatic status packet
US8264074B2 (en) * 2010-09-10 2012-09-11 General Electric Company Device for use as dual-sided sensor package
US8604597B2 (en) * 2011-04-28 2013-12-10 Monolithic Power Systems, Inc. Multi-die packages incorporating flip chip dies and associated packaging methods
US9524957B2 (en) 2011-08-17 2016-12-20 Intersil Americas LLC Back-to-back stacked dies
CN103035631B (zh) * 2011-09-28 2015-07-29 万国半导体(开曼)股份有限公司 联合封装高端和低端芯片的半导体器件及其制造方法
CN104025285B (zh) 2011-10-31 2017-08-01 英特尔公司 多管芯封装结构
US8629539B2 (en) 2012-01-16 2014-01-14 Allegro Microsystems, Llc Methods and apparatus for magnetic sensor having non-conductive die paddle
US9812588B2 (en) 2012-03-20 2017-11-07 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
US10234513B2 (en) 2012-03-20 2019-03-19 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
US8933715B2 (en) 2012-04-08 2015-01-13 Elm Technology Corporation Configurable vertical integration
US8759956B2 (en) * 2012-07-05 2014-06-24 Infineon Technologies Ag Chip package and method of manufacturing the same
US9515181B2 (en) 2014-08-06 2016-12-06 Qualcomm Incorporated Semiconductor device with self-aligned back side features
DE102014221546A1 (de) * 2014-10-23 2016-04-28 Robert Bosch Gmbh Mikroelektronische Bauelementanordnung mit einer Mehrzahl von Substraten und entsprechendes Herstellungsverfahren
KR102215826B1 (ko) 2014-12-22 2021-02-16 삼성전자주식회사 입출력 부하를 감소하는 적층형 메모리 칩, 이를 포함하는 메모리 모듈 및 메모리 시스템
KR102379166B1 (ko) * 2015-02-05 2022-03-25 삼성전자주식회사 전자 부품, 반도체 패키지 및 이를 이용한 전자 장치
US11222832B2 (en) * 2019-02-11 2022-01-11 Semiconductor Components Industries, Llc Power semiconductor device package
US10991644B2 (en) 2019-08-22 2021-04-27 Allegro Microsystems, Llc Integrated circuit package having a low profile
US20220020740A1 (en) * 2020-07-17 2022-01-20 Semiconductor Components Industries, Llc Isolated 3d semiconductor device package

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960006710B1 (ko) * 1987-02-25 1996-05-22 가부시기가이샤 히다찌세이사꾸쇼 면실장형 반도체집적회로장치 및 그 제조방법과 그 실장방법
JPS63211663A (ja) * 1987-02-26 1988-09-02 Mitsubishi Electric Corp 回路基板
US5041901A (en) * 1989-05-10 1991-08-20 Hitachi, Ltd. Lead frame and semiconductor device using the same
JP2918073B2 (ja) 1991-04-20 1999-07-12 凸版印刷株式会社 リードフレームの製造方法
US5331235A (en) * 1991-06-01 1994-07-19 Goldstar Electron Co., Ltd. Multi-chip semiconductor package
JPH05109976A (ja) * 1991-10-17 1993-04-30 Fujitsu Ltd 半導体装置
US5221858A (en) * 1992-02-14 1993-06-22 Motorola, Inc. Tape automated bonding (TAB) semiconductor device with ground plane and method for making the same
US5422435A (en) * 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
US5291061A (en) * 1993-04-06 1994-03-01 Micron Semiconductor, Inc. Multi-chip stacked devices
KR950027550U (ko) * 1994-03-07 1995-10-18 정의훈 클로즈 가이드(Cloth guide)의 경사안내로울러 좌. 우 이송장치
EP0725981B1 (en) * 1994-08-25 2002-01-02 National Semiconductor Corporation Component stacking in multi-chip semiconductor packages
EP0737361A1 (en) * 1994-10-27 1996-10-16 National Semiconductor Corporation A leadframe for an integrated circuit package which electrically interconnects multiple integrated circuit die
JP3129928B2 (ja) * 1995-03-30 2001-01-31 シャープ株式会社 樹脂封止型半導体装置
US5677566A (en) * 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package
US5617297A (en) * 1995-09-25 1997-04-01 National Semiconductor Corporation Encapsulation filler technology for molding active electronics components such as IC cards or PCMCIA cards
US5646446A (en) * 1995-12-22 1997-07-08 Fairchild Space And Defense Corporation Three-dimensional flexible assembly of integrated circuits
US5917242A (en) * 1996-05-20 1999-06-29 Micron Technology, Inc. Combination of semiconductor interconnect
US5677567A (en) * 1996-06-17 1997-10-14 Micron Technology, Inc. Leads between chips assembly
US5804880A (en) * 1996-11-04 1998-09-08 National Semiconductor Corporation Solder isolating lead frame
US5986209A (en) * 1997-07-09 1999-11-16 Micron Technology, Inc. Package stack via bottom leaded plastic (BLP) packaging
KR100280398B1 (ko) * 1997-09-12 2001-02-01 김영환 적층형 반도체 패키지 모듈의 제조 방법
KR100260997B1 (ko) * 1998-04-08 2000-07-01 마이클 디. 오브라이언 반도체패키지
US6072233A (en) * 1998-05-04 2000-06-06 Micron Technology, Inc. Stackable ball grid array package
KR100285664B1 (ko) * 1998-05-15 2001-06-01 박종섭 스택패키지및그제조방법
US6378758B1 (en) * 1999-01-19 2002-04-30 Tessera, Inc. Conductive leads with non-wettable surfaces
JP3662461B2 (ja) * 1999-02-17 2005-06-22 シャープ株式会社 半導体装置、およびその製造方法
US6301121B1 (en) * 1999-04-05 2001-10-09 Paul T. Lin Direct-chip-attach (DCA) multiple chip module (MCM) with repair-chip ready site to simplify assembling and testing process
US6323060B1 (en) * 1999-05-05 2001-11-27 Dense-Pac Microsystems, Inc. Stackable flex circuit IC package and method of making same
US6437433B1 (en) * 2000-03-24 2002-08-20 Andrew C. Ross CSP stacking technology using rigid/flex construction
US6476475B1 (en) * 2000-06-29 2002-11-05 Advanced Micro Devices, Inc. Stacked SRAM die package
JP3822043B2 (ja) * 2000-09-25 2006-09-13 太陽誘電株式会社 チップ部品組立体の製造方法
TW565925B (en) * 2000-12-14 2003-12-11 Vanguard Int Semiconduct Corp Multi-chip semiconductor package structure process
TW525274B (en) * 2001-03-05 2003-03-21 Samsung Electronics Co Ltd Ultra thin semiconductor package having different thickness of die pad and leads, and method for manufacturing the same
US7034382B2 (en) * 2001-04-16 2006-04-25 M/A-Com, Inc. Leadframe-based chip scale package
DE10231385B4 (de) * 2001-07-10 2007-02-22 Samsung Electronics Co., Ltd., Suwon Halbleiterchip mit Bondkontaktstellen und zugehörige Mehrchippackung
US6577012B1 (en) * 2001-08-13 2003-06-10 Amkor Technology, Inc. Laser defined pads for flip chip on leadframe package
JP2003318361A (ja) * 2002-04-19 2003-11-07 Fujitsu Ltd 半導体装置及びその製造方法
US6674173B1 (en) * 2003-01-02 2004-01-06 Aptos Corporation Stacked paired die package and method of making the same
US6853064B2 (en) * 2003-05-12 2005-02-08 Micron Technology, Inc. Semiconductor component having stacked, encapsulated dice
US6984881B2 (en) * 2003-06-16 2006-01-10 Sandisk Corporation Stackable integrated circuit package and method therefor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015070036A (ja) * 2013-09-27 2015-04-13 ローム株式会社 半導体装置および電子機器
US9997484B2 (en) 2016-03-11 2018-06-12 Toshiba Memory Corporation Semiconductor device and manufacturing method of the same

Also Published As

Publication number Publication date
EP1639644B1 (en) 2009-01-21
DE602004019213D1 (de) 2009-03-12
US20040251557A1 (en) 2004-12-16
ATE421770T1 (de) 2009-02-15
CN1830084B (zh) 2012-05-30
WO2005001935A2 (en) 2005-01-06
KR101075360B1 (ko) 2011-10-19
WO2005001935A3 (en) 2005-06-30
KR20060024419A (ko) 2006-03-16
EP1639644A2 (en) 2006-03-29
JP2006527925A (ja) 2006-12-07
CN1830084A (zh) 2006-09-06
US7309923B2 (en) 2007-12-18
TWI342610B (en) 2011-05-21
TW200504987A (en) 2005-02-01

Similar Documents

Publication Publication Date Title
JP2012256934A (ja) 積層された集積回路を有する集積回路パッケージおよびそのための方法
US20070218588A1 (en) Integrated circuit package having stacked integrated circuits and method therefor
TWI634628B (zh) 具有支撐構件之堆疊式半導體晶粒組件及相關之系統及方法
US8354749B2 (en) Method for efficiently producing removable peripheral cards
US6972214B2 (en) Method for fabricating a semiconductor package with multi layered leadframe
KR100574947B1 (ko) Ｂｇａ 패키지, 그 제조방법 및 ｂｇａ 패키지 적층 구조
US7459778B2 (en) Chip on board leadframe for semiconductor components having area array
US20140167291A1 (en) Semiconductor package having supporting plate and method of forming the same
US20050029645A1 (en) Stacked mass storage flash memory package
US6984881B2 (en) Stackable integrated circuit package and method therefor
US20030015803A1 (en) High-density multichip module and method for manufacturing the same
US20050093143A1 (en) Semiconductor package for memory chips
JP2007128953A (ja) 半導体装置とそれを用いたメモリカード
US8026598B2 (en) Semiconductor chip module with stacked flip-chip unit
TW558810B (en) Semiconductor package with lead frame as chip carrier and fabrication method thereof
TW456005B (en) Integrated circuit package with stacked dies
JP4174008B2 (ja) 半導体装置
JP4452767B2 (ja) 半導体装置およびその製造方法
JP2006040983A (ja) 半導体装置の製造方法
JP2005116566A (ja) 半導体素子固定用接着剤、半導体素子への接着材の供給方法、半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20130329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130329