JP2012244134A - 電子デバイス、及び、その製造方法 - Google Patents
電子デバイス、及び、その製造方法 Download PDFInfo
- Publication number
- JP2012244134A JP2012244134A JP2011116315A JP2011116315A JP2012244134A JP 2012244134 A JP2012244134 A JP 2012244134A JP 2011116315 A JP2011116315 A JP 2011116315A JP 2011116315 A JP2011116315 A JP 2011116315A JP 2012244134 A JP2012244134 A JP 2012244134A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- conductive film
- electronic device
- electrode
- substrates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 148
- 238000000034 method Methods 0.000 claims description 54
- 239000012212 insulator Substances 0.000 claims description 49
- 239000004065 semiconductor Substances 0.000 claims description 37
- 230000015572 biosynthetic process Effects 0.000 claims description 28
- 238000000638 solvent extraction Methods 0.000 claims description 24
- 239000003990 capacitor Substances 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- 238000005304 joining Methods 0.000 claims description 8
- 239000011521 glass Substances 0.000 claims description 6
- 238000007789 sealing Methods 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 230000007547 defect Effects 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 191
- 239000010410 layer Substances 0.000 description 85
- 230000004048 modification Effects 0.000 description 24
- 238000012986 modification Methods 0.000 description 24
- 230000008646 thermal stress Effects 0.000 description 15
- 238000001514 detection method Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 230000007257 malfunction Effects 0.000 description 6
- 230000035882 stress Effects 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 238000005192 partition Methods 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 239000002994 raw material Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Gyroscopes (AREA)
- Micromachines (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】接合された2つの基板(10,50)に素子(20,60)と貫通電極(30)とが形成されて成る電子デバイスであって、素子(20,60)は、2つの基板(10,50)の少なくとも一方に形成され、貫通電極(30)は、2つの基板(10,50)の少なくとも一方に形成されており、貫通電極(30)は、一方の基板(10)における他方の基板(50)との接合面(10a)側から、その裏面(10b)まで除去されて成るトレンチ(31)と、該トレンチ(31)を構成する壁面の一部に形成された導電膜(35)と、を有する。
【選択図】図2
Description
(第1実施形態)
図1は、第1実施形態に係る電子デバイスの概略構成を示す上面図である。図2は、図1のII−II線に沿う断面図である。図3は、電子デバイスの製造方法を説明するための断面図であり、(a)はトレンチ形成工程、(b)は薄膜形成工程、(c)はレジスト貼り付け工程を示す。図4は、電子デバイスの製造方法を説明するための断面図であり、(a)はマスク形成工程、(b)は導電膜除去工程、(c)は絶縁体形成工程を示す。図5は、電子デバイスの製造方法を説明するための断面図であり、(a)は第1配線層形成工程、(b)は除去工程、(c)は第2配線層形成工程を示す。図6は、電子デバイスの製造方法を説明するための断面図であり、接合工程を示す。なお、図1では、後述する第1配線層21を簡略化し、上面図ではあるが、構成要素を明瞭とするためにハッチを部分的にいれている。また、図3〜図6に示す断面図は、図1のA−A線に沿う断面図である。
20・・・回路
30・・・貫通電極
31・・・トレンチ
32・・・絶縁膜
33・・・電極用トレンチ
34・・・区画用トレンチ
35・・・導電膜
50・・・第2基板
60・・・静電容量式センサ
100・・・電子デバイス
Claims (30)
- 接合された2つの基板(10,50)に素子(20,60)と貫通電極(30)とが形成されて成る電子デバイスであって、
前記素子(20,60)は、2つの前記基板(10,50)の少なくとも一方に形成され、
前記貫通電極(30)は、2つの前記基板(10,50)の少なくとも一方に形成されており、
前記貫通電極(30)は、一方の前記基板(10)における他方の前記基板(50)との接合面(10a)側から、その裏面(10b)まで除去されて成るトレンチ(31)と、該トレンチ(31)を構成する壁面の一部に形成された導電膜(35)と、を有することを特徴とする電子デバイス。 - 1つの前記トレンチ(31)に、電気的に独立した複数の導電膜(35)が形成され、複数の貫通電極(30)が、前記トレンチ(31)を共有していることを特徴とする請求項1に記載の電子デバイス。
- 2枚の前記導電膜(35)が互いに対向して、コンデンサが形成されていることを特徴とする請求項1又は請求項2に記載の電子デバイス。
- 1つの前記貫通電極(30)を構成する導電膜(35)が、前記トレンチ(31)を構成する壁面に形成され、複数に分割された分割部(35a)と、前記裏面(10b)若しくは前記接合面(10a)側に形成され、複数に分割された前記分割部(35a)を連結する連結部(35b)と、を有することを特徴とする請求項1〜3いずれか1項に記載の電子デバイス。
- 一方の前記基板(10)は、半導体基板であり、
一方の前記基板(10)に形成された前記トレンチ(31)を構成する壁面に絶縁膜(32)が形成され、
該絶縁膜(32)を介して、前記導電膜(35)が、前記トレンチ(31)を構成する壁面上に形成されていることを特徴とする請求項1〜4いずれか1項に記載の電子デバイス。 - 一方の前記基板(10)に前記素子としての回路(20)が形成され、
一方の前記基板(10)に前記回路(20)を囲むように、前記トレンチ(31)が環状に形成され、
環状の前記トレンチ(31)を構成する壁面に形成された絶縁膜(32)に、前記回路(20)を囲むように前記導電膜(35)が複数形成されていることを特徴とする請求項5に記載の電子デバイス。 - 一方の前記基板(10)は、ガラス基板であり、
他方の前記基板(50)に前記素子(60)が形成されていることを特徴とする請求項1〜4いずれか1項に記載の電子デバイス。 - 前記トレンチ(31)は、前記導電膜(35)が壁面に形成される電極用トレンチ(33)と、前記素子(20)の周囲を囲むことで、前記素子(20)を区画する区画用トレンチ(34)と、を有し、
前記区画用トレンチ(34)によって区画された各領域は、前記区画用トレンチ(34)内に設けられた絶縁体(36)を介して連結されていることを特徴とする請求項1〜7いずれか1項に記載の電子デバイス。 - 前記絶縁体(36)は、前記区画用トレンチ(34)内の一部に設けられていることを特徴とする請求項8に記載の電子デバイス。
- 前記電極用トレンチ(33)内に前記絶縁体(36)が設けられ、
前記導電膜(35)が前記絶縁体(36)によって覆われていることを特徴とする請求項8又は請求項9に記載の電子デバイス。 - 2つの前記基板(10,50)は、接合用導電膜(90)を介して、直接接合されていることを特徴とする請求項1〜10いずれか1項に記載の電子デバイス。
- 前記接合用導電膜(90)は環状を成し、
該接合用導電膜(90)、及び、2つの前記基板(10,50)によって封止空間(91)が構成されており、
前記素子(20,60)は、前記封止空間(91)内に配置されていることを特徴とする請求項11に記載の電子デバイス。 - 前記封止空間(91)は、1気圧よりも低い低圧状態であることを特徴とする請求項12に記載の電子デバイス。
- 他方の前記基板(50)は、第1半導体層(51)と、絶縁層(52)と、第2半導体層(53)とが順次積層されて成るSOI基板であり、
他方の前記基板(50)に形成された素子(60)は、前記絶縁層(52)を介して、前記第2半導体層(53)に固定された、前記第1半導体層(51)から成る固定電極と、前記絶縁層(52)を介さずに、前記第2半導体層(53)に対して浮いた、前記第1半導体層(51)から成る可動電極と、を有し、該可動電極と前記固定電極との間の静電容量変化に基づいて物理量を測定する静電容量式センサ(60)であることを特徴とする請求項1〜13いずれか1項に記載の電子デバイス。 - 他方の前記基板(50)は、半導体基板であり、
他方の前記基板(50)に形成された素子(20)は、回路(20)であることを特徴とする請求項1〜13いずれか1項に記載の電子デバイス。 - 接合された2つの基板(10,50)に素子(20,60)と貫通電極(30)とが形成されて成る電子デバイスの製造方法であって、
一方の前記基板(10)の一面(10b)から未貫通のトレンチ(31)を形成するトレンチ形成工程と、
該トレンチ形成工程後、前記トレンチ(31)を構成する壁面及び前記一面(10b)それぞれに導電膜(35)を形成する導電膜形成工程と、
該導電膜形成工程後、前記一面(10b)に形成された導電膜(35)の上に、前記トレンチ(31)を構成する壁面に形成された導電膜(35)の一部を覆うように、マスク(93)を庇状に形成するマスク形成工程と、
前記一面(10b)からその裏面(10a)に向う方向への前記マスク(93)の投影位置にある導電膜(35)以外の導電膜(35)を除去することで、前記トレンチ(31)を構成する壁面の一部に導電膜(35)を残す導電膜除去工程と、を有することを特徴とする電子デバイスの製造方法。 - 前記導電膜除去工程において、1つの前記トレンチ(31)に、電気的に独立した複数の導電膜(35)を形成することを特徴とする請求項16に記載の電子デバイスの製造方法。
- 前記導電膜除去工程において、2枚の前記導電膜(35)が互いに対向してコンデンサを形成するように、前記導電膜(35)を残すことを特徴とする請求項16又は請求項17に記載の電子デバイスの製造方法。
- 前記導電膜除去工程において、1つの前記貫通電極(30)を構成する導電膜(35)が、前記トレンチ(31)を構成する壁面に形成され、複数に分割された分割部(35a)と、前記一面(10b)若しくは前記裏面(10a)側に形成され、複数に分割された前記分割部(35a)を連結する連結部(35b)と、を有するように、前記導電膜(35)を残すことを特徴とする請求項16〜18いずれか1項に記載の電子デバイスの製造方法。
- 一方の前記基板(10)は、半導体基板であり、
前記トレンチ形成工程後、前記トレンチ(31)を構成する壁面及び前記一面(10b)それぞれに絶縁膜(32)を形成する絶縁膜形成工程を有し、
該絶縁膜形成工程後、前記導電膜除去工程において、前記トレンチ(31)を構成する壁面に形成された絶縁膜(32)に前記導電膜(35)を残すことを特徴とする請求項16〜19いずれか1項に記載の電子デバイスの製造方法。 - 一方の前記基板(10)に前記素子(20)としての回路(20)が形成されており、
前記トレンチ形成工程において、一方の前記基板(10)に形成された前記回路(20)を囲むように、環状のトレンチ(31)を一方の前記基板(10)に形成し、
前記導電膜除去工程において、環状の前記トレンチ(31)を構成する壁面に形成された絶縁膜(32)に、前記素子(20)を囲むように前記導電膜(35)を複数残すことを特徴とする請求項20に記載の電子デバイスの製造方法。 - 一方の前記基板(10)は、ガラス基板であり、
他方の前記基板(50)に前記素子(60)が形成されていることを特徴とする請求項16〜19いずれか1項に記載の電子デバイスの製造方法。 - 前記トレンチ形成工程において、前記貫通電極(30)の構成要素である前記導電膜(35)が壁面に形成される電極用トレンチ(33)と、前記素子(20)の周囲を囲むことで、前記素子(20)を区画する区画用トレンチ(34)と、を形成し、
前記導電膜除去工程後、前記区画用トレンチ(34)によって区画された各領域を連結するように、前記区画用トレンチ(34)に絶縁体(36)を形成する絶縁体形成工程を有することを特徴とする請求項16〜22いずれか1項に記載の電子デバイスの製造方法。 - 前記絶縁体形成工程後、前記裏面(10a)を前記トレンチ(31)が貫通するまで除去する除去工程と、
該除去工程後、前記区画用トレンチ(34)に設けられた絶縁体(36)の一部を除去する絶縁体除去工程と、を有することを特徴とする請求項23に記載の電子デバイスの製造方法。 - 前記絶縁体形成工程において、前記電極用トレンチ(33)に前記絶縁体(36)を形成することを特徴とする請求項23又は請求項24に記載の電子デバイスの製造方法。
- 2つの前記基板(10,50)を、接合用導電膜(90)を介して、直接接合する接合工程を有することを特徴とする請求項16〜25いずれか1項に記載の電子デバイスの製造方法。
- 前記接合用導電膜(90)は環状を成しており、
前記接合工程において、前記接合用導電膜(90)、及び、2つの前記基板(10,50)によって封止空間(91)を構成するように、2つの前記基板(10,50)を直接接合することを特徴とする請求項26に記載の電子デバイスの製造方法。 - 前記接合工程において、前記封止空間(91)内に前記素子(20,60)が配置されるように、2つの前記基板(10,50)を直接接合することを特徴とする請求項27に記載の電子デバイスの製造方法。
- 前記接合工程は、1気圧よりも低い雰囲気下で行うことを特徴とする請求項28に記載の電子デバイスの製造方法。
- 前記マスク(93)は、ドライフィルムフォトレジスト(92)から成ることを特徴とする請求項16〜29いずれか1項に記載の電子デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011116315A JP5598420B2 (ja) | 2011-05-24 | 2011-05-24 | 電子デバイスの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011116315A JP5598420B2 (ja) | 2011-05-24 | 2011-05-24 | 電子デバイスの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012244134A true JP2012244134A (ja) | 2012-12-10 |
JP5598420B2 JP5598420B2 (ja) | 2014-10-01 |
Family
ID=47465461
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011116315A Expired - Fee Related JP5598420B2 (ja) | 2011-05-24 | 2011-05-24 | 電子デバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5598420B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012195442A (ja) * | 2011-03-16 | 2012-10-11 | Denso Corp | 半導体センサ、及び、その製造方法 |
JP2015146333A (ja) * | 2014-01-31 | 2015-08-13 | 太陽誘電株式会社 | モジュール |
JP2015217473A (ja) * | 2014-05-16 | 2015-12-07 | ローム株式会社 | Memsセンサおよびその製造方法、ならびにそれを備えたmemsパッケージ |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6369200B2 (ja) * | 2014-07-31 | 2018-08-08 | セイコーエプソン株式会社 | 物理量センサー、電子機器および移動体 |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000101247A (ja) * | 1998-09-17 | 2000-04-07 | Ibiden Co Ltd | 多層ビルドアップ配線板 |
JP2002208632A (ja) * | 2001-01-10 | 2002-07-26 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法及び半導体装置 |
US20030071283A1 (en) * | 2001-10-17 | 2003-04-17 | Hymite A/S | Semiconductor structure with one or more through-holes |
US20040080040A1 (en) * | 2002-10-28 | 2004-04-29 | Sharp Kabushiki Kaisha | Semiconductor device and chip-stack semiconductor device |
JP2004130458A (ja) * | 2002-10-11 | 2004-04-30 | Rohm Co Ltd | 半導体デバイスとその製造方法 |
JP2006165025A (ja) * | 2004-12-02 | 2006-06-22 | Nec Electronics Corp | 半導体装置およびそれを用いた半導体モジュール、ならびに半導体装置の製造方法 |
JP2007103521A (ja) * | 2005-09-30 | 2007-04-19 | Oki Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法 |
US20070241457A1 (en) * | 2006-04-14 | 2007-10-18 | Sharp Kabushiki Kaisha | Semiconductor apparatus and method of producing the same |
JP2008091628A (ja) * | 2006-10-02 | 2008-04-17 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法、回路基板および電子機器 |
JP2008166705A (ja) * | 2006-12-06 | 2008-07-17 | Denso Corp | 半導体装置およびその製造方法 |
JP2008229833A (ja) * | 2007-02-22 | 2008-10-02 | Denso Corp | 半導体装置およびその製造方法 |
US20090065907A1 (en) * | 2007-07-31 | 2009-03-12 | Tessera, Inc. | Semiconductor packaging process using through silicon vias |
JP2009124112A (ja) * | 2007-10-24 | 2009-06-04 | Denso Corp | 半導体装置及びその製造方法 |
-
2011
- 2011-05-24 JP JP2011116315A patent/JP5598420B2/ja not_active Expired - Fee Related
Patent Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000101247A (ja) * | 1998-09-17 | 2000-04-07 | Ibiden Co Ltd | 多層ビルドアップ配線板 |
JP2002208632A (ja) * | 2001-01-10 | 2002-07-26 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法及び半導体装置 |
JP2005506701A (ja) * | 2001-10-17 | 2005-03-03 | ハイマイト アクティーゼルスカブ | 1つ又は複数のスルーホールを備えた半導体構造 |
US20030071283A1 (en) * | 2001-10-17 | 2003-04-17 | Hymite A/S | Semiconductor structure with one or more through-holes |
JP2004130458A (ja) * | 2002-10-11 | 2004-04-30 | Rohm Co Ltd | 半導体デバイスとその製造方法 |
US20040080040A1 (en) * | 2002-10-28 | 2004-04-29 | Sharp Kabushiki Kaisha | Semiconductor device and chip-stack semiconductor device |
JP2004152810A (ja) * | 2002-10-28 | 2004-05-27 | Sharp Corp | 半導体装置及び積層型半導体装置 |
JP2006165025A (ja) * | 2004-12-02 | 2006-06-22 | Nec Electronics Corp | 半導体装置およびそれを用いた半導体モジュール、ならびに半導体装置の製造方法 |
JP2007103521A (ja) * | 2005-09-30 | 2007-04-19 | Oki Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法 |
US20070241457A1 (en) * | 2006-04-14 | 2007-10-18 | Sharp Kabushiki Kaisha | Semiconductor apparatus and method of producing the same |
JP2008091628A (ja) * | 2006-10-02 | 2008-04-17 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法、回路基板および電子機器 |
JP2008166705A (ja) * | 2006-12-06 | 2008-07-17 | Denso Corp | 半導体装置およびその製造方法 |
JP2008229833A (ja) * | 2007-02-22 | 2008-10-02 | Denso Corp | 半導体装置およびその製造方法 |
US20090065907A1 (en) * | 2007-07-31 | 2009-03-12 | Tessera, Inc. | Semiconductor packaging process using through silicon vias |
JP2009124112A (ja) * | 2007-10-24 | 2009-06-04 | Denso Corp | 半導体装置及びその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012195442A (ja) * | 2011-03-16 | 2012-10-11 | Denso Corp | 半導体センサ、及び、その製造方法 |
JP2015146333A (ja) * | 2014-01-31 | 2015-08-13 | 太陽誘電株式会社 | モジュール |
JP2015217473A (ja) * | 2014-05-16 | 2015-12-07 | ローム株式会社 | Memsセンサおよびその製造方法、ならびにそれを備えたmemsパッケージ |
Also Published As
Publication number | Publication date |
---|---|
JP5598420B2 (ja) | 2014-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI461348B (zh) | 微封裝方法及裝置 | |
US9778039B2 (en) | Microsystem device and methods for fabricating the same | |
CN102173375B (zh) | 电子装置 | |
JP4793496B2 (ja) | 半導体装置およびその製造方法 | |
JP4858547B2 (ja) | 半導体装置およびその製造方法 | |
KR101892776B1 (ko) | 면외 이격체로 형성된 전극 | |
TWI590411B (zh) | 在經主動電路系統所封裝之微電子機械系統元件中進行屏蔽與偏壓之設備與方法 | |
KR20080073723A (ko) | 센서 장치 및 그 제조 방법 | |
WO2007061047A1 (ja) | ウェハレベルパッケージ構造体およびその製造方法 | |
JP2008046078A (ja) | 微小電気機械システム素子およびその製造方法 | |
TW201400401A (zh) | 混合整合構件及其製造方法 | |
JP5598420B2 (ja) | 電子デバイスの製造方法 | |
JP2011218462A (ja) | Mems装置 | |
JP5790003B2 (ja) | 加速度センサー | |
TW201602582A (zh) | 微機械感測器裝置 | |
JP2010139495A (ja) | 半導体装置およびその製造方法 | |
JP2012088319A (ja) | 半導体装置およびその製造方法 | |
JP2010171368A (ja) | 半導体装置およびその製造方法 | |
JP2006049832A (ja) | 半導体力学量センサの製造方法 | |
JP6512006B2 (ja) | センサ装置 | |
JP4962482B2 (ja) | 半導体装置 | |
JP2015068646A (ja) | 物理量センサおよびその製造方法 | |
JPH08247768A (ja) | 角速度センサ | |
JP2022507408A (ja) | 結晶共振器と制御回路の集積構造及びその集積方法 | |
JP2014057125A (ja) | 電子装置およびその製造方法、並びに発振器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140626 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140715 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140728 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5598420 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |