JP2012244004A - 多層基板 - Google Patents
多層基板 Download PDFInfo
- Publication number
- JP2012244004A JP2012244004A JP2011113772A JP2011113772A JP2012244004A JP 2012244004 A JP2012244004 A JP 2012244004A JP 2011113772 A JP2011113772 A JP 2011113772A JP 2011113772 A JP2011113772 A JP 2011113772A JP 2012244004 A JP2012244004 A JP 2012244004A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- multilayer
- insulating layer
- resistance measurement
- multilayer substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】本発明は、多層基板に形成された配線パターンの良否を容易に判定できる多層基板を提供することを目的とする。
【解決手段】本願の発明に係る多層基板は、素子用の配線パターンが形成された素子実装部分、及び該素子実装部分を囲むように形成された外枠部分を有し、複数の絶縁層が積層してなる多層絶縁層と、該外枠部分に該多層絶縁層を貫くように形成された抵抗測定用配線パターンと、該抵抗測定用配線パターンと接続されるように該多層絶縁層の表面に形成された表面パッド電極と、該抵抗測定用配線パターンと接続されるように該多層絶縁層の裏面に形成された裏面パッド電極と、を備えたことを特徴とする。
【選択図】図1
【解決手段】本願の発明に係る多層基板は、素子用の配線パターンが形成された素子実装部分、及び該素子実装部分を囲むように形成された外枠部分を有し、複数の絶縁層が積層してなる多層絶縁層と、該外枠部分に該多層絶縁層を貫くように形成された抵抗測定用配線パターンと、該抵抗測定用配線パターンと接続されるように該多層絶縁層の表面に形成された表面パッド電極と、該抵抗測定用配線パターンと接続されるように該多層絶縁層の裏面に形成された裏面パッド電極と、を備えたことを特徴とする。
【選択図】図1
Description
本発明は、例えば携帯電話用電力増幅器の製造に用いられる多層基板に関する。
特許文献1には、複数の絶縁層が積層して形成された多層基板が開示されている。
多層基板に同一の配線パターンを複数形成することがある。配線パターンは、絶縁層のビアを埋める部分と、絶縁層に平面的に形成された部分を有する。そして、各配線パターンについて抵抗値を測定し配線パターンの良否を判定する。そのため、測定が複雑になる。
本発明は、上述のような課題を解決するためになされたもので、多層基板に形成された配線パターンの良否を容易に判定できる多層基板を提供することを目的とする。
本発明に係る多層基板は、素子用の配線パターンが形成された素子実装部分、及び該素子実装部分を囲むように形成された外枠部分を有し、複数の絶縁層が積層してなる多層絶縁層と、該外枠部分に該多層絶縁層を貫くように形成された抵抗測定用配線パターンと、該抵抗測定用配線パターンと接続されるように該多層絶縁層の表面に形成された表面パッド電極と、該抵抗測定用配線パターンと接続されるように該多層絶縁層の裏面に形成された裏面パッド電極と、を備えたことを特徴とする。
本発明に係る多層基板は、素子用の配線パターンが形成された素子実装部分、及び該素子実装部分を囲むように形成された外枠部分を有し、複数の絶縁層が積層してなる多層絶縁層と、該素子実装部分に該複数の絶縁層の少なくとも1層を貫いて形成された抵抗測定用配線パターンと、該抵抗測定用配線パターンの一端と接続するように、該外枠部分における該多層絶縁層の表面に形成された第1パッド電極と、該抵抗測定用配線パターンの他端と接続するように、該外枠部分における該多層絶縁層の表面に形成された第2パッド電極と、を備えたことを特徴とする。
本発明によれば、抵抗測定用配線パターンにより多層基板の抵抗を測定できるので配線パターンの抵抗値が適正であるか否かを容易に判定できる。
実施の形態1.
図1は、本発明の実施の形態1に係る多層基板を示す図である。本発明の実施の形態1に係る多層基板10は、素子実装部分12を備えている。素子実装部分12は素子が実装される部分である。素子実装部分12には、素子用の配線パターンが複数形成されている。配線パターンとは、製品に用いられる配線であって3次元的に形成されたものである。素子実装部分12における正方形の枠毎に、同一の配線パターンが形成されている。
図1は、本発明の実施の形態1に係る多層基板を示す図である。本発明の実施の形態1に係る多層基板10は、素子実装部分12を備えている。素子実装部分12は素子が実装される部分である。素子実装部分12には、素子用の配線パターンが複数形成されている。配線パターンとは、製品に用いられる配線であって3次元的に形成されたものである。素子実装部分12における正方形の枠毎に、同一の配線パターンが形成されている。
素子実装部分12を囲むように外枠部分14が形成されている。外枠部分14には表面パッド電極16a、及び16bが形成されている。外枠部分14には、表面パッド電極16a、及び16bの他にも6箇所に表面パッド電極が形成されている。なお、外枠部分14は、多層基板10のハンドリングの際にも用いられる部分である。
図2は、図1の2−2破線における断面図である。多層基板10は、第1絶縁層20、第2絶縁層22、及び第3絶縁層24の3層が積層してなる多層絶縁層26を有している。各絶縁層は、ガラスクロスにエポキシ樹脂を浸透させて形成されている。多層基板10には、第1モニタ40と第2モニタ42が形成されている。
第1モニタ40について説明する。多層絶縁層26の表面に形成された表面パッド電極16aは、抵抗測定用配線パターン30aと接続されている。抵抗測定用配線パターンとは、配線パターンの抵抗値が適正であるかどうかチェックするために、配線パターンとは別に形成された製品に用いられない配線であって3次元的に形成されたものである。抵抗測定用配線パターンは抵抗測定のためだけに形成される。抵抗測定用配線パターン30aは、多層絶縁層26に成されたスルーホールビアを埋めるように形成されている。抵抗測定用配線パターン30aは多層絶縁層26の裏面に形成された裏面パッド電極32aと接続されている。
第2モニタ42について説明する。多層絶縁層26の表面に形成された表面パッド電極16bは、抵抗測定用配線パターン30bと接続されている。抵抗測定用配線パターン30bは、多層絶縁層26に形成されたビアを埋めている。また、抵抗測定用配線パターン30bは、第1絶縁層20と第2絶縁層22の層間に形成された金属パターン21、及び第2絶縁層22と第3絶縁層24の層間に形成された金属パターン23を経由するように形成されている。抵抗測定用配線パターン30bは多層絶縁層26の裏面に形成された裏面パッド電極32bと接続されている。
本発明の実施の形態1に係る多層基板10によれば、第1モニタ40の表面パッド電極16aと裏面パッド電極32aの間の抵抗値を測定することで、スルーホールビアを埋める抵抗測定用配線パターン30aの抵抗値を測定することができる。また、第2モニタ42の表面パッド電極16bと裏面パッド電極32bの間の抵抗値を測定することで、ビアを埋める導体及び金属パターンの抵抗値を測定することができる。
抵抗測定用配線パターンの抵抗値は、素子実装部分12の配線パターンの抵抗値と相関すると考えられる。従って、抵抗測定用配線パターンの抵抗値を見れば、素子実装部分12の配線パターンの抵抗値が適正であるか否かを容易に判定できる。これにより、素子実装部分12の各配線パターンを個別に測定する必要がなくなる。特に多層基板の歩留りが高い場合には、モニタ(第1モニタと第2モニタのことをいう、以下同じ)の抵抗測定で足りる。
また、本発明の実施の形態1に係る第1モニタ40及び第2モニタ42は、配線パターンの抵抗値が適正であるかどうかのチェックにのみ用いられる。そのため、複数種類の製品間でモニタの仕様を共通化できる。すなわち、素子実装部分の配線パターンの構成に関わらず、モニタの仕様を統一することができる。これによりモニタ測定用の治具も共通化できる。
本発明の実施の形態1に係る多層基板10は、外枠部分14に多層絶縁層26を貫くように形成された抵抗測定用配線パターンを備えることが特徴である。抵抗測定用配線パターンは多層基板を貫くように形成されていれば、第1モニタ40や第2モニタ42のように形成されてもよいし、目的に応じて他の構成をとってもよい。例えば、抵抗測定用配線パターン30bを、金属パターン21と23のいずれか一方を経由するように形成してもよい。また、多層絶縁層26は3層構造に限らず、複数の絶縁層が積層していれば特に限定されない。
本発明の実施の形態1に係る多層基板10では外枠部分14の4箇所にモニタを設けた。しかしながら、モニタを形成する位置は任意である。図3は、本発明の実施の形態1に係る多層基板の変形例を示す図である。図3は、第1モニタと第2モニタが素子実装部分12の左右に形成されたことを示す。図4は、本発明の実施の形態1に係る多層基板の変形例を示す図である。図4は、第1モニタと第2モニタが素子実装部分12の四隅に形成されたことを示す。
実施の形態2.
図5は、本発明の実施の形態2に係る多層基板を示す図である。実施の形態1と同一又は対応する部分は、同一符号を付して説明を省略する。本発明の実施の形態2に係る多層基板50は、素子実装部分12にモニタが形成されたことを特徴とする。多層基板50は、素子実装部分12における多層絶縁層の表面に形成された表面パッド電極52a、及び52bを備えている。表面パッド電極52a、及び52bは、それぞれ前述の第1モニタ、及び第2モニタの一部である。抵抗測定配線パターンは素子実装部分12に形成されている。
図5は、本発明の実施の形態2に係る多層基板を示す図である。実施の形態1と同一又は対応する部分は、同一符号を付して説明を省略する。本発明の実施の形態2に係る多層基板50は、素子実装部分12にモニタが形成されたことを特徴とする。多層基板50は、素子実装部分12における多層絶縁層の表面に形成された表面パッド電極52a、及び52bを備えている。表面パッド電極52a、及び52bは、それぞれ前述の第1モニタ、及び第2モニタの一部である。抵抗測定配線パターンは素子実装部分12に形成されている。
本発明の実施の形態2に係る多層基板50は、抵抗測定用配線パターンが素子実装部分12に形成されているため、抵抗測定用配線パターンと配線パターンが非常に近接している。そのため、抵抗測定用配線パターンは配線パターンと同一視でき、抵抗測定用配線パターンの測定結果に対する信頼性を高めることができる。なお、本発明の実施の形態2に係る多層基板50は、少なくとも実施の形態1と同程度の変形は可能である。
実施の形態3.
図6は、本発明の実施の形態3に係る多層基板を示す図である。実施の形態1と同一又は対応する部分は、同一符号を付して説明を省略する。本発明の実施の形態3に係る多層基板60は、素子実装部分12に配線パターン及び抵抗測定用配線パターンが形成され、外枠部分に抵抗測定用配線パターンと接続されたパッド電極が形成されたことを特徴とする。
図6は、本発明の実施の形態3に係る多層基板を示す図である。実施の形態1と同一又は対応する部分は、同一符号を付して説明を省略する。本発明の実施の形態3に係る多層基板60は、素子実装部分12に配線パターン及び抵抗測定用配線パターンが形成され、外枠部分に抵抗測定用配線パターンと接続されたパッド電極が形成されたことを特徴とする。
多層基板60は、外枠部分14に第1パッド電極62a、64a、66a、68a、70a、及び72aが形成されている。また、外枠部分14に第2パッド電極62b、64b、66b、68b、70b、及び72bが形成されている。
図7は、図6の7−7破線における断面図である。抵抗測定用配線パターン62は、第1パッド電極62a及び第2パッド電極62bに接続されている。具体的には、抵抗測定用配線パターン62は、第1絶縁層20の表面に形成された導体80及び88、第1絶縁層20のビアを埋める導体82及び86、並びに第1絶縁層20と第2絶縁層22の間に形成された金属パターン84を有している。
図8は、図6の8−8破線における断面図である。抵抗測定用配線パターン64は、第1パッド電極64aと第2パッド電極64bに接続されている。具体的には、抵抗測定用配線パターン64は、第1絶縁層20の表面に形成された導体90及び102、第1絶縁層20のビアを埋める導体92及び100、並びに第2絶縁層22のビアを埋める導体94及び98を有する。さらに、第2絶縁層22と第3絶縁層24の間に形成された金属パターン96を有している。
図9は、図6の9−9破線における断面図である。抵抗測定用配線パターン66は、第1パッド電極66aと第2パッド電極66bに接続されている。具体的には、抵抗測定用配線パターン66は、第1絶縁層20の表面に形成された導体110及び126、並びに第1絶縁層20、第2絶縁層22、及び第3絶縁層24のビアを埋める導体112、114、116、120、122、及び124を有する。さらに、第3絶縁層24の裏面に形成された金属パターン118を有している。
第1パッド電極68aと第2パッド電極68bの間には図7と同様の抵抗測定用配線パターンが形成されている。第1パッド電極70aと第2パッド電極70bの間には図8と同様の抵抗測定用配線パターンが形成されている。第1パッド電極72aと第2パッド電極72bの間には図9と同様の抵抗測定用配線パターンが形成されている。
本発明の実施の形態3に係る多層基板60によれば、素子実装部分12に形成された抵抗測定用配線パターンの抵抗を測定することで、実質的に配線パターンの抵抗値を測定できる。
また、第1パッド電極62a、64a、66a、68a、70a、及び72aは、抵抗測定用配線パターンの一端と接続するように外枠部分14における多層絶縁層の表面に形成される。第2パッド電極62b、64b、66b、68b、70b、及び72bは、抵抗測定用配線パターンの他端と接続するように外枠部分14における多層絶縁層の表面に形成されている。このように第1第2のパッド電極を外枠部分14に形成することで、素子実装部分12の面積を低減できる。
本発明の実施の形態に係る抵抗測定用配線パターン62、64、及び66は、図7乃至図9の構成に限定されない。抵抗測定用配線パターンは、多層絶縁層の少なくとも1層を貫くように素子実装部分12に形成されれば本発明の効果を得ることができる。なお、本発明の実施の形態3に係る多層基板は、少なくとも実施の形態1と同程度の変形は可能である。
10 多層基板、 12 素子実装部分、 14 外枠部分、 16a,16b 表面パッド電極、 26 多層配線層、 30a,30b 抵抗測定用配線パターン、 32a,32b 裏面パッド電極
Claims (4)
- 素子用の配線パターンが形成された素子実装部分、及び前記素子実装部分を囲むように形成された外枠部分を有し、複数の絶縁層が積層してなる多層絶縁層と、
前記外枠部分に前記多層絶縁層を貫くように形成された抵抗測定用配線パターンと、
前記抵抗測定用配線パターンと接続されるように前記多層絶縁層の表面に形成された表面パッド電極と、
前記抵抗測定用配線パターンと接続されるように前記多層絶縁層の裏面に形成された裏面パッド電極と、
を備えたことを特徴とする多層基板。 - 前記抵抗測定用配線パターンは、前記多層絶縁層のスルーホールビアを埋めるように形成されたことを特徴とする請求項1に記載の多層基板。
- 前記複数の絶縁層の層間に金属パターンが形成され、
前記抵抗測定用配線パターンは、前記金属パターンを経由するように形成されたことを特徴とする請求項1に記載の多層基板。 - 素子用の配線パターンが形成された素子実装部分、及び前記素子実装部分を囲むように形成された外枠部分を有し、複数の絶縁層が積層してなる多層絶縁層と、
前記素子実装部分に前記複数の絶縁層の少なくとも1層を貫いて形成された抵抗測定用配線パターンと、
前記抵抗測定用配線パターンの一端と接続するように、前記外枠部分における前記多層絶縁層の表面に形成された第1パッド電極と、
前記抵抗測定用配線パターンの他端と接続するように、前記外枠部分における前記多層絶縁層の表面に形成された第2パッド電極と、
を備えたことを特徴とする多層基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011113772A JP2012244004A (ja) | 2011-05-20 | 2011-05-20 | 多層基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011113772A JP2012244004A (ja) | 2011-05-20 | 2011-05-20 | 多層基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012244004A true JP2012244004A (ja) | 2012-12-10 |
Family
ID=47465363
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011113772A Withdrawn JP2012244004A (ja) | 2011-05-20 | 2011-05-20 | 多層基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012244004A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10022897B2 (en) | 2012-11-05 | 2018-07-17 | Omron Corporation | Transfer molding method, die structure, transfer molding device, and optical member |
-
2011
- 2011-05-20 JP JP2011113772A patent/JP2012244004A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10022897B2 (en) | 2012-11-05 | 2018-07-17 | Omron Corporation | Transfer molding method, die structure, transfer molding device, and optical member |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2014082455A5 (ja) | フレキシブル基板、基板接続構造及び光モジュール | |
KR102163707B1 (ko) | 전자기간섭 차폐층을 갖는 반도체 패키지 및 테스트 방법 | |
JP2016192568A5 (ja) | ||
WO2011084216A3 (en) | Substrate for integrated circuit devices including multi-layer glass core and methods of making the same | |
JP2010272562A5 (ja) | ||
JP2010153505A5 (ja) | ||
JP2012256675A5 (ja) | ||
JP2013247353A5 (ja) | ||
WO2015015319A3 (en) | Architecture of spare wiring structures for improved engineering change orders | |
JP2014150102A5 (ja) | ||
JP2012069952A5 (ja) | ||
WO2017067849A8 (en) | Current transducer with integrated primary conductor | |
JP2011129729A5 (ja) | ||
JP2012244004A (ja) | 多層基板 | |
JP2015133387A5 (ja) | ||
JP2015507231A5 (ja) | ||
JP2015515847A5 (ja) | ||
JP2014192321A (ja) | 電子部品内蔵配線板およびその製造方法 | |
JP2017530556A5 (ja) | ||
TW201547338A (zh) | 軟性電路板的電力供應路徑結構 | |
US10302670B2 (en) | Acceleration sensor | |
JP2015012170A5 (ja) | 積層型半導体装置、プリント回路板、電子機器及び積層型半導体装置の製造方法 | |
KR20150079189A (ko) | 전자소자 내장 기판 | |
JP2013004984A5 (ja) | ||
JP2012088191A (ja) | 電流センサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140805 |