JP2012238829A - 光電変換装置とその製造方法、および光電変換モジュール - Google Patents

光電変換装置とその製造方法、および光電変換モジュール Download PDF

Info

Publication number
JP2012238829A
JP2012238829A JP2011260856A JP2011260856A JP2012238829A JP 2012238829 A JP2012238829 A JP 2012238829A JP 2011260856 A JP2011260856 A JP 2011260856A JP 2011260856 A JP2011260856 A JP 2011260856A JP 2012238829 A JP2012238829 A JP 2012238829A
Authority
JP
Japan
Prior art keywords
transparent conductive
oxide film
conductive oxide
type
type transparent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011260856A
Other languages
English (en)
Other versions
JP5550624B2 (ja
Inventor
Kyozo Kanemoto
恭三 金本
Hirofumi Konishi
博文 小西
Hidetada Tokioka
秀忠 時岡
Mikio Yamamuka
幹雄 山向
Hiroyuki Fuchigami
宏幸 渕上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2011260856A priority Critical patent/JP5550624B2/ja
Priority to US13/334,892 priority patent/US8546682B2/en
Publication of JP2012238829A publication Critical patent/JP2012238829A/ja
Application granted granted Critical
Publication of JP5550624B2 publication Critical patent/JP5550624B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type
    • H01L31/076—Multiple junction or tandem solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/054—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means
    • H01L31/056—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means the light-reflecting means being of the back surface reflector [BSR] type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884—Manufacture of transparent electrodes, e.g. TCO, ITO
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/52—PV systems with concentrators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Abstract

【課題】積層型の光電変換装置において中間層の導電性を改善して光電変換効率に優れた光電変換装置を得ること。
【解決手段】第１ｐ型半導体層４ａと第１ｎ型半導体層４ｄを有する第１光電変換層４と、第２ｐ型半導体層６ｄと第２ｎ型半導体層６ｃを有する第２光電変換層６との間に中間層５を設け、中間層５はバンドギャップが１．５ｅＶ以上のｎ型透明導電性酸化膜５ａとｐ型透明導電性酸化膜５ｂとを備え、ｎ型透明導電性酸化膜５ａは、第１ｎ型半導体層４ｄに接して配置され、ｐ型透明導電性酸化膜５ｂは、第２ｐ型半導体層６ｄに接して配置され、ｐ型透明導電性酸化膜５ｂがｎ型透明導電性酸化膜５ａと接する界面またはｐ型透明導電性酸化膜５ｂが第２ｐ型半導体層６ｄと接する界面のうち少なくとも一方の界面の付近に形成されたフリーキャリアの濃度が１×１０１８ｃｍ−３以下である低キャリア濃度領域の膜厚方向の幅が５ｎｍ以下である。
【選択図】図１

Description

本発明は、光エネルギーを電気エネルギーに変換する光電変換装置とその製造方法、および光電変換モジュールに関する。
光エネルギーを電気エネルギーに変換する光電変換装置では、光電変換効率を高めるために、光吸収波長特性の異なる複数の薄膜光電変換層が積層された積層型薄膜太陽電池が知られている。このような従来の積層型薄膜太陽電池では、例えば透明電極が形成された絶縁性透明基板に薄膜半導体をｐ型層、ｉ型層およびｎ型層の順に堆積した光電変換層からなる光電変換素子が複数積層される。そして、裏面電極として反射導電膜を形成して、絶縁性透明基板側からの光入射により光起電力を発生させる。
積層された複数の光電変換素子間で電流を滞りなく伝えるために、光電変換素子間のそれぞれの間には導電性を有する中間層が挿入される。この中間層として、特定の波長領域の光を反射または透過させる光学特性を有した材料が用いられることがある。例えば、ＧａＡｓ系化合物半導体では、特許文献１に開示されているように、中間層としてバンドギャップの広い高電子濃度ｎ層と高ホール濃度ｐ層によるトンネル接合を利用した低抵抗構造が知られている。
一方、一般家庭などへの普及が最も進んでいるＳｉ系光電変換素子においては、このような広バンドギャップのトンネル接合を用いた中間層はない。Ｓｉ系光電変換素子としては、特許文献２には、中間層の材料としてｎ型の透明導電性酸化物（ＴＣＯ）系のＺｎＯ、ＩＴＯあるいはＳｎＯ２を用いることが示されている。
特開平０６−０６１５１３号公報 特開２００６−１２０７４７号公報
しかしながら、特許文献２に開示された技術によれば、ｎ型Ｓｉとの接合では、ｎ型同士が接合されるため、低抵抗化が容易であるが、ｐ型Ｓｉとの接合ではｎ−ｐ接合となるため、低抵抗化が困難である。このため、これらの材料の導電膜を用いても、特に、集光して発電するような光電変換層が発生する電流が大きい場合には、電流の導電性が中間層の抵抗によって制限されて光電変換装置の光電変換効率が低下するという問題があった。
本発明は、上記に鑑みてなされたものであって、積層型の光電変換装置において中間層の導電性を改善して光電変換効率に優れた光電変換装置とその製造方法、および光電変換モジュールを得ることを目的とする。
上述した課題を解決し、目的を達成するために、本発明にかかる光電変換装置は、第１ｐ型半導体層と第１ｎ型半導体層とを有する第１光電変換層と、第２ｐ型半導体層と第２ｎ型半導体層とを有するとともに、前記第１光電変換層と光吸収波長特性が異なる第２光電変換層と、前記第１ｎ型半導体層と前記第２ｐ型半導体層との間の前記第１ｎ型半導体層に接する側に配置され、バンドギャップが１．５ｅＶ以上のｎ型透明導電性酸化膜と、前記第１ｎ型半導体層と前記第２ｐ型半導体層との間の前記第２ｐ型半導体層に接する側に前記ｎ型透明導電性酸化膜とｐｎ接合を形成するように配置され、バンドギャップが１．５ｅＶ以上のｐ型透明導電性酸化膜と、を備え、前記ｐ型透明導電性酸化膜が前記ｎ型透明導電性酸化膜と接する界面または前記ｐ型透明導電性酸化膜が前記第２ｐ型半導体層と接する界面のうち少なくとも一方の界面の付近に形成されたフリーキャリアの濃度が１×１０１８ｃｍ−３以下である低キャリア濃度領域の膜厚方向の幅が５ｎｍ以下であること、を特徴とする。
本発明によれば、積層型の光電変換装置において中間層の導電性を改善し、光電変換効率を向上させることが可能となる、という効果を奏する。
図１は、本発明に係る光電変換装置の実施の形態１の概略構成を示す断面図である。 図２は、図１に示される中間層の近傍の構成を説明する図であり、図２（ａ）は中間層の近傍の層を拡大して示す図、図２（ｂ）は図２（ａ）に示される各層のエネルギーバンドを示す図である。 図３は、各層の膜厚方向におけるドーパント濃度の一例を模式的に示す図である。 図４は、中間層の形成プロセスと抵抗率との関係を電圧-抵抗曲線で示す図である。 図５は、中間層の形成プロセスと抵抗率との関係を電圧-抵抗曲線で示す図である。
以下に、本発明に係る光電変換装置とその製造方法、および光電変換モジュールの実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、以下に示す図面においては、理解の容易のため、各部材の縮尺が実際とは異なる場合がある。
実施の形態１．
図１は、本発明に係る光電変換装置の実施の形態１の概略構成を示す断面図である。図１において、光電変換装置１は、絶縁性および透光性を有する基板２上に、微細な凹凸である表面テクスチャ構造を有する透明電極３、非晶質Ｓｉ光電変換層４、中間層５、微結晶Ｓｉ光電変換層６、裏面電極７が順に積層されている。また、基板２上には不純物の阻止層として、必要に応じてアンダーコート層８を形成してもよい。なお、アンダーコート層８の材料は、シリコン酸化膜を用いることができる。
非晶質Ｓｉ光電変換層４と微結晶Ｓｉ光電変換層６とはともにＳｉを主成分とするが、結晶構造の違いにより異なるバンドギャップを有し、従って異なる光吸収波長特性を有する。この光電変換装置１では、非晶質Ｓｉ光電変換層４の発電素子と微結晶Ｓｉ光電変換層６の発電素子とが積層方向に直列に接続されている。そして、基板２側から光が入射すると、非晶質Ｓｉ光電変換層４および微結晶Ｓｉ光電変換層６で電圧が発生し、その電力が透明電極３と裏面電極７とから取り出される。
この光電変換装置１はタンデム型太陽電池を構成する。そして、この光電変換装置１は、光を入射する側に主として短い波長の光を吸収して電気エネルギーに変換するバンドギャップの大きい非晶質Ｓｉ光電変換層４、裏面側に非晶質Ｓｉ光電変換層４よりも長い波長の光を吸収して電気エネルギーに変換するバンドギャップの小さい微結晶Ｓｉ光電変換層６が配置される。
なお、本実施の形態１では、積層された光電変換層の光吸収波長特性を異ならせるために、非晶質Ｓｉ光電変換層４と微結晶Ｓｉ光電変換層６を用い、結晶化率を互いに異ならせる方法について説明したが、光電変換層の元素組成を互いに異ならせるようにしてもよい。例えば、Ｓｉ半導体層に添加するＧｅやＣの割合を変化させ、バンドギャップを調整して積層する光電変換層で光吸収波長特性が異なるように調整してもよい。また、積層される光電変換層は３つ以上としてもよい。その場合、中間層５が各光電変換層の間にあるように２つ以上ある構成としてもよい。また、基板２からの積層順序を反対として、基板２と反対側の膜面側から光を入射する構成としてもよい。膜面側から光を入射する場合、基板２は透明でなくてよい。
非晶質Ｓｉ光電変換層４は、基板２側から順にｐ型非晶質Ｓｉ半導体層４ａ、ｉ型非晶質Ｓｉ半導体層４ｂ、ｎ型非晶質Ｓｉ半導体層４ｃが積層された層で構成されている。またｐ型非晶質Ｓｉ半導体層４ａとｉ型非晶質Ｓｉ半導体層４ｂとの間にｉ型非晶質Ｓｉ半導体層を挿入しても良い。微結晶Ｓｉ光電変換層６は、基板２側から順に、ｐ型微結晶Ｓｉ半導体層６ａ、ｉ型微結晶Ｓｉ半導体層６ｂ、ｎ型微結晶Ｓｉ半導体層６ｃが積層された層で構成されている。
なお、中間層５とｎ型非晶質Ｓｉ半導体層４ｃとの間にｎ型非晶質Ｓｉ半導体層４ｃよりもキャリア密度が高いｎ型非晶質Ｓｉ半導体層４ｄを挿入するようにしてもよい。また、中間層５とｐ型微結晶Ｓｉ半導体層６ａとの間にｐ型微結晶Ｓｉ半導体層６ａよりもキャリア密度が高いｐ型微結晶Ｓｉ半導体層６ｄを挿入するようにしてもよい。
裏面電極７はたとえばＡｌやＡｌ合金などの反射率の高い金属を使用する。Ａｌの代わりにＡｇを用いてもよい。反射性能に優れた裏面電極７を用いると、微結晶Ｓｉ光電変換層６を透過した光は裏面電極７により再び微結晶Ｓｉ光電変換層６側に反射されて光電変換されるので変換効率が向上する。光電変換される波長域の光を効果的に反射するために図のように裏面電極７とｎ型微結晶Ｓｉ半導体層６ｃとの間に適当な光学特性を有するＺｎＯなどの透明導電層１１を挿入してもよい。
中間層５は非晶質Ｓｉ光電変換層４と微結晶Ｓｉ光電変換層６とに挟まれた層である。中間層５は非晶質Ｓｉ光電変換層４で吸収されなかった光を微結晶Ｓｉ光電変換層６側に透過する必要がある。このために、中間層５のバンドギャップは少なくとも非晶質Ｓｉ光電変換層４のバンドギャップより広くしておく必要がある。このため、中間層５は、１．５ｅＶ以上のバンドギャップが必要である。
それと同時に、中間層５は非晶質Ｓｉ光電変換層４と微結晶Ｓｉ光電変換層６との間を電気的に導通させる必要がある。また、中間層５が微結晶Ｓｉ光電変換層６で吸収する波長域の光を透過する一方、非晶質Ｓｉ光電変換層４で吸収する波長域の光を非晶質Ｓｉ光電変換層４側に反射する光学特性を備えると、非晶質Ｓｉ光電変換層４を通過した光が再び非晶質Ｓｉ光電変換層４を通過して光電変換されるので変換効率が向上する。
中間層５は、その両側に接合された非晶質Ｓｉ光電変換層４と微結晶Ｓｉ光電変換層６との間のキャリアを滞りなく伝えなければならないため、キャリア伝導性が必須である。非晶質Ｓｉ光電変換層４と微結晶Ｓｉ光電変換層６との間でキャリア伝導が妨げられると、実効的な素子間接続抵抗が高くなり、太陽電池の曲線因子（Ｆｉｌｌ Ｆａｃｔｏｒ：ＦＦ）が低下し、結果として発電効率が低下する。そのため中間層５は、透過率とキャリア導電率を両立させなければならない。
図２は、図１に示される中間層５の近傍の層を説明する図である。図２（ａ）は、中間層５の近傍の層を拡大して示す図である。図２（ｂ）は、図２（ａ）に示される各層のエネルギーバンドを示す図である。
非晶質Ｓｉ光電変換層４のｎ型非晶質Ｓｉ半導体層４ｄと微結晶Ｓｉ光電変換層６のｐ型微結晶Ｓｉ半導体層６ｄとの間には、ｎ型非晶質Ｓｉ半導体層４ｄ側から順にｎ型透明導電性酸化膜５ａとｐ型透明導電性酸化膜５ｂとが積層された中間層５が配置されている。すなわち、ｎ型非晶質Ｓｉ半導体層４ｄにはｎ型透明導電性酸化膜５ａが当接している。また、ｐ型微結晶Ｓｉ半導体層６ｄにはｐ型透明導電性酸化膜５ｂが当接している。
ここで、ｎ型透明導電性酸化膜５ａとｐ型透明導電性酸化膜５ｂとの界面付近には、半導体接合により低キャリア濃度領域１２ａができる。同様に、ｐ型透明導電性酸化膜５ｂとｐ型微結晶Ｓｉ半導体層６ｄとの界面付近にも半導体接合により低キャリア濃度領域１２ｂができる。なお、低キャリア濃度領域１２ａおよび低キャリア濃度領域１２ｂは、フリーキャリアの濃度が１×１０１８ｃｍ−３以下の領域と定義する。そして、例えば以下に示すような構造において、低キャリア濃度領域１２ａおよび低キャリア濃度領域１２ｂの厚み方向の幅は、５ｎｍ以下とされる。
図２においては、ｎ型透明導電性酸化膜５ａとしてはＡｌをドープしたＺｎＯ層、ｐ型透明導電性酸化膜５ｂとしてはＬｉをドープしたＮｉＯ層を用いた例を示した。
ｎ型透明導電性酸化膜５ａとしてのＡｌをドープしたＺｎＯ層は、重量比率２％の濃度でＡｌ２Ｏ３を添加したＺｎＯターゲットと、重量比率５％の濃度でＡｌ２Ｏ３を添加したＺｎＯターゲットとの２種類のＺｎＯターゲットを用いて、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）スパッタリング法により成膜した。まず始めに重量比率２％のＡｌ２Ｏ３濃度のＺｎＯターゲットを用いて、ＡｌをドープしたＺｎＯ層を成膜した。その後、ＡｌをドープしたＺｎＯ層の成膜膜厚の最後の２ｎｍを、重量比率５％のＡｌ２Ｏ３濃度のＺｎＯターゲットを用いて成膜した。成膜時の基板温度は２００℃とした。
なお、ｎ型透明導電性酸化膜５ａは、プラズマＣＶＤ法や蒸着法などで形成するようにしてもよい。また、ｎ型透明導電性酸化膜５ａは、ターゲットにＩｎＧａＺｎＯ４を用いて、この組成のＩｎＧａＺｎＯ４膜を用いるようにしてもよい。なお、このＩｎＧａＺｎＯ４膜はＩｎ：Ｇａ：Ｚｎの原子比率がほぼ１：１：１である組成としてもよいが、必ずしもこの組成に限定されない。ＩｎｘＧａｙＺｎｚＯ４（３ｘ＋３ｙ＋２ｚ＝８、０＜ｘ＜１、０＜ｙ＜１、０＜ｚ＜１）の形の組成比を持った化合物で、ＩｎＧａＺｎＯやＩＧＺＯと表記される材料としてもよい。
ｐ型透明導電性酸化膜５ｂとしてのＬｉをドープしたＮｉＯ層は、原子組成比率１０％の濃度でＬｉをドープしたＮｉＯターゲットと、原子組成比率３０％の濃度でＬｉをドープしたＮｉＯターゲットとの２種類のＮｉＯターゲットを用いて、ＲＦスパッタリング法により成膜した。ＬｉをドープしたＮｉＯ層の成膜では、成膜の始めと終わりの膜厚２ｎｍを、原子組成比率３０％のＬｉ濃度のＮｉＯターゲットを用いて成膜し、残りの膜厚を原子組成比率１０％のＬｉ濃度のＮｉＯターゲットで成膜した。
ＬｉをドープしたＮｉＯ層の成膜は、成膜の始めと終わりにおける原子組成比率３０％のＬｉ濃度のＮｉＯターゲットを用いた成膜時は、Ａｒガスのみを１５ｓｃｃｍで供給して行った。また、それ以外の原子組成比率１０％のＬｉ濃度のＮｉＯターゲットを用いた成膜は、窒素ガス１０ｓｃｃｍに加えて酸素ガス５ｓｃｃｍを供給して行った。いずれの場合の成膜も、成膜室内の圧力は０．５Ｐａ、成膜時の基板温度は２００℃とした。成膜時の基板温度は成膜後の熱処理温度との兼ね合いで決まる。室温で形成することも可能であるが、この場合、成膜後の熱処理温度は高温で、長時間の加熱が必要になる。
以上のような成膜を行うことにより、ｎ型透明導電性酸化膜５ａとｐ型透明導電性酸化膜５ｂとの界面付近において、ｎ型透明導電性酸化膜５ａのｎ型ドーパント濃度をｐ型透明導電性酸化膜５ｂとの界面に向かって増加させることができる。同時にｎ型透明導電性酸化膜５ａとｐ型透明導電性酸化膜５ｂとの界面付近において、ｐ型透明導電性酸化膜５ｂのｐ型ドーパント濃度をｎ型透明導電性酸化膜５ａとの界面に向かって増加させることができる。これにより、低キャリア濃度領域１２ａの厚み方向の幅を５ｎｍ以下にできる。
また、以上のような成膜を行うことにより、ｐ型透明導電性酸化膜５ｂとｐ型微結晶Ｓｉ半導体層６ｄとの界面付近において、ｐ型透明導電性酸化膜５ｂのｐ型ドーパント濃度をｐ型微結晶Ｓｉ半導体層６ｄとの界面に向かって増加させることができる。これにより、低キャリア濃度領域１２ｂの厚み方向の幅を５ｎｍ以下にできる。
また、ｐ型透明導電性酸化膜５ｂの成膜後、例えばプラズマＣＶＤ法などによりｐ型微結晶Ｓｉ半導体層６ｄを成膜する。このとき、反応ガスの種類や供給量等を制御して例えば成膜の始めの膜厚２ｎｍのｐ型ドーパント濃度を高めて、ｐ型透明導電性酸化膜５ｂとｐ型微結晶Ｓｉ半導体層６ｄとの界面付近において、ｐ型微結晶Ｓｉ半導体層６ｄのｐ型ドーパント濃度をｐ型透明導電性酸化膜５ｂとの界面に向かって増加させてもよい。これにより、低キャリア濃度領域１２ｂの厚み方向の幅を５ｎｍ以下にできる。
図３は、各層の膜厚方向におけるドーパント濃度の一例を模式的に示す図である。図３（ａ）は、ｎ型透明導電性酸化膜５ａの膜厚方向におけるｎ型ドーパント濃度の一例を模式的に示す図である。図３（ｂ）は、ｐ型透明導電性酸化膜５ｂの膜厚方向におけるｐ型ドーパント濃度の一例を模式的に示す図である。図３（ｃ）は、ｐ型微結晶Ｓｉ半導体層６ｄの膜厚方向におけるｐ型ドーパント濃度の一例を模式的に示す図である。
なお、ｐ型透明導電性酸化膜５ｂは、ＣＶＤ法や蒸着法などで形成するようにしてもよい。この場合のドーピングの制御は、ドーパントの流量を変える、ドーパント濃度の異なる蒸着源を切り替える、などの方法により制御可能である。
また、ｐ型透明導電性酸化膜５ｂとして、ＬｉをドープしたＮｉＯ層の代わりに、Ｃｕ2Ｏ膜を用いてもよい。この場合にはドーピングは行わないため、ドーピング量の調整は行わない。
このような中間層５では、主としてトンネル伝導とキャリア再結合とによって非晶質Ｓｉ光電変換層４と微結晶Ｓｉ光電変換層６との間に電流が流れる。実施の形態１の中間層５に用いられるＡｌをドープしたＺｎＯおよびＬｉをドープしたＮｉＯは透明導電膜であるため、本来の伝導特性は膜厚にはあまり左右されない。ただし、ここに示すような成膜後の高温熱処理を行わない場合には、本来のキャリア濃度および移動度が必ずしも十分に実現できるわけではないため、膜厚は薄くする方がよい。
次に、このような中間層５の作用について説明する。ｎ型Ｓｉ層と、Ａｌをドープしたｎ型ＺｎＯ層（ｎ型ＺｎＯ：Ａｌ）とのショットキー接合は、伝導帯のそれぞれのポテンシャル位置（電子親和力）が近いためにショットキーバリアは小さい。このため、それぞれの層のキャリア濃度が１×１０１８ｃｍ−３以上となるようにドーピングコントロールすることでオーミック特性を示す。
同様に、Ｌｉをドープしたｐ型ＮｉＯ層と、ｐ型Ｓｉ層とのショットキー接合は、価電子帯のそれぞれのポテンシャル位置（イオン化ポテンシャル）が近いためにショットキーバリアは小さい。このため、それぞれの層のキャリア濃度が１×１０１８ｃｍ−３以上となるようにドーピングコントロールすることでオーミック特性を示す。
一方、ｎ型透明導電性酸化膜５ａとｐ型透明導電性酸化膜５ｂとは、トンネル接合を形成する。それぞれのキャリア濃度が１×１０１９ｃｍ−３のレベルになるようドーピングして縮退した状態（フェルミレベルが、伝導帯または価電子帯の中にある状態）を実現すると、殆どエネルギーを消費することなしに、ｎ型透明導電性酸化膜５ａとｐ型透明導電性酸化膜５ｂとの間のｎ−ｐ間のトンネリング再結合による電流の流れを容易に実現できる。トンネリング再結合は、トンネル伝導したキャリアが再結合して消滅するまでのキャリアの一連の動作を意味する。
透明導電性酸化膜により、ｐｎ接合を有する中間層５を形成した場合、成膜条件や積層構造によって接合抵抗が思い通りに低減できないことがある。この原因を調べるために、ｐｎ接合を含む透明導電性酸化膜のＩ−Ｖ特性を評価した。その結果、接合抵抗が高い場合には空間電荷制限電流が支配的であることが分かった。ここで、空間電荷制限電流は、低キャリア濃度領域が抵抗値を支配していることを示す。
そこで、本実施の形態では、透明導電性酸化膜からなりｐｎ接合を有する中間層５を形成する際に、ｐ型透明導電性酸化膜とその上下の層の界面付近に生じる低キャリア濃度（１×１０１８ｃｍ−３以下）層の膜厚方向における広がり（幅）を５ｎｍ以下に抑える。すなわち、低キャリア濃度領域１２ａおよび低キャリア濃度領域１２ｂの、膜厚方向における広がりを５ｎｍ以下に抑える。これにより、中間層５の接合抵抗を３００ｍΩｃｍ２以下に抑えることができる。接合抵抗を３００ｍΩｃｍ２以下にすることにより、高集光発電時における高電流の状況でも、接合抵抗に起因した光電変換効率の低下を抑えることが可能になる。この低キャリア濃度の領域の幅は狭いほど低抵抗化が可能になる。このため、低キャリア濃度領域１２ａおよび低キャリア濃度領域１２ｂの幅は、５ｎｍ以下が好ましい。そして、低キャリア濃度領域１２ａおよび低キャリア濃度領域１２ｂの幅を２ｎｍ以下に低減すれば、より低い接合抵抗が実現可能となる。
以上のように、実施の形態１においては、中間層５はｎ型透明導電性酸化膜５ａとｐ型透明導電性酸化膜５ｂとが積層されて構成される。そして、ｎ型透明導電性酸化膜５ａとｐ型透明導電性酸化膜５ｂとの界面付近において、ｎ型透明導電性酸化膜５ａのｎ型ドーパント濃度を、ｐ型透明導電性酸化膜５ｂとの界面に向かって増加させている。また、ｎ型透明導電性酸化膜５ａとｐ型透明導電性酸化膜５ｂとの界面付近において、ｐ型透明導電性酸化膜５ｂのｐ型ドーパント濃度を、ｎ型透明導電性酸化膜５ａとの界面に向かって増加させている。これにより、低キャリア濃度領域１２ａの幅を低減させて、接合抵抗を低下させることができる。上記のドーパント濃度の増加は、ｎ型透明導電性酸化膜５ａまたはｐ型透明導電性酸化膜５ｂの一方だけでも効果がある。
また、上述したｎ型透明導電性酸化膜５ａとｐ型透明導電性酸化膜５ｂとの界面付近でのドーパント濃度を変更する成膜方法は、該界面付近でのみキャリアを増加させてキャリアの減少分を補償し、全体のキャリアを増加させた場合の光透過率の減少を避けることを可能にする。このため、上記の成膜方法により、中間層５での光吸収を最小限に抑えつつ、ｎ型透明導電性酸化膜５ａとｐ型透明導電性酸化膜５ｂとの間の接合抵抗を低減し、素子抵抗を低減することができる。
そして、低キャリア濃度領域１２ａの幅を５ｎｍ以下に抑えることで接合抵抗３００ｍΩｃｍ２以下を実現することができ、高集光発電時における高電流の状況でも光電変換効率の低下を抑えることが可能になる。この低キャリア濃度領域１２ａの幅は狭いほど低抵抗化が可能になるため、その幅を２ｎｍ以下とすることでより低い接合抵抗を実現可能となる。
また、低キャリア濃度の領域は中間層５の透明導電性酸化層のｐｎ接合付近の他にも、ｐ型透明導電性酸化膜５ｂとｐ型微結晶Ｓｉ半導体層６ｄとの界面付近にも発生し易く、この界面付近に低キャリア濃度領域１２ｂができる。そこで、ｐ型透明導電性酸化膜５ｂとｐ型微結晶Ｓｉ半導体層６ｄとの界面付近において、ｐ型透明導電性酸化膜５ｂのｐ型ドーパント濃度をｐ型微結晶Ｓｉ半導体層６ｄとの界面に向かって増加させる。また、ｐ型微結晶Ｓｉ半導体層６ｄのｐ型ドーパント濃度をｐ型透明導電性酸化膜５ｂとの界面に向かって増加させる。これにより、低キャリア濃度領域１２ｂの幅を低減させて、接合抵抗を低下させることができる。上記のドーパント濃度の増加は、ｐ型透明導電性酸化膜５ｂまたはｐ型微結晶Ｓｉ半導体層６ｄの一方だけでも効果がある。この場合も、低キャリア濃度領域１２ｂの幅を５ｎｍ以下に抑えることで接合抵抗３００ｍΩｃｍ２以下を実現することができ、この低キャリア濃度領域１２ｂの幅も狭いほど低抵抗化が可能になるため、その幅を２ｎｍ以下とすることでより低い接合抵抗を実現可能となる。
したがって、実施の形態１によれば、中間層５のｐ型透明導電性酸化膜５ｂと他層との界面付近に構成される低キャリア濃度領域の幅を低減させて接合抵抗を低下させることにより、中間層５を挟んで接続された第１光電変換層（非晶質Ｓｉ光電変換層４）と第２光電変換層（微結晶Ｓｉ光電変換層６）との間の導電性を改善し、光電変換効率を向上させることができる。
なお、低キャリア濃度領域１２ｂの幅の低減は、上述したｎ型透明導電性酸化膜５ａ等におけるドーパント濃度を増加させる方法以外の別の方法でも実現できる。例えば膜のストイキオメトリの制御により膜内の酸素欠損または格子間金属元素を多くすると、膜内のｎ型キャリア濃度を増加させることが可能である。また、膜のストイキオメトリの制御により膜内の金属欠損または格子間酸素を多くすると、膜内のｐ型キャリア濃度を多くすることができる。このような方法によれば、それぞれｎ型ドーパント濃度増加、ｐ型ドーパント濃度増加と同様の効果を得ることができ、低キャリア濃度領域の幅を低減できる。
また、成膜初期から成膜が定常状態となるまでにかけて酸素供給量を増加させてｐ型透明導電性酸化膜５ｂ内の酸素を増やすことで、ｐ型ドーパント濃度を増加させた場合と同様の効果が得られ、低キャリア濃度領域１２ｂの幅が低下して接合抵抗を低下させることができる。
また、上記においては中間層５とｎ型非晶質Ｓｉ半導体層４ｃとの間にｎ型非晶質Ｓｉ半導体層４ｄが挿入されている場合を例に説明したが、ｎ型非晶質Ｓｉ半導体層４ｄが挿入されていない場合も上記と同様に効果を得ることができる。また、上記においては中間層５とｐ型微結晶Ｓｉ半導体層６ａとの間にｐ型微結晶Ｓｉ半導体層６ｄを挿入されている場合を例に説明したが、ｐ型微結晶Ｓｉ半導体層６ｄが挿入されていない場合も上記と同様に効果を得ることができる。
実施の形態２．
実施の形態２では、実施の形態１で説明した構成を有する光電変換装置において、ｐ型透明導電性酸化膜５ｂとしてＺｎＭ２Ｏ４（ＭはＣｏ，Ｒｈ，Ｉｒのいずれか１つ）系の膜のうちＺｎＩｒ２Ｏ４膜を用いる。中間層５の形成においては、まず、実施の形態１の場合と同様にしてｎ型非晶質Ｓｉ半導体層４ｄ上にｎ型透明導電性酸化膜５ａとしてのＡｌをドープしたＺｎＯ層を成膜する。すなわち、まずｎ型透明導電性酸化膜５ａのｎ型ドーパント濃度を次に形成するｐ型透明導電性酸化膜５ｂとの界面側の表面に向かって増加させてｎ型透明導電性酸化膜５ａを成膜する。
ｎ型透明導電性酸化膜５ａとしてのＡｌをドープしたＺｎＯ層は、重量比率２％の濃度でＡｌ２Ｏ３を添加したＺｎＯターゲットを用いて、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）スパッタリング法により成膜した。成膜時の基板温度は２００℃とした。
なお、ｎ型透明導電性酸化膜５ａは、プラズマＣＶＤ法や蒸着法などで形成するようにしてもよい。また、ｎ型透明導電性酸化膜５ａは、ターゲットにＩｎＧａＺｎＯ４を用いて、この組成のＩｎＧａＺｎＯ４膜を用いるようにしてもよい。また、ＩｎｘＧａｙＺｎｚＯ４（３ｘ＋３ｙ＋２ｚ＝８）の形の組成比を持った化合物としても良い。
ｐ型透明導電性酸化膜５ｂとしてのＺｎＩｒ２Ｏ４層は、ＺｎＩｒ２Ｏ４ターゲットを用いて、ｎ型透明導電性酸化膜５ａ上にＲＦスパッタリング法により成膜した。
ＺｎＩｒ２Ｏ４層の成膜は、Ａｒガスのみを１５ｓｃｃｍで供給して行った。成膜室内の圧力は０．５Ｐａ、成膜時の基板温度は２００℃とした。これにより、ｐ型透明導電性酸化膜５ｂとしてアモルファス状態のＺｎＩｒ２Ｏ４膜を得ることができる。成膜時の基板温度は成膜後の熱処理温度との兼ね合いで決まる。室温で形成することも可能であるが、この場合、成膜後の熱処理温度は高温で、長時間の加熱が必要になる。
ＺｎＩｒ２Ｏ４は、アモルファス状態でｐ型伝導を得ることができる透明導電膜となる。成膜後に２００℃で２時間の酸素雰囲気中アニールを行うことで、高いホール濃度を得ることができる。
以上のような成膜を行うことにより、ｎ型透明導電性酸化膜５ａとｐ型透明導電性酸化膜５ｂとの界面付近において、ｐ型透明導電性酸化膜５ｂ形成時にｎ型透明導電性酸化膜５ａの表面が過剰に酸化されてキャリア濃度の低下が起こるのを防ぐことができる。これにより、低キャリア濃度領域１２ａの厚み方向の幅を５ｎｍ以下にできる。
このような中間層５では、主としてトンネル伝導とキャリア再結合とによって非晶質Ｓｉ光電変換層４と微結晶Ｓｉ光電変換層６との間に流れる電流が決まる。実施の形態２の中間層５に用いられるＡｌをドープしたＺｎＯおよびＺｎＩｒ２Ｏ４は透明導電膜であるため、本来の伝導特性は膜厚にはあまり左右されない。ただし、ここに示すような成膜後の高温熱処理を行わない場合には、本来の移動度が必ずしも十分に実現できるわけではないため、膜厚は薄くする方がよい。
次に、このような中間層５の作用について説明する。ｎ型Ｓｉ層と、Ａｌをドープしたｎ型ＺｎＯ層（ｎ型ＺｎＯ：Ａｌ）とのショットキー接合は、伝導帯のそれぞれのポテンシャル位置（電子親和力）が近いためにショットキーバリアは小さい。このため、それぞれの層のキャリア濃度が１×１０１８ｃｍ−３以上となるようにドーピングコントロールすることでオーミック特性を示す。
同様に、ＺｎＩｒ２Ｏ４層と、ｐ型Ｓｉ層とのショットキー接合は、それぞれの層のキャリア濃度が１×１０１８ｃｍ−３以上となるようにキャリア濃度コントロールすることでオーミック特性を示す。
一方、ｎ型透明導電性酸化膜５ａとｐ型透明導電性酸化膜５ｂとは、トンネル接合を形成する。それぞれのキャリア濃度が１×１０１９ｃｍ−３のレベルになるようドーピングして縮退した状態（フェルミレベルが、伝導帯または価電子帯の中にある状態）を実現すると、殆どエネルギーを消費することなしに、ｎ型透明導電性酸化膜５ａとｐ型透明導電性酸化膜５ｂとの間のｎ−ｐ間のトンネリング再結合によるｐ側からｎ側への電流の流れを容易に実現できる。トンネリング再結合は、トンネル伝導したキャリアが再結合して消滅するまでのキャリアの一連の動作を意味する。
ここで、透明導電性酸化膜により、ｐｎ接合を有する中間層５を形成した場合、成膜条件や積層構造によって接合抵抗が思い通りに低減できなかった。この原因を調べるために、ｐｎ接合を含む透明導電性酸化膜のＩ−Ｖ特性を評価した。その結果、接合抵抗が高い場合には空間電荷制限電流が支配的であることが分かった。ここで、空間電荷制限電流は、低キャリア濃度領域が抵抗値を支配していることを示す。
このような低キャリア濃度領域が発生するメカニズムを詳しく調べた結果、キャリア発生のメカニズムに根ざした成膜プロセスの相互干渉が原因であることを突き止めた。ＺｎＯなどのｎ型透明導電性酸化膜において、ｎ型キャリアである電子の生成原因は、ドーパント原子（例えばＡｌ）と膜中の酸素欠損にある。したがって、酸素が過剰に存在する雰囲気で成膜するとｎ型キャリアが減少する。このことは、成膜後の膜表面に対しても当てはまる。成膜後のｎ型透明導電性酸化膜の表面が活性な酸素に触れると、過剰な酸化が進行し、成膜時に形成された酸素欠損が消失し、キャリア（可動電子）が減少する。
一方、ｐ型透明導電性酸化膜において、ｐ型キャリアであるホールの生成原因は、ドープした原子と膜中のメタル欠損にある。このため、ｐ型透明導電性酸化膜の成膜中には、過剰酸素が必要である。したがって、通常、ｐ型透明導電性酸化膜の成膜は、酸素雰囲気で行われる。
従来技術による成膜では、ｐ型透明導電性酸化膜はｐ型膜に最適な成膜条件で成膜されていたため、ｐ型透明導電性酸化膜の成膜初期において下地のｎ型透明導電性酸化膜の膜表面が酸化される、というｎ型透明導電性酸化膜にとっては不利な条件で成膜されていた。このため、ｐ型透明導電性酸化膜の成膜過程でのｎ型透明導電性酸化膜の過剰酸化が原因となり、表面付近のｎ型キャリアが減少していた。
そこで、本実施の形態では、透明導電性酸化膜からなりｐｎ接合を有する中間層５を形成する際に、ｐ型透明導電性酸化膜５ｂとその上下の層の界面付近に生じる低キャリア濃度（１×１０１８ｃｍ−３以下）層の膜厚方向における広がり（幅）を５ｎｍ以下に抑えるために、初期のｐ型透明導電性酸化膜５ｂの形成条件を、ｎ型透明導電性酸化膜５ａを劣化させない条件、すなわち酸素ガスを供給しない条件に設定した。
このような工程を可能にするためには、ホール濃度が成膜時の酸素供給量にあまり左右されることの無い材料を用いて、少なくとも膜形成の初期において酸素供給無しの条件で成膜を行うことにした。この結果、ｎ型透明導電性酸化膜５ａとｐ型透明導電性酸化膜５ｂの接合界面付近（界面から５ｎｍ以内）でのｎ型透明導電性酸化膜５ａの酸素欠損濃度を、接合界面と反対側に位置する部分のｎ型透明導電性酸化膜５ａの酸素欠損濃度に比べて１０％以下になるのを防ぐことができる。すなわち低キャリア濃度（１×１０１８ｃｍ−３以下）層の膜厚方向における広がり（幅）を５ｎｍ以下に抑えることができる。
図４にこのような中間層５の形成プロセスと抵抗との関係についての実験結果を示す。図４は、中間層５の形成プロセスと抵抗率との関係を電圧-抵抗曲線で示す図である。図４において、曲線ａは、中間層５のテスト構造におけるｐ型透明導電性酸化膜５ｂとして酸素供給雰囲気で成膜したＮｉＯ膜を使用した場合に対応する。曲線ｂは、中間層５のテスト構造におけるｐ型透明導電性酸化膜５ｂとして酸素供給雰囲気で成膜したＺｎＩｒ２Ｏ４膜を使用した場合に対応する。曲線ｃは、中間層５のテスト構造におけるｐ型透明導電性酸化膜５ｂとして酸素無し雰囲気で成膜したＺｎＩｒ２Ｏ４膜を用いた場合に対応する。なお、中間層５のテスト構造におけるｎ型透明導電性酸化膜５ａとしては、これらの３種類のテスト構造において共通でＺｎＯ膜を使用した。
図４における縦軸は、テスト構造における界面抵抗率（Ωｃｍ２）を示しており、これは上記の３種類の中間層のテスト構造の抵抗を評価するためにそれぞれのテスト構造に電流を流したときの電圧から、テスト構造の界面微分抵抗を求めたものである。
図４からわかるように、ｐ型透明導電性酸化膜５ｂとしてのＮｉＯ膜をＺｎＩｒ２Ｏ４膜に代えることで抵抗値が約１／３に低減できるが、さらにＺｎＩｒ２Ｏ４膜を酸素供給の無い条件で成膜することにより抵抗値が１／５に低減できる。
また、上記においては、ＺｎＩｒ２Ｏ４層の成膜を、Ａｒガスのみを供給して行う場合について説明したが、ＺｎＩｒ２Ｏ４ターゲットを用いて、始めはＡｒ雰囲気中で、引き続いてＡｒ+Ｏ２雰囲気中でのＲＦスパッタリング法により、ｎ型透明導電性酸化膜５ａ上にＺｎＩｒ２Ｏ４膜を成膜してもよい。成膜時の基板温度はたとえば２００℃とすることができる。これにより、ｐ型透明導電性酸化膜５ｂとしてアモルファス状態のＺｎＩｒ２Ｏ４膜を得ることができる。
ＺｎＩｒ２Ｏ４は、アモルファス状態でｐ型伝導を得ることができる透明導電膜となる。成膜後に２００℃で２時間の酸素雰囲気中アニールを行うことで、高いホール濃度を得ることができる。
この結果、殆どエネルギーを消費することなしに、ｎ型透明導電性酸化膜５ａとｐ型透明導電性酸化膜５ｂとの間のｎ−ｐ間のトンネリング再結合を容易に実現することができる。この場合も、低キャリア濃度領域１２ａおよび低キャリア濃度領域１２ｂの、膜厚方向における広がりを５ｎｍ以下に抑えることができ、中間層５の接合抵抗を３００ｍΩｃｍ２以下に抑えることができる。これにより、高集光発電時における高電流の状況でも、接合抵抗に起因した光電変換効率の低下を抑えることが可能になる。
以上のように、実施の形態２においては、中間層５はｎ型透明導電性酸化膜５ａとｐ型透明導電性酸化膜５ｂとが積層されて構成される。そして、ｐ型透明導電性酸化膜５ｂは、成膜時の酸素雰囲気の影響の少ない材料で形成される。さらに、ｎ型透明導電性酸化膜５ａとｐ型透明導電性酸化膜５ｂとの界面付近において、ｐ型透明導電性酸化膜５ｂの形成時に実質的に酸素供給を行わない。これにより、過剰酸化により生成される低キャリア濃度領域１２ａの幅を低減させて、接合抵抗を低下させることができる。
この結果、殆どエネルギーを消費することなしに、ｎ型透明導電性酸化膜５ａとｐ型透明導電性酸化膜５ｂとの間のｎ−ｐ間のトンネリング再結合を容易に実現することができる。そして、低キャリア濃度領域１２ａの、膜厚方向における広がりを幅を５ｎｍ以下に抑えることで接合抵抗３００ｍΩｃｍ２以下を実現することができ、高集光発電時における高電流の状況でも光電変換効率の低下を抑えることが可能になる。この低キャリア濃度領域１２ａの幅は狭いほど低抵抗化が可能になるため、その幅を２ｎｍ以下とすることでより低い接合抵抗を実現可能となる。
したがって、実施の形態２によれば、中間層５のｐ型透明導電性酸化膜５ｂの形成時にｎ型透明導電性酸化膜５ａの表面が過剰酸化されてできる表面付近の低キャリア濃度領域１２ａの幅を低減させて接合抵抗を低下させることにより、中間層５の導電性を改善し、光電変換効率を向上させることができる。
また、上記においては中間層５とｎ型非晶質Ｓｉ半導体層４ｃとの間にｎ型非晶質Ｓｉ半導体層４ｄが挿入されている場合を例に説明したが、ｎ型非晶質Ｓｉ半導体層４ｄが挿入されていない場合も上記と同様に効果を得ることができる。また、上記においては中間層５とｐ型微結晶Ｓｉ半導体層６ａとの間にｐ型微結晶Ｓｉ半導体層６ｄが挿入されている場合を例に説明したが、ｐ型微結晶Ｓｉ半導体層６ｄが挿入されていない場合も上記と同様に効果を得ることができる。
なお、ＺｎＭ２Ｏ４（ＭはＣｏ，Ｒｈ，Ｉｒのいずれか１つ）系の膜のうち、金属元素としてＩｒに代えてＲｈやＣｏを用いた場合も、Ｉｒを用いた場合と同様の効果が得られる。
実施の形態３．
実施の形態３では、上述した実施の形態２における中間層５の形成において、ｐ型透明導電性酸化膜５ｂの成膜時に、ターゲットにＺｎＭ２Ｏ（４＋ｘ）（ＭはＣｏ、Ｉｒ、Ｒｈのいずれか１つ、ｘ≧１）からなる過剰に酸素を含んだターゲットを用いる場合について説明する。一例として、ここでは、ＺｎＩｒ２Ｏ５を用いる。
上述した実施の形態２におけるｐ型透明導電性酸化膜５ｂの成膜時のターゲットにＺｎＩｒ２Ｏ５からなるターゲットを用いることにより、成膜時の酸素ガス供給を行わずにターゲットから成膜に必要な過剰酸素を供給することができる。このため、ｎ型透明導電性酸化膜５ａの表面の過剰酸化が抑制されると同時にｐ型透明導電性酸化膜５ｂのｐ型キャリア濃度の低下を防ぐことができる。
この結果、殆どエネルギーを消費することなしに、ｎ型透明導電性酸化膜５ａとｐ型透明導電性酸化膜５ｂとの間のｎ−ｐ間のトンネリング再結合を容易に実現することができる。これにより、接合抵抗を３００ｍΩｃｍ２以下にすることにより、高集光発電時における高電流の状況でも、接合抵抗に起因した光電変換効率の低下を抑えることが可能になる。上記においては、ｐ型透明導電性酸化膜５ｂの成膜時のターゲットにＺｎＩｒ２Ｏ５からなるターゲットを用いる場合を例に説明したが、ターゲットにＺｎＭ２Ｏ（４＋ｘ）（ＭはＣｏ、Ｉｒ、Ｒｈのいずれか１つ、ｘ≧１）からなる過剰に酸素を含んだターゲットを用いる場合において上記と同様の効果が得られる。
実施の形態４．
実施の形態４では、上述した実施の形態１〜実施の形態３の中間層５の形成において、ｐ型透明導電性酸化膜５ｂの成膜前におけるｐ型透明導電性酸化膜５ｂ成膜用のターゲットのプリスパッタリングを、実質的に酸素ガスを含まないガス雰囲気で行う場合について説明する。
ｐ型透明導電性酸化膜５ｂの成膜前のターゲットのプリスパッタリングを、実質的に酸素ガスを含まないガス雰囲気で行うことにより、成膜時のみならず成膜前のプロセスにおいてもｎ型透明導電性酸化膜５ａの表面の過剰酸化が抑制される結果、殆どエネルギーを消費することなしに、ｎ型透明導電性酸化膜５ａとｐ型透明導電性酸化膜５ｂとの間のｎ−ｐ間のトンネリング再結合を容易に実現することができる。これにより、接合抵抗を３００ｍΩｃｍ２以下にすることにより、高集光発電時における高電流の状況でも、接合抵抗に起因した光電変換効率の低下を抑えることが可能になる。
実施の形態５．
実施の形態５では、上述した実施の形態１〜実施の形態４の中間層５の形成において、ｐ型透明導電性酸化膜５ｂ成膜時にＲＦスパッタリング法を用いて、少なくともネオン（Ｎｅ）を含むガス雰囲気で成膜を行う場合について説明する。ＲＦスパッタリング法によりｎ型透明導電性酸化膜５ａ上にｐ型透明導電性酸化膜５ｂを成膜する際に、ｎ型透明導電性酸化膜５ａとの界面に近い膜厚２ｎｍの成膜時には、Ｎｅガスを１５ｓｃｃｍの流量で供給する（第１段階）。その後、Ｎｅガス１０ｓｃｃｍと酸素５ｓｃｃｍの混合供給を行った状態で残りの膜厚分のｐ型透明導電性酸化膜５ｂを成膜する（第２段階）。
Ｎｅは酸素元素と質量が近いためにプラズマ中の酸素の運動エネルギーを有効に吸収し、酸素のイオンによるｎ型透明導電性酸化膜５ａとｐ型透明導電性酸化膜５ｂとの界面付近でのスパッタリングダメージ（表面ダメージ）を抑制することができる。これにより、ｐ型透明導電性酸化膜５ｂの成膜時のプロセスにおいてｎ型透明導電性酸化膜５ａの表面の過剰酸化が抑制される結果、殆どエネルギーを消費することなしに、ｎ型透明導電性酸化膜５ａとｐ型透明導電性酸化膜５ｂとの間のｎ−ｐ間のトンネリング再結合を容易に実現することができる。これにより、接合抵抗を３００ｍΩｃｍ２以下にすることにより、高集光発電時における高電流の状況でも、接合抵抗に起因した光電変換効率の低下を抑えることが可能になる。
実施の形態６．
実施の形態６では、実施の形態１で説明した構成を有する光電変換装置において、ｐ型透明導電性酸化膜５ｂとしてｐ型キャリアを生成するためにＬｉがドーピングされたＺｎｘＭｇ（１−ｘ）Ｏ膜を用いる。中間層５の形成においては、まず実施の形態１の場合と同様にしてｎ型非晶質Ｓｉ半導体層４ｄ上にｎ型透明導電性酸化膜５ａとしてのＡｌをドープしたＺｎＯ層を成膜する。すなわち、まずｎ型透明導電性酸化膜５ａのｎ型ドーパント濃度を、次に形成するｐ型透明導電性酸化膜５ｂとの界面側の表面に向かって増加させてｎ型透明導電性酸化膜５ａを成膜する。
つぎに、原子組成比率０．５％の濃度でＬｉをドープしたＺｎ０．７Ｍｇ０．３Ｏターゲットを用いて、Ａｒ＋Ｏ２雰囲気中でのＲＦスパッタリング法により、ｎ型透明導電性酸化膜５ａ上にＺｎ０．７Ｍｇ０．３Ｏ膜を成膜する。成膜時の基板温度はたとえば２００℃とすることができる。これにより、ｐ型透明導電性酸化膜５ｂとしてＬｉがドープされたアモルファス状態のＺｎ０．７Ｍｇ０．３Ｏ膜を得ることができる。この膜は、ＺｎＯを主成分にＭｇを加えた酸化物材料であるＺｎＭｇＯ系材料とすればよく、そのＺｎとＭｇの原子比率は適宜変更してもよい。
ＬｉがドープされたＺｎ０．７Ｍｇ０．３Ｏはアモルファス状態でｐ型伝導を得ることができる透明導電膜となる。成膜後に２００℃２時間の酸素雰囲気中アニールを行うことで高いホール濃度を得ることができる。
この結果、殆どエネルギーを消費することなしに、ｎ型透明導電性酸化膜５ａとｐ型透明導電性酸化膜５ｂとの間のｎ−ｐ間のトンネリング再結合を容易に実現することができる。この場合も、低キャリア濃度領域１２ａおよび低キャリア濃度領域１２ｂの、膜厚方向における広がりを５ｎｍ以下に抑えることができ、中間層５の接合抵抗を３００ｍΩｃｍ２以下に抑えることができる。これにより、接合抵抗を３００ｍΩｃｍ２以下にすることにより、高集光発電時における高電流の状況でも、接合抵抗に起因した光電変換効率の低下を抑えることが可能になる。
実施の形態７．
上述した中間層５の形成において、各層の界面付近の成膜では前の層の表面が成膜条件の異なる次の層の成膜に晒されるため、次の層の成膜に影響されて界面付近が高抵抗化する虞がある。そこで、実施の形態７では、上述した中間層５の形成方法において、ＲＦスパッタリング法によるｐ型透明導電性酸化膜５ｂの成膜時に印加するＲＦパワーを２段階以上に変化させる。
たとえば、ＲＦスパッタリング法によりｎ型透明導電性酸化膜５ａ上にｐ型透明導電性酸化膜５ｂを成膜する際に、ｎ型透明導電性酸化膜５ａとの界面に近い膜厚２ｎｍの成膜時には印加するＲＦパワーを５０Ｗとする（第１段階）。その後、印加するＲＦパワーを１００Ｗとした定常状態において残りの膜厚分のｐ型透明導電性酸化膜５ｂを成膜する（第２段階）。印加するＲＦパワーを低くすることにより、ｎ型透明導電性酸化膜５ａとｐ型透明導電性酸化膜５ｂとの界面付近でのスパッタリングダメージを低減し、該界面付近におけるキャリアの低減を抑えることができる。
しかし、成膜速度は印加するＲＦパワーに比例する。すなわち、印加するＲＦパワーが小さくなるに従って成膜速度は遅くなる。そこで、ｎ型透明導電性酸化膜５ａとの界面に近い膜厚２ｎｍの成膜時のみＲＦパワーを低く保ち、その後の定常状態ではＲＦパワーを増加させて成膜速度を増加させる。なお、スパッタリングダメージを低減させるには、第１段階のＲＦパワーは、定常状態である第２段階のＲＦパワーの１／２以下とすることが好ましい。
これにより、印加するＲＦパワーの低下に起因した成膜時間の増加を抑えつつ、ｎ型透明導電性酸化膜５ａとｐ型透明導電性酸化膜５ｂとの界面付近でのスパッタリングダメージを低減し、該界面付近におけるキャリアの低減を抑えることができる。
この結果、殆どエネルギーを消費することなしに、ｎ型透明導電性酸化膜５ａとｐ型透明導電性酸化膜５ｂとの間のｎ−ｐ間のトンネリング再結合を容易に実現することができる。この場合も、低キャリア濃度領域１２ａおよび低キャリア濃度領域１２ｂの、膜厚方向における広がりを５ｎｍ以下に抑えることができ、中間層５の接合抵抗を３００ｍΩｃｍ２以下に抑えることができる。これにより、接合抵抗を３００ｍΩｃｍ２以下にすることにより、高集光発電時における高電流の状況でも、接合抵抗に起因した光電変換効率の低下を抑えることが可能になる。
実施の形態８．
上述した中間層５の形成において、各層の界面付近の成膜では前の層の表面が成膜条件の異なる次の層の成膜に晒されるため、次の層の成膜に影響されて界面付近が高抵抗化する虞がある。そこで、実施の形態８では、上述した中間層５の形成方法において、ＲＦスパッタリング法によるｐ型透明導電性酸化膜５ｂの成膜時にターゲット−基板間距離を２段階以上に変化させる。
たとえば、ＲＦスパッタリング法によりｎ型透明導電性酸化膜５ａ上にｐ型透明導電性酸化膜５ｂを成膜する際に、ｎ型透明導電性酸化膜５ａとの界面に近い膜厚２ｎｍの成膜時はターゲット−基板間距離を３００ｍｍとする（第１段階）。その後、ターゲット−基板間距離を１００ｍｍとした定常状態において残りの膜厚分のｐ型透明導電性酸化膜５ｂを成膜する（第２段階）。ターゲット−基板間距離を長くすることにより、ｎ型透明導電性酸化膜５ａとｐ型透明導電性酸化膜５ｂとの界面付近でのスパッタリングダメージを低減し、該界面付近におけるキャリアの低減を抑えることができる。
しかし、成膜速度はターゲット−基板間距離に反比例する。すなわち、ターゲット−基板間距離が長くなるに従って成膜速度は遅くなる。そこで、ｎ型透明導電性酸化膜５ａとの界面に近い膜厚２ｎｍの成膜時のみターゲット−基板間距離を長く保ち、その後の定常状態ではターゲット−基板間距離を長くして成膜速度を増加させる。なお、スパッタリングダメージを低減させるには、第１段階のターゲット−基板間距離は、定常状態である第２段階のターゲット−基板間距離の１／２以下とすることが好ましい。
これにより、ターゲット−基板間距離の増加に起因した成膜時間の増加を抑えつつ、ｎ型透明導電性酸化膜５ａとｐ型透明導電性酸化膜５ｂとの界面付近でのスパッタリングダメージを低減し、該界面付近におけるキャリアの低減を抑えることができる。
この結果、殆どエネルギーを消費することなしに、ｎ型透明導電性酸化膜５ａとｐ型透明導電性酸化膜５ｂとの間のｎ−ｐ間のトンネリング再結合を容易に実現することができる。この場合も、低キャリア濃度領域１２ａおよび低キャリア濃度領域１２ｂの、膜厚方向における広がりを５ｎｍ以下に抑えることができ、中間層５の接合抵抗を３００ｍΩｃｍ２以下に抑えることができる。これにより、接合抵抗を３００ｍΩｃｍ２以下にすることにより、高集光発電時における高電流の状況でも、接合抵抗に起因した光電変換効率の低下を抑えることが可能になる。
実施の形態９．
実施の形態９では、上述した実施の形態１における中間層５の形成において、ｎ型透明導電性酸化膜５ａとしてはＺｎをドープしたＩｎ２Ｏ３層（インジウム酸化物を主成分に酸化亜鉛を少量含む材料、以下にＩｎＺｎＯと記述）を、ｐ型透明導電性酸化膜５ｂとしてはＬｉをドープしたＮｉＯ層を用いる。成膜時の雰囲気は、Ａｒに流量比で５％の窒素（Ｎ）を添加した雰囲気とした。成膜時の雰囲気に窒素を添加することにより、ｎ型透明導電性酸化膜５ａやｐ型透明導電性酸化膜５ｂに窒素がドーピングされる。中間層５の形成においては、まず、ｎ型非晶質Ｓｉ半導体層４ｄ上にｎ型透明導電性酸化膜５ａとしてのＩｎＺｎＯ層を成膜した。
ｎ型透明導電性酸化膜５ａとしてのＺｎをドープしたＩｎ２Ｏ３層（ＩｎＺｎＯ層）は、重量比率１０％の濃度でＺｎＯを添加したＩｎ2Ｏ3ターゲットを用いて、ＲＦスパッタリング法により１０ｎｍの膜厚で成膜した。成膜時の基板温度は２００℃とした。成膜時の雰囲気は、Ａｒに流量比で５％の窒素を添加した雰囲気とし、成膜時の成膜室内の圧力は約０．２Ｐａとした。
ｎ型透明導電性酸化膜５ａの成膜後、基板を真空中に保持したままターゲットを交換し、基板を酸素雰囲気に晒すことなく次のｐ型透明導電性酸化膜５ｂの成膜を行った。
ｐ型透明導電性酸化膜５ｂとしてのＬｉをドープしたＮｉＯ層は、原子組成比率２０％の濃度でＬｉをドープしたＮｉＯターゲットを用いて、ＲＦスパッタリング法により１０ｎｍの膜厚で成膜した。成膜に先立って、ターゲットシャッターを閉じたままターゲットをクリーニングするためのプリスパッターを１０秒行った。
ＬｉをドープしたＮｉＯ層の成膜時の雰囲気は、Ａｒに流量比で５％の窒素を添加した雰囲気とした。成膜時の成膜室内の圧力は０．２Ｐａ、成膜時の基板温度は２００℃とした。成膜時の基板温度は成膜後の熱処理温度との兼ね合いで決まる。室温で形成することも可能であるが、この場合、成膜後の熱処理温度は高温で、長時間の加熱が必要になる。
以上のような成膜を行うことにより、ｎ型透明導電性酸化膜５ａとｐ型透明導電性酸化膜５ｂとの界面付近において、ｐ型透明導電性酸化膜５ｂ形成時にｎ型透明導電性酸化膜５ａ表面が過剰に酸化されてキャリア濃度の低下が起こるのを防ぐことができる。これにより、低キャリア濃度領域１２ａの厚み方向の幅を５ｎｍ以下にできる。
このような中間層５では、主としてトンネル伝導とキャリア再結合とによって非晶質Ｓｉ光電変換層４と微結晶Ｓｉ光電変換層６との間に電流が流れる。実施の形態９の中間層５に用いられるＩｎＺｎＯおよびＬｉをドープしたＮｉＯは透明導電膜であるため、本来の伝導特性は膜厚にはあまり左右されない。ただし、ここに示すような成膜後の高温熱処理を行わない場合には、本来の移動度が必ずしも十分に実現できるわけではないため、膜厚は薄くする方がよい。
次に、このような中間層５の作用について説明する。ｎ型Ｓｉ層と、ｎ型ＩｎＺｎＯ（、インジウム酸化物を主成分に酸化亜鉛を少量含む材料）とのｎ−ｎ接合は、伝導帯のそれぞれのポテンシャル位置（電子親和力）が近いためにショットキーバリアは小さい。このため、それぞれの層のキャリア濃度が１×１０１９ｃｍ−３以上となるようにドーピングコントロールすることでオーミック特性を示す。
同様に、ＬｉをドープしたＮｉＯと、ｐ型Ｓｉ層とのｐ−ｐ接合は、それぞれの層のキャリア濃度が１×１０１９ｃｍ−３以上となるようにキャリア濃度コントロールすることでオーミック特性を示す。
一方、ｎ型透明導電性酸化膜５ａとｐ型透明導電性酸化膜５ｂとは、ｎ−ｐ接合を形成する。それぞれのキャリア濃度が１×１０１９ｃｍ−３のレベルになるようドーピングして縮退した状態（フェルミレベルが、伝導帯または価電子帯の中にある状態）を実現すると、殆どエネルギーを消費することなしに、ｎ型透明導電性酸化膜５ａとｐ型透明導電性酸化膜５ｂとの間のｎ−ｐ間のトンネリング再結合によるｎ側からｐ側への電子の流れを容易に実現できる。トンネリング再結合は、トンネル伝導したキャリアが再結合して消滅するまでのキャリアの一連の動作を意味する。
これまで透明導電性酸化膜により、ｐｎ接合を有する中間層５を形成した場合、成膜条件や積層構造によって接合抵抗が思い通りに低減できなかった。この原因を調べるために、ｐｎ接合を含む透明導電性酸化膜のＩ−Ｖ特性を評価した。その結果、接合抵抗が高い場合には空間電荷制限電流が支配的であることが分かった。ここで、空間電荷制限電流は、低キャリア濃度領域が抵抗値を支配していることを示す。
このような低キャリア濃度領域が発生するメカニズムを詳しく調べた結果、透明導電性酸化膜のキャリア発生のメカニズムに根ざした成膜プロセスの相互干渉が原因であることを突き止めた。ＺｎＯなどのｎ型透明導電性酸化膜において、ｎ型キャリアである電子の生成原因は、ドーパント原子（例えばＡｌ）と膜中の酸素欠損にある。したがって、酸素が過剰に存在する雰囲気で成膜するとｎ型キャリアが減少する。このことは成膜後の表面に対しても当てはまる。成膜後のｎ型透明導電性酸化膜の表面が活性な酸素に触れると、過剰な酸化が進行し、成膜時に形成された酸素欠損が消失し、キャリア（可動電子）が減少する。
一方、ｐ型透明導電性酸化膜において、ｐ型キャリアであるホールの生成原因は、ドープした原子と膜中のメタル欠損にある。このため、ｐ型透明導電性酸化膜の成膜中には、過剰酸素が必要である。したがって、通常、ｐ型透明導電性酸化膜の成膜は、酸素供給雰囲気で行われる。
従来技術による成膜では、ｐ型透明導電性酸化膜はｐ型膜の抵抗率低減に最適な成膜条件で成膜されていたため、ｐ型透明導電性酸化膜の成膜初期において下地のｎ型透明導電性酸化膜にとっては不利な条件で成膜していた。このため、ｐ型透明導電性酸化膜の成膜過程でのｎ型透明導電性酸化膜の過剰酸化が原因となり、表面付近のｎ型キャリア濃度が減少していた。
そこで、本実施の形態では、透明導電性酸化膜からなりｐｎ接合を有する中間層５を形成する際に、ｐ型透明導電性酸化膜５ｂとその上下の層の界面付近に生じる低キャリア濃度（１×１０１８ｃｍ−３以下）層の膜厚方向における広がり（幅）を５ｎｍ以下に抑えるために、ｐ型透明導電性酸化膜５ｂの形成条件を、ｎ型透明導電性酸化膜５ａを劣化させない条件、すなわち酸素ガスを供給せずに窒素ガスを供給する条件に設定した。
このような工程を可能にするために、ＺｎＯに替えて、成膜時における窒素ガス供給（窒素のドーピング）によって抵抗率が低減可能なｎ型透明導電性酸化膜として、インジウム酸化物を主成分とする酸化物材料である、Ｉｎ２Ｏ３、ＩｎＺｎＯ、ＩｎＳｎＯ（インジウム酸化物を主成分に酸化スズを少量含む材料、ＳｎをドープしたＩｎ２Ｏ３、以下にＩｎＳｎＯと記述）を選定した。そして、ｎ型透明導電性酸化膜５ａとしてこれらの材料を窒素ガスを含むＡｒガス雰囲気で成膜し、この上にｐ型透明導電性酸化膜５ｂを窒素ガス供給条件下で成膜した。
図５にこのような中間層５の形成プロセスと抵抗との関係についての実験結果を示す。図５は、中間層５の形成プロセスと抵抗率との関係を電圧-抵抗曲線で示す図である。図５において、曲線ａは、酸素無供給雰囲気で成膜したＺｎＯ（ｎ型透明導電性酸化膜５ａ）と酸素供給雰囲気で成膜したＮｉＯ（ｐ型透明導電性酸化膜５ｂ）との接合構造を有する中間層５のテスト構造に対応する。曲線ｂは、窒素供給雰囲気で成膜した窒素ドープＩｎＺｎＯ（ｎ型透明導電性酸化膜５ａ）と酸素供給雰囲気で成膜したＮｉＯ（ｐ型透明導電性酸化膜５ｂ）との接合構造を有する中間層５のテスト構造に対応する。曲線ｃは、窒素供給雰囲気で成膜した窒素ドープＩｎＺｎＯ（ｎ型透明導電性酸化膜５ａ）と酸素無供給雰囲気かつ窒素供給雰囲気で成膜したＮｉＯ（ｐ型透明導電性酸化膜５ｂ）との接合構造を有する中間層５のテスト構造に対応する。
図５における縦軸は、テスト構造における界面抵抗率（Ωｃｍ２）を示しており、これは上記の３種類の中間層のテスト構造の抵抗を評価するためにそれぞれのテスト構造に電流を流したときの電圧から、テスト構造の微分抵抗を求めたものである。
図５からわかるように、ｎ型透明導電性酸化膜５ａとしてのＺｎＯを窒素ドープＩｎＺｎＯに変えることで抵抗値が約１／３に低減できるが、さらにｐ型透明導電性酸化膜５ｂとしてのＮｉＯを酸素供給に代えて窒素供給の条件で成膜することにより抵抗値が１／５に低減できる。
一方、ｎ型透明導電性酸化膜５ａとしてＩｎを主体とする材料ではなく、ＺｎＯやＳｎＯに窒素ドープした膜を用いると逆に中間層５の接合抵抗の増加を招くことが実験的に確かめられた。このことから、ｎ型透明導電性酸化膜５ａとして、どのような材料に窒素ドープを行っても良い結果が得られるわけではない。
また、成膜時における窒素ガス供給（窒素のドーピング）によって抵抗率が低減可能なｐ型透明導電性酸化膜５ｂとして、ＮｉＯ層の代わりに、Ｃｕ2ＯやＺｎＭ２Ｏ４（ＭはＣｏ，Ｒｈ，Ｉｒのいずれか１つ）を基材とする膜を用いてもよい。
この結果、殆どエネルギーを消費することなしに、ｎ型透明導電性酸化膜５ａとｐ型透明導電性酸化膜５ｂとの間のｎ−ｐ接合間のトンネリング再結合を容易に実現することができる。そして、この場合も低キャリア濃度領域１２ａの幅を５ｎｍ以下に抑えることができ、中間層５の接合抵抗を３００ｍΩｃｍ２以下に抑えることができる。これにより、高集光発電時における高電流の状況でも、接合抵抗に起因した光電変換効率の低下を抑えることが可能になる。この低キャリア濃度領域１２ａの幅が狭いほど中間層５の接合抵抗の低抵抗化が可能になるため、その幅を２ｎｍ以下とすることでより低い接合抵抗を実現可能となる。
したがって、実施の形態９によれば、中間層５のｐ型透明導電性酸化膜５ｂの形成時にｎ型透明導電性酸化膜５ａの表面が過剰酸化されてできる表面付近の低キャリア濃度領域１２ａの幅を低減させて接合抵抗を低下させることにより、中間層５の導電性を改善し、光電変換効率を向上させることができる。
また、上記においては中間層５とｎ型非晶質Ｓｉ半導体層４ｃとの間にｎ型非晶質Ｓｉ半導体層４ｄが挿入されている場合を例に説明したが、ｎ型非晶質Ｓｉ半導体層４ｄが挿入されていない場合も上記と同様に効果を得ることができる。また、上記においては中間層５とｐ型微結晶Ｓｉ半導体層６ａとの間にｐ型微結晶Ｓｉ半導体層６ｄが挿入されている場合を例に説明したが、ｐ型微結晶Ｓｉ半導体層６ｄが挿入されていない場合も上記と同様に効果を得ることができる。
また上記においては成膜時の雰囲気ガスとしてＡｒと窒素ガスとを混合した場合について示したが、窒素ガスの代わりに、分解して窒素を発生するＮＨ３などを雰囲気ガスに混入させてもよい。
また上記においては雰囲気ガスによるｎ型透明導電性酸化膜５ａやｐ型透明導電性酸化膜５ｂへの窒素のドーピング例を示したが、スパッタリングターゲット中にＡｌＮ、ＴｉＮ、ＧａＮの形で窒素を混入させておくことによりｎ型透明導電性酸化膜５ａやｐ型透明導電性酸化膜５ｂへ窒素のドーピングを行うことも可能である。また、この場合、雰囲気ガスによる窒素ドーピングと併用することも可能である。
また上記においてはｎ型透明導電性酸化膜５ａやｐ型透明導電性酸化膜５ｂへ窒素をドーピングする例を示したが、窒素以外にもＶ族元素であるＰ、Ａｓ、Ｓｂのいずれかの元素を用いても同様の効果が得られる。また、これらの元素を複数種ドーピングしてもよい。
ドーピングされたこれらの元素（ドーピング元素）の濃度は、これらのドーピング元素と酸素とを合わせて１００％とした場合に、これらのドーピング元素が含まれる割合を０．１原子％〜５原子％（原子比率）とするとよい。ドーピング元素の濃度が０．１原子％より少ないと、中間層５の接合抵抗の低減効果が現れない。また、ドーピング元素の濃度が５原子％より多いと、中間層５の接合抵抗の低減効果は飽和する一方、光の透過率スペクトルにおいて波長５００ｎｍ以下の領域で透過率の低下傾向が顕著に現れる。このようなドーピング元素の組成割合は、ＳＩＭＳ（二次イオン質量分析計）によって分析することができる。
また、上記図５の曲線ｃにおいては窒素等のドーピング元素をｎ型透明導電性酸化膜５ａとｐ型透明導電性酸化膜５ｂとの両方にドーピングしたので中間層５の接合抵抗の低減効果が最も優れるが、ｎ型透明導電性酸化膜５ａのみ、または、ｐ型透明導電性酸化膜５ｂのみにドーピング元素をドーピングしてもよい。また、ｎ型透明導電性酸化膜５ａおよびｐ型透明導電性酸化膜５ｂの少なくとも一方において、ｎ型透明導電性酸化膜５ａとｐ型透明導電性酸化膜５ｂとの界面付近にのみドーピング元素をドーピングしてもよい。
ｎ型透明導電性酸化膜５ａへの窒素等のドーピング元素のドーピングにより、ｎ型透明導電性酸化膜５ａ中の自由電子濃度が増加する。また、その後にｐ型透明導電性酸化膜５ｂを成膜する過程で受ける酸素によるｎ型透明導電性酸化膜５ａの過剰酸化の影響を低減することができる。一方、ｐ型透明導電性酸化膜５ｂへの窒素等のドーピング元素のドーピングにより、酸素供給が無くてもｐ型透明導電性酸化膜５ｂ中に欠陥が発生するのを低減することができる。
ｐ型透明導電性酸化膜５ｂに窒素等のドーピング元素をドーピングすると導電性が低下する傾向があるが、図５の曲線ｂと曲線ｃとの比較からもわかるようにｎ型透明導電性酸化膜５ａと接合した場合は窒素等のドーピング元素をドーピングすることによって接続抵抗が大幅に低下する。
さらに、ｎ型透明導電性酸化膜５ａの成膜時の雰囲気に酸素含有雰囲気ではなく窒素含有雰囲気を用いることにより、下地となるＳｉの表面の酸化を防止、抑制する効果が得られる。ｎ型透明導電性酸化膜５ａの成膜時の雰囲気に酸素含有雰囲気を用いた場合には下地となるＳｉの表面が酸化され、Ｓｉとｎ型透明導電性酸化膜５ａとの界面の接続抵抗が増加する恐れがある。しかし、ｎ型透明導電性酸化膜５ａの成膜時の雰囲気に窒素含有雰囲気を用いることにより、下地となるＳｉの表面の酸化を低減することができる。
以上説明したように、本発明の実施の形態では、それぞれｎ型半導体層とｐ型半導体層とを有するとともに互いに光吸収波長特性の異なる第１光電変換層および第２光電変換層が積層され、第１光電変換層のｎ型半導体層と第２光電変換層のｐ型半導体層との間に透光性の中間層を有する。
そして、中間層との界面における第１光電変換層のｎ型半導体層はｎ型透明導電性酸化膜に接することでｎ型半導体層からｎ型透明導電性酸化膜への電子の移動が容易に行われ、且つ第２光電変換層のｐ型半導体層はｐ型透明導電性酸化膜に接することでｐ型半導体層からｐ型透明導電性酸化膜への正孔の移動が容易に行われる。
さらに、ｎ型透明導電性酸化膜とｐ型透明導電性酸化膜の接する界面では、両者のキャリア濃度を十分に高くすることで、電子と正孔のトンネル再結合を起こすことができる。そして、トンネル再結合が増進される結果、第１光電変換層と第２光電変換層の間の導電性が改善され、高効率な光電変換装置を実現することができる。
中間層を形成するｐ型透明導電性酸化膜の材料として平衡系での結晶成長において単純な立方構造やスピネル構造などの基本構造の比較的小さな結晶を持つ材料を選ぶことでアモルファスあるいは微結晶の状態で本来の結晶の伝導特性を得るのが容易になる。このため、中間層の伝導特性を向上させるために、成膜後の熱処理を不要としたり、３００℃以下の熱処理で済ませることができ、３００℃を越える高温熱処理を行う必要がなくなることから、積層型薄膜太陽電池に用いられる膜の特性の劣化を防止することができる。
このように本発明の実施の形態によれば、比較的低温プロセスにより接続抵抗の低い積層型光電変換装置を実現することができ、高電流が流れる集光型の作動状況においても高効率な特性を維持できる光電変換装置を実現することができる。さらに、中間層によって第１光電変換層と第２光電変換層への光の配分を調整できることから、高効率化設計の自由度を増やすことができ、高効率な光電変換装置を実現することができる。
以上の実施の形態では、特に、Ｓｉを主成分とする半導体層からなる光電変換層の変換効率向上に適するが、Ｓｉ系以外の化合物半導体系または有機物系などの材料にも適用可能である。また、以上の実施の形態では中間層への適用例を示したが、透明電極３と非晶質Ｓｉ光電変換層４との間、裏面側の透明導電層１１の部分に上記のような透明導電性酸化膜のｐｎ接合構造を適用しても、低抵抗化の効果がある。
また、上記の実施の形態で説明した構成を有する光電変換装置を透明絶縁性基板上に複数形成し、少なくとも２つ以上の光電変換装置同士を電気的に接続することにより、中間層の導電性が改善され、光電変換効率に優れた積層型の光電変換モジュールが実現できる。例えば隣接する光電変換装置の一方の透明電極３と他方の裏面電極７とを電気的に直列接続すればよい。また、複数の光電変換装置を電気的に並列に接続してもよい。例えば隣接する光電変換セルの透明電極３同士、裏面電極７同士を電気的に接続すればよい。
以上のように本発明に係る光電変換装置は、中間層の両側に位置する光電変換層間の導通性を改善し、エネルギーロスの少ない高効率な光電変換装置を提供することができるようになる。特に、光を集光して発電するような電流密度の高い発電時において、エネルギーロスによる発熱および効率低下を抑え、高効率発電を実現する方法に適している。
１ 光電変換装置
２ 基板
３ 透明電極
４ 非晶質Ｓｉ光電変換層
４ａ ｐ型非晶質Ｓｉ半導体層
４ｂ ｉ型非晶質Ｓｉ半導体層
４ｃ ｎ型非晶質Ｓｉ半導体層
４ｄ ｎ型非晶質Ｓｉ半導体層
５ 中間層
５ａ ｎ型透明導電性酸化膜
５ｂ ｐ型透明導電性酸化膜
６ 微結晶Ｓｉ光電変換層
６ａ ｐ型微結晶Ｓｉ半導体層
６ｂ ｉ型微結晶Ｓｉ半導体層
６ｃ ｎ型微結晶Ｓｉ半導体層
６ｄ ｐ型微結晶Ｓｉ半導体層
７ 裏面電極
８ アンダーコート層
１１ 透明導電層
１２ａ 低キャリア濃度領域
１２ｂ 低キャリア濃度領域

Claims (18)

  1. 第１ｐ型半導体層と第１ｎ型半導体層とを有する第１光電変換層と、
    第２ｐ型半導体層と第２ｎ型半導体層とを有するとともに、前記第１光電変換層と光吸収波長特性が異なる第２光電変換層と、
    前記第１ｎ型半導体層と前記第２ｐ型半導体層との間の前記第１ｎ型半導体層に接する側に配置され、バンドギャップが１．５ｅＶ以上のｎ型透明導電性酸化膜と、
    前記第１ｎ型半導体層と前記第２ｐ型半導体層との間の前記第２ｐ型半導体層に接する側に前記ｎ型透明導電性酸化膜とｐｎ接合を形成するように配置され、バンドギャップが１．５ｅＶ以上のｐ型透明導電性酸化膜と、
    を備え、
    前記ｐ型透明導電性酸化膜が前記ｎ型透明導電性酸化膜と接する界面または前記ｐ型透明導電性酸化膜が、前記第２ｐ型半導体層と接する界面のうち少なくとも一方の界面の付近に形成されたフリーキャリアの濃度が１×１０１８ｃｍ−３以下である低キャリア濃度領域の膜厚方向の幅が５ｎｍ以下であること、
    を特徴とする光電変換装置。
  2. 前記ｎ型透明導電性酸化膜のｎ型ドーパント濃度が、膜厚方向において前記ｐ型透明導電性酸化膜との界面に向かって増加していること、
    を特徴とする請求項１に記載の光電変換装置。
  3. 前記ｐ型透明導電性酸化膜のｐ型ドーパント濃度が、膜厚方向において前記ｎ型透明導電性酸化膜との界面に向かって増加していること、
    を特徴とする請求項１または２に記載の光電変換装置。
  4. 前記ｎ型透明導電性酸化膜の基材は、ＺｎＯ、ＺｎをドープしたＩｎ２Ｏ３、ＳｎをドープしたＩｎ２Ｏ３、またはＩｎＧａＺｎＯであること、
    を特徴とする請求項１〜３のいずれか１項に記載の光電変換装置。
  5. 前記ｐ型透明導電性酸化膜の基材は、ＮｉＯ、Ｃｕ２Ｏ、ＺｎＭ２Ｏ４（Ｍ＝Ｃｏ，Ｒｈ，Ｉｒ）またはＺｎＭｇＯであること、
    を特徴とする請求項１〜４のいずれか１項に記載の光電変換装置。
  6. 前記ｐ型透明導電性酸化膜および前記ｎ型透明導電性酸化膜の少なくとも一方にＮ、Ｐ、Ａｓ、Ｓｂのうちのいずれか１種以上の元素がドーピングされていること、
    を特徴とする請求項１〜５のいずれか１項に記載の光電変換装置。
  7. 第１ｐ型半導体層と第１ｎ型半導体層とを有する第１光電変換層と、
    第２ｐ型半導体層と第２ｎ型半導体層とを有するとともに、前記第１光電変換層と光吸収波長特性が異なる第２光電変換層と、
    前記第１ｎ型半導体層と前記第２ｐ型半導体層との間の前記第１ｎ型半導体層に接する側に配置され、バンドギャップが１．５ｅＶ以上のｎ型透明導電性酸化膜と、
    前記第１ｎ型半導体層と前記第２ｐ型半導体層との間の前記第２ｐ型半導体層に接する側に前記ｎ型透明導電性酸化膜とｐｎ接合を形成するように配置され、バンドギャップが１．５ｅＶ以上のｐ型透明導電性酸化膜と、
    を備え、
    前記ｐ型透明導電性酸化膜および前記ｎ型透明導電性酸化膜の少なくとも一方にＮ、Ｐ、Ａｓ、Ｓｂのうちのいずれか１種以上がドーピングされていること、
    を特徴とする光電変換装置。
  8. 前記ｎ型透明導電性酸化膜および前記ｐ型透明導電性酸化膜のキャリア濃度は、１×１０１９ｃｍ−３以上であること、
    を特徴とする請求項７に記載の光電変換装置。
  9. 前記ドーピングされた元素の濃度は、前記ｐ型透明導電性酸化膜または前記ｎ型透明導電性酸化膜内の酸素と前記ドーピングされた元素との合計を基準にして０．１原子％〜５原子％であること、
    を特徴とする請求項７または８に記載の光電変換装置。
  10. 前記ｎ型透明導電性酸化膜の基材は、インジウム酸化物を主成分とする材料であること、
    を特徴とする請求項７〜９のいずれか１項に記載の光電変換装置。
  11. 前記ｐ型透明導電性酸化膜の基材は、ＮｉＯ、ＺｎＭ２Ｏ４（Ｍ＝Ｃｏ，Ｒｈ，Ｉｒ）またはＣｕ２Ｏであること、
    を特徴とする請求項７〜１０のいずれか１項に記載の光電変換装置。
  12. 基板上に第１ｐ型半導体層と第１ｎ型半導体層とをこの順で有する第１光電変換層を形成する第１工程と、
    バンドギャップが１．５ｅＶ以上のｎ型透明導電性酸化膜を前記第１ｎ型半導体層上に形成する第２工程と、
    バンドギャップが１．５ｅＶ以上のｐ型透明導電性酸化膜を前記ｎ型透明導電性酸化膜上に形成する第３工程と、
    第２ｐ型半導体層と第２ｎ型半導体層とを有する第２光電変換層を前記第２ｐ型半導体層が前記ｐ型透明導電性酸化膜に接するように形成する第４工程とを備え、
    前記ｐ型透明導電性酸化膜が前記ｎ型透明導電性酸化膜と接する界面または前記ｐ型透明導電性酸化膜が前記第２ｐ型半導体層と接する界面のうち少なくとも一方の界面の付近に形成されてフリーキャリアの濃度が１×１０１８ｃｍ−３以下である低キャリア濃度領域の膜厚方向の幅を５ｎｍ以下とすること、
    を特徴とする光電変換装置の製造方法。
  13. 前記第３工程では、スパッタリング法を用いて前記ｐ型透明導電性酸化膜を成膜し、成膜時の酸素供給量を成膜初期から定常状態までにおいて増加させること、
    を特徴とする請求項１２に記載の光電変換装置の製造方法。
  14. 前記第３工程では、スパッタリング法により前記ｐ型透明導電性酸化膜を成膜し、酸素ガスを含まないガス雰囲気で前記ｐ型透明導電性酸化膜を成膜する過程が含まれること、
    を特徴とする請求項１２または１３に記載の光電変換装置の製造方法。
  15. 前記第３工程では、スパッタリング法により前記ｐ型透明導電性酸化膜を成膜し、前記ｐ型透明導電性酸化膜の成膜用のターゲットのプリスパッタリングを酸素ガスを含まないガス雰囲気で行うこと、
    を特徴とする請求項１２〜１４のいずれか１項に記載の光電変換装置の製造方法。
  16. 前記第３工程では、スパッタリング法により前記ｐ型透明導電性酸化膜を成膜して前記ｎ型透明導電性酸化膜と前記ｐ型透明導電性酸化膜よりなるｎｐ接合を形成する際に、雰囲気ガスとしてＡｒに加えて窒素またはＮＨ３を添加したガスを用いること、
    を特徴とする請求項１２〜１５のいずれか１項に記載の光電変換装置の製造方法。
  17. 前記第３工程では、スパッタリング法により前記ｐ型透明導電性酸化膜を成膜し、前記ｐ型透明導電性酸化膜の成膜用のスパッタリングターゲット中にあらかじめＡｌＮ、ＴｉＮ、ＧａＮのうちのいずれかを混入させておくこと、
    を特徴とする請求項１２〜１６のいずれか１項に記載の光電変換装置の製造方法。
  18. 請求項１〜１１のいずれか１項に記載の光電変換装置の少なくとも２つ以上が電気的に直列または並列に接続されてなること、を特徴とする光電変換モジュール。
JP2011260856A 2010-12-24 2011-11-29 光電変換装置とその製造方法、および光電変換モジュール Expired - Fee Related JP5550624B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011260856A JP5550624B2 (ja) 2010-12-24 2011-11-29 光電変換装置とその製造方法、および光電変換モジュール
US13/334,892 US8546682B2 (en) 2010-12-24 2011-12-22 Photoelectric converter and manufacturing method thereof, and photoelectric conversion module

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2010288704 2010-12-24
JP2010288704 2010-12-24
JP2011097642 2011-04-25
JP2011097642 2011-04-25
JP2011260856A JP5550624B2 (ja) 2010-12-24 2011-11-29 光電変換装置とその製造方法、および光電変換モジュール

Publications (2)

Publication Number Publication Date
JP2012238829A true JP2012238829A (ja) 2012-12-06
JP5550624B2 JP5550624B2 (ja) 2014-07-16

Family

ID=46315225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011260856A Expired - Fee Related JP5550624B2 (ja) 2010-12-24 2011-11-29 光電変換装置とその製造方法、および光電変換モジュール

Country Status (2)

Country Link
US (1) US8546682B2 (ja)
JP (1) JP5550624B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020505786A (ja) * 2017-01-18 2020-02-20 エネル グリーン パワー エス．ピー．エー．Ｅｎｅｌ Ｇｒｅｅｎ Ｐｏｗｅｒ Ｓ．Ｐ．Ａ． シングル型、タンデム型ならびにヘテロ接合型太陽電池装置およびその形成方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102947947B (zh) 2010-06-21 2015-11-25 三菱电机株式会社 光电变换装置
KR20140106297A (ko) 2013-02-26 2014-09-03 삼성전자주식회사 광전극 구조체용 광흡수층, 이를 포함하는 광전극 구조체 및 이를 포함하는 광전기화학 전지
CN109521397B (zh) 2013-06-13 2023-03-28 巴斯夫欧洲公司 用于光学地检测至少一个对象的检测器
WO2015077477A1 (en) * 2013-11-20 2015-05-28 The Board Of Trustees Of The Leland Stanford Junior University Solar cells having selective contacts and three or more terminals
US9391218B2 (en) 2014-06-27 2016-07-12 IntriEnergy Inc. Voltaic cell powered by radioactive material
CN106662636B (zh) 2014-07-08 2020-12-25 巴斯夫欧洲公司 用于确定至少一个对象的位置的检测器
US9741882B2 (en) * 2014-08-25 2017-08-22 IntriEnergy Inc. Tandem junction photovoltaic cell
EP3230841B1 (en) 2014-12-09 2019-07-03 Basf Se Optical detector
JP6841769B2 (ja) 2015-01-30 2021-03-10 トリナミクス ゲゼルシャフト ミット ベシュレンクテル ハフツング 少なくとも１個の物体を光学的に検出する検出器
US10955936B2 (en) 2015-07-17 2021-03-23 Trinamix Gmbh Detector for optically detecting at least one object
KR102539263B1 (ko) 2015-09-14 2023-06-05 트리나미엑스 게엠베하 적어도 하나의 물체의 적어도 하나의 이미지를 기록하는 카메라
CN105742342B (zh) * 2016-02-23 2019-06-04 华南理工大学 一种氧化物半导体薄膜及其低温溶液制备方法
CN109564952A (zh) * 2016-04-06 2019-04-02 特里纳米克斯股份有限公司 用于至少一个对象的光学检测的检测器
JP2019523562A (ja) 2016-07-29 2019-08-22 トリナミクス ゲゼルシャフト ミット ベシュレンクテル ハフツング 光学的検出のための光センサおよび検出器
KR102575104B1 (ko) 2016-10-25 2023-09-07 트리나미엑스 게엠베하 집적 필터를 가진 적외선 광학 검출기
JP7241684B2 (ja) 2016-10-25 2023-03-17 トリナミクス ゲゼルシャフト ミット ベシュレンクテル ハフツング 少なくとも１個の対象物の光学的な検出のための検出器
US11860292B2 (en) 2016-11-17 2024-01-02 Trinamix Gmbh Detector and methods for authenticating at least one object
US11415661B2 (en) 2016-11-17 2022-08-16 Trinamix Gmbh Detector for optically detecting at least one object
US11060922B2 (en) 2017-04-20 2021-07-13 Trinamix Gmbh Optical detector
JP7237024B2 (ja) 2017-06-26 2023-03-10 トリナミクス ゲゼルシャフト ミット ベシュレンクテル ハフツング 少なくとも１つの物体の位置を決定するための検出器
JP7447297B2 (ja) * 2020-10-09 2024-03-11 株式会社東芝 太陽電池、多接合型太陽電池、太陽電池モジュール及び太陽光発電システム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060561A (ja) * 2006-08-04 2008-03-13 Nanoteco Corp 発光素子、及びその製造方法
WO2009144944A1 (ja) * 2008-05-30 2009-12-03 三菱電機株式会社 光電変換装置
JP2011181608A (ja) * 2010-02-26 2011-09-15 Mitsubishi Electric Corp 光電変換装置および光電変換装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07101753B2 (ja) 1992-08-05 1995-11-01 日立電線株式会社 積層型太陽電池
US7560641B2 (en) * 2002-06-17 2009-07-14 Shalini Menezes Thin film solar cell configuration and fabrication method
JP2004363290A (ja) 2003-06-04 2004-12-24 Seiko Epson Corp 太陽電池、表示装置および携帯情報端末
JP4410654B2 (ja) 2004-10-20 2010-02-03 三菱重工業株式会社 薄膜シリコン積層型太陽電池及びその製造方法
US8871628B2 (en) * 2009-01-21 2014-10-28 Veeco Ald Inc. Electrode structure, device comprising the same and method for forming electrode structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060561A (ja) * 2006-08-04 2008-03-13 Nanoteco Corp 発光素子、及びその製造方法
WO2009144944A1 (ja) * 2008-05-30 2009-12-03 三菱電機株式会社 光電変換装置
JP2011181608A (ja) * 2010-02-26 2011-09-15 Mitsubishi Electric Corp 光電変換装置および光電変換装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020505786A (ja) * 2017-01-18 2020-02-20 エネル グリーン パワー エス．ピー．エー．Ｅｎｅｌ Ｇｒｅｅｎ Ｐｏｗｅｒ Ｓ．Ｐ．Ａ． シングル型、タンデム型ならびにヘテロ接合型太陽電池装置およびその形成方法

Also Published As

Publication number Publication date
US20120160298A1 (en) 2012-06-28
JP5550624B2 (ja) 2014-07-16
US8546682B2 (en) 2013-10-01

Similar Documents

Publication Publication Date Title
JP5550624B2 (ja) 光電変換装置とその製造方法、および光電変換モジュール
US10056507B2 (en) Photovoltaic device with a zinc magnesium oxide window layer
Minami et al. High-efficiency oxide heterojunction solar cells using Cu2O sheets
KR101503557B1 (ko) 계면 층을 포함한 광기전 장치
US7071496B2 (en) Electronic device and method for manufacturing the same
WO2009042125A1 (en) Photovoltaic devices including heterojunctions
US20090090618A1 (en) Solar cell and method for manufacturing the same
WO2013122084A1 (ja) 酸化物半導体及びこれを含む半導体接合素子
JP2012530378A (ja) 太陽電池及びその製造方法
CN112970123A (zh) 电荷选择接触结硅太阳能电池及其制造方法
US8247686B2 (en) Multi-layer N-type stack for cadmium telluride based thin film photovoltaic devices and methods of making
JP5677341B2 (ja) 光電変換装置とその製造方法、および光電変換モジュール
KR101777598B1 (ko) 태양전지 제조방법
US20120322198A1 (en) METHODS FOR SUBLIMATION OF Mg AND INCORPORATION INTO CdTe FILMS TO FORM TERNARY COMPOSITIONS
KR100992483B1 (ko) 태양전지 및 이의 제조방법
JP5388899B2 (ja) 光電変換装置および光電変換装置の製造方法
US20120052621A1 (en) Methods of forming a window layer in a cadmium telluride based thin film photovoltaic device
KR101039993B1 (ko) 태양전지 및 이의 제조방법
US8188562B2 (en) Multi-layer N-type stack for cadmium telluride based thin film photovoltaic devices and methods of making
KR20110001814A (ko) 태양전지 및 이의 제조방법
JP5987127B1 (ja) 光発電素子及びその製造方法
JP2014053421A (ja) 太陽電池
US20140073083A1 (en) Manufacturing method for solar cell
KR20160111623A (ko) 태양 전지
EP2808901A1 (en) Solar cell and method of manufacturing same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140422

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140520

R150 Certificate of patent or registration of utility model

Ref document number: 5550624

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees