JP2012232197A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2012232197A5 JP2012232197A5 JP2012194751A JP2012194751A JP2012232197A5 JP 2012232197 A5 JP2012232197 A5 JP 2012232197A5 JP 2012194751 A JP2012194751 A JP 2012194751A JP 2012194751 A JP2012194751 A JP 2012194751A JP 2012232197 A5 JP2012232197 A5 JP 2012232197A5
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- storage area
- gaming machine
- area
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (4)
- 所定の遊技媒体を用いて遊技を行うとともに制御装置を備える遊技機であって、
前記制御装置は、
CPUと、
前記CPUが実行するプログラムを格納するためのメモリとしてのROMと、
種々の情報を格納するためのメモリとしてのRAMと、
外部との信号を入出力するための入出力ポートとを有し、
前記CPUは、メモリへのアクセスに使用される命令であって2バイト以上のアドレス値を含む命令体系を有する第1命令と、外部との信号の入出力に使用される命令であって入出力先を指定するためのアドレス値が前記第1命令よりも1バイト以上少ない命令体系を有する第2命令とを使用可能であり、
前記RAMは、前記CPUからの命令に対応してアクセス可能な第1の記憶領域と第2の記憶領域を有し、
前記第1の記憶領域は、前記第1命令と前記第2命令のいずれの命令によってもアクセスが可能な領域であり、
前記第2の記憶領域は、前記第1命令によってアクセス可能な領域である
ことを特徴とする遊技機。 - 請求項1記載の遊技機において、
前記第1記憶領域と前記第2記憶領域は連続した領域であることを特徴とする遊技機。 - 請求項1記載の遊技において、
前記第1記憶領域は所定の連続した領域であることを特徴とする遊技機。 - 請求項1記載の遊技機において、
前記第2記憶領域は所定の連続した領域であることを特徴とする遊技機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012194751A JP5589173B2 (ja) | 2007-08-24 | 2012-09-05 | 遊技機 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007218950 | 2007-08-24 | ||
JP2007218950 | 2007-08-24 | ||
JP2012194751A JP5589173B2 (ja) | 2007-08-24 | 2012-09-05 | 遊技機 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007265963A Division JP5093583B2 (ja) | 2007-08-24 | 2007-10-11 | 遊技機 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012232197A JP2012232197A (ja) | 2012-11-29 |
JP2012232197A5 true JP2012232197A5 (ja) | 2013-01-17 |
JP5589173B2 JP5589173B2 (ja) | 2014-09-17 |
Family
ID=40608140
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007265963A Expired - Fee Related JP5093583B2 (ja) | 2007-08-24 | 2007-10-11 | 遊技機 |
JP2012194751A Expired - Fee Related JP5589173B2 (ja) | 2007-08-24 | 2012-09-05 | 遊技機 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007265963A Expired - Fee Related JP5093583B2 (ja) | 2007-08-24 | 2007-10-11 | 遊技機 |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP5093583B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6140452B2 (ja) * | 2013-01-15 | 2017-05-31 | 株式会社藤商事 | 遊技機 |
JP6520132B2 (ja) * | 2015-01-16 | 2019-05-29 | 株式会社三洋物産 | 遊技機 |
JP6520131B2 (ja) * | 2015-01-16 | 2019-05-29 | 株式会社三洋物産 | 遊技機 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2548952B2 (ja) * | 1987-09-26 | 1996-10-30 | 株式会社三共 | 弾球遊技機 |
JPH08321846A (ja) * | 1995-05-26 | 1996-12-03 | Matsushita Electric Works Ltd | ネットワーク装置 |
JP2004229938A (ja) * | 2003-01-30 | 2004-08-19 | Sankyo Kk | 遊技機 |
JP2005152622A (ja) * | 2003-11-07 | 2005-06-16 | Daiichi Shokai Co Ltd | 遊技機 |
JP4789105B2 (ja) * | 2005-08-16 | 2011-10-12 | 株式会社大一商会 | 遊技機 |
-
2007
- 2007-10-11 JP JP2007265963A patent/JP5093583B2/ja not_active Expired - Fee Related
-
2012
- 2012-09-05 JP JP2012194751A patent/JP5589173B2/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012232198A5 (ja) | ||
MX346496B (es) | Instrucción de calcular la distancia a una frontera de memoria especificada. | |
JP2020091933A (ja) | Pimを採用する半導体メモリ装置及びその動作方法 | |
JP2015527661A5 (ja) | ||
EA201990315A1 (ru) | Зашифрованный транзит и хранение пользовательских данных | |
WO2015047962A8 (en) | Volatile memory architecture in non-volatile memory devices and related controllers | |
GB2568816A8 (en) | Processor having multiple cores, shared core extension logic, and shared core extension utilization instructions | |
EP2660752A3 (en) | Memory protection circuit, processing unit, and memory protection method | |
WO2009097677A8 (en) | Non-volatile memory device having configurable page size | |
WO2012027423A3 (en) | Wide input output memory with low density, low latency and high density, high latency blocks | |
JP2012209879A5 (ja) | ||
WO2015166211A3 (en) | Access control and code scheduling | |
WO2014133895A3 (en) | Vector register addressing and functions based on a scalar register data value | |
JP2016524775A5 (ja) | ||
JP2012232197A5 (ja) | ||
JP2013065296A5 (ja) | 領域記述子グローバル化制御を有するメモリ管理ユニット | |
EP2889759A3 (en) | Processor with architecturally-visible programmable on-die storage to store data that is accessible by instruction | |
JP2014191020A5 (ja) | ||
WO2014078194A3 (en) | Information handling resources with external storage resource boot | |
JP2012250132A5 (ja) | ||
WO2010093661A3 (en) | Microcontroller with special banking instructions | |
JP2014188186A5 (ja) | ||
WO2012102989A3 (en) | Circuitry to select, at least in part, at least one memory | |
JP2013510355A5 (ja) | ||
JP2016005612A5 (ja) |