JP2013065296A5 - 領域記述子グローバル化制御を有するメモリ管理ユニット - Google Patents
領域記述子グローバル化制御を有するメモリ管理ユニット Download PDFInfo
- Publication number
- JP2013065296A5 JP2013065296A5 JP2012192369A JP2012192369A JP2013065296A5 JP 2013065296 A5 JP2013065296 A5 JP 2013065296A5 JP 2012192369 A JP2012192369 A JP 2012192369A JP 2012192369 A JP2012192369 A JP 2012192369A JP 2013065296 A5 JP2013065296 A5 JP 2013065296A5
- Authority
- JP
- Japan
- Prior art keywords
- control
- processing system
- computer processing
- region
- indicator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000875 corresponding Effects 0.000 claims 1
- 230000000873 masking Effects 0.000 claims 1
Claims (5)
- メモリ保護ユニット(MPU)と;
前記メモリ保護ユニットに関連する複数の領域記述子であって、前記領域記述子は、それぞれのメモリ領域に対するアドレスレンジと翻訳識別子値とを有することと;
翻訳識別子制御インジケータ(TIDCTL)と;
第1制御論理と
を有するコンピュータ処理システムであって、
前記第1制御論理は、前記翻訳識別子制御インジケータが第1状態にあるか否かを判定し、前記翻訳識別子制御インジケータが第1状態にある場合には、前記コンピュータ処理システムによって実行されている第1プロセスが、前記コンピュータ処理システムの第2プロセスに割当てられたメモリ領域にアクセスできるように動作可能である
ことを特徴とする、コンピュータ処理システム。 - 前記第1制御論理は、前記翻訳識別子制御インジケータが第1状態にある場合には、複数の前記領域記述子の第2プロセスに対応する1つ以上の部分をマスキングする、
請求項1記載のコンピュータ処理システム。 - 前記領域記述子のマスキングされた前記部分は、翻訳識別子値(TID)である、
請求項2記載のコンピュータ処理システム。 - 前記コンピュータ処理システムはさらに、
領域グローバル化制御イネーブルインジケータ(RGCEN)と;
プロセス識別子(PID)と;
第2制御論理とを有し、
前記第2制御論理は、前記領域グローバル化制御イネーブルインジケータが第1状態にあるか否かを判定するように動作可能であり、前記領域グローバル化制御イネーブルインジケータが第1状態にはない場合には、前記翻訳識別子制御インジケータ(TIDCTL)が前記第1状態にあるか否かに応じて前記第1プロセスが、前記第2プロセスに割当てられたメモリ領域にアクセスできるようにする、
請求項1記載のコンピュータ処理システム。 - 前記コンピュータ処理システムはさらに、
制御レジスタ内のグローバル化PID(G_PID)フィールドと;
第3制御論理と
を有し、
前記第3制御論理は、前記翻訳識別子制御インジケータが第1状態にあり、かつ第1プロセスのプロセス識別子(PID)値がグローバル化プロセス識別子G_PIDフィールド内の値に一致するときには、翻訳識別子(TID)比較のためにグローバル化マスキングを使用するように動作可能である、
請求項1記載のコンピュータ処理システム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/234,305 | 2011-09-16 | ||
US13/234,305 US8572345B2 (en) | 2011-09-16 | 2011-09-16 | Memory management unit (MMU) having region descriptor globalization controls and method of operation |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013065296A JP2013065296A (ja) | 2013-04-11 |
JP2013065296A5 true JP2013065296A5 (ja) | 2015-10-08 |
JP6071341B2 JP6071341B2 (ja) | 2017-02-01 |
Family
ID=46717738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012192369A Expired - Fee Related JP6071341B2 (ja) | 2011-09-16 | 2012-08-31 | 領域記述子グローバル化制御を有するメモリ管理ユニット |
Country Status (3)
Country | Link |
---|---|
US (1) | US8572345B2 (ja) |
EP (1) | EP2570930B1 (ja) |
JP (1) | JP6071341B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6038828B2 (ja) | 2014-03-17 | 2016-12-07 | 京セラドキュメントソリューションズ株式会社 | 電子機器およびデータ管理プログラム |
US9569127B2 (en) | 2014-12-29 | 2017-02-14 | International Business Machines Corporation | Computer instructions for limiting access violation reporting when accessing strings and similar data structures |
JP6504984B2 (ja) * | 2015-09-28 | 2019-04-24 | ルネサスエレクトロニクス株式会社 | データ処理装置 |
US10740237B2 (en) * | 2015-09-30 | 2020-08-11 | Nxp Usa, Inc. | Data processing unit having a memory protection unit |
US20170139844A1 (en) * | 2015-11-17 | 2017-05-18 | Silicon Laboratories Inc. | Asymmetric memory |
DE102015223335A1 (de) * | 2015-11-25 | 2017-06-01 | Robert Bosch Gmbh | Verfahren zum Betreiben eines Mikrocontrollers |
DE102015223757A1 (de) * | 2015-11-30 | 2017-06-01 | Robert Bosch Gmbh | Verfahren zum Betreiben eines Mikrocontrollers |
WO2018022524A1 (en) * | 2016-07-27 | 2018-02-01 | Intel Corporation | Apparatus and method supporting code optimization |
US10379768B2 (en) * | 2016-09-30 | 2019-08-13 | Intel Corporation | Selective memory mode authorization enforcement |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA1308202C (en) | 1988-02-10 | 1992-09-29 | Richard I. Baum | Access register translation means for address generating mechanism for multiple virtual spaces |
US5617559A (en) | 1994-08-31 | 1997-04-01 | Motorola Inc. | Modular chip select control circuit and method for performing pipelined memory accesses |
JP2007280421A (ja) * | 1994-09-09 | 2007-10-25 | Renesas Technology Corp | データ処理装置 |
GB2325061B (en) | 1997-04-30 | 2001-06-06 | Advanced Risc Mach Ltd | Memory access protection |
US5987557A (en) | 1997-06-19 | 1999-11-16 | Sun Microsystems, Inc. | Method and apparatus for implementing hardware protection domains in a system with no memory management unit (MMU) |
US6370585B1 (en) | 1997-09-05 | 2002-04-09 | Sun Microsystems, Inc. | Multiprocessing computer system employing a cluster communication launching and addressing mechanism |
US6564311B2 (en) | 1999-01-19 | 2003-05-13 | Matsushita Electric Industrial Co., Ltd. | Apparatus for translation between virtual and physical addresses using a virtual page number, a physical page number, a process identifier and a global bit |
JP2000276405A (ja) * | 1999-01-19 | 2000-10-06 | Matsushita Electric Ind Co Ltd | アドレス変換装置及びこのアドレス変換装置を有するコンピュータシステム |
US6598050B1 (en) | 2000-02-11 | 2003-07-22 | Integrated Device Technology, Inc. | Apparatus and method for limited data sharing in a multi-tasking system |
JP4522548B2 (ja) * | 2000-03-10 | 2010-08-11 | 富士通フロンテック株式会社 | アクセス監視装置及びアクセス監視方法 |
JP2003006046A (ja) | 2001-06-25 | 2003-01-10 | Sanyo Electric Co Ltd | メモリプロテクション方法および回路 |
US8021481B2 (en) | 2008-08-07 | 2011-09-20 | Soraa, Inc. | Process and apparatus for large-scale manufacturing of bulk monocrystalline gallium-containing nitride |
JP4656347B2 (ja) * | 2009-04-14 | 2011-03-23 | 日本電気株式会社 | コンピュータ・システム |
US8386747B2 (en) | 2009-06-11 | 2013-02-26 | Freescale Semiconductor, Inc. | Processor and method for dynamic and selective alteration of address translation |
JP5433349B2 (ja) * | 2009-08-27 | 2014-03-05 | ルネサスエレクトロニクス株式会社 | データプロセッサ |
-
2011
- 2011-09-16 US US13/234,305 patent/US8572345B2/en active Active
-
2012
- 2012-08-13 EP EP12180259.9A patent/EP2570930B1/en active Active
- 2012-08-31 JP JP2012192369A patent/JP6071341B2/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013065296A5 (ja) | 領域記述子グローバル化制御を有するメモリ管理ユニット | |
JP2010102719A5 (ja) | ||
MX2016007844A (es) | Metodo de procesamiento de recursos, sistema operativo y dispositivo. | |
WO2016076934A3 (en) | Verification system for secure transmission in a distributed processing network | |
WO2015200510A8 (en) | Automated code lockdown to reduce attack surface for software | |
JP2017530436A5 (ja) | ||
WO2014001803A3 (en) | Memory protection | |
GB2508533A (en) | Instruction and logic to provide vector scatter-op and gather-op functionality | |
WO2014206356A3 (en) | System and method for extended peripheral component interconnect express fabrics | |
EP2660752A3 (en) | Memory protection circuit, processing unit, and memory protection method | |
JP2014534532A5 (ja) | ||
JP2016524257A5 (ja) | ||
WO2014028109A3 (en) | Memory sharing via a unified memory architecture | |
WO2008045740A3 (en) | Method and system for using a distributable virtual address space | |
GB2520856A (en) | Enabling Virtualization of a processor resource | |
GB2523280A (en) | Controlling access to groups of memory pages in a virtualized environment | |
WO2016160238A3 (en) | Direct memory access descriptor processing | |
GB2517877A (en) | Controlling an order for processing data elements during vector processing | |
JP2015519654A5 (ja) | ||
WO2016040357A3 (en) | Load balancing of cloned virtual machines | |
GB201014318D0 (en) | Improved processor architecture | |
WO2016118031A3 (en) | Computer security systems and methods using hardware-accelerated access to guest memory from below the operating system | |
WO2017117321A3 (en) | Systems, methods, and apparatuses for range protection | |
GB201206759D0 (en) | Management of data processing security in a secondary processor | |
WO2012125583A3 (en) | Gelatin capsule formulation and drying system |