JP2012228102A - ディジタル保護制御装置 - Google Patents
ディジタル保護制御装置 Download PDFInfo
- Publication number
- JP2012228102A JP2012228102A JP2011094724A JP2011094724A JP2012228102A JP 2012228102 A JP2012228102 A JP 2012228102A JP 2011094724 A JP2011094724 A JP 2011094724A JP 2011094724 A JP2011094724 A JP 2011094724A JP 2012228102 A JP2012228102 A JP 2012228102A
- Authority
- JP
- Japan
- Prior art keywords
- control device
- protection control
- digital protection
- register
- hardware component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】保護制御装置を構成する部品のうち、既存の管理対象になっていなかった部品レベルでの管理を行うことを目的とする。部品レベルでの管理としては、監視性能の向上、故障発生時の故障部位の特定性向上、トレーサビリティの向上を可能とする。
【解決手段】電力系統の電流、電圧をディジタル変換して入力するためのA/Dコンバータと、保護継電演算などを実施するCPUと、各種データを記憶するRAMと、保護継電演算プログラムなどを格納しておくROMとがバスに結合されたディジタル保護制御装置において、バスに接続され、CPUからアクセス可能であり、レジスタを備えた第3のハードウェア部品を備え、第3のハードウェア部品のレジスタに記憶されている当該ハードウェア部品に固有のコードや情報を外部出力して表示する機能を備えた。
【選択図】図1
【解決手段】電力系統の電流、電圧をディジタル変換して入力するためのA/Dコンバータと、保護継電演算などを実施するCPUと、各種データを記憶するRAMと、保護継電演算プログラムなどを格納しておくROMとがバスに結合されたディジタル保護制御装置において、バスに接続され、CPUからアクセス可能であり、レジスタを備えた第3のハードウェア部品を備え、第3のハードウェア部品のレジスタに記憶されている当該ハードウェア部品に固有のコードや情報を外部出力して表示する機能を備えた。
【選択図】図1
Description
本発明はディジタル保護制御装置の健全性を確認することに係り、特にディジタル保護制御装置を構成するハードウェア部品単位での管理を行うことに関する。
電力系統に発生する故障、いわゆる短絡、地絡故障等に対しては、電力系統を形成する送電線、変圧器、母線、発電機といった要素ごとに設置された保護制御装置が、その守備範囲内に発生した故障に対して動作し、当該の故障点を含む区間を遮断器の引き外しにより、残りの健全な電力系統から切り離しすることで、故障の除去が行われている。
係る保護制御装置は、現在では、系統の電流、電圧情報をA/D変換し、ソフトウェア処理によって、系統故障を判別するアルゴリズムを実現したディジタル保護制御装置が主流となっている。
ディジタル保護制御装置の概略について述べると、特高向けのディジタル保護制御装置では、電力系統の電流、電圧情報を電気角30度や、高速なものでは3.75度といった周期でサンプリングし、いわゆる保護継電演算を実施し、系統の故障を検出する。さらに、機器の状態や他装置の状態等の入力条件及び、いくつかの保護継電演算結果の組み合わせにより構成されるシーケンスロジックを実施し、最終的な引き外し指令、いわゆるトリップ指令を出力する。
このとき保護制御装置は、装置画面に動作内容として系統故障の種類、動作した保護継電要素を表示すると同時に、通信やディジタル出力の接点渡しで遠方に通知する機能を有している。
ディジタル保護制御装置の基板内部には、多くの部品が使用されており、高い信頼性が求められている。特に保護制御装置は、一度設置されると一般に15年以上の長期間に渡ってユーザに使用され、更新周期も長い為、各部品の、トレーサビリティなども重要度を増している。
このため、ディジタル保護制御装置はその内部に自動点検あるいは常時監視の思想に基づく各種の健全性確認機能を備えており、診断結果を外部報知するようにしている。係る機能を実現するものとしては、特許文献1、特許文献2、特許文献3があるが、他にも数多くある。
ディジタル保護制御装置には多種多様な部品が実装されているが、従来の健全性確認機能として例えば常時監視についてみると、その監視項目としてはCPU、RAM、ROMといった一般的な主要部品に限定されていた。通信の監視を行う場合もあるが、通信不可の状態を監視するものが一般的であり、部品そのものの状態を監視しているものではない。
ディジタル保護制御装置の基板には、上記以外にFPGA(FielD Programmable Gate Array)、LANコントローラ、フラッシュメモリ、シリアル通信IC、RTC(Real Time Clock)等の部品が実装されている。これらの部品もディジタル保護制御装置を構成する主要部品には違いないが、ここまで踏み込んで、これら部品に対する健全性確認などの管理を行うものは殆どない。保護制御装置の主要な機能に対してその健全性を確認することはあるが、この機能を実現する複数部品のどれが機能不全になっているのかを特定するところまで踏み込んだ管理や確認をしているわけではない。
然るに、実際に不良が発生した場合、部品レベルまで特定して状態を表示し、管理することが、真の原因特定や再発防止策の検討には重要である。
また、長期間にわたり製品を供給していると、ある特定の期間に部品の不良が多発する様なケースがある。こういった現象は、部品の製造メーカが製造ラインを変更するなど製造プロセスが変わった場合などに見られる場合がある。
実際にこの種の不良が発生した場合、部品の製造、保護装置の製造、製品の不良の発生には、大きなタイムラグが生じる為、トラブルシューティングには多大な時間を要することになる。
本発明は、以上の問題点に鑑み、保護制御装置を構成する部品のうち、既存の管理対象になっていなかった部品レベルでの管理を行うことを目的とする。部品レベルでの管理としては、監視性能の向上、故障発生時の故障部位の特定性向上、トレーサビリティの向上を可能とするものである。
本発明においては、上記課題の解決のために、電力系統の電流、電圧をディジタル変換して入力するためのA/Dコンバータと、保護継電演算などを実施するCPUと、各種データを記憶するRAMと、保護継電演算プログラムなどを格納しておくROMとがバスに結合されたディジタル保護制御装置において、バスに接続され、CPUからアクセス可能であり、レジスタを備えた第3のハードウェア部品を備え、第3のハードウェア部品のレジスタに記憶されている当該ハードウェア部品に固有のコードや情報を外部出力して表示する機能を備えた。
また、ハードウェア部品に固有のコードや情報を外部出力して表示する為のHI画面を備える。
また、HI画面には、ハードウェア部品に固有のコードや情報とともに、ハードウェア部品名称が表示される。
また、ハードウェア部品に固有のコードや情報が、部品のバージョンコードである。
また、第3のハードウェア部品とは、前記バスのタイミング制御や周辺デバイスの制御を行うFPGAであり、ハードウェア部品に固有のコードや情報が、FPGAのレジスタの記憶内容である。
また、ハードウェア部品に固有のコードや情報が、当該ハードウェアのレジスタの所定位置に記憶されている情報であり、情報は不変の固定値であり、この情報が所定の値であることの確認結果を外部出力し、表示する。
また、第3のハードウェア部品とは、データなどを記憶しておくフラッシュメモリであり、ディジタル保護制御装置で使用する部品の製造番号が予め記憶されており、ハードウェア部品に固有のコードや情報として、フラッシュメモリに記憶された部品の製造番号を部品名称と共に出力、表示する。
本発明によれば、ハードウェア部品の管理範囲を拡大することができる。具体的には、部品レベルの詳細な動作が確認可能となり、異常発生時にどの部品の動作が異常であるかを知ることが出来る。また、部品レベルのCPUからのアクセスが健全であるかを確認できる為、従来よりも詳細な自動監視が可能。さらに、部品ごとの製造番号が運転中にも確認可能なため、不良発生時に不良対策の要否を判断可能となる。
以下、本発明の実施例について図面を用いて説明する。
本発明においては、ディジタル保護制御装置について、これを構成する部品レベルでの管理を行うが、この対象となる部品は何でもよいわけではない。ここでは、CPUからアクセス可能なハードウェア部品として、各種レジスタを持っているハードウェア部品が対象となる。
また、本発明の管理はハードウェア部品(以下単に部品という)に固有のコードや情報に着目して行われる。
これらのレジスタを持つ部品は、各レジスタに設定された機能に基づいて動作している。このため、この状態をHI(ヒューマンインターフェイス)画面に表示することで、この基板上の各部品が健全に動作していることを、確認可能とする。
また、各部品には、部品メーカが固定的にメーカコード等を書き込んでいる場合が多くあり、これらのコードを定期的に読み出し、チェックすることで、部品そのものへのアクセスが健全であることを確認する。
さらに、基板の製造時点で、部品の製造NOを不揮発性メモリに書き込むことで、これを保護制御装置のHI画面に表示し基板内部の部品の製造Noを確認可能とする。
図1は、保護制御装置に使用されるCPU基板の実装例である。ここで、11は電力系統の電流、電圧をディジタル変換して保護制御装置内に取り込むためのA/Dコンバータ、12は保護継電演算などを実施するCPU、13は各種データを記憶するRAM、14は保護継電演算プログラムなどを格納しておくROMであり、これらは従来の自動監視が行われていた部位である。例えばA/Dコンバータ11であれば、AD精度あるいは高調波重畳監視、CPU12の場合には既知固定プログラムチェックや、バスエラーなどの例外処理、RAM13の場合は、リードライトチェック、ROM14に対しては、ROMのサムチェックなどを実施している。
これらの部品に対する上記健全性確認機能はそのままに、本発明ではレジスタを持っているハードウェア部品の観点から、適用対象を拡大する。具体的には、FPGA16、LANコントローラ17、フラッシュメモリ18、RTC15等を新たな管理の対象とする。
このうち、FPGA16は、製造後に購入者や設計者が構成を設定できる集積回路であり、バスBのタイミング制御や周辺デバイスの制御を集中的に行っている重要な部位である。このFPGAは、従来から直接的には監視する方法が無く、故障が発生した場合には監視を行っている他の部位(たとえばCPU)の異常として間接的に監視され、異常検出されていた。
LANコントローラ17は、外部機器と接続するための通信手段である。例えば保護制御装置同士が通信系統を介して相手端電流などの情報を互いに伝送しあい差動演算を行うときの通信手段であり、送信部と受信部で構成される。またLANコントローラ17は、外部機器として保護制御装置の表示装置(HI画面)との接続も行うことができる。
フラッシュメモリ18は、大容量の不揮発性メモリとして使用され、データセーブ機能などに使われる。
RTC15は、単なる時計であるが、データセーブ機能に利用される為、系統事故発生のトリガ時刻を保存する上で重要である。また、自動点検周期を管理している点からも非常に重要な部品であるといえる。
本発明では、これら部品のレジスタに記憶されている部品に固有のコードや情報を、HI画面に表示する。図2に部品の情報を表示するHI画面90の例として、FPGAのレジスタ内容を表示させた例を示す。FPGAは、メーカなどによって書き換え可能なデバイスであるので、メーカが部品のバージョンコードを定義しておけば、これを表示することで、バージョンを管理できる。バージョンコードはHI画面90の欄21に、例えば「0102」として表示される。
また、レジスタ情報を表示させることで、FPGAの機能確認が可能である。たとえば、レジスタのアドレス「MSR0」を参照すると、「50Hz」、「割り込みON」状態であることが欄22に表示され、アドレス「MSR1」を参照すると、「エラー発生状態」であることが欄23に表示され、アドレス「MCR0」を参照すると、外部表示用の「LEDの点灯状態」が欄24に表示される。これらの欄22、23、24にFPGAの内部のレジスタ状態を表示することで、当該の基板が正しい設定で動作しているかを確認することが可能である。また、欄24の「LEDの点灯状態」表示では、設定が「ON」となっているのに実際のLEDの点灯が無い場合などは、外部回路に異常があるという判断が可能となる。
CPUからアクセス可能な部品は、このように内部のレジスタ情報を表示しておくことで、運用状態に些細な異変があっても調査可能となる。なお、その内容は機能毎に異なるが、FPGA以外のレジスタを有する部品でも、この機能確認処理を適用可能である。
ここで、図1の保護制御装置内で異常が発生し、その原因を図2の表示により部品レベルでの機能確認ができることの一事例について説明しておく。
この事例では、図1のCPU12に一定周期で入力されるA/Dコンバータ11からの割り込み信号がこなくなり、サンプリング監視異常となった。これにより保護制御装置がCPU異常を検出したものとする。このCPU異常は、運転員に報知され、運転員が図2の表示を確認する。
この場合に、考えられる故障モードは、次のものである。
1.FPGA16が、A/Dコンバータ11の信号をCPU12に伝えられない(前回の割り込みが解除できない)。
2.FPGA16が異常で設定が変わってしまった(割り込み許可がなくなるなど)。
3.CPU12に異常があり、FPGA16からの割り込み信号が受け付けられなくなった。
1.FPGA16が、A/Dコンバータ11の信号をCPU12に伝えられない(前回の割り込みが解除できない)。
2.FPGA16が異常で設定が変わってしまった(割り込み許可がなくなるなど)。
3.CPU12に異常があり、FPGA16からの割り込み信号が受け付けられなくなった。
運転員は、図2の表示画面90にFPGA16のレジスタの記憶内容を表示し、以下の点を確認する。このとき、表示画面90には、図3が表示されている。まず、第2の故障モードに関連して、図3上段の割り込み制御のレジスタ部位AISの情報を確認して、割り込み許可が不正に書き換わって「0」になっていないかを検証する。また、同じく第2の故障モードに関連して、図3中段の周波数のレジスタ部位modeの情報を確認して、50Hzと60Hzが書き換わっていないかを検証する。更に第1の故障モードと第3の故障モードに関連して、図3下段の割り込み検出のレジスタ部位AISの情報を確認する。このレジスタが「0」のままなら、FPGA16が割り込み信号を受け付けていない(第1の故障モード)し、「1」のままなら、割り込み信号が解除できない(第3の故障モード)と判断することができる。
次の機能確認処理事例を説明する。ここでは、図1の保護制御装置と図示せぬ他の保護制御装置がLANコントローラ17で接続されている状態で通信異常(タイムアウトで検出)が発生し、これを検出したとする。この原因を図2の表示により確認できることの一事例について説明しておく。
この事例では、考えられる故障モードとしては、次のものなどがある。
4.自装置の故障で異常となった。
5.相手装置の故障で異常となった。
6.通信経路の故障で異常となった。
4.自装置の故障で異常となった。
5.相手装置の故障で異常となった。
6.通信経路の故障で異常となった。
運転員は、図2の表示画面90に自端のLANコントローラ17のレジスタの記憶内容を表示し、以下の点を確認する。このとき、表示画面90には、図4が表示されている。まず、第5の故障モードと第6の故障モードに関連して、図4上段のLANコントローラ17のレジスタのうち、受信レジスタの内容を確認する。
受信レジスタの、レジスタ部位OVFの情報を確認すると、受信バッファのオーバーフローを検証できる。同じく受信レジスタの、レジスタ部位SPRKの情報を確認すると、ショートパケットを受信したことがわかる。同じく受信レジスタの、レジスタ部位CRCの情報を確認すると、CRC(Cyclic Redundancy Check)異常検出としてショートパケットの可能性があることを検証できる。
第4の故障モードに関連して、図4下段のLANコントローラ17のレジスタのうち、送信レジスタの内容を確認する。送信レジスタの、レジスタ部位ジャマーの情報を確認すると、規定時間以内に送信が完了しない異常があることが検知でき、自装置のハードウェア故障とわかる。また第5の故障モードと第6の故障モードに関連して、送信レジスタのレジスタ部位COlの情報を確認して、コリジョン(パケット衝突)が判明する。
また本発明では、これら部品のレジスタに記憶されている部品に固有のコードや情報として、固定値に着目して部品異常を検知することができる。図5は、部品内部のレジスタの固定値をチェックする例である。この実施例では、処理S100において、CPUからアクセス可能な部品内部のレジスタ情報のうち、予め定めた位置の固定値を確認情報として抽出する。この確認情報は、図2の表示例の場合には欄21のバージョンコードなどが利用できる。処理S101では、抽出した固定値をソフト処理によりチェックし、予め保持した既知と比較する。処理S102において、一致なら処理S103において正常と判断し、不一致なら処理S104において異常と判断して外部出力する。
各部品にはメーカコードや、エレクトリックシグネチャコードなど、あらかじめCPUからこの部品に対してアクセスが健全に出来ているか確認する為のコードがある場合が多い。これらのデバイスは、これらの固定値をある一定周期で読み返し比較することで健全であることを確認することが出来る。このようにすることで、従来は直接的に監視できなかったデバイスに対しても監視を実施することが可能となる。なお、エレクトリックシグネチャコードとは、バイナリーコードで、その素子のマニュファクチュアコードと、デバイスコードを読み出すものである。
また本発明では、これら部品のレジスタに記憶されている部品に固有のコードや情報として、製造番号に着目して、部品メーカが製造ラインを変更したなどの理由で部品不良が発生したことを確認する。
先にも述べたように、保護制御装置は一度納入すると長期間使用し続ける。他方、保護制御装置で使用される部品もこの長期間の中では、部品が変更されていることがある。
図6は、部品の製品開発から出荷、実運用に至る経過年数を示したものであり、時期41において製品開発し、その後保護制御装置に組み込まれて、実運用に入ったものとする。この部品について、開発出荷後、しばらく不良がなかったのに、42の頃から多くの不良発生に見舞われたとする。出荷時期を調べると、ある時期43の出荷品に多く不良が発生しており、さらに詳細な調査をすると時期44で部品メーカが製造ラインを変えており、このことが原因で不良が発生しやすくなっていることが判る。
保護制御装置のメーカは、同種の部品が使われている保護制御装置を改修しなければならないが、個々の部品はロット単位で購入される場合が多く、かつどの次期の部品がどの装置に実装され、運用されているかの調査は現実には困難な場合が多い。
本発明は、このような事例にも対応可能である。図7では、この点を考慮し、各部品の製造番号を、保護制御装置の製造時点で図1のフラッシュメモリ18に書き込んでおく。そのうえで、適宜のタイミングで、アプリケーションソフトを用いてHI画面90に表示できるようにした例である。
図8は、フラッシュメモリ18に書き込まれた部品の製造番号を、HI画面90に表示した例である。図8の画面90には、各種部品(CPU,FPGA,RAM,A/Dコンバータ、RTC,LANコントローラなど)と、これに対応する製造番号が対比的に表示されている。これらの情報は、保護制御装置組み立て段階において、事前にフラッシュメモリ18に書き込まれたものである。
このことにより、保護制御装置運用開始後の任意の時期に改修の必要性が生じたとしても、フラッシュメモリ18のレジスタを参照することにより、どの部品製造番号の部品が実装されているか、運用中の装置であっても確認が可能となり、部品不良が発生した場合でも、追跡することが可能となる。
11:A/Dコンバータ
12:CPU
13:RAM
14:ROM
15:RTC
16:FPGA
17:LANコントローラ
18:フラッシュメモリ
21:バージョンコード表示欄
22,23,24:レジスタ情報表示欄
41:製品開発時期
42:不良発生
43:不良製品の製造時期
44:不良原因
45:不良対策
90:HI画面
12:CPU
13:RAM
14:ROM
15:RTC
16:FPGA
17:LANコントローラ
18:フラッシュメモリ
21:バージョンコード表示欄
22,23,24:レジスタ情報表示欄
41:製品開発時期
42:不良発生
43:不良製品の製造時期
44:不良原因
45:不良対策
90:HI画面
Claims (7)
- 電力系統の電流、電圧をディジタル変換して入力するためのA/Dコンバータと、保護継電演算などを実施するCPUと、各種データを記憶するRAMと、保護継電演算プログラムなどを格納しておくROMとがバスに結合されたディジタル保護制御装置において、
前記バスに接続され、前記CPUからアクセス可能であり、レジスタを備えた第3のハードウェア部品を備え、該第3のハードウェア部品のレジスタに記憶されている当該ハードウェア部品に固有のコードや情報を外部出力して表示する機能を備えたことを特徴とするディジタル保護制御装置。 - 請求項1記載のディジタル保護制御装置において、
ハードウェア部品に固有のコードや情報を外部出力して表示する為のHI画面を備えることを特徴とするディジタル保護制御装置。 - 請求項2記載のディジタル保護制御装置において、
HI画面には、ハードウェア部品に固有のコードや情報とともに、ハードウェア部品名称が表示されることを特徴とするディジタル保護制御装置。 - 請求項1から請求項3のいずれかに記載のディジタル保護制御装置において、
ハードウェア部品に固有のコードや情報が、部品のバージョンコードであることを特徴とするディジタル保護制御装置。 - 請求項1から請求項4のいずれかに記載のディジタル保護制御装置において、
第3のハードウェア部品とは、前記バスのタイミング制御や周辺デバイスの制御を行うFPGAであり、ハードウェア部品に固有のコードや情報が、FPGAのレジスタの記憶内容であることを特徴とするディジタル保護制御装置。 - 請求項1から請求項4のいずれかに記載のディジタル保護制御装置において、
ハードウェア部品に固有のコードや情報が、当該ハードウェアのレジスタの所定位置に記憶されている情報であり、該情報は不変の固定値であり、この情報が所定の値であることの確認結果を外部出力し、表示することを特徴とするディジタル保護制御装置。 - 請求項1から請求項4のいずれかに記載のディジタル保護制御装置において、
第3のハードウェア部品とは、データなどを記憶しておくフラッシュメモリであり、ディジタル保護制御装置で使用する部品の製造番号が予め記憶されており、ハードウェア部品に固有のコードや情報として、フラッシュメモリに記憶された部品の製造番号を部品名称と共に出力、表示することを特徴とするディジタル保護制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011094724A JP2012228102A (ja) | 2011-04-21 | 2011-04-21 | ディジタル保護制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011094724A JP2012228102A (ja) | 2011-04-21 | 2011-04-21 | ディジタル保護制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012228102A true JP2012228102A (ja) | 2012-11-15 |
Family
ID=47277693
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011094724A Pending JP2012228102A (ja) | 2011-04-21 | 2011-04-21 | ディジタル保護制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012228102A (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05120200A (ja) * | 1991-10-25 | 1993-05-18 | Mitsubishi Electric Corp | 計算機システム |
JPH063884A (ja) * | 1992-06-19 | 1994-01-14 | Sharp Corp | 画像形成装置 |
JPH09191553A (ja) * | 1996-01-09 | 1997-07-22 | Hitachi Ltd | ディジタル形保護リレー装置 |
US6065148A (en) * | 1998-03-05 | 2000-05-16 | General Electric Company | Method for error detection and correction in a trip unit |
JP2002051448A (ja) * | 2000-08-03 | 2002-02-15 | Toshiba Corp | ディジタル形保護継電器 |
JP2006311761A (ja) * | 2005-05-02 | 2006-11-09 | Mitsubishi Electric Corp | ディジタル保護継電装置 |
JP2009005437A (ja) * | 2007-06-19 | 2009-01-08 | Hitachi Ltd | ディジタル保護制御装置及びその保守管理システム |
JP2010016960A (ja) * | 2008-07-02 | 2010-01-21 | Mitsubishi Electric Corp | Pcm電流差動保護継電装置 |
-
2011
- 2011-04-21 JP JP2011094724A patent/JP2012228102A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05120200A (ja) * | 1991-10-25 | 1993-05-18 | Mitsubishi Electric Corp | 計算機システム |
JPH063884A (ja) * | 1992-06-19 | 1994-01-14 | Sharp Corp | 画像形成装置 |
JPH09191553A (ja) * | 1996-01-09 | 1997-07-22 | Hitachi Ltd | ディジタル形保護リレー装置 |
US6065148A (en) * | 1998-03-05 | 2000-05-16 | General Electric Company | Method for error detection and correction in a trip unit |
JP2002051448A (ja) * | 2000-08-03 | 2002-02-15 | Toshiba Corp | ディジタル形保護継電器 |
JP2006311761A (ja) * | 2005-05-02 | 2006-11-09 | Mitsubishi Electric Corp | ディジタル保護継電装置 |
JP2009005437A (ja) * | 2007-06-19 | 2009-01-08 | Hitachi Ltd | ディジタル保護制御装置及びその保守管理システム |
JP2010016960A (ja) * | 2008-07-02 | 2010-01-21 | Mitsubishi Electric Corp | Pcm電流差動保護継電装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104991629B (zh) | 电源失效侦测系统与其方法 | |
CN104579313B (zh) | 一种基于配置帧的在轨sram型fpga故障检测与修复方法 | |
CN107783005A (zh) | 用于设备故障诊断的方法、装置、设备、系统及存储介质 | |
Shaheen et al. | Advanced ECC solution for automotive SoCs | |
US20170351573A1 (en) | Controller | |
CA2689416C (en) | Control apparatus and control method | |
CN105895158A (zh) | 芯片中的die id的读取电路以及芯片 | |
JP2013175118A (ja) | 制御装置、及びそのメモリ故障検出方法、その自己診断方法 | |
US9384078B2 (en) | Method for diagnosing a mechanism of untimely cut-offs of the power supply to a motor vehicle computer | |
JP2012228102A (ja) | ディジタル保護制御装置 | |
US10067182B2 (en) | Semiconductor device having circuitry for detecting abnormalities in a power supply wiring network | |
US7847574B2 (en) | Semiconductor device | |
JP5016990B2 (ja) | ディジタル保護制御装置及びその保守管理システム | |
JP5326898B2 (ja) | 集積回路における外部端子の開放/短絡検査方法及び集積回路における外部端子の開放/短絡検査装置 | |
JP5616733B2 (ja) | ディジタル保護継電装置 | |
JP5563700B2 (ja) | 制御装置 | |
JP4874639B2 (ja) | 放射線モニタ装置 | |
JP2004318254A (ja) | 安全保護計測装置の試験装置 | |
KR101087869B1 (ko) | 보호계전기의 오동작 방지를 위한 자기진단 방법 | |
JP2013030056A (ja) | 半導体集積回路装置 | |
US20140142775A1 (en) | Power production systems with a safety and reliability monitoring system and methods for improving safety and reliability for power production systems | |
JP2005208741A (ja) | Lsiの故障検出率測定方法 | |
JP2010244174A (ja) | Dspカード試験装置およびdspカード試験装置における故障異常情報のモニタ方法 | |
JP2013040789A (ja) | バーンイン試験装置、バーンイン試験方法およびプログラム | |
JPS6392215A (ja) | ディジタル形保護リレーにおける異常表示方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130719 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140513 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141007 |