JP2012221097A - メモリシステムおよびメモリ装置、並びに、メモリシステムの動作方法およびメモリ装置の動作方法 - Google Patents
メモリシステムおよびメモリ装置、並びに、メモリシステムの動作方法およびメモリ装置の動作方法 Download PDFInfo
- Publication number
- JP2012221097A JP2012221097A JP2011084533A JP2011084533A JP2012221097A JP 2012221097 A JP2012221097 A JP 2012221097A JP 2011084533 A JP2011084533 A JP 2011084533A JP 2011084533 A JP2011084533 A JP 2011084533A JP 2012221097 A JP2012221097 A JP 2012221097A
- Authority
- JP
- Japan
- Prior art keywords
- information
- state
- memory device
- state transition
- application software
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Storage Device Security (AREA)
Abstract
【解決手段】メモリ装置20は、情報処理装置10において実施されるアプリケーションの進行状況を示す状態情報211と、状態情報211に対応した対応アプリケーションソフトウェア(対応ソフトウェア)を含むアプリケーションソフトウェア201と、状態情報211の変更を許可する許可条件を含む状態遷移情報212とを記憶する記憶手段と、状態遷移情報212に基づいて状態情報211の変更を制御する状態制御部222とを備える。状態制御部222は、情報処理装置10からの状態遷移指示が妥当か否かに応じて、状態情報211の変更を適切に或いは不適切に行う。情報処理装置10は、メモリ装置20から取得した状態情報211に基づいて、対応ソフトウェアをメモリ装置20から読み出し、対応ソフトウェアを実行することによって、アプリケーションを継続実施する。
【選択図】図3
Description
[1−1.構成概要]
図1は、メモリ情報保護システム(単に「メモリシステム」とも称する)1Aの外観構成を示す図である。
次に、メモリ情報保護システム1の機能構成について詳述する。図3は、本実施形態に係るメモリ情報保護システム1の機能構成を示すブロック図である。図4は、状態遷移情報212を示す図である。
次に、メモリ情報保護システム1の動作について説明する。図5は、メモリ情報保護システム1の動作を示すフローチャートである。図5では、左側に情報処理装置10の動作を示すフローチャート、右側にメモリ装置20の動作を示すフローチャートがそれぞれ示されている。図6は、状態情報211と対応アプリケーションソフトウェアとの対応関係を表すデータを示す図である。
以上、この発明の実施の形態について説明したが、この発明は、上記に説明した内容に限定されるものではない。
10 情報処理装置
100 制御部
101 実行制御部
102 状態情報取得部
103 データ取得部
104 遷移指示発行部
20,20A メモリ装置
200 第1記憶部
201 アプリケーションソフトウェア
210 第2記憶部
211 状態情報
212 状態遷移情報
220 セキュリティ制御部
221 指示解析部
222 状態制御部
BF 状態遷移許可情報
NF 遷移先情報
Claims (11)
- アプリケーションソフトウェアを実行する情報処理装置と、
記憶した情報を前記情報処理装置に供給するメモリ装置と、
を備え、
前記メモリ装置は、
前記情報処理装置において実施されるアプリケーションの進行状況を示す状態情報と、前記状態情報の変更を許可する許可条件を示す状態遷移許可情報を含む状態遷移情報とを記憶する記憶手段と、
前記状態遷移情報に基づいて前記状態情報の変更を制御する状態制御手段と、
を有し、
前記情報処理装置は、
前記メモリ装置から前記状態情報を取得する状態情報取得手段と、
取得した状態情報に対応した対応アプリケーションソフトウェアを取得するデータ取得手段と、
前記対応アプリケーションソフトウェアを前記情報処理装置に実行させて、前記アプリケーションを継続実施させる実行制御手段と、
前記状態情報の遷移を指示する状態遷移指示を、前記アプリケーションの進行に応じて発行する指示発行手段と、
を有し、
前記状態制御手段は、前記情報処理装置から入力される前記状態遷移指示が妥当か否かを判断し、前記状態遷移指示が妥当であった場合、前記メモリ装置内の状態情報の変更を適切に行い、前記状態遷移指示が妥当でなかった場合、前記メモリ装置内の状態情報の変更を適切に行わないメモリシステム。 - 前記状態遷移情報には、前記許可条件を満たしたときの状態情報の遷移先に関する遷移先情報が含まれ、
前記状態制御手段は、前記状態遷移指示が妥当であった場合、前記遷移先情報を反映させて前記状態情報の変更を行う請求項1に記載のメモリシステム。 - 前記状態遷移許可情報は、前記状態情報の変更を許可するときの、状態遷移指示と状態情報とを組み合わせた情報であり、
前記状態制御手段は、
前記情報処理装置から入力される状態遷移指示と、前記記憶手段に記憶された状態情報とが、前記状態遷移許可情報に適合するか否かに基づいて、前記情報処理装置から入力される状態遷移指示の妥当性を判断する請求項1または請求項2に記載のメモリシステム。 - 前記状態遷移許可情報は、前記状態情報の変更を許可するときの、状態遷移指示に関する情報であり、
前記状態制御手段は、
前記情報処理装置から入力される状態遷移指示が、前記状態遷移許可情報に適合するか否かに基づいて、前記情報処理装置から入力される状態遷移指示の妥当性を判断する請求項1または請求項2に記載のメモリシステム。 - 前記メモリ装置の前記記憶手段は、状態情報に対応した対応アプリケーションソフトウェアを含む前記アプリケーションソフトウェアをさらに記憶し、
前記情報処理装置の前記データ取得手段は、前記メモリ装置から取得した状態情報に基づいて、対応アプリケーションソフトウェアを前記メモリ装置から読み出す請求項1から請求項4のいずれかに記載のメモリシステム。 - 前記記憶手段は、第1記憶手段と第2記憶手段とを有し、
前記第1記憶手段は、前記アプリケーションソフトウェアを記憶し、
前記第2記憶手段は、前記状態情報および前記状態遷移情報を記憶する請求項5に記載のメモリシステム。 - 記憶した情報を、アプリケーションソフトウェアを実行する情報処理装置に供給するメモリ装置であって、
前記情報処理装置において実施されるアプリケーションの進行状況を示す状態情報と、前記状態情報の変更を許可する許可条件を示す状態遷移許可情報を含む状態遷移情報とを記憶する記憶手段と、
前記状態遷移情報に基づいて前記状態情報の変更を制御する状態制御手段と、
を備え、
前記状態制御手段は、前記情報処理装置から入力される、前記メモリ装置内の状態情報の遷移を指示するための状態遷移指示が妥当か否かを判断し、前記状態遷移指示が妥当であった場合、前記メモリ装置内の状態情報の変更を適切に行い、前記状態遷移指示が妥当でなかった場合、前記メモリ装置内の状態情報の変更を適切に行わず、
前記情報処理装置は、前記メモリ装置から取得した状態情報に基づいて、当該状態情報に対応した対応アプリケーションソフトウェアを取得し、当該対応アプリケーションソフトウェアを実行することによって、前記アプリケーションを継続実施するメモリ装置。 - 前記状態遷移情報には、前記許可条件を満たしたときの状態情報の遷移先に関する遷移先情報が含まれ、
前記状態制御手段は、前記状態遷移指示が妥当であった場合、前記遷移先情報を反映させて前記状態情報の変更を行う請求項7に記載のメモリ装置。 - 前記記憶手段は、状態情報に対応した対応アプリケーションソフトウェアを含む前記アプリケーションソフトウェアをさらに記憶し、
前記情報処理装置は、前記メモリ装置から取得した状態情報に基づいて、対応アプリケーションソフトウェアを前記メモリ装置から読み出す請求項7または請求項8に記載のメモリ装置。 - アプリケーションソフトウェアを実行する情報処理装置と、前記情報処理装置において実施されるアプリケーションの進行状況を示す状態情報、および前記状態情報の変更を許可する許可条件を示す状態遷移許可情報を含む状態遷移情報を記憶するメモリ装置とを含むメモリシステムの動作方法であって、
a)前記情報処理装置から入力される、前記メモリ装置内の状態情報の遷移を指示するための状態遷移指示が妥当か否かを、前記状態遷移情報に基づいて判断する工程と、
b)前記状態遷移指示が妥当であった場合、前記メモリ装置内の状態情報の変更を適切に行い、前記状態遷移指示が妥当でなかった場合、前記メモリ装置内の状態情報の変更を適切に行わない工程と、
c)前記b)工程の実行後に、前記メモリ装置内の状態情報を前記情報処理装置に出力する工程と、
d)前記c)工程で出力された状態情報に基づいて、当該状態情報に対応した対応アプリケーションソフトウェアを前記情報処理装置において取得する工程と、
e)前記情報処理装置において、前記対応アプリケーションソフトウェアを実行することによって、前記アプリケーションを継続実施する工程と、
を備えるメモリシステムの動作方法。 - アプリケーションソフトウェアの実行に応じて情報処理装置において実施されるアプリケーションの進行状況を示す状態情報と、前記状態情報の変更を許可する許可条件を示す状態遷移許可情報を含む状態遷移情報とを記憶するメモリ装置の動作方法であって、
a)前記情報処理装置から入力される、前記メモリ装置内の状態情報の遷移を指示するための状態遷移指示が妥当か否かを、前記状態遷移情報に基づいて判断する工程と、
b)前記状態遷移指示が妥当であった場合、前記メモリ装置内の状態情報の変更を適切に行い、前記状態遷移指示が妥当でなかった場合、前記メモリ装置内の状態情報の変更を適切に行わない工程と、
c)前記b)工程の実行後に、前記メモリ装置内の状態情報を前記情報処理装置に出力する工程と、
を備えるメモリ装置の動作方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011084533A JP5701663B2 (ja) | 2011-04-06 | 2011-04-06 | メモリシステムおよびメモリ装置、並びに、メモリシステムの動作方法およびメモリ装置の動作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011084533A JP5701663B2 (ja) | 2011-04-06 | 2011-04-06 | メモリシステムおよびメモリ装置、並びに、メモリシステムの動作方法およびメモリ装置の動作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012221097A true JP2012221097A (ja) | 2012-11-12 |
JP5701663B2 JP5701663B2 (ja) | 2015-04-15 |
Family
ID=47272568
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011084533A Expired - Fee Related JP5701663B2 (ja) | 2011-04-06 | 2011-04-06 | メモリシステムおよびメモリ装置、並びに、メモリシステムの動作方法およびメモリ装置の動作方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5701663B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000039688A1 (fr) * | 1998-12-28 | 2000-07-06 | Sega Enterprises, Ltd. | Dispositif et procede de gestion de memoire de sauvegarde, machine de jeu et support enregistre |
JP2007209530A (ja) * | 2006-02-09 | 2007-08-23 | Copcom Co Ltd | ゲームシステム、そのゲームシステムに含まれるゲームサーバ及びゲームプログラム |
JP2009252079A (ja) * | 2008-04-09 | 2009-10-29 | Mega Chips Corp | 半導体メモリ装置 |
JP2009271623A (ja) * | 2008-05-01 | 2009-11-19 | Mega Chips Corp | 半導体記憶装置及びコンピュータシステム |
-
2011
- 2011-04-06 JP JP2011084533A patent/JP5701663B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000039688A1 (fr) * | 1998-12-28 | 2000-07-06 | Sega Enterprises, Ltd. | Dispositif et procede de gestion de memoire de sauvegarde, machine de jeu et support enregistre |
JP2007209530A (ja) * | 2006-02-09 | 2007-08-23 | Copcom Co Ltd | ゲームシステム、そのゲームシステムに含まれるゲームサーバ及びゲームプログラム |
JP2009252079A (ja) * | 2008-04-09 | 2009-10-29 | Mega Chips Corp | 半導体メモリ装置 |
JP2009271623A (ja) * | 2008-05-01 | 2009-11-19 | Mega Chips Corp | 半導体記憶装置及びコンピュータシステム |
Also Published As
Publication number | Publication date |
---|---|
JP5701663B2 (ja) | 2015-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5204997B2 (ja) | 遊技機用チップ | |
JP2011129041A (ja) | 情報処理装置、認証処理制御プログラムおよび認証処理制御方法 | |
JP2013539883A (ja) | 複数の命令セットからの命令の復号 | |
JP2007122695A (ja) | プログラマブル・コントローラ・システム | |
RU2014128339A (ru) | Контекстное приглашение в пробной версии приложения | |
JP4966422B1 (ja) | 情報処理装置及びデータ保護方法 | |
JP5701663B2 (ja) | メモリシステムおよびメモリ装置、並びに、メモリシステムの動作方法およびメモリ装置の動作方法 | |
CA2840158C (en) | Information processing device, control method therefor, program, and information storage medium | |
JP4828996B2 (ja) | 情報処理装置及びそれを用いたセキュリティ解除プログラムの不正実行禁止方法 | |
JP2014078201A (ja) | 実行規制システムおよび実行規制方法 | |
JP7105683B2 (ja) | 電子計算機、方法及びプログラム | |
JP5951405B2 (ja) | プログラマブルコントローラ、エンジニアリングツールプログラム、およびそのシステム | |
JP7322255B2 (ja) | 電子計算機、方法及びプログラム | |
JP2013003894A (ja) | メモリシステム、メモリ装置、およびメモリシステムの動作方法 | |
JP6471018B2 (ja) | 制御装置、記憶装置、メモリコントローラ、サブプロセッサ、メインプロセッサ及び制御プログラム | |
JP5736256B2 (ja) | メモリシステム、メモリ装置、およびメモリシステムの動作方法 | |
JP2007226739A5 (ja) | ||
JP5404524B2 (ja) | プラント制御ロジック設計支援装置、プログラムおよびプラント制御ロジック設計支援方法 | |
JP5718746B2 (ja) | メモリシステム、セキュリティメモリおよび情報保護方法 | |
JP2004355383A (ja) | メモリ制御回路 | |
JP2013020565A (ja) | メモリシステム、メモリ装置、およびメモリシステムの動作方法 | |
JP2008123174A (ja) | 情報処理装置、インストール方法及びコンピュータのプログラム | |
JP5028644B2 (ja) | 電子式計算機および計算機制御プログラム | |
JP2013235480A (ja) | 分数表示処理装置およびプログラム | |
JP2005250763A (ja) | マイクロプロセッサシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140311 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141022 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150218 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5701663 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |