JP2013003894A - メモリシステム、メモリ装置、およびメモリシステムの動作方法 - Google Patents
メモリシステム、メモリ装置、およびメモリシステムの動作方法 Download PDFInfo
- Publication number
- JP2013003894A JP2013003894A JP2011135177A JP2011135177A JP2013003894A JP 2013003894 A JP2013003894 A JP 2013003894A JP 2011135177 A JP2011135177 A JP 2011135177A JP 2011135177 A JP2011135177 A JP 2011135177A JP 2013003894 A JP2013003894 A JP 2013003894A
- Authority
- JP
- Japan
- Prior art keywords
- information
- output
- data
- application software
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Storage Device Security (AREA)
Abstract
【解決手段】メモリ情報保護システム1Aは、アプリケーションソフトウェアを実行する情報処理装置10と、記憶した情報を情報処理装置10に供給するメモリ装置20Aとを備えている。そして、情報処理装置10は、アプリケーションソフトウェアの生成に用いる主データ201を取得するデータ取得部102と、主データ201と対となる対データ211を、メモリ装置20Aから取得する対データ取得部103と、主データ201および当該主データ201と対の対データ211を用いて、アプリケーションソフトウェアを生成するソフトウェア生成部104と、ソフトウェア生成部104によって生成されたアプリケーションソフトウェアを情報処理装置10に実行させて、アプリケーションを実施させる実行制御部101とを有している。
【選択図】図3
Description
[1−1.構成概要]
図1は、メモリ情報保護システム(単に「メモリシステム」とも称する)1Aの外観構成を示す図である。
次に、メモリ情報保護システム1Aの機能構成について説明する。図3は、第1実施形態に係るメモリ情報保護システム1Aの機能構成を示すブロック図である。図4は、主データに含まれる対データ取得情報の内容を示す図である。
次に、メモリ情報保護システム1Aの動作について説明する。図5は、メモリ情報保護システム1Aの動作を示すフローチャートである。図5では、左側に情報処理装置10の動作を示すフローチャート、右側にメモリ装置20Aの動作を示すフローチャートがそれぞれ示されている。
次に、第2実施形態について説明する。第2実施形態に係るメモリ情報保護システム1Bでは、時間情報を加味して対データの出力制御が行われる。対データの出力手法が異なる点以外は、第2実施形態のメモリ情報保護システム1Bは、第1実施形態のメモリ情報保護システム1Aとほぼ同様の構造および機能を有している。このため、メモリ情報保護システム1Bにおいて、メモリ情報保護システム1Aと共通する部分については同じ符号を付して説明を省略する。
上述のように、本実施形態のメモリ情報保護システム1Bでは、時間情報を加味した対データの出力制御が行われる。以下では、このような対データの出力制御を行うメモリ情報保護システム1Bについて詳述する。図6は、第2実施形態に係るメモリ情報保護システム1Bの機能構成を示すブロック図である。
ここで、メモリ情報保護システム1Bの動作について説明する。図7は、メモリ情報保護システム1Bの動作を示すフローチャートである。図7では、左側に情報処理装置10の動作を示すフローチャート、右側にメモリ装置20Bの動作を示すフローチャートがそれぞれ示されている。
以上、この発明の実施の形態について説明したが、この発明は、上記に説明した内容に限定されるものではない。
10 情報処理装置
20A,20B,20C,20D メモリ装置
100 制御部
101 実行制御部
102 主データ取得部
103 対データ取得部
104 ソフトウェア生成部
200 第1記憶部
201 主データ
210 第2記憶部
211 対データ
212 出力順序情報
213 計時情報
220 セキュリティ部
221 読出制御部
222 計時部
PA,PB,PE ゲームプログラム
Claims (10)
- アプリケーションソフトウェアを実行する情報処理装置と、
記憶した情報を前記情報処理装置に供給するメモリ装置と、
を備え、
前記情報処理装置は、
アプリケーションソフトウェアの取得に用いる第1情報を取得する第1情報取得手段と、
前記第1情報と対となる第2情報を、前記メモリ装置から取得する第2情報取得手段と、
前記第1情報および当該第1情報と対の前記第2情報を用いて、前記アプリケーションソフトウェアを取得するソフトウェア取得手段と、
前記ソフトウェア取得手段によって取得された前記アプリケーションソフトウェアを前記情報処理装置に実行させて、アプリケーションを実施させる実行制御手段と、
を有するメモリシステム。 - 前記ソフトウェア取得手段は、
前記第1情報および当該第1情報と対の前記第2情報を用いて、前記アプリケーションソフトウェアを生成する生成手段、
を含む請求項1に記載のメモリシステム。 - 前記第1情報取得手段は、アプリケーションの進行に応じて、アプリケーションの進行状況に対応した第1情報を順次に取得し、
前記第2情報取得手段は、前記第1情報取得手段によって順次に取得される第1情報それぞれについて、対となる第2情報を順次に取得し、
前記生成手段は、アプリケーションの進行に応じて取得される第1情報および当該第1情報と対の第2情報を用いて、アプリケーションの進行状況に対応したアプリケーションソフトウェアを順次に生成し、
前記実行制御手段は、順次に生成されるアプリケーションソフトウェアを前記情報処理装置に順次に実行させて、アプリケーションを継続実施させる請求項2に記載のメモリシステム。 - 前記第2情報取得手段は、第2情報の取得に際して、第2情報の出力要求を前記メモリ装置に対して発行し、
前記メモリ装置は、
前記出力要求を受けて、第2情報の出力制御を行う出力制御手段、
を有し、
前記出力制御手段は、
前記出力要求に基づいて特定される出力対象の第2情報について、出力順序が妥当であるか否かを判定する第1判定手段、
を含み、
前記出力制御手段は、前記第1判定手段によって前記出力順序が妥当であると判定された場合、第2情報の出力を適切に行い、前記第1判定手段によって前記出力順序が妥当でないと判定された場合、第2情報の出力を適切に行わない請求項3に記載のメモリシステム。 - 前記第2情報取得手段は、第2情報の取得に際して、前記メモリ装置に対して第2情報の出力要求を発行し、
前記メモリ装置は、
前記出力要求を受けて、第2情報の出力制御を行う出力制御手段と、
前記出力要求に応じて第2情報を出力した時点からの経過時間を、前記出力制御手段の制御に従って計測する計時手段と、
を有し、
前記出力制御手段は、
前記出力要求の次の新たな出力要求を受けた場合に、前記経過時間が所定時間を超えているか否かを判定する第2判定手段、
を含み、
前記出力制御手段は、前記第2判定手段によって前記経過時間が所定時間を超えていると判定された場合、前記新たな出力要求を受け入れ、前記第2判定手段によって前記経過時間が所定時間を超えていないと判定された場合、前記新たな出力要求を拒否する請求項3に記載のメモリシステム。 - 前記所定時間は、前記新たな出力要求よりも1つ前の出力要求に応じて出力された第2情報と、当該第2情報と対となる第1情報とを用いて生成されるアプリケーションソフトウェアの実行に必要となる最小の時間である請求項5に記載のメモリシステム。
- 前記メモリ装置は、前記第1情報を記憶する記憶手段を有し、
前記第1情報取得手段は、前記第1情報を前記メモリ装置から取得する請求項1から請求項6のいずれかに記載のメモリシステム。 - 前記第1情報には、前記第2情報を取得するための取得情報が含まれ、
前記第2情報取得手段は、前記第1情報に含まれる前記取得情報に基づいて、前記第2情報を前記メモリ装置から取得する請求項1から請求項7のいずれかに記載のメモリシステム。 - 記憶した情報を、アプリケーションソフトウェアを実行する情報処理装置に供給するメモリ装置であって、
前記アプリケーションソフトウェアの取得に用いる第1情報と対となる第2情報を記憶する記憶手段と、
前記情報処理装置から発行される前記第2情報の出力要求を受けて、第2情報の出力制御を行う出力制御手段と、
を備え、
前記メモリ装置は、前記第1情報および当該第1情報と対の前記第2情報を用いて、前記アプリケーションソフトウェアを取得し、当該アプリケーションソフトウェアを実行して、アプリケーションを実施する前記情報処理装置に装着されるメモリ装置。 - アプリケーションソフトウェアを実行する情報処理装置と、記憶した情報を前記情報処理装置に供給するメモリ装置とを含むメモリシステムの動作方法であって、
a)前記情報処理装置において、アプリケーションソフトウェアの取得に用いる第1情報を取得する工程と、
b)前記情報処理装置において、前記第1情報と対となる第2情報を、前記メモリ装置から取得する工程と、
c)前記情報処理装置において、前記第1情報および当該第1情報と対の前記第2情報を用いて、前記アプリケーションソフトウェアを取得する工程と、
d)前記c)工程において取得されたアプリケーションソフトウェアを前記情報処理装置に実行させて、アプリケーションを実施させる工程と、
を有するメモリシステムの動作方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011135177A JP2013003894A (ja) | 2011-06-17 | 2011-06-17 | メモリシステム、メモリ装置、およびメモリシステムの動作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011135177A JP2013003894A (ja) | 2011-06-17 | 2011-06-17 | メモリシステム、メモリ装置、およびメモリシステムの動作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013003894A true JP2013003894A (ja) | 2013-01-07 |
Family
ID=47672393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011135177A Pending JP2013003894A (ja) | 2011-06-17 | 2011-06-17 | メモリシステム、メモリ装置、およびメモリシステムの動作方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013003894A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013016003A (ja) * | 2011-07-04 | 2013-01-24 | Mega Chips Corp | メモリシステム、メモリ装置、およびメモリシステムの動作方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07225550A (ja) * | 1994-02-10 | 1995-08-22 | Hitachi Software Eng Co Ltd | データ多段階参照方法およびデータ多段階参照システム |
WO2009095493A1 (en) * | 2008-02-01 | 2009-08-06 | Thomson Licensing | Copy-protected software cartridge |
JP2009252079A (ja) * | 2008-04-09 | 2009-10-29 | Mega Chips Corp | 半導体メモリ装置 |
JP2009258850A (ja) * | 2008-04-14 | 2009-11-05 | Mega Chips Corp | 半導体メモリ装置 |
JP2010066883A (ja) * | 2008-09-09 | 2010-03-25 | Kddi Corp | 実行順序検証システム、実行順序検証方法、および実行順序検証プログラム |
JP2010140396A (ja) * | 2008-12-15 | 2010-06-24 | Nippon Shoken Technology Kk | ファイル整合性確認システム、ファイル整合性確認方法、プログラム |
-
2011
- 2011-06-17 JP JP2011135177A patent/JP2013003894A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07225550A (ja) * | 1994-02-10 | 1995-08-22 | Hitachi Software Eng Co Ltd | データ多段階参照方法およびデータ多段階参照システム |
WO2009095493A1 (en) * | 2008-02-01 | 2009-08-06 | Thomson Licensing | Copy-protected software cartridge |
JP2009252079A (ja) * | 2008-04-09 | 2009-10-29 | Mega Chips Corp | 半導体メモリ装置 |
JP2009258850A (ja) * | 2008-04-14 | 2009-11-05 | Mega Chips Corp | 半導体メモリ装置 |
JP2010066883A (ja) * | 2008-09-09 | 2010-03-25 | Kddi Corp | 実行順序検証システム、実行順序検証方法、および実行順序検証プログラム |
JP2010140396A (ja) * | 2008-12-15 | 2010-06-24 | Nippon Shoken Technology Kk | ファイル整合性確認システム、ファイル整合性確認方法、プログラム |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013016003A (ja) * | 2011-07-04 | 2013-01-24 | Mega Chips Corp | メモリシステム、メモリ装置、およびメモリシステムの動作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5493951B2 (ja) | 情報処理装置、正当性検証方法及びプログラム | |
TWI390938B (zh) | 認證裝置以及認證方法 | |
JP6189438B2 (ja) | メディア・セキュリティ・コントローラを使用したメディア・アイテムの保護 | |
JP6476402B2 (ja) | 認証システム | |
JP2007283562A5 (ja) | ||
CN105706099A (zh) | 软件更新装置及软件更新程序 | |
JP2015022521A (ja) | セキュアブート方法、組み込み機器、セキュアブート装置およびセキュアブートプログラム | |
JP2009253783A (ja) | 携帯端末、データ保護方法およびデータ保護用プログラム | |
TWI324349B (en) | Secure protable storage device and control method for the same | |
JP5759827B2 (ja) | メモリシステム、情報処理装置、メモリ装置、およびメモリシステムの動作方法 | |
JP2013003894A (ja) | メモリシステム、メモリ装置、およびメモリシステムの動作方法 | |
JP5775397B2 (ja) | メモリシステム、メモリ装置、およびメモリ装置の動作方法 | |
JP5753015B2 (ja) | メモリシステム、メモリ装置、およびメモリシステムの動作方法 | |
JP6421816B2 (ja) | 制御装置及び制御装置システム | |
JP5736256B2 (ja) | メモリシステム、メモリ装置、およびメモリシステムの動作方法 | |
JP2008060703A (ja) | 携帯型記憶媒体、及び端末装置 | |
JP6640960B2 (ja) | 認証システム | |
JP5701663B2 (ja) | メモリシステムおよびメモリ装置、並びに、メモリシステムの動作方法およびメモリ装置の動作方法 | |
JP2008305128A (ja) | 情報処理装置及び改竄検証方法 | |
WO2011050655A1 (zh) | 移动终端及其系统数据防克隆方法 | |
CN104023008A (zh) | 下载、启动工具包的方法及装置 | |
WO2022261865A1 (zh) | 一种芯片安全启动方法及芯片 | |
JP2006012048A (ja) | 情報処理機器およびシステム起動方法 | |
JP5356583B2 (ja) | 半導体記憶装置 | |
TW200910137A (en) | Computer system and secure power-on method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140519 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150213 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150721 |