JP2008305128A - 情報処理装置及び改竄検証方法 - Google Patents
情報処理装置及び改竄検証方法 Download PDFInfo
- Publication number
- JP2008305128A JP2008305128A JP2007151241A JP2007151241A JP2008305128A JP 2008305128 A JP2008305128 A JP 2008305128A JP 2007151241 A JP2007151241 A JP 2007151241A JP 2007151241 A JP2007151241 A JP 2007151241A JP 2008305128 A JP2008305128 A JP 2008305128A
- Authority
- JP
- Japan
- Prior art keywords
- program
- verification
- verification value
- value
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】本発明は、改竄検証の確実性を維持しつつも、改竄検証処理に要する時間、特にブート処理時に行われる改竄検証処理に要する時間、の短縮化を図ることができる情報処理装置を提供することを目的とする。
【解決手段】本発明の情報処理装置は、不揮発メモリ13と、前記不揮発メモリ13から読み出したプログラムを形成するデータのうちの一部のデータに基づいて、第1の検証値を算出し、前記プログラムを形成するデータのうちの残りのデータと前記第1の検証値とに基づいて、第2の検証値を算出し、前記第2の検証値と、改竄されていない前記プログラムを形成するデータに基づいて予め算出された第3の検証値と、を比較するCPU11と、を備えるものである。
【選択図】図1
【解決手段】本発明の情報処理装置は、不揮発メモリ13と、前記不揮発メモリ13から読み出したプログラムを形成するデータのうちの一部のデータに基づいて、第1の検証値を算出し、前記プログラムを形成するデータのうちの残りのデータと前記第1の検証値とに基づいて、第2の検証値を算出し、前記第2の検証値と、改竄されていない前記プログラムを形成するデータに基づいて予め算出された第3の検証値と、を比較するCPU11と、を備えるものである。
【選択図】図1
Description
本発明は、セキュアブート(プログラムの改竄の有無を検証する処理)を実施する情報処理装置、および当該情報処理装置による改竄検証方法に関する。
電源が投入された情報処理装置は、まず、CPUを起動する。CPUは、ブートROMに記憶されたIPL(Initial Program Loader)プログラムを参照して、不揮発メモリから最初に読み出して起動すべき各種プログラムの先頭アドレスを読み出す。CPUは、IPLプログラムを参照して読み出した先頭アドレスを基に、不揮発メモリにおける改竄検証されるべき各種プログラムを特定し、ブートROMに記憶された改竄検証プログラムを参照して改竄検証処理を実施する。改竄されていないことが検証されれば、それらの各種プログラムを実行することによってOSを起動する。
改竄検証処理は、そのプログラムに対して予め用意しておいたハッシュ値やMAC値と(このハッシュ値やMAC値は、改竄される前のプログラムを形成する一連のデータを基に算出されている。以降、ハッシュ値やMAC値、及びそれらの数値に類する値を総称して検証値と称する)、不揮発メモリから読み出したプログラムを形成する一連のデータを基に算出した検証値と、を比較し、その値が一致していれば不揮発メモリから読み出したプログラムに改竄無しと判定し、一致していなければ改竄有りと判定するものである。
改竄検証処理に要する時間を短縮するために、次のような方法が考案されている。特許文献1には、複数のプログラムから構成される一つのディレクトリ単位で検証値を算出し、そのディレクトリに対して予め用意しておいた検証値と比較することによって、従来複数のプログラムの個数分だけ行う必要のあった検証値の比較を一度の検証値の比較で済ませることができる方法が開示されている。また、特許文献2には、プログラムを形成する一連のデータすべてを、検証値を算出するための対象データとするのではなく、プログラムの命令列を分割したページ単位を上記対象データとすることによって、検証値を算出するために要する時間を短縮する方法について開示されている。
特開2002−074832号公報
特開2006−053787号公報
検証値を算出するために要する時間を短縮するためには、特許文献2に開示されているように、検証値を算出するための対象データのデータサイズを小さくすることが効果的であるが、その反面、対象データ以外のデータが改竄された場合にその改竄を検出することが困難である。このため、一般に、改竄検証処理に要する時間の短縮化と改竄検証の確実性とはトレードオフの関係にあるといえる。
本発明は、上記事情に鑑みてなされたもので、改竄検証の確実性を維持しつつも、改竄検証処理に要する時間、特にブート処理時に行われる改竄検証処理に要する時間、の短縮化を図ることができる情報処理装置及び改竄検証方法を提供することを目的とする。
本発明の情報処理装置は、各種プログラムを記憶するプログラム記憶部と、前記プログラム記憶部から読み出したプログラムを形成するデータのうちの一部のデータに基づいて、第1の検証値を算出し、前記プログラムを形成するデータのうちの残りのデータと前記第1の検証値とに基づいて、第2の検証値を算出する演算手段と、前記第2の検証値と、改竄されていない前記プログラムを形成するデータに基づいて予め算出された第3の検証値と、を比較する比較手段と、を備えるものである。
また、本発明の情報処理装置は、前記演算手段が、第1の時点において前記第1の検証値を算出し、前記第1の時点後の第2の時点において前記第2の検証値を算出する、ものを含む。
また、本発明の情報処理装置は、前記第2の時点は、前記プログラムを起動する時点である、ものを含む。
また、本発明の情報処理装置は、前記第1の時点は、前記プログラムの実行を終了する時点である、ものを含む。
本発明の改竄検証方法は、プログラムを形成するデータのうちの一部のデータに基づいて、第1の検証値を算出し、前記プログラムを形成するデータのうちの残りのデータと前記第1の検証値とに基づいて、第2の検証値を算出し、前記第2の検証値と、改竄されていない前記プログラムを形成するデータに基づいて予め算出された第3の検証値と、を比較する、ものを含む。
この構成により、前回電源が投入されていた期間中に、改竄検証が行われるべきプログラムを形成するデータの一部を用いて中間値を算出しておき、今回電源が投入された時点で、当該プログラムを形成するデータのうちの、中間値の算出に用いられなかった残りのデータを用いて検証値を算出して、正しい検証値と比較することによって、電源が投入された時点で検証値を算出するために要する時間を、事前に中間値を算出しておいた分、短縮することができる。
また、本発明の情報処理装置は、検証値を算出する算出パターンと、前記算出パターンにより算出された検証値と、を前記プログラムに割り当てた検証対象テーブルを記憶するテーブル記憶部を備え、前記演算手段が、前記プログラムに割り当てられた前記算出パターンに基づいて、前記第1の検証値を算出し、前記プログラムに割り当てられる前記検証値として前記第1の検証値を前記テーブル記憶部に記憶させ、前記プログラムを形成するデータのうちの残りのデータと、前記プログラムに割り当てられた前記第1の検証値とに基づいて、前記第2の検証値を算出する、ものを含む。
また、本発明の改竄検証方法は、検証値を算出する算出パターンと、前記算出パターンにより算出された検証値と、を前記プログラムに割り当てた検証対象テーブルを参照し、前記プログラムに割り当てられた前記算出パターンに基づいて、前記第1の検証値を算出し、前記プログラムに割り当てられる前記検証値として前前記第1の検証値を記憶し、前記プログラムを形成するデータのうちの残りのデータと、前記プログラムに割り当てられた前記第1の検証値と、に基づいて、第2の検証値を算出する、ものを含む。
この構成により、異なる算出パターンによって中間値を算出することによって、当該プログラムのデータのどの箇所が中間値を算出するために用いられたかを特定することが困難であるために、第三者による改竄の意図を挫き、仮に、当該箇所を特定できないまま改竄したとしても残りのデータを用いて検証値を算出すれば、当該プログラムが改竄されたことを検出することができる。
本発明の情報処理装置及び改竄検証方法によれば、改竄検証の確実性を維持しつつも、改竄検証処理に要する時間、特にブート処理時に行われる改竄検証処理に要する時間、の短縮化を図ることができる。
以下、本発明の実施の形態の情報処理装置について、詳細に説明する。まず、本発明の実施の形態の情報処理装置におけるハードウェアの構成を、図1に示す本発明の実施の形態の情報処理装置におけるハードウェアの構成図を参照して説明する。本発明の実施の形態の情報処理装置は、CPU11、ブートROM12、不揮発メモリ13、保護メモリ14を含んで構成される。ブートROM12は、読み出し専用記憶装置であり、情報処理装置に電源が投入されたときに最初に実行されるべき事前演算プログラム12a(事前演算対象判定機能、事前演算機能をCPU11に実行させる。各機能については後述する。)や、プログラムの改竄の有無を検証するための改竄検証プログラム12b(検証対象判定機能、改竄検証機能、プログラム起動機能をCPU11に実行させる。各機能については後述する)を記憶している。不揮発メモリ13は、本発明の実施の形態の情報処理装置が実施する処理を管理するプログラム(図1では、PG1、PG2、PG3。アプリケーションと称されることもある)を記憶している。保護メモリ14は、ハードウェア的に保護されたメモリ、またはデータを暗号化して記憶するメモリであり、後述する検証対象テーブル14aを記憶している。CPU11は、ブートROM12に記憶されたプログラムを読み出し、また、保護メモリ14から読み出した検証対象テーブル14aを参照して不揮発メモリ13に記憶されたプログラムを読み出し、それらの読み出したプログラムを実行する。以下、本発明の実施の形態の情報処理装置による処理について説明する。
まず、本発明の実施の形態の情報処理装置は、前回電源が投入されていた期間中に、ブートROM11に記憶された事前演算プログラム12aを参照して、不揮発メモリ13に記憶されたプログラムPG1、PG2、PG3を形成するデータのうちの一部のデータを用いて、検証値を算出する。プログラムPG1、PG2、PG3を形成するデータのうちの一部のデータを用いて検証値の算出する処理のことを、事前演算処理と称する。CPU11は、事前演算処理を実施するにあたって、保護メモリ14に記憶された検証対象テーブル14aとブートROM12に記憶された事前演算プログラム12aとを参照して、次に説明する事前演算対象判定処理、及び事前演算処理を実施する。ここでは、プログラムPG1に対して事前演算対象判定処理、及び事前演算処理を実施する場合について説明するが、プログラムPG2、PG3に対しても同様の処理を実施する。
[1.事前演算対象判定処理]
CPU11は、不揮発メモリ13に記憶されたプログラム(PG1、PG2、PG3)毎に「事前フラグ」、「検証値」、「アドレス」、「中間値」、「オフセット」、「データサイズ」などの情報が記憶された検証対象テーブル14aを保護メモリ14から読み出す。
CPU11は、不揮発メモリ13に記憶されたプログラム(PG1、PG2、PG3)毎に「事前フラグ」、「検証値」、「アドレス」、「中間値」、「オフセット」、「データサイズ」などの情報が記憶された検証対象テーブル14aを保護メモリ14から読み出す。
CPU11は、まず、検証対象テーブル14aのなかの事前フラグの数値(0〜3)を設定する。ある関数(例えば、ハッシュ関数)にデータ(ビット列)を入力し、その関数から出力される値が検証値であるが、この関数に入力するビット列の順序を異なるものにすると、その関数から出力される検証値は異なるものになる。例えば、ビット列の先頭から最後尾へ向かう順に、そのビット列を逐次関数に入力した場合と、ビット列の途中から最後尾へ向かった後さらに先頭からその途中へ向かう順に、そのビット列を逐次関数に入力した場合と、では、検証値は異なるものになる。事前フラグは、関数に入力するビット列の順序を表す算出パターンを指定する情報である。事前フラグの数値「0」〜「3」はそれぞれ、異なる算出パターンを指定する情報である。本発明の実施の形態では、事前フラグ「0」及び「1」は、ビット列の先頭から順にそのビット列を入力する算出パターンであり、事前フラグ「2」及び「3」は、ビット列の途中から順にそのビット列を入力する算出パターンであるものとする。
また、アドレスn(n=1、2、3)は、プログラムPG1を形成するデータのうちの一部のデータを指定する、不揮発メモリ13上のアドレスである。アドレス1、2、3はそれぞれ、上記事前フラグの数値「n」に対応しており、アドレス1は、プログラムPG1を形成するデータの先頭のアドレスを、アドレス2は、プログラムPG1を形成するデータの任意のアドレスを、アドレス3は、プログラムPG1を形成するデータの任意のアドレス(ただし、アドレス2とは異なる)を、指定している。
また、データサイズは、不揮発メモリ13に記憶されたプログラムのデータサイズである。CPU11は、プログラムPG1における事前フラグの数値「n」を任意に設定し、その数値「n」に対応するアドレスnを読み出しておき、さらに、プログラムPG1のデータサイズを読み出しておく。
[2.事前演算処理]
CPU11は、[1.事前演算対象判定処理]にて読み出したアドレスnを起点とする、所定のデータサイズ分のデータを不揮発メモリ13から読み出す。なお、CPU11は、所定のデータサイズ分のデータを不揮発メモリ13から読み出す前にプログラムPG1を形成するデータの最後尾に到達した場合、[1.事前演算対象判定処理]にて読み出しておいたPG1のデータサイズを基に、プログラムPG1を形成するデータの先頭に戻り、残りのデータサイズ分のデータを読み出す。
CPU11は、[1.事前演算対象判定処理]にて読み出したアドレスnを起点とする、所定のデータサイズ分のデータを不揮発メモリ13から読み出す。なお、CPU11は、所定のデータサイズ分のデータを不揮発メモリ13から読み出す前にプログラムPG1を形成するデータの最後尾に到達した場合、[1.事前演算対象判定処理]にて読み出しておいたPG1のデータサイズを基に、プログラムPG1を形成するデータの先頭に戻り、残りのデータサイズ分のデータを読み出す。
所定のデータサイズ分のデータを読み出したCPU11は、事前フラグの数値「n」から特定される算出パターンに従って関数に逐次ビット列を入力し、検証値を算出する。そして、CPU11は、設定した事前フラグの数値「n」を検証対象テーブル14aの事前フラグに記憶し、算出した検証値を検証テーブル14aの中間値として記憶し、不揮発メモリ13から読み出したデータの終点のアドレスをオフセットに記憶する。
以上のように、本発明の実施の形態の情報処理装置は、前回電源が投入されていた期間中に、ブートROM11に記憶された事前演算プログラム12aを参照して、不揮発メモリ13に記憶されたプログラムPG1、PG2、PG3を形成するデータのうちの一部のデータを用いて検証値を算出しておく。本発明の実施の形態の情報処理装置は、当該情報処理装置への電力を遮断する一連の処理の一環、または当該情報処理装置が省電力モードに遷移する際の処理の一環、または、定期的に、事前演算処理を繰り返し実施することが望ましい。
本発明の実施の形態の情報処理装置は、一旦電源が遮断された後、再度電源が投入されると、CPU11を起動する。CPU11は、ブートROM12に記憶されたIPL(Initial Program Loader)プログラムを参照して、不揮発メモリ13から最初に読み出して起動すべき改竄検証プログラム12bの先頭アドレスを読み出す。CPU11は、IPLプログラムを参照して読み出した先頭アドレスを基に、不揮発メモリ13における改竄検証されるべきプログラムPG1、PG2、PG3を特定し、ブートROM11に記憶された改竄検証プログラム12bを参照して改竄検証処理を実施する。
CPU11は、改竄検証処理を実施するにあたって、保護メモリ14に記憶された検証対象テーブル14aとブートROM12に記憶された改竄検証プログラム12bを参照して、次に説明する検証対象判定処理、改竄検証処理、及びプログラム起動処理を実施する。
[3.検証対象判定処理]
CPU11は、不揮発メモリ13に記憶された検証対象テーブル14aを保護メモリ14から読み出し、その検証対象テーブル14aの情報を参照して不揮発メモリ13に記憶された各プログラム(PG1、PG2、PG3)を形成する一連のデータのうちの、検証値を算出すべき残りのデータを特定する。残りのデータを特定する検証対象判定処理の詳細を、プログラムPG1に対して改竄検証処理を実施する場合を例に挙げて説明するが、プログラムPG2、PG3に対しても同様の処理を実施する。
CPU11は、不揮発メモリ13に記憶された検証対象テーブル14aを保護メモリ14から読み出し、その検証対象テーブル14aの情報を参照して不揮発メモリ13に記憶された各プログラム(PG1、PG2、PG3)を形成する一連のデータのうちの、検証値を算出すべき残りのデータを特定する。残りのデータを特定する検証対象判定処理の詳細を、プログラムPG1に対して改竄検証処理を実施する場合を例に挙げて説明するが、プログラムPG2、PG3に対しても同様の処理を実施する。
CPU11は、検証対象テーブル14aのなかの、プログラムPG1に割り当てられた事前フラグの数値(0〜3)を参照する。CPU11は、その数値が「0」なら検証値1とアドレス1を、その数値が「n」(n=1、2、3)なら検証値nとアドレスnと中間値nとオフセットを保護メモリ14から読み出す。検証値n(n=1、2、3)は、改竄されていないプログラムPG1を形成するビット列のすべてを、事前フラグの数値nで指定される算出パターンに従って関数に入力した場合に出力される値である。
[4.改竄検証処理]
CPU11は、読み出した事前フラグの数値が「0」であれば、事前フラグの数値が「0」の場合、CPU11起動時に、プログラムPG1を形成するすべてのデータを対象とした、検証値の算出を行う。すなわち、CPU11は、アドレス1により指定されるアドレス(すなわち、プログラムPG1の先頭のアドレス)を起点として、プログラムPG1を形成するデータのすべてを逐次関数に入力する。CPU11は、関数から出力された値と検証値1とを比較し、その値が一致すれば、プログラムPG1に改竄無しと判定し、一致していなければプログラムPG2に改竄有りと判定する。
CPU11は、読み出した事前フラグの数値が「0」であれば、事前フラグの数値が「0」の場合、CPU11起動時に、プログラムPG1を形成するすべてのデータを対象とした、検証値の算出を行う。すなわち、CPU11は、アドレス1により指定されるアドレス(すなわち、プログラムPG1の先頭のアドレス)を起点として、プログラムPG1を形成するデータのすべてを逐次関数に入力する。CPU11は、関数から出力された値と検証値1とを比較し、その値が一致すれば、プログラムPG1に改竄無しと判定し、一致していなければプログラムPG2に改竄有りと判定する。
一方、CPU11は、読み出した事前フラグの数値が「n」(n=1、2、3)であれば、CPU11起動時に、プログラムPG1を形成するデータのうちの、事前演算処理の対象とならなかった残りのデータを用いて、検証値の算出を行う。すなわち、CPU11は、中間値と、プログラムPG1を形成するデータのうちの、オフセットにより指定されるアドレスの次のアドレスからアドレスnにより指定されるアドレスの前のアドレスまでのデータと、を逐次関数に入力する。CPU11は、関数から出力された値と検証値nとを比較し、その値が一致すれば、プログラムPG1に改竄無しと判定し、一致していなければプログラムPG1に改竄有りと判定する。
[5.プログラム起動処理]
CPU11は、不揮発メモリ13に記憶されたプログラム(PG1、PG2、PG3)のうち、[4.改竄検証処理]にて改竄無しと判定されたプログラムを、各プログラムが格納されている先頭アドレスを示す「アドレス1」を参照して不揮発メモリ13から読み出し、実行する。
CPU11は、不揮発メモリ13に記憶されたプログラム(PG1、PG2、PG3)のうち、[4.改竄検証処理]にて改竄無しと判定されたプログラムを、各プログラムが格納されている先頭アドレスを示す「アドレス1」を参照して不揮発メモリ13から読み出し、実行する。
以上、本発明の実施の形態の情報処理装置によれば、前回電源が投入されていた期間中に、改竄検証が行われるべきプログラムを形成するデータの一部を用いて中間値を算出しておき、今回電源が投入された時点で、当該プログラムを形成するデータのうちの、中間値の算出に用いられなかった残りのデータを用いて検証値を算出して、正しい検証値と比較することによって、電源が投入された時点で検証値を算出するために要する時間を、事前に中間値を算出しておいた分、短縮することができる。装置利用者は、装置への電源投入時に改竄検証を行う結果、OSを起動させるために要する時間がかかることは気になるものの、他方、電源が投入されている期間中における処理時間の増加、特に、電源を遮断するために要する処理時間の増加、は気になり難い。このため、本発明の情報処理装置によって、装置利用者は、改竄検証に要する時間が減少したように感じることができる。
また、本発明の実施の形態の情報処理装置によれば、プログラムを形成するデータの一部を用いて中間値を算出する際に、異なる算出パターンによって中間値を算出することによって、当該プログラムのデータのどの箇所が中間値を算出するために用いられたかを特定することが困難であるために、第三者による改竄の意図を挫き、仮に、当該箇所を特定できないまま改竄したとしても残りのデータを用いて検証値を算出すれば、当該プログラムが改竄されたことを検出することができる。さらに、上記中間値の算出を、特権モード(高い堅牢性を実現するためのCPUのプロセッサモードの一つ。)にあるCPU11が行うことによって、第3者による中間値の読み取りすら、困難なものにすることができる。
本発明の情報処理装置及び改竄検証方法によれば、改竄検証の確実性を維持しつつも、改竄検証処理に要する時間、特にブート処理時に行われる改竄検証処理に要する時間、の短縮化を図ることができるという効果を奏し、セキュアブートを実施する情報処理装置の分野において有用である。
11 CPU
12 ブートROM
13 不揮発メモリ
14 保護メモリ
12 ブートROM
13 不揮発メモリ
14 保護メモリ
Claims (7)
- 各種プログラムを記憶するプログラム記憶部と、
前記プログラム記憶部から読み出したプログラムを形成するデータのうちの一部のデータに基づいて、第1の検証値を算出し、前記プログラムを形成するデータのうちの残りのデータと前記第1の検証値とに基づいて、第2の検証値を算出する演算手段と、
前記第2の検証値と、前記プログラムを形成するデータに基づいて予め算出された第3の検証値と、を比較する比較手段と、
を備える情報処理装置。 - 検証値を算出する算出パターンと、前記算出パターンにより算出された検証値と、を前記プログラムに割り当てた検証対象テーブルを記憶するテーブル記憶部を備え、
前記演算手段は、
前記プログラムに割り当てられた前記算出パターンに基づいて、前記第1の検証値を算出し、
前記プログラムに割り当てられる前記検証値として前記第1の検証値を前記テーブル記憶部に記憶させ、
前記プログラムを形成するデータのうちの残りのデータと、前記プログラムに割り当てられた前記第1の検証値とに基づいて、前記第2の検証値を算出する、
請求項1記載の情報処理装置。 - 請求項2記載の情報処理装置であって、
前記演算手段は、第1の時点において前記第1の検証値を算出し、前記第1の時点後の第2の時点において前記第2の検証値を算出する、
情報処理装置。 - 請求項3記載の情報処理装置であって、
前記第2の時点は、前記プログラムを起動する時点である、
情報処理装置。 - 請求項3または4記載の情報処理装置であって、
前記第1の時点は、前記プログラムの実行を終了する時点である、
情報処理装置。 - プログラムを形成するデータのうちの一部のデータに基づいて、第1の検証値を算出し、
前記プログラムを形成するデータのうちの残りのデータと前記第1の検証値とに基づいて、第2の検証値を算出し、
前記第2の検証値と、前記プログラムを形成するデータに基づいて予め算出された第3の検証値と、を比較する、
改竄検証方法。 - 請求項6記載の改竄検証方法であって、
検証値を算出する算出パターンと、前記算出パターンにより算出された検証値と、を前記プログラムに割り当てた検証対象テーブルを参照し、
前記プログラムに割り当てられた前記算出パターンに基づいて、前記第1の検証値を算出し、
前記プログラムに割り当てられる前記検証値として前前記第1の検証値を記憶し、
前記プログラムを形成するデータのうちの残りのデータと、前記プログラムに割り当てられた前記第1の検証値と、に基づいて、第2の検証値を算出する、
改竄検証方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007151241A JP2008305128A (ja) | 2007-06-07 | 2007-06-07 | 情報処理装置及び改竄検証方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007151241A JP2008305128A (ja) | 2007-06-07 | 2007-06-07 | 情報処理装置及び改竄検証方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008305128A true JP2008305128A (ja) | 2008-12-18 |
Family
ID=40233813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007151241A Pending JP2008305128A (ja) | 2007-06-07 | 2007-06-07 | 情報処理装置及び改竄検証方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008305128A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019003275A (ja) * | 2017-06-12 | 2019-01-10 | 日本電信電話株式会社 | 確認システム、制御装置及び確認方法 |
JP7010543B1 (ja) * | 2020-11-19 | 2022-01-26 | Necプラットフォームズ株式会社 | コンピュータシステム、ソフトウェア改竄検証方法、及び、プログラム |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04259036A (ja) * | 1991-02-13 | 1992-09-14 | Nec Corp | プログラム変換方式及びプログラム不正動作検出機構 |
JP2002176582A (ja) * | 2000-12-06 | 2002-06-21 | Fuji Photo Film Co Ltd | 電子機器 |
JP2005538400A (ja) * | 2002-09-04 | 2005-12-15 | アクサルト ソシエテ アノニム | スマートカードと通信する装置においてメッセージのハッシュを計算する方法 |
JP2006018528A (ja) * | 2004-06-30 | 2006-01-19 | Fujitsu Ltd | セキュアプロセッサ、およびセキュアプロセッサ用プログラム。 |
-
2007
- 2007-06-07 JP JP2007151241A patent/JP2008305128A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04259036A (ja) * | 1991-02-13 | 1992-09-14 | Nec Corp | プログラム変換方式及びプログラム不正動作検出機構 |
JP2002176582A (ja) * | 2000-12-06 | 2002-06-21 | Fuji Photo Film Co Ltd | 電子機器 |
JP2005538400A (ja) * | 2002-09-04 | 2005-12-15 | アクサルト ソシエテ アノニム | スマートカードと通信する装置においてメッセージのハッシュを計算する方法 |
JP2006018528A (ja) * | 2004-06-30 | 2006-01-19 | Fujitsu Ltd | セキュアプロセッサ、およびセキュアプロセッサ用プログラム。 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019003275A (ja) * | 2017-06-12 | 2019-01-10 | 日本電信電話株式会社 | 確認システム、制御装置及び確認方法 |
JP7010543B1 (ja) * | 2020-11-19 | 2022-01-26 | Necプラットフォームズ株式会社 | コンピュータシステム、ソフトウェア改竄検証方法、及び、プログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9530004B2 (en) | Secure boot method, semiconductor device and recording medium | |
TWI363296B (en) | Technique for providing secure firmware | |
JP4160625B1 (ja) | 誤り検出制御システム | |
JP2007525774A5 (ja) | ||
JP2007525774A (ja) | ランタイム・セキュリティ保証用の自律型メモリ・チェッカ | |
TW201145069A (en) | Providing integrity verification and attestation in a hidden execution environment | |
WO2018076648A1 (zh) | 一种芯片的安全启动方法及装置、计算机存储介质 | |
JP2008016020A (ja) | Biosの実行を加速化する方法 | |
US20160098555A1 (en) | Program code attestation circuitry, a data processing apparatus including such program code attestation circuitry and a program attestation method | |
JP2009009372A (ja) | 情報端末、クライアントサーバシステムおよびプログラム | |
TWI803927B (zh) | 處理器、用以保護處理器的裝置、以及用以保護處理器的方法 | |
JP4983521B2 (ja) | ソフトウェア更新検証装置、方法及びプログラム | |
WO2019000510A1 (zh) | 一种芯片改写设备的数据保护方法、电子设备及存储介质 | |
US11366911B2 (en) | Cryptography module and method for operating same | |
TW201510767A (zh) | 安全認證電子裝置、安全開機方法與電腦可存取儲存裝置 | |
JP2008305128A (ja) | 情報処理装置及び改竄検証方法 | |
CN114547618A (zh) | 基于Linux系统的安全启动方法、装置、电子设备及存储介质 | |
JP2008287449A (ja) | データプロセッサ | |
JP5549810B2 (ja) | プログラム難読化装置、プログラム制御装置、プログラム難読化方法及びプログラム | |
TW200805147A (en) | Securised microprocessor with jump verification | |
JP5776480B2 (ja) | 情報処理装置、正当性検証方法、正当性検証プログラム | |
JP4828996B2 (ja) | 情報処理装置及びそれを用いたセキュリティ解除プログラムの不正実行禁止方法 | |
JP2008191788A (ja) | 情報処理装置 | |
JP6462537B2 (ja) | メモリコントローラ | |
JP2021103354A (ja) | プログラムの試験方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120104 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120508 |