JP2012218507A - 制御システム - Google Patents

制御システム Download PDF

Info

Publication number
JP2012218507A
JP2012218507A JP2011084064A JP2011084064A JP2012218507A JP 2012218507 A JP2012218507 A JP 2012218507A JP 2011084064 A JP2011084064 A JP 2011084064A JP 2011084064 A JP2011084064 A JP 2011084064A JP 2012218507 A JP2012218507 A JP 2012218507A
Authority
JP
Japan
Prior art keywords
cpu
control
signal
drive mechanism
sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011084064A
Other languages
English (en)
Inventor
Toyonori Yamashita
豊誠 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shimadzu Corp
Original Assignee
Shimadzu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shimadzu Corp filed Critical Shimadzu Corp
Priority to JP2011084064A priority Critical patent/JP2012218507A/ja
Publication of JP2012218507A publication Critical patent/JP2012218507A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Safety Devices In Control Systems (AREA)

Abstract

【課題】 コストを抑えることのできる制御システムを提供する。
【解決手段】 モニタ信号を出力する第一センサ4aと、モニタ信号を出力する第二センサ14aと、制御信号が入力される第一駆動機構4bと、制御信号が入力される第二駆動機構14bと、第一駆動機構4bに制御信号を出力する第一CPU1と、第二駆動機構14bに制御信号を出力する第二CPU11とを備える制御システム30であって、第一CPU1には、第二CPU11から第二駆動機構に出力した制御信号が入力されるとともに、第二センサ14aからモニタ信号が入力され、第一CPU1は、第二CPU11が正常であるか否かを判定し、第二CPU11には、第一CPU1から第一駆動機構14bに出力した制御信号が入力されるとともに、第一センサ4aからモニタ信号が入力され、第二CPU11は、第一CPU1が正常であるか否かを判定するようにする。
【選択図】図1

Description

本発明は、制御システムに関し、特に航空機の高揚力システム、スタビライザシステムに関する。
従来、航空機の高揚力システムに用いられる1フェイルセーフ(故障で安全に停止すること)が要求される制御システムとして、制御部の異常を監視するモニタ部を備えるものが開示されている。図2は、従来の制御システムの構成の一例を示す図である。
このような制御システム130は、モニタ信号を出力するセンサ4aと、制御信号が入力される駆動機構4bと、センサ4aからモニタ信号が入力されるとともに駆動機構4bに制御信号を出力する制御部10と、制御部10から制御信号に関する情報が入力されるとともにセンサ4aからモニタ信号が入力されるモニタ部120とを備える。
このような制御システム130によれば、通常時は、制御部10のCPU(中央演算処理装置)1が、センサ4aのモニタ信号に基づいて、駆動機構4bに制御信号を出力する。このとき、制御部10のCPU1から制御信号に関する情報が入力されるとともに、センサ4aからモニタ信号が入力されるモニタ部120のCPU121により、制御部10のCPU1に異常が発生したか否かを判定している。そして、モニタ部120のCPU121は、制御部10のCPU1に異常が発生したと判定した場合に、制御部10のCPU1を停止させる停止信号を出力する。
また、一般的な航空機には複数(例えば、2個)の駆動機構が搭載されている(例えば、特許文献1参照)。よって、航空機は、複数の駆動機構を制御するための制御システムを備えている。図3は、従来の制御システムの構成の他の一例を示す図である。
このような制御システム230は、モニタ信号を出力する第一センサ4aと、モニタ信号を出力する第二センサ14aと、制御信号が入力される第一駆動機構4bと、制御信号が入力される第二駆動機構14bと、第一センサ4aからモニタ信号が入力されるとともに第一駆動機構4bに制御信号を出力する第一制御部10と、第二センサ14aからモニタ信号が入力されるとともに第二駆動機構14bに制御信号を出力する第二制御部210と、第一制御部10から制御信号に関する情報が入力されるとともに第一センサ4aからモニタ信号が入力される第一モニタ部120と、第二制御部210から制御信号に関する情報が入力されるとともに第二センサ14aからモニタ信号が入力される第二モニタ部220とを備える。
このような制御システム230によれば、第一制御部10のCPU1が、第一センサ4aのモニタ信号に基づいて、第一駆動機構4bに制御信号を出力する。このとき、第一制御部10のCPU1から制御信号に関する情報が入力されるとともに、第一センサ4aからモニタ信号が入力される第一モニタ部120のCPU121により、第一制御部10のCPU1に異常が発生したか否かを判定している。そして、第一モニタ部120のCPU121は、第一制御部10のCPU1に異常が発生したと判定した場合に、第一制御部10のCPU1を停止させる停止信号を出力する。
また、第二制御部210のCPU201が、第二センサ14aのモニタ信号に基づいて、第二駆動機構14bに制御信号を出力する。このとき、第二制御部210のCPU201から制御信号に関する情報が入力されるとともに、第二センサ14aからモニタ信号が入力される第二モニタ部220のCPU221により、第二制御部210のCPU201に異常が発生したか否かを判定している。そして、第二モニタ部220のCPU221は、第二制御部210のCPU201に異常が発生したと判定した場合に、第二制御部210のCPU201を停止させる停止信号を出力する。
特開2000−264290号公報
しかしながら、上述したような制御システム230では、駆動機構4b、14bを制御する各制御部10、210に対して、制御部10、210を監視するモニタ部120、220をそれぞれ設置しなければならないため、コストが高くなっていた。
そこで、本発明は、コストを抑えることのできる制御システムを提供することを目的とする。
上記課題を解決するためになされた本発明の制御システムは、モニタ信号を出力する第一センサと、モニタ信号を出力する第二センサと、制御信号が入力される第一駆動機構と、制御信号が入力される第二駆動機構と、前記第一センサからモニタ信号が入力されるとともに、前記第一駆動機構に制御信号を出力する第一CPUと、前記第二センサからモニタ信号が入力されるとともに、前記第二駆動機構に制御信号を出力する第二CPUとを備える制御システムであって、前記第一CPUによる第一駆動機構の制御を停止させる第一停止手段と、前記第二CPUによる第二駆動機構の制御を停止させる第二停止手段とを備え、前記第一CPUには、前記第二CPUから第二駆動機構に出力した制御信号に関する情報が入力されるとともに、前記第二センサからのモニタ信号が入力されることにより、前記第一CPUは、前記第二CPUが正常であるか否かを判定し、前記第二CPUが正常でないと判定した場合には、前記第二停止手段に停止信号を出力し、前記第二CPUには、前記第一CPUから第一駆動機構に出力した制御信号に関する情報が入力されるとともに、前記第一センサからのモニタ信号が入力されることにより、前記第一CPUが正常であるか否かを判定し、前記第一CPUが正常でないと判定した場合には、前記第一停止手段に停止信号を出力するようにしている。
本発明の制御システムによれば、第一CPUが、第一センサのモニタ信号に基づいて、第一駆動機構に制御信号を出力する。このとき、第一CPUから制御信号に関する情報が入力されるとともに第一センサからのモニタ信号が入力される第二CPUにより、第一CPUに異常が発生したか否かを判定する。つまり、第一CPUの異常(暴走)の影響を受けない第二CPUが、第一CPUに異常が発生したか否かを確実に判定する。そして、第二CPUは、第一CPUに異常が発生したと判定して、異常な第一CPUが第一駆動機構を制御することができない場合に、第一CPUによる第一駆動機構の制御を停止させることができる。すなわち、第二CPUは、第二駆動機構の制御機能とともに、第一CPUを監視するモニタ機能を備えている。
また、第二CPUが、第二センサのモニタ信号に基づいて、第二駆動機構に制御信号を出力する。このとき、第二CPUから制御信号に関する情報が入力されるとともに第二センサからのモニタ信号が入力される第一CPUにより、第二CPUに異常が発生したか否かを判定する。つまり、第二CPUに異常(暴走)を受けない第一CPUが、第二CPUに異常が発生したか否かを確実に判定する。そして、第一CPUは、第二CPUに異常が発生したと判定して、異常な第二CPUが第二駆動機構を制御することができない場合に、第二CPUによる第二駆動機構の制御を停止させることができる。すなわち、第一CPUは、第一駆動機構の制御機能とともに、第二CPUを監視するモニタ機能を備えている。
以上のように、本発明の制御システムによれば、駆動機構を制御する各CPUに対して、監視するためのモニタ部(CPU)を設けないため、コストが抑えられる。
(その他の課題を解決するための手段および効果)
また、本発明の制御システムにおいては、前記第一CPUと第一駆動機構との間には、前記第一停止手段として第一スイッチが設けられ、かつ、前記第二CPUと第二駆動機構との間には、前記第二停止手段として第二スイッチが設けられ、前記第一CPUは、前記第二CPUが正常でないと判定した場合には、前記第二スイッチをOFFにすることで、前記第二CPUによる第二駆動機構の制御を停止させ、前記第二CPUは、前記第一CPUが正常でないと判定した場合には、前記第一スイッチをOFFにすることで、前記第二CPUによる第二駆動機構の制御を停止させるようにしてもよい。
また、本発明の制御システムにおいては、前記第一CPUは、前記第二CPUが正常でないと判定した場合には、前記第一スイッチと第二スイッチとをOFFにし、前記第二CPUは、前記第一CPUが正常でないと判定した場合には、前記第一スイッチと第二スイッチとをOFFにするようにしてもよい。
そして、本発明の制御システムにおいては、航空機の高揚力システム、又は、スタビライザシステムに用いられるようにしてもよい。
本発明の一実施形態である航空機の高揚力システムに用いられる制御システムの構成の一例を示す図である。 従来の制御システムの構成の一例を示す図である。 従来の制御システムの構成の他の一例を示す図である。
以下、本発明の実施形態について図面を用いて説明する。なお、本発明は、以下に説明するような実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々の態様が含まれる。
図1は、本発明の一実施形態である航空機の高揚力システムに用いられる制御システムの構成の一例を示す図である。
制御システム30は、モニタ信号を出力する第一センサ4aと、モニタ信号を出力する第二センサ14aと、制御信号が入力される第一駆動機構4bと、制御信号が入力される第二駆動機構14bと、第一センサ4aからモニタ信号が入力されるとともに第一駆動機構4bに制御信号を出力する第一システム部50と、第二センサ14aからモニタ信号が入力されるとともに第二駆動機構14bに制御信号を出力する第二システム部40とを備える。
第一システム部50は、制御演算処理を行う第一CPU1を有する第一制御部10と、制御信号を生成するドライバ5と、モニタ信号が入力されるセンサI/F3と、アナログ信号をデジタル値に変換するADコンバータ2と、ドライバ5と第一CPU1との間に設けられた第一スイッチ(第一停止手段)6と、第二CPU11とシリアル通信を行うためのシリアルI/F7とを備える。
第一駆動機構4bは、例えば、航空機のフラップ/スラット舵面等である。
第一駆動機構4bにはドライバ5から制御信号が入力され、ドライバ5には第一CPU1からディスクリート(信号)が入力される。
第一センサ4aは、例えば、航空機のフラップ/スラット舵面等の角度を計測する角度センサ等である。
第一センサ4aはセンサI/F3にモニタ信号を出力し、モニタ信号が入力されたセンサI/F3はADコンバータ2にアナログ信号を出力し、アナログ信号が入力されたADコンバータ2はデジタル値を第一CPU1に出力する。
第一スイッチ6は、第一CPU1及び第二CPU11と電気的に接続されており、第一CPU1や第二CPU11によってON/OFFされるようになっている。そして、第一スイッチ6をOFFにすることで、第一駆動機構4bに制御信号が入力されなくなり、その結果、第一CPU1による第一駆動機構4bの制御を停止させることができるようになっている。
第一制御部10に備えられている第一CPU1が処理する機能をブロック化して説明すると、第一CPU1は、通信制御部1aと、制御演算処理部1bと、モニタ処理部1cとを有する。
通信制御部1aは、シリアルI/F7を介して、第二CPU11にADコンバータ2から入力されたデジタル値と、制御演算処理部1bの演算処理結果(後述する)とを送信するとともに、シリアルI/F7を介して、ADコンバータ12の入力したデジタル値と、制御演算処理部11bの演算処理結果(後述する)とを第二CPU11から受信する制御を行う。
制御演算処理部1bは、ADコンバータ2から入力されたデジタル値に基づいて、制御演算処理を行い、その演算処理結果に基づいて、ドライバ5にディスクリートを出力する制御を行う。
モニタ処理部1cは、ADコンバータ12から入力されたデジタル値に基づいて、制御演算処理を行い、その演算処理結果と、制御演算処理部11bの演算処理結果(制御信号に関する情報)とに基づいて、第二スイッチ16に停止信号(スイッチOFF)を出力するか否かを判定する制御を行う。具体的には、制御演算処理部11bの演算処理結果が受信できなかったり、算出した制御演算処理の結果と、制御演算処理部11bの演算処理結果とが異なっている場合には、第二スイッチ16に停止信号を出力するともに第一スイッチ6に停止信号を出力する。一方、算出した制御演算処理の結果と、制御演算処理部11bの演算処理結果とが同じであれば、停止信号を出力しない。
第二システム部40は、制御演算処理を行う第二CPU11を有する第二制御部20と、制御信号を生成するドライバ15と、モニタ信号が入力されるセンサI/F13と、アナログ信号をデジタル値に変換するADコンバータ12と、ドライバ15と第二CPU11との間に設けられた第二スイッチ(第二停止手段)16と、第一CPU1とシリアル通信を行うためのシリアルI/F17とを備える。
第二駆動機構14bは、例えば、航空機のフラップ/スラット舵面等である。
第二駆動機構14bにはドライバ15から制御信号が入力され、ドライバ15には第二CPU11からディスクリート(信号)が入力される。
第二センサ14aは、例えば、航空機のフラップ/スラット舵面等の角度を計測する角度センサ等である。
第二センサ14aはセンサI/F13にモニタ信号を出力し、モニタ信号が入力されたセンサI/F13はADコンバータ12にアナログ信号を出力し、アナログ信号が入力されたADコンバータ12はデジタル値を第二CPU11に出力する。
第二スイッチ16は、第一CPU1及び第二CPU11と電気的に接続されており、第一CPU1や第二CPU11によってON/OFFされるようになっている。そして、第二スイッチ16をOFFにすることで、第二駆動機構14bに制御信号が入力されなくなり、その結果、第二CPU11による第二駆動機構14bの制御を停止させることができるようになっている。
第二制御部20に備えられている第二CPU11が処理する機能をブロック化して説明すると、第二CPU11は、通信制御部11aと、制御演算処理部11bと、モニタ処理部11cとを有する。
通信制御部11aは、シリアルI/F17を介して、第一CPU1にADコンバータ12から入力されたデジタル値と、制御演算処理部11bの演算処理結果(後述する)とを送信するとともに、シリアルI/F17を介して、ADコンバータ2の入力したデジタル値と、制御演算処理部1bの演算処理結果とを第一CPU1から受信する制御を行う。
制御演算処理部11bは、ADコンバータ12から入力されたデジタル値に基づいて、制御演算処理を行い、その演算処理結果に基づいて、ドライバ15にディスクリートを出力する制御を行う。
モニタ処理部11cは、ADコンバータ2から入力されたデジタル値に基づいて、制御演算処理を行い、その演算処理結果と、制御演算処理部1bの演算処理結果(制御信号に関する情報)とに基づいて、第一スイッチ6に停止信号(スイッチOFF)を出力するか否かを判定する制御を行う。具体的には、制御演算処理部1bの演算処理結果が受信できなかったり、算出した制御演算処理の結果と、制御演算処理部1bの演算処理結果とが異なっている場合には、第一スイッチ6に停止信号を出力するともに第二スイッチ16に停止信号を出力する。一方、算出した制御演算処理の結果と、制御演算処理部1bの演算処理結果とが同じであれば、停止信号を出力しない。
以上のように、制御システム30によれば、駆動機構4b、14bを制御する各CPU1、11に対して、監視するためのモニタ部(CPU)を設けないため、コストが抑えられる。
本発明は、例えば、航空機の高揚力システム、スタビライザシステムに利用することができる。
1: 第一CPU
4a: 第一センサ
4b: 第一駆動機構
11: 第二CPU
14a: 第二センサ
14b: 第二駆動機構
10: 第一制御部
20: 第二制御部
30: 制御システム

Claims (4)

  1. モニタ信号を出力する第一センサと、
    モニタ信号を出力する第二センサと、
    制御信号が入力される第一駆動機構と、
    制御信号が入力される第二駆動機構と、
    前記第一センサからモニタ信号が入力されるとともに、前記第一駆動機構に制御信号を出力する第一CPUと、
    前記第二センサからモニタ信号が入力されるとともに、前記第二駆動機構に制御信号を出力する第二CPUとを備える制御システムであって、
    前記第一CPUによる第一駆動機構の制御を停止させる第一停止手段と、
    前記第二CPUによる第二駆動機構の制御を停止させる第二停止手段とを備え、
    前記第一CPUには、前記第二CPUから第二駆動機構に出力した制御信号に関する情報が入力されるとともに、前記第二センサからのモニタ信号が入力されることにより、前記第一CPUは、前記第二CPUが正常であるか否かを判定し、前記第二CPUが正常でないと判定した場合には、前記第二停止手段に停止信号を出力し、
    前記第二CPUには、前記第一CPUから第一駆動機構に出力した制御信号に関する情報が入力されるとともに、前記第一センサからのモニタ信号が入力されることにより、前記第一CPUが正常であるか否かを判定し、前記第一CPUが正常でないと判定した場合には、前記第一停止手段に停止信号を出力することを特徴とする制御システム。
  2. 前記第一CPUと第一駆動機構との間には、前記第一停止手段として第一スイッチが設けられ、かつ、前記第二CPUと第二駆動機構との間には、前記第二停止手段として第二スイッチが設けられ、
    前記第一CPUは、前記第二CPUが正常でないと判定した場合には、前記第二スイッチをOFFにすることで、前記第二CPUによる第二駆動機構の制御を停止させ、
    前記第二CPUは、前記第一CPUが正常でないと判定した場合には、前記第一スイッチをOFFにすることで、前記第二CPUによる第二駆動機構の制御を停止させることを特徴とする請求項1に記載の制御システム。
  3. 前記第一CPUは、前記第二CPUが正常でないと判定した場合には、前記第一スイッチと第二スイッチとをOFFにし、
    前記第二CPUは、前記第一CPUが正常でないと判定した場合には、前記第一スイッチと第二スイッチとをOFFにすることを特徴とする請求項2に記載の制御システム。
  4. 航空機の高揚力システム、又は、スタビライザシステムに用いられることを特徴とする請求項1〜請求項3のいずれかに記載の制御システム。
JP2011084064A 2011-04-05 2011-04-05 制御システム Pending JP2012218507A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011084064A JP2012218507A (ja) 2011-04-05 2011-04-05 制御システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011084064A JP2012218507A (ja) 2011-04-05 2011-04-05 制御システム

Publications (1)

Publication Number Publication Date
JP2012218507A true JP2012218507A (ja) 2012-11-12

Family

ID=47270500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011084064A Pending JP2012218507A (ja) 2011-04-05 2011-04-05 制御システム

Country Status (1)

Country Link
JP (1) JP2012218507A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002163001A (ja) * 2000-11-27 2002-06-07 Teijin Seiki Co Ltd アクチュエータ制御装置
JP2004147463A (ja) * 2002-10-25 2004-05-20 Fujitsu Ten Ltd モータ駆動装置
JP2006011687A (ja) * 2004-06-24 2006-01-12 Hitachi Ltd 相互監視システム
JP2010204775A (ja) * 2009-02-27 2010-09-16 Mitsubishi Heavy Ind Ltd 多重冗長系制御システム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002163001A (ja) * 2000-11-27 2002-06-07 Teijin Seiki Co Ltd アクチュエータ制御装置
JP2004147463A (ja) * 2002-10-25 2004-05-20 Fujitsu Ten Ltd モータ駆動装置
JP2006011687A (ja) * 2004-06-24 2006-01-12 Hitachi Ltd 相互監視システム
JP2010204775A (ja) * 2009-02-27 2010-09-16 Mitsubishi Heavy Ind Ltd 多重冗長系制御システム

Similar Documents

Publication Publication Date Title
WO2015068491A1 (ja) 車両の制御装置及びフェイルセーフ方法
JP5726265B2 (ja) 電動パワーステアリング制御装置
JP4781849B2 (ja) アクチュエータ制御装置
JP5924510B2 (ja) 冗長化演算処理システム
RU2769359C2 (ru) Система управления полетом (варианты) и способ её использования
TWI550297B (zh) 電力遮斷裝置
WO2011114493A1 (ja) マイコン相互監視システム及びマイコン相互監視方法
JP2013012069A (ja) 車載電子制御装置
JP6258166B2 (ja) 駆動装置の制御装置
JP2011230582A (ja) アクチュエータ制御システム
JP5682323B2 (ja) 安全制御システム
WO2013084277A1 (ja) 電源電圧監視機能を有する電子制御装置及びそれを備えた車両ステアリング制御装置
EP2492770B1 (en) Electronic device integrity monitoring apparatus
JP5541246B2 (ja) 電子制御ユニット
US10592356B2 (en) Microcontroller and electronic control unit
US9221492B2 (en) Method for operating an electrical power steering mechanism
JP2014064354A (ja) 異常検出機能を有するデジタル制御電源
JP2011136630A (ja) アクチュエータ制御システム
JP6736980B2 (ja) システムおよび半導体装置
JP2012218507A (ja) 制御システム
JP5459370B2 (ja) 車載電子制御装置
JP2009005443A (ja) 可変電圧可変周波数電源装置及びその待機系異常検出方法
JP6942444B2 (ja) 制御装置、および制御装置の制御方法
JP2015056947A (ja) 駆動力制御装置
JP6717104B2 (ja) 電子制御装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141028

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141030

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150512