JP2012191237A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2012191237A
JP2012191237A JP2012133686A JP2012133686A JP2012191237A JP 2012191237 A JP2012191237 A JP 2012191237A JP 2012133686 A JP2012133686 A JP 2012133686A JP 2012133686 A JP2012133686 A JP 2012133686A JP 2012191237 A JP2012191237 A JP 2012191237A
Authority
JP
Japan
Prior art keywords
chip
semiconductor chip
image
light
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012133686A
Other languages
English (en)
Other versions
JP5438165B2 (ja
Inventor
Hideharu Kobashi
英晴 小橋
Hiroshi Maki
浩 牧
Masayuki Mochizuki
政幸 望月
Yoshiaki Makita
美明 蒔田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012133686A priority Critical patent/JP5438165B2/ja
Publication of JP2012191237A publication Critical patent/JP2012191237A/ja
Application granted granted Critical
Publication of JP5438165B2 publication Critical patent/JP5438165B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】薄型化したチップをダイボンディングする工程において、ウエハシートからチップをピックアップする際に、ピックアップ対象のチップを正確に認識できる技術を提供する。
【解決手段】カメラＣＡＭ１は鏡筒ＫＴ１の一端と接続され、鏡筒ＫＴ１の他端には対物レンズが取り付けられ、この対物レンズを通してチップ１Ｃの主面の画像を撮影する構成とし、鏡筒ＫＴ１とチップ１Ｃとの間には、面発光照明ＳＳＬ１、拡散板ＫＢ１およびハーフミラーＴＫ１を内部に備え、カメラＣＡＭ１と同じ光軸でチップ１Ｃの主面に光を照射する同軸落射照明の機能を有する鏡筒ＫＴ２を配置する。
【選択図】図１４

Description

本発明は、半導体装置の製造技術に関し、特に、ダイボンダを用いた半導体チップのピックアップ工程に適用して有効な技術に関するものである。
日本特開２０００−１２７０８０号公報（特許文献１）には、半導体ペレットを画像認識するに当たって、その外形認識およびパターンマッチングが容易で、その精度も高いＬＥＤによる照明装置を有するボンダが開示されている。
日本特開平１１−３４５８６５号公報（特許文献２）には、ウエハシートから半導体チップをピックアップする工程における半導体チップの認識手段であって、ＣＣＤカメラの反対側（半導体チップの裏面）から照明を行うことによってチップ認識率を向上する技術が開示されている。
日本特開２００５−３２８２７号公報（特許文献３）には、ウエハの全体画像をカメラにより一括して取得し、半導体チップの欠落した部分を認識することにより、不良品の領域をスキップして半導体チップをピックアップする技術が開示されている。
日本特開平９−２８２４４２号公報（特許文献４）には、光源による高周波の連続パルス光によって認識対象を照明し、カメラ画面の特定エリア内での輝度を１画面分積算して累積光量を計測した上で最適な累積光量に調整し、単発光によるストロボ照明時に前記特定エリア内での輝度の累積光量が連続パルス光による最適な累積光量と同一になるようにすることで、認識対象を最適な状態で撮像する技術が開示されている。
日本特開２００２−７６０３１号公報（特許文献５）には、支持部材に支持された半導体チップを裏面側から照明して半導体チップを影絵の状態で撮像する際に、光源からの光を効率よく半導体チップに照射する技術が開示されている。
日本特開２００２−２８９６２８号公報（特許文献６）には、保持部材によってそれぞれ間隔をあけて保持された複数の対象物に対し、画像認識する側とは反対側からその間隔に光を透過させることによってそれら対象物を画像認識することにより、高い精度で画像認識できる技術が開示されている。
日本特開２００６−８０１７６号公報（特許文献７）には、電子部品をカメラにより認識してピックアップする方法において、カメラを固定とし、照明のみを電子部品に近づけることによって、電子分品の位置認識を正確に行う技術が開示されている。
特開２０００−１２７０８０号公報 特開平１１−３４５８６５号公報 特開２００５−３２８２７号公報 特開平９−２８２４４２号公報 特開２００２−７６０３１号公報 特開２００２−２８９６２８号公報 特開２００６−８０１７６号公報
近年、半導体装置の高密度実装を目的として、配線基板上に複数枚の半導体チップ（以下、単にチップと記す）を積層して実装するパッケージが実用化されている。このようなパッケージを組み立てるに際して、厚さが数十μｍ程度まで薄く加工されたチップが使用される。
チップをダイボンディングする工程において、チップを保持するウエハシートからチップをピックアップする際には、ウエハの外形で保持されたチップを同軸スポット照明またはリング照明等を用い、光量を調節しつつ照射することで、ピックアップ済みのチップや不良チップ等を認識しつつチップのピックアップ作業を行う。しかしながら、上記のような薄いチップの場合には、シリコン等の基板とその基板上に堆積された薄膜との間で熱膨張率の差等による応力が生じ、チップに撓み等の変形が生じることがある。このような変形が生じたチップに上記の同軸スポット照明またはリング照明等を用いた方法で光を照射すると、チップには均一に光が照射されなくなる。そのため、チップを認識する側では、鮮明なチップの画像を取得できなくなり、画像を取得した位置においては、既にチップがピックアップされているのか否か、および不良チップか否か等の判断ができなくなってしまう課題が存在する。
本発明の目的は、薄型化したチップをダイボンディングする工程において、ウエハシートからチップをピックアップする際に、ピックアップ対象のチップを正確に認識できる技術を提供することにある。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
１．本発明による半導体装置の製造方法は、以下の工程を含む：
（ａ）主面が分割領域によって複数のチップ領域に区画され、前記チップ領域の各々に集積回路が形成され、裏面に粘着テープが貼付された半導体ウエハを用意する工程、
（ｂ）前記分割領域に沿って前記半導体ウエハを切断して複数の半導体チップに分割し、前記複数の半導体チップを前記粘着テープで保持する工程、
（ｃ）前記粘着テープで保持された前記複数の半導体チップのうち、前記粘着テープからの剥離対象となる第１の半導体チップの上面に第１の光源からの第１の照射光を上方から照射し、前記第１の半導体チップの前記上面からの第１の反射光を撮像手段によって受光し、前記第１の半導体チップの前記上面の第１の画像を取得する工程、
（ｄ）前記（ｃ）工程にて取得した前記第１の画像から前記第１の半導体チップの有無および前記第１の半導体チップが良品か否かを識別し、前記第１の画像から良品の前記第１の半導体チップの存在を確認した場合には、前記第１の半導体チップの前記上面を吸着コレットで吸着および保持することにより、前記第１の半導体チップを前記粘着テープから剥離する工程、
（ｅ）前記（ｄ）工程後、前記第１の半導体チップの前記上面を前記吸着コレットで吸着および保持しつつ、前記第１の半導体チップの下面をチップ実装領域にダイボンディングする工程。
ここで、前記第１の光源は、鏡筒内に配置され面型の発光面より均一な照射を行う第１の面発光光源から形成され、
前記鏡筒内には、前記第１の光源から発せされた前記第１の照射光を拡散させる第１の拡散板が配置され、
前記第１の照射光は、前記拡散板を通過した後に前記第１の半導体チップの前記上面に照射され、
前記第１の照射光および前記第１の反射光は、前記鏡筒内を進行する。
２．また、本発明による半導体装置の製造方法は、以下の工程を含む：
（ａ）主面が分割領域によって複数のチップ領域に区画され、前記チップ領域の各々に集積回路が形成され、裏面に粘着テープが貼付された半導体ウエハを用意する工程、
（ｂ）前記分割領域に沿って前記半導体ウエハを切断して複数の半導体チップに分割し、前記複数の半導体チップを前記粘着テープで保持する工程、
（ｃ）前記粘着テープで保持された前記複数の半導体チップのうち、前記粘着テープからの剥離対象となる第１の半導体チップの上面に第１の光源からの第１の照射光を上方から照射し、さらに平面で前記第１の半導体チップを挟むように配置された２つの第２の光源から前記第１の半導体チップの前記上面に第２の照射光を照射し、前記第１の半導体チップの前記上面からの第１の反射光を撮像手段によって受光し、前記第１の半導体チップの前記上面の第１の画像を取得する工程、
（ｄ）前記（ｃ）工程にて取得した前記第１の画像から前記第１の半導体チップの有無および前記第１の半導体チップが良品か否かを識別し、前記第１の画像から良品の前記第１の半導体チップの存在を確認した場合には、前記第１の半導体チップの前記上面を吸着コレットで吸着および保持することにより、前記第１の半導体チップを前記粘着テープから剥離する工程、
（ｅ）前記（ｄ）工程後、前記第１の半導体チップの前記上面を前記吸着コレットで吸着および保持しつつ、前記第１の半導体チップの下面をチップ実装領域にダイボンディングする工程。
前記第２の照射光の前記半導体チップの前記上面への入射角は、１０°〜６０°である。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
（１）ダイシングテープ等の粘着テープに保持されている半導体チップを粘着テープから剥離してピックアップする際に、面発光照明を用い、さらにその面発光照明からの照射光を拡散板を透過させた後にピックアップ対象のチップの主面に照射し、その反射光を撮像手段によって受光することによってピックアップ対象のチップの主面の画像を取得するので、鮮明な画像を得ることができる。
（２）ダイシングテープ等の粘着テープに保持されている半導体チップを粘着テープから剥離してピックアップする際に、ピックアップ対象のチップの主面にローアングルで照射光を照射し、その反射光を撮像手段によって受光することによってピックアップ対象のチップの主面の画像を取得するので、鮮明な画像を得ることができる。
（３）ダイシングテープ等の粘着テープに保持されている半導体チップを粘着テープから剥離してピックアップする際に、平面でピックアップ対象のチップの四辺とそれぞれ対向するように４つの光源を配置し、その４つの光源のうちの選択されたものからピックアップ対象のチップの主面にローアングルで照射光を照射し、その反射光を撮像手段によって受光することによってピックアップ対象のチップの主面の画像を取得する。それにより、チップの主面のパターンの特徴が少ない場合でも、チップの主面の特徴を際立たせて抽出することができる。
本発明の実施の形態１である半導体装置の製造に用いる半導体チップの斜視図である。 半導体ウエハの研削工程を示す側面図である。 半導体ウエハにダイシングテープを貼り付ける工程を示す側面図である。 半導体ウエハのダイシング工程を示す側面図である。 半導体ウエハおよびダイシングテープをウエハリングに固定し、その上方に押さえ板を配置すると共に、下方にエキスパンドリングを配置した状態を示す平面図である。 半導体ウエハおよびダイシングテープをウエハリングに固定し、その上方に押さえ板を配置すると共に、下方にエキスパンドリングを配置した状態を示す断面図である。 ダイシングテープおよびウエハリングを押さえ板とエキスパンドリングとで挟むことによってダイシングテープの張力を与えた状態を示す断面図である。 本発明の実施の形態１である半導体装置の製造に用いるダイボンダの説明図である。 本発明の実施の形態１である半導体装置の製造におけるダイボンディング工程の詳細を説明するフローチャートである。 ダイシングテープを貼り付けた半導体チップの剥離方法を説明する要部断面図である。 ＸＹステージに備えられた吸着駒を示す断面図である。 吸着駒の上面近傍の拡大断面図である。 吸着駒の上面近傍の拡大斜視図である。 本発明の実施の形態１である半導体装置の製造におけるダイボンディング工程で用いるカメラおよびライティング機構の配置を示す説明図である。 本発明の実施の形態１である半導体装置の製造におけるダイボンディング工程において取得したチップの主面の画像を示す説明図である。 本発明の実施の形態１である半導体装置の製造におけるダイボンディング工程で用いるカメラおよびライティング機構の配置と比較したカメラおよびライティング機構の配置を示す説明図である。 図１６に示した構成で取得したチップの主面の画像を示す説明図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大断面図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大断面図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大断面図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大斜視図である。 半導体チップの剥離方法を説明する吸着駒の断面図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大断面図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大斜視図である。 半導体チップの剥離方法を説明する吸着駒の断面図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大断面図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大斜視図である。 半導体チップの剥離方法を説明する吸着駒の断面図である。 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大断面図である。 半導体チップのペレット付け工程を示す配線基板の断面図である。 半導体チップの積層およびワイヤボンディング工程を示す配線基板の断面図である。 半導体チップの樹脂封止工程を示す配線基板の断面図である。 本発明の実施の形態２である半導体装置の製造におけるダイボンディング工程で用いるカメラおよびライティング機構の配置を示す説明図である。 本発明の実施の形態２である半導体装置の製造におけるダイボンディング工程で用いるカメラおよびライティング機構の配置を示す説明図である。 本発明の実施の形態２である半導体装置の製造におけるダイボンディング工程において取得したチップの主面の画像を示す説明図である。 本発明の実施の形態２である半導体装置の製造におけるダイボンディング工程で用いるカメラおよびライティング機構の配置と比較したカメラおよびライティング機構の配置を示す説明図である。 図３６に示した構成で取得したチップの主面の画像を示す説明図である。 本発明の実施の形態３である半導体装置の製造におけるダイボンディング工程で用いるライティング機構の配置を示す平面図である。 本発明の実施の形態３である半導体装置の製造におけるダイボンディング工程で用いるライティング機構の配置を示す平面図である。 図３８および図３９に示したライティング機構を用いて取得したチップの主面の画像を示す説明図である。 本発明の実施の形態３である半導体装置の製造におけるダイボンディング工程で用いるライティング機構の配置を示す平面図である。 本発明の実施の形態３である半導体装置の製造におけるダイボンディング工程で用いるライティング機構の配置を示す平面図である。 図４１および図４２に示したライティング機構を用いて取得したチップの主面の画像を示す説明図である。 本発明の実施の形態３である半導体装置の製造におけるダイボンディング工程で用いるライティング機構の配置を示す平面図である。 本発明の実施の形態３である半導体装置の製造におけるダイボンディング工程で用いるライティング機構の配置を示す平面図である。 図４４および図４５に示したライティング機構を用いて取得したチップの主面の画像を示す説明図である。 本発明の実施の形態４である半導体装置の製造におけるダイボンディング工程において基準となる画像の取得方法を示す説明図である。 本発明の実施の形態４である半導体装置の製造におけるダイボンディング工程において基準となる画像とピックアップ対象のチップの画像との比較方法を示す説明図である。 本発明の実施の形態４である半導体装置の製造におけるダイボンディング工程において基準となる画像とピックアップ対象のチップの画像との比較方法を示す説明図である。 本発明の実施の形態４である半導体装置の製造におけるダイボンディング工程においてピックアップ対象のチップの有無の判定に用いる画像の説明図である。 本発明の実施の形態４である半導体装置の製造におけるダイボンディング工程においてピックアップ対象のチップの有無の判定に用いる画像の説明図である。 本発明の実施の形態４である半導体装置の製造におけるダイボンディング工程においてピックアップ対象のチップの有無の判定に用いる画像の説明図である。 本発明者らが本発明の実施の形態４と比較検討したダイボンディング工程においてピックアップ対象のチップの有無の判定に用いる画像の説明図である。 本発明の実施の形態５である半導体装置の製造におけるダイボンディング工程で用いるカメラおよびライティング機構の配置を示す説明図である。 本発明の実施の形態５である半導体装置の製造におけるダイボンディング工程でのチップ画像取得工程の詳細を説明するフローチャートである。 本発明の実施の形態６である半導体装置の製造におけるダイボンディング工程でのチップ画像取得工程の詳細を説明するフローチャートである。
本願発明を詳細に説明する前に、本願における用語の意味を説明すると次の通りである。
ウエハとは、半導体素子または集積回路の製造に用いる単結晶シリコン基板（一般にほぼ平面円形状）、ＳＯＩ（Silicon On Insulator）基板、エピタキシャル基板、サファイア基板、ガラス基板、その他の絶縁、反絶縁または半導体基板等並びにそれらの複合的基板をいう。また、本願において半導体装置というときは、シリコンウエハやサファイア基板等の半導体または絶縁体基板上に作られるものだけでなく、特に、そうでない旨明示された場合を除き、ＴＦＴ（Thin Film Transistor）およびＳＴＮ（Super-Twisted-Nematic）液晶等のようなガラス等の他の絶縁基板上に作られるもの等も含むものとする。
デバイス面もしくは素子形成面とは、ウエハの主面であって、その面にリソグラフィにより、複数のチップ領域に対応するデバイスパターンが形成される面をいう。
コントラストとは、画面中に表現されている白と黒の対比のこという。また、その現れる様子を階調（tone）という。高コントラストというのは、明暗や濃淡の差がはっきりしていることで、鮮明度ともいう。
指向特性とは、ＬＥＤの明るさ強度の方向依存性を相対値で表したものをいう。明るさ強度がピーク値の５０％である角度を指向角半値幅と呼び、指向特性の鋭さを表す目安となる。
正反射とは、鏡のようなワーク面に照射され、そのまま反射されて像を映し出すことをいい、またその光を正反射光という。
散乱光とは、被写体と衝突あるいは相互作用して方向を変えられた光をいう。たとえば、純白の紙に照射した光はさまざまな方向に散乱するため、紙には映像は映らないし、透明なガラスのように透き通って紙の向こう側の物が見えたりしないが、それでも光は散乱され、紙の表裏とも明るく見える。これが散乱光であり、散乱反射光または散乱透過光ともいう。
平行光とは、光線が広がらずにどこまでも平行に進む光をいう。遠い宇宙から地球に照射される太陽光も平行光に極めて近い。被写体に対して照射角のばらつきの小さい光である。
照度とは、あるものの表面が、光源から受ける光量を表すものをいう。単位面積当りに入射する光束で与えられ、単位としてｌｘ（ルクス）を用いる。照度（ｌｘ）＝光束（ｌｍ：ルーメン）／面積（ｍ２）である。
輝度とは、光源のある方向に対する明るさをいう。照度が光を照射されたものの明るさを表すのに対して、輝度は、いくら離れていても距離は無関係で、単位はｃｄ（カンデラ）／ｍ２を用いる。
同軸落射照明もしくは同軸照明とは、ハーフミラー（透過鏡）を用いてカメラと同じ光軸にて被写体に光を照射する照明をいい、正反射（照明をレンズの光軸と平行に当てて垂直に返ってくる反射）で映像を作る。
拡散フィルタもしくは拡散板とは、光源から出る光を拡散し、照明むらを低減させる乳白色等の色のフィルタもしくは板状治具をいう。
リング照明とは、リング形状で斜め上方から照射する照明をいう。
同軸スポット照明とは、小さい面積を明るく照射できる高輝度の同軸照明をいう。
面発光照明とは、面型の発光面より均一な照射を行う照明をいい、チップＬＥＤを面実装した薄型フラット照明または拡散板により照射光が均一化される構造を有する。
鏡筒とは、対物レンズ等が取り付けられている筒状の成型品のことをいい、所定個所以外からの光の侵入および内面での光の反射を防ぐ構造となっている。
コレットとは、ダイシング等によりウエハを個々のチップに分割した後で、１個ずつチップを移送するために使用する吸着保持具をいう。
チップ突き上げとは、ウエハを個々のチップに分割した後、チップを個々に分離吸着して移送する際に、ウエハの裏面に貼付されていた粘着テープ越しにチップを裏面側から針状のピン等で突き上げることをいう。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、実施例等において構成要素等について、「Ａからなる」、「Ａよりなる」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、材料等について言及するときは、特にそうでない旨明記したとき、または、原理的または状況的にそうでないときを除き、特定した材料は主要な材料であって、副次的要素、添加物、付加要素等を排除するものではない。たとえば、シリコン部材は特に明示した場合等を除き、純粋なシリコンの場合だけでなく、添加不純物、シリコンを主要な要素とする２元、３元等の合金（たとえばＳｉＧｅ）等を含むものとする。
また、本実施の形態を説明するための全図において同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。
また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするために部分的にハッチングを付す場合がある。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
（実施の形態１）
本実施の形態１は、配線基板上にチップを実装する半導体パッケージの製造に適用したものであり、その製造方法を図１〜図３２を用いて工程順に説明する。
まず、図１に示すような単結晶シリコンからなるウエハ１Ｗの主面に集積回路を形成した後、格子状のスクライブライン（分割領域）によって区画された複数のチップ形成領域（チップ領域）１ＣＡのそれぞれに形成された集積回路の電気試験を行い、その良否を判定する。
次に、図２に示すように、ウエハ１Ｗの集積回路形成面（図の下面側）に集積回路保護用のバックグラインドテープ３を貼り付ける。そして、この状態でウエハ１Ｗの裏面（図の上面側）をグラインダで研削し、続いて、この研削によって生じた裏面のダメージ層を、ウエットエッチング、ドライポリッシング、プラズマエッチングなどの方法によって除去することにより、ウエハ１Ｗの厚さを１００μｍ以下、たとえば２０μｍ〜９０μｍ程度まで薄くする。前記ウエットエッチング、ドライポリッシング、プラズマエッチングなどの処理方法は、ウエハの厚さ方向に進行する処理速度が、グラインダによる研削の速度に比べて遅い反面、ウエハ内部に与えるダメージがグラインダによる研削に比較して小さいだけでなく、グラインダによる研削で発生したウエハ内部のダメージ層を除去することができ、ウエハ１Ｗおよびチップが割れにくくなるという効果がある。
次に、バックグラインドテープ３を除去した後、図３に示すように、ウエハ１Ｗの裏面（集積回路形成面の反対側の面）にチップを配線基板へ実装する際の接着剤となるＤＡＦ（Die Attach Film（図示は省略））を貼付し、さらにそのＤＡＦ上に厚さ６０μｍ〜１２０μｍ程度のダイシングテープ（粘着テープ）４を貼り付け、この状態でダイシングテープ４の周辺部をウエハリング５に固定する。ダイシングテープ４に前もってＤＡＦが貼付されているものにウエハ１Ｗを貼り付ける方法を用いることも多い。ダイシングテープ４は、ポリオレフィン（ＰＯ（透明または半透明））、ポリ塩化ビニル（ＰＶＣ（透明または青色半透明））、ポリエチレンテレフタレート（ＰＥＴ（透明または半透明））などからなるテープ基材の表面に粘着剤を塗布して粘着性(tackness)を持たせた円形に裁断したものでＵＶ硬化型粘着剤やアクリル系粘着剤を使用している場合も多い。
次に、図４に示すように、ダイシングブレード６を使ってウエハ１Ｗをダイシングすることにより、前記複数のチップ形成領域１ＣＡのそれぞれを正方形のチップ１Ｃに分割する。この時、分割されたそれぞれのチップ１Ｃを円形のダイシングテープ４上に残しておく必要があるので、ダイシングテープ４は、その厚さ方向に数十μｍのみ切り込む。なお、ダイシングテープ４としてＵＶ硬化型粘着テープを使用した場合は、以下で説明するチップ１Ｃの剥離工程に先立ってダイシングテープ４に紫外線を照射し、粘着剤の粘着力を低下させておく。
次に、図５（平面図）および図６（断面図）に示すように、ウエハリング５に固定したダイシングテープ４の上方に押さえ板７を配置すると共に、下方にエキスパンドリング８を配置する。そして、図７に示すように、ウエハリング５の上面に押さえ板７を押し付けると同時に、ダイシングテープ４の裏面の周辺部をエキスパンドリング８で上方に押し上げる。このようにすると、ダイシングテープ４（の粘着面）は、その中心部から周辺部に向かう強い張力を受けるので、水平方向に弛みなく引き伸ばされる。
次いで、個々のチップ１Ｃの配線基板上へのダイボンディングを行う。ここで、図８は、そのダイボンディングを行うダイボンダの説明図であり、図９は、本実施の形態１におけるダイボンディング工程の詳細（工程Ｐ１〜Ｐ１２）を説明するフローチャートである。
図８に示すように、個々のチップ１Ｃへと分割されたウエハ１Ｗは、たとえばウエハカセットＷＣに収容されて本実施の形態１のダイボンダまで搬送されてセットされる。ウエハカセットＷＣから取り出されたウエハ１Ｗは、ＸＹテーブルＨＴ上に載置され、ＸＹテーブルＨＴは、水平方向で動作することによって、吸着コレットを含むボンディングヘッドＢＨによってピックアップされるチップ１Ｃが所定の位置に配置されるように調整する。配線基板１１は、基板カセットＦＣ１に収容された状態でダイボンダにセットされ、１枚ずつ基板カセットＦＣ１から取り出され、搬送レールＴＲに沿ってチップ１Ｃがダイボンディングされる所定位置まで搬送され、チップ１Ｃのダイボンディングが完了すると基板カセットＦＣ２へ収容される。
図１０に示すように、ウエハ１Ｗが載置されたＸＹステージＨＴの中央には、駆動機構（図示は省略）によって水平方向および上下方向に移動する吸着駒１０２が配置されている。ダイシングテープ４は、その裏面が吸着駒１０２の上面と対向するように保持される。本実施の形態１では、この吸着駒１０２でダイシングテープ４の裏面を吸着しつつチップ１Ｃのダイシングテープ４からの剥離を行う。
図１１は吸着駒１０２の断面図、図１２は吸着駒１０２の上面近傍の拡大断面図、図１３は吸着駒１０２の上面近傍の拡大斜視図である。
吸着駒１０２の上面の周辺部には、複数の吸引口１０３と、同心円状に形成された複数の溝１０４とが設けられている。溝１０４を設けずに吸引口１０３を全体に多く配置してもかまわない。吸引口１０３および溝１０４のそれぞれの内部は、吸着駒１０２を上昇させてその上面をダイシングテープ４の裏面に接触させる際、吸引機構（図示は省略）によって−９０ｋＰａ〜−６０ｋＰａの吸引力で減圧される。このとき、ダイシングテープ４の裏面が下方に吸引され、吸着駒１０２の上面と密着する。
なお、ダイシングテープ４を下方に吸引する際、上記溝１０４の幅や深さが大きいと、剥離の対象となるチップ１Ｃに隣接するチップ１Ｃの下方のダイシングテープ４が溝１０４に吸引された際、隣接するチップ１Ｃとその下方のダイシングテープ４との界面が溝１０４の上部領域で剥離することがある。特に、比較的粘着力が弱い粘着剤を使用したダイシングテープ４では、このような剥離が生じ易い。このような現象が発生すると、剥離の対象となるチップ１Ｃをダイシングテープ４から剥がしている作業中に、隣接するチップ１Ｃがダイシングテープ４から脱落してしまうことがあるので、好ましくない。そこで、このような現象が発生するのを防ぐには、上記溝１０４の幅や深さをできるだけ小さくし、隣接するチップ１Ｃの下方のダイシングテープ４と吸着駒１０２の上面との間にできるだけ隙間が生じないようにすることが有効である。
吸着駒１０２の中心部には、ダイシングテープ４を上方に突き上げる第１のブロック１１０Ａ、第２のブロック１１０Ｂおよび第３のブロック１１０Ｃが組み込まれている。直径が最も大きい第１のブロック１１０Ａの内側に、それよりも径の小さい第２のブロック１１０Ｂが配置され、さらにその内側に最も径の小さい第３のブロック１１０Ｃが配置されている。後述するように、３個の第１のブロック１１０Ａ、第２のブロック１１０Ｂおよび第３のブロック１１０Ｃは、外側の第１のブロック１１０Ａと中間の第２のブロック１１０Ｂとの間に介在する第１の圧縮コイルばね１１１Ａ、中間の第２のブロック１１０Ｂと内側の第３のブロック１１０Ｃとの間に介在し、上記第１の圧縮コイルばね１１１Ａよりもばね定数の大きい第２の圧縮コイルばね１１１Ｂ、および第３のブロック１１０Ｃに連結され、図示しない駆動機構によって上下動するプッシャ１１２と連動して上下動するようになっている。
上記３個の第１のブロック１１０Ａ、第２のブロック１１０Ｂおよび第３のブロック１１０Ｃのうち、最も径の大きい外側の第１のブロック１１０Ａは、剥離の対象となるチップ１Ｃよりも一回り（たとえば０．５ｍｍ〜３ｍｍ程度）径の小さいものを使用するとよい。たとえば、チップ１Ｃが正方形である場合には、それよりも一回り小さい正方形とすることが望ましい。また、チップ１Ｃが長方形である場合には、それよりも一回り小さい長方形とすることが望ましい。これにより、第１のブロック１１０Ａの上面の外周となる角部がチップ１Ｃの外縁よりもわずかに内側に位置するようになるので、チップ１Ｃとダイシングテープ４とが剥離する際の起点となる箇所（チップ１Ｃの最外周部）に両者を剥離させる力を集中させることができる。
また、第１のブロック１１０Ａの上面は、ダイシングテープ４との接触面積を確保するために、平坦な面または大きな局率半径を有する面にすることが望ましい。第１のブロック１１０Ａの上面とダイシングテープ４との接触面積が小さい場合は、第１のブロック１１０Ａの上面によって下から支えられるチップ１Ｃの周辺部に大きな曲げ応力が集中するので、チップ１Ｃの周辺部が割れる虞がある。
上記第１のブロック１１０Ａの内側に配置された中間の第２のブロック１１０Ｂは、第１のブロック１１０Ａよりも１ｍｍ〜３ｍｍ程度小さい径を有している。また、この第２のブロック１１０Ｂよりもさらに内側に配置された最も径の小さい第３のブロック１１０Ｃは、中間の第２のブロック１１０Ｂよりもさらに１ｍｍ〜３ｍｍ程度小さい径を有している。本実施の形態１では、加工の容易さなどを考慮して、中間の第２のブロック１１０Ｂおよび内側の第３のブロック１１０Ｃのそれぞれの形状を円柱状にしたが、外側の第１のブロック１１０Ａと同じく四角柱状あるいはそれに近い形状にしてもよい。３個の第１のブロック１１０Ａ、第２のブロック１１０Ｂおよび第３のブロック１１０Ｃのそれぞれの上面の高さは、初期状態（第１のブロック１１０Ａ、第２のブロック１１０Ｂおよび第３のブロック１１０Ｃの非動作時）においては互いに等しく、また吸着駒１０２の上面周辺部の高さとも等しくなっている。
図１２に拡大して示すように、吸着駒１０２の周辺部と外側の第１のブロック１１０Ａとの間、および３個の第１のブロック１１０Ａ、第２のブロック１１０Ｂおよび第３のブロック１１０Ｃの間には、隙間（Ｓ）が設けられている。これらの隙間（Ｓ）の内部は、図示しない吸引機構によって減圧されるようになっており、吸着駒１０２の上面にダイシングテープ４の裏面が接触すると、ダイシングテープ４が下方に吸引され、第１のブロック１１０Ａ、第２のブロック１１０Ｂおよび第３のブロック１１０Ｃの上面と密着するようになっている。
また、本実施の形態１のダイボンダは、カメラ（撮像手段）ＣＡＭ１を備えているが、このカメラＣＡＭ１の機能、構造および動作等の詳細については後述する。
本実施の形態１のダイボンディング工程では、まず、ウエハカセットＷＣから取り出されたウエハ１ＷがＸＹテーブルＨＴ上に載置されてチップ１Ｃのピックアップが行われる基準位置まで搬送される（以降、この動作をウエハローディング（工程Ｐ１）と記す）。次いで、ウエハ１Ｗの配置位置がその基準位置と正確に一致するように微調整（ウエハアライメント）を行う（工程Ｐ２）。
次に、ウエハ１Ｗが載置されたＸＹテーブルＨＴを所定ピッチでピッチ移動（ウエハピッチ）させ、水平に保持することによって、最初にピックアップされるチップ１Ｃをピックアップ位置に配置する（工程Ｐ３）。
次いで、カメラＣＡＭ１によってピックアップ対象のチップ（第１の半導体チップ）１Ｃの主面（上面）を撮影し、取得した画像からピックアップ対象のチップ１Ｃの上記ピックアップ位置からの位置ずれ量を算出する（工程Ｐ４）。この位置ずれ量を基にウエハ１Ｗが載置されたＸＹテーブルＨＴを移動させ、ピックアップ対象のチップ１Ｃをピックアップ位置に正確に配置する。取得したチップ１Ｃの画像（第１の画像）から、チップ１Ｃの位置が認識できなかった場合には、後述する工程Ｐ５へ進み、認識できた場合には、位置ずれを修正した後に後述する工程Ｐ８へ進む。
ここで、図１４は、カメラＣＡＭ１およびピックアップ対象のチップ１Ｃに画像撮影用の光を照射するライティング機構の配置を示す説明図である。
図１４に示すように、カメラＣＡＭ１は鏡筒ＫＴ１の一端と接続され、鏡筒ＫＴ１の他端には対物レンズ（図示は省略）が取り付けられ、この対物レンズを通してチップ１Ｃの主面の画像を撮影する構成となっている。鏡筒ＫＴ１の対物レンズが取り付けられた端部の周囲にはリング照明ＲＬ１が取り付けられており、このリング照明ＲＬ１は、カメラＣＡＭ１によって取得するチップ１Ｃの画像が不鮮明な場合などに適宜点灯される補助照明としての役割を有している。
鏡筒ＫＴ１とチップ１Ｃとの間には、面発光照明（第１の光源、第１の面発光光源）ＳＳＬ１、拡散板（第１の拡散板）ＫＢ１およびハーフミラー（半透過鏡）ＴＫ１を内部に備えた鏡筒ＫＴ２が配置されている。面発光照明ＳＳＬ１からの照射光は、拡散板ＫＢ１を透過することによって散乱光となり、その散乱光は、ハーフミラーＴＫ１によってカメラＣＡＭ１と同じ光軸で反射され、チップ１Ｃに照射される。カメラＣＡＭ１と同じ光軸でチップ１Ｃに照射されたその散乱光（第１の照射光）は、チップ１Ｃで反射し、そのうちの正反射光（第１の反射光）がハーフミラーＴＫ１を透過してカメラＣＡＭ１に達し、チップ１Ｃの映像を形成する。すなわち、鏡筒ＫＴ２は、同軸落射照明（同軸照明）の機能を有している。
ところで、ウエハ１Ｗを形成していたシリコンとウエハ１Ｗ上に成膜された薄膜との間で熱膨張率が異なることから、チップ１Ｃが、たとえば１００μｍ程度以下にまで薄くなると、それらシリコンと薄膜との間で生じる応力によって、チップ１Ｃに反りが生じてしまう場合がある。また、このチップ１Ｃの反りは、チップ１Ｃが薄くなるほど顕著になる。このような場合において、チップ１Ｃの主面のうちの小さい面積のみに光を照射する構成であると、チップ１Ｃの主面内での照度のばらつきが大きくなり、チップ１Ｃの画像が部分的に不鮮明となってしまい、ピックアップ対象のチップ１Ｃが前述のピックアップ位置に正確に配置されているか否かが判定できなくなってしまう不具合が懸念される。
上記のように、本実施の形態１では、それ自体で照射面積が大きくなる面発光照明ＳＳＬ１からの照射光を、さらに拡散板ＫＢ１を透過させることによって照明むらが低減された拡散光とし、その照明むらが低減された拡散光をチップ１Ｃの主面に照射している。そのため、チップ１Ｃの主面のうちの大きな面積に光源（面発光照明ＳＳＬ１）からの照射光を照射することが可能となる。その結果、チップ１Ｃで反射し鏡筒ＫＴ１内を進む正反射光は、大きな面積でカメラＣＡＭ１に入射することになり、チップ１Ｃの画像が部分的に不鮮明となってしまうことを防ぐことができるので（図１５参照）、ピックアップ対象のチップ１Ｃがピックアップ位置に正確に配置されているか否かを容易に判定することが可能となる。本発明者らが行った実験によれば、図１４に示した構成でチップ１Ｃの主面の画像を取得した場合には、チップ１Ｃの厚さが５０μｍ〜７０μｍ程度にまで薄くなった場合でも、鮮明な画像を取得することができた。
面発光照明ＳＳＬ１および拡散板ＫＢ１を用いた上記の本実施の形態１の構成に対して、図１６に示すような同軸スポット照明ＤＳＬ１を用いた構成の場合には、同軸スポット照明ＤＳＬ１から照射された平行光がハーフミラーＴＫ１によってカメラＣＡＭ１と同じ光軸で反射され、小さい面積でチップ１Ｃに照射される。そのため、チップ１Ｃに反りが生じていると、チップ１Ｃからの反射光のうち、相対的にチップ１Ｃの外周に近い領域からの反射光は鏡筒ＫＴ１外へ反射されるので、鏡筒ＫＴ１内に入射する正反射光成分はチップ１Ｃへの照射光より小さい面積でカメラＣＡＭ１に入射することになり、チップ１Ｃの画像は部分的に、特に外周部が不鮮明になってしまうことになる（図１７参照）。前述したように、本実施の形態１によれば、このような不具合を防ぐことができる。
前記工程Ｐ４において、ピックアップ対象のチップ１Ｃの位置が認識できなかった場合には、前記リング照明ＲＬ１を点灯もしくは消灯する等の手段により、チップ１Ｃへの光の照射条件を変えた状況下で再びカメラＣＡＭ１によってピックアップ対象のチップ１Ｃの主面を撮影し、取得した画像からピックアップ対象のチップ１Ｃの上記ピックアップ位置からの位置ずれ量を算出する（工程Ｐ５）。この位置ずれ量を基にウエハ１Ｗが載置されたＸＹテーブルＨＴを移動させ、ピックアップ対象のチップ１Ｃをピックアップ位置に正確に配置するのは工程Ｐ４の時と同様である。取得したチップ１Ｃの画像から、チップ１Ｃの位置が認識できなかった場合には、後述する工程Ｐ６へ進み、認識できた場合には、位置ずれを修正した後に後述する工程Ｐ８へ進む。
前記工程Ｐ５において、ピックアップ対象のチップ１Ｃの位置が認識できなかった場合には、カメラＣＡＭ１によって取得した画像から、ダイシングテープ４上においてピックアップ対象のチップ１Ｃが存在しないことを確認する（工程Ｐ６）。ピックアップ対象のチップ１Ｃが存在しないということは、既にピックアップ済みということである。ここで、ピックアップ対象のチップ１Ｃの有無が不明と判定された場合には、エラーを出力し、ダイボンディング工程を中止する（工程Ｐ７）。本実施の形態１においては、前述したようにチップ１Ｃの画像が不鮮明になってしまうことを防ぐことができるので、ピックアップ対象のチップ１Ｃが存在している場合には、前述の工程Ｐ６に進んでしまうことを防ぐことができるので、工程Ｐ７のエラー出力に進んでしまうことを大幅に低減することができる。すなわち、本実施の形態１の半導体装置の生産性を大幅に向上することが可能となる。また、この工程Ｐ７でピックアップ対象のチップ１Ｃが存在しないことが確認された場合には、再び工程Ｐ３を実施することによって、ウエハ１Ｗが載置されたＸＹテーブルＨＴを所定ピッチでピッチ移動（ウエハピッチ）させ、次にピックアップされるチップ１Ｃをピックアップ位置に配置する。
ピックアップ対象のチップ１Ｃが正確にピックアップ位置に配置された後、カメラＣＡＭ１によって取得した画像から、チップ１Ｃの外観検査を行う（工程Ｐ８）。ここで、チップ１Ｃの外観に問題なしと判定された場合には後述する工程Ｐ９へ進み、問題ありと判定された場合には、そのチップ１Ｃをスキップした後に再び工程Ｐ３を実施することによって、ウエハ１Ｗが載置されたＸＹテーブルＨＴを所定ピッチでピッチ移動（ウエハピッチ）させ、次にピックアップされるチップ１Ｃをピックアップ位置に配置する。
上記外観検査によって問題なしと判定された場合には、ピックアップ対象のチップ１Ｃが良品か否かを判定する（工程Ｐ９）。この時、チップ１Ｃに対しては、予めプローブ検査等が行われており、不良品であった場合には、インク等により主面にマークが付与されている。カメラＣＡＭ１によって取得した画像から、このマークを認識した場合には、ピックアップ対象のチップ１Ｃを不良品と判定し、再び工程Ｐ３を実施することによって、ウエハ１Ｗが載置されたＸＹテーブルＨＴを所定ピッチでピッチ移動（ウエハピッチ）させ、次にピックアップされるチップ１Ｃをピックアップ位置に配置する。
上記工程Ｐ９を経て良品と判定されたピックアップ対象のチップ１Ｃは、吸着コレットを含むボンディングヘッドＢＨによってダイシングテープ４からピックアップされ、配線基板１１にダイボンディングされる。
吸着コレットを含むボンディングヘッドＢＨと吸着駒１０２とによってチップ１Ｃをダイシングテープ４から剥離するには、まず、図１８に示すように、剥離の対象となる１個のチップ１Ｃ（同図の中央部に位置するチップ１Ｃ）の真下に吸着駒１０２の中心部（第１のブロック１１０Ａ、第２のブロック１１０Ｂおよび第３のブロック１１０Ｃ）を移動させると共に、このチップ１Ｃの上方に吸着コレット１０５を移動させる。ボンディングヘッドＢＨに支持された吸着コレット１０５の底面の中央部には、内部が減圧される吸着口１０６が設けられており、剥離の対象となる１個のチップ１Ｃのみを選択的に吸着、保持できるようになっている。
次に、図１９に示すように、吸着駒１０２を上昇させてその上面をダイシングテープ４の裏面に接触させると共に、前述した吸引口１０３、溝１０４および隙間（Ｓ）の内部を減圧する。これにより、剥離の対象となるチップ１Ｃと接触しているダイシングテープ４が第１のブロック１１０Ａ、第２のブロック１１０Ｂおよび第３のブロック１１０Ｃの上面に密着する。また、このチップ１Ｃに隣接する他のチップ１Ｃと接触しているダイシングテープ４が吸着駒１０２の上面周辺部に密着する。なお、このとき、吸着駒１０２を僅かに（たとえば４００μｍ程度）突き上げると、前述した押さえ板７とエキスパンドリング８によって水平方向の張力が加えられているダイシングテープ４に対して、さらに張力を加えることができるので、吸着駒１０２とダイシングテープ４をより確実に密着させることができる。
また、吸着駒１０２の上昇とほぼ同時に吸着コレット１０５を下降させ、吸着コレット１０５の底面を剥離の対象となるチップ１Ｃの上面に接触させてチップ１Ｃを８０ｋＰａ程度の吸着力で吸着すると共に、チップ１Ｃを下方に軽く押さえ付ける。このように、吸着駒１０２を使ってダイシングテープ４を下方に吸引する際、吸着コレット１０５を使ってチップ１Ｃを上方に吸引すると、第１のブロック１１０Ａ、第２のブロック１１０Ｂおよび第３のブロック１１０Ｃの突き上げによるダイシングテープ４とチップ１Ｃの剥離を促進させることができる。
次に、図２０に示すように、３個の第１のブロック１１０Ａ、第２のブロック１１０Ｂおよび第３のブロック１１０Ｃを同時に上方に突き上げてダイシングテープ４の裏面に上向きの荷重を加え、チップ１Ｃとダイシングテープ４とを押し上げる。また、この際、チップ１Ｃの裏面を、ダイシングテープ４を介して第１のブロック１１０Ａ、第２のブロック１１０Ｂおよび第３のブロック１１０Ｃの上面（接触面）で支え、チップ１Ｃにかかる曲げ応力を軽減するとともに、第１のブロック１１０Ａの上面の外周（角部）を、チップ１Ｃの外周よりも内側に配置することにより、チップ１Ｃとダイシングテープ４の剥離起点となっている界面に剥離する応力を集中し、チップ１Ｃの周縁部をダイシングテープ４から効率的に剥離する。このとき、剥離の対象となるチップ１Ｃに隣接する他のチップ１Ｃの下方のダイシングテープ４を下方に吸引し、吸着駒１０２の上面周辺部に密着させておくことにより、チップ１Ｃの周縁部におけるダイシングテープ４の剥離を促進させることができる。図２１は、このときの吸着駒１０２の上面近傍を示す拡大斜視図である（チップ１Ｃとダイシングテープ４の図示は省略）。
上記第１のブロック１１０Ａ、第２のブロック１１０Ｂおよび第３のブロック１１０Ｃの突き上げ量（ストローク）は、たとえば０．４ｍｍ程度であるが、剥離に必要な角度によってストロークを変更する場合もある。なお、ダイシングテープ４に塗布されている粘着剤は、製造元や品種によって粘着力に差がある。従って、チップ１Ｃのサイズが同じ場合でも、粘着力の大きい粘着剤を使用している場合には、突き上げ量を増やし、剥離の角度を確保する必要がある。
また、第１のブロック１１０Ａ、第２のブロック１１０Ｂおよび第３のブロック１１０Ｃを上方に突き上げてチップ１Ｃの裏面に荷重を加える際は、チップ１Ｃの最外周部において、チップの外周と直交する方向への曲げ応力を、チップの外周と平行な方向への曲げ応力より小さくすることが望ましい。チップ１Ｃの最外周部は、前述したダイシングブレード６を使ってウエハ１Ｗをダイシングした際に生じた微細なクラックが残留している。そのため、第１のブロック１１０Ａ、第２のブロック１１０Ｂおよび第３のブロック１１０Ｃを上方に突き上げた際にチップ１Ｃの最外周部に、チップ１Ｃの外周と直交する方向に沿った強い曲げ応力が加わると、クラックが成長してチップ１Ｃが割れる虞がある。本実施の形態１では、チップ１Ｃのサイズより一回り小さい上面を有する第１のブロック１１０Ａを使って、チップ１Ｃの最外周部より僅かに内側に均等な荷重を加えるので、上記のような問題を回避しつつ、チップ１Ｃの周縁部全体をダイシングテープ４から均等に剥離することができる。
３個の第１のブロック１１０Ａ、第２のブロック１１０Ｂおよび第３のブロック１１０Ｃを同時に上方に突き上げるには、図２２に示すように、プッシャ１１２を上方に押し上げることによって、プッシャ１１２に連結された内側の第３のブロック１１０Ｃを押し上げる。これにより、内側の第３のブロック１１０Ｃと中間の第２のブロック１１０Ｂとの間に介在する圧縮コイルばね１１１Ｂのばね力によって中間の第２のブロック１１０Ｂが押し上げられ、さらに外側の第１のブロック１１０Ａと中間の第２のブロック１１０Ｂとの間に介在する圧縮コイルばね１１１Ａのばね力によって外側の第１のブロック１１０Ａが押し上げられるので、３個の第１のブロック１１０Ａ、第２のブロック１１０Ｂおよび第３のブロック１１０Ｃが同時に押し上げられる。そして、外側の第１のブロック１１０Ａの一部（図の矢印で示す面）が吸着駒１０２の周辺部と接触することによって、第１のブロック１１０Ａ、第２のブロック１１０Ｂおよび第３のブロック１１０Ｃの上昇が停止する。この時、剥離の対象となるチップ１Ｃの大部分の領域は、３個の第１のブロック１１０Ａ、第２のブロック１１０Ｂおよび第３のブロック１１０Ｃの上面によって支えられており、第１のブロック１１０Ａの上面の外周（角部）よりも外側の領域において、チップ１Ｃとダイシングテープ４との界面での剥離が効率的に進行する。
３個の第１のブロック１１０Ａ、第２のブロック１１０Ｂおよび第３のブロック１１０Ｃを同時に上方に突き上げる際は、ばね力が弱い圧縮コイルばね１１１Ａが収縮しないような弱い力でプッシャ１１２が第３のブロック１１０Ｃを押し上げる。このようにすると、外側の第１のブロック１１０Ａの一部が吸着駒１０２の周辺部と接触した後に、中間の第２のブロック１１０Ｂと内側の第３のブロック１１０Ｃがさらに上方に突き上ることはない。
また、圧縮コイルばね１１１Ａは、少なくともダイシングテープ４の張力に抗して第１のブロック１１０Ａを持ち上げることができる程度のばね力を備えている必要がある。圧縮コイルばね１１１Ａのばね力がダイシングテープ４の張力よりも小さい場合は、プッシャ１１２を押し上げても外側の第１のブロック１１０Ａが持ち上がらないので、外側の第１のブロック１１０Ａの上面によってチップ１Ｃを支えることができなくなる。この場合は、チップ１Ｃとダイシングテープ４との剥離起点に十分な応力を集中させることができないので、剥離速度の低下を招いたり、チップ１Ｃに過大な曲げ応力が加わってチップ１Ｃが割れてしまったりする問題を引き起こす可能性がある。
次に、図２３に示すように、中間の第２のブロック１１０Ｂと内側の第３のブロック１１０Ｃとを同時に上方に突き上げてダイシングテープ４を押し上げる。これにより、チップ１Ｃを支える第２のブロック１１０Ｂの上面の外周（角部）の位置が、第１のブロック１１０Ａによって支えられていた状態に比較して、より内側に移るため、チップ１Ｃとダイシングテープ４との剥離が第２のブロック１１０Ｂの上面の外周より外側の領域からチップ１Ｃの中心方向へと進行する。図２４は、このときの吸着駒１０２の上面近傍を示す拡大斜視図である（チップ１Ｃとダイシングテープ４の図示は省略）。
２個の第２のブロック１１０Ｂおよび内側の第３のブロック１１０Ｃを同時に上方に突き上げるには、図２５に示すように、プッシャ１１２を押し上げることによって、プッシャ１１２に連結された第３のブロック１１０Ｃをさらに押し上げる。このとき、圧縮コイルばね１１１Ｂのばね力によって中間の第２のブロック１１０Ｂが押し上げられるので、２個の第２のブロック１１０Ｂおよび内側の第３のブロック１１０Ｃが同時に押し上げられる。そして、中間の第２のブロック１１０Ｂの一部（図の矢印で示す面）が外側の第１のブロック１１０Ａと接触した時点で第２のブロック１１０Ｂおよび内側の第３のブロック１１０Ｃの上昇が停止する。また、プッシャ１１２が第３のブロック１１０Ｃを押し上げる力は、ばね力が弱い圧縮コイルばね１１１Ａは収縮するが、ばね力が強い圧縮コイルばね１１１Ｂは収縮しない大きさとする。これにより、中間の第２のブロック１１０Ｂの一部が外側の第１のブロック１１０Ａと接触した後、内側の第３のブロック１１０Ｃがさらに上方に突き上ることはない。
２個の第２のブロック１１０Ｂおよび内側の第３のブロック１１０Ｃを上方に突き上げる際には、チップ１Ｃとダイシングテープ４との剥離を促進させるために、第１のブロック１１０Ａ、第２のブロック１１０Ｂおよび第３のブロック１１０Ｃの隙間（Ｓ）の内部を減圧することによって、チップ１Ｃと接触しているダイシングテープ４を下方に吸引する。また、溝１０４の内部を減圧し、吸着駒１０２の上面周辺部に接するダイシングテープ４を吸着駒１０２の上面に密着させる（図２３参照）。
次に、図２６に示すように、内側の第３のブロック１１０Ｃをさらに上方に突き上げてダイシングテープ４の裏面を押し上げ、第３のブロック１１０Ｃの上面でチップ１Ｃの裏面を支える。図２７は、このときの吸着駒１０２の上面近傍を示す拡大斜視図である（チップ１Ｃとダイシングテープ４の図示は省略）。内側の第３のブロック１１０Ｃを上方に突き上げるには、図２８に示すように、圧縮コイルばね１１１Ｂが収縮するような強い力で第３のブロック１１０Ｃを押し上げる。これにより、ダイシングテープ４と接触している第３のブロック１１０Ｃの上面の外周（角部）よりも外側の領域において、チップ１Ｃとダイシングテープ４との剥離が進行する。
続いて、図２９に示すように、第３のブロック１１０Ｃを下方に引き下げると共に、吸着コレット１０５を上方に引き上げることにより、チップ１Ｃをダイシングテープ４から剥がす作業が完了する。
上記第３のブロック１１０Ｃの上面は、第３のブロック１１０Ｃを上方に突き上げた際、吸着コレット１０５の吸引力だけでチップ１Ｃがダイシングテープ４から剥がれる程度に面積を小さくしておく必要がある。第３のブロック１１０Ｃの上面の面積が大きいと、チップ１Ｃとダイシングテープ４との接触面積が大きくなり、両者の粘着力も大きくなるので、吸着コレット１０５がチップ１Ｃを吸引する力だけではチップ１Ｃをダイシングテープ４から剥がせない。
一方、第３のブロック１１０Ｃの上面の面積を小さくした場合は、第３のブロック１１０Ｃがダイシングテープ４の裏面を押し上げる際、チップ１Ｃの狭い領域（中央部分）に強い荷重が集中的に加わるので、極端な場合にはチップ１Ｃが割れる虞がある。そこで、ブロック１１０Ｃを突き上げる際は、突き上げ速度を遅くしたり、第３のブロック１１０Ｃの上面がダイシングテープ４と接触している時間を短くしたり、第３のブロック１１０Ｃの突き上げ量（ストローク）を少なく（たとえば０．２ｍｍ〜０．４ｍｍ程度）したりすることによって、チップ１Ｃの狭い領域に強い荷重が加わらないようにすることが望ましい。
また、吸着コレット１０５の吸引力を大きくする一つの方法として、吸着コレット１０５の引き上げ速度を遅くすることが有効である。チップ１Ｃの一部がダイシングテープ４に密着した状態で吸着コレット１０５を急速に引き上げると、吸着コレット１０５の底面とチップ１Ｃの上面とに隙間が生じ、吸着コレット１０５の内部の真空度が低下するので、チップ１Ｃを吸引する力が低下してしまう。他方、吸着コレット１０５の引き上げ速度を遅くした場合は、チップ１Ｃをダイシングテープ４から剥がすのに要する時間が長くなる。そこで吸着コレット１０５の引き上げ速度を可変にし、引き上げ開始時には引き上げ速度を遅くして吸引力を充分確保し、チップ１Ｃとダイシングテープ４との接触面積がある程度まで小さくなったら引き上げ速度を速くして剥離時間の遅延を防ぐようにするとよい。また、吸着コレット１０５の底面の面積を第３のブロック１１０Ｃの上面の面積より大きくすることも、吸着コレット１０５の吸引力を大きくする有効な方法である。
このように、吸着コレット１０５の吸引力を大きくすることにより、チップ１Ｃとダイシングテープ４との接触面積が比較的大きい場合であっても、吸着コレット１０５の吸引力だけでチップ１Ｃをダイシングテープ４から剥がすことが可能となるので、剥離時間を短縮することができると共に、第３のブロック１１０Ｃの上面の面積を小さくした場合に生じる上記の問題を回避することができる。
また、チップ１Ｃが吸着コレット１０５によって下方に押さえ付けられた状態で第３のブロック１１０Ｃを下方に引き下げると、吸着コレット１０５も下方に移動するために、チップ１Ｃが第３のブロック１１０Ｃに当たって割れる虞がある。従って、第３のブロック１１０Ｃを下方に引き下げる際は、その直前に吸着コレット１０５を引き上げるか、少なくとも吸着コレット１０５が下方に移動しないように、その位置を固定しておくことが望ましい。
このようにして、ダイシングテープ４から剥離されたチップ１Ｃは、吸着コレット１０５に吸着、保持されて次工程（ペレット付け工程）に搬送される。そして、チップ１Ｃを次工程に搬送した吸着コレット１０５がチップ１Ｃのピックアップ位置に戻ってくると、前記図１８〜図２９に示した手順に従って、次のチップ１Ｃがダイシングテープ４から剥がされる。以後、同様の手順に従ってチップ１Ｃが１個ずつダイシングテープ４から剥がされる（工程Ｐ１１）。すべてのチップ１Ｃのピックアップが完了すると、それらチップ１Ｃをウエハ１Ｗの外形で保持していたダイシングテープ４およびウエハリング５等をウエハカセットＷＣへアンローディングする（工程Ｐ１２）。
次に、図３０に示すように、ペレット付け工程に搬送されたチップ１Ｃは、予め裏面に貼付されていたＤＡＦ１０を介して熱圧着によって配線基板（実装基板）１１上の実装位置（チップ実装領域）に実装される。続いて、Ａｕワイヤ１２を介して配線基板１１の電極１３と電気的に接続される。
次に、図３１に示すように、配線基板１１上に実装されたチップ１Ｃの上にＤＡＦ１０などを介して第２のチップ１４が積層され、Ａｕワイヤ１５を介して配線基板１１の電極１６と電気的に接続される。第２のチップ１４は、チップ１Ｃと異なる集積回路が形成されたシリコンチップであり、前述した方法でダイシングテープ４から剥がされた後、ペレット付け工程に搬送されてチップ１Ｃ上の実装位置（チップ実装領域）に積層される。
その後、配線基板１１をモールド工程に搬送し、図３２に示すように、チップ１Ｃおよび第２のチップ１４をモールド樹脂１７で封止することによって、積層パッケージ１８が完成する。
なお、本実施の形態では、３個の第１のブロック１１０Ａ、第２のブロック１１０Ｂおよび第３のブロック１１０Ｃを使ってチップを剥離する方法を説明したが、ブロックの数は３個に限定されるものではなく、剥離の対象となるチップ１Ｃのサイズが大きい場合には、４個以上のブロックを使ってもよい。また、剥離の対象となるチップ１Ｃのサイズが非常に小さい場合には、２個のブロックを使ってもよい。
（実施の形態２）
次に、本実施の形態２について説明する。
図３３および図３４は、本実施の形態２におけるダイボンディング工程で用いるカメラＣＡＭ１およびピックアップ対象のチップ１Ｃに画像撮影用の光を照射するライティング機構の配置を示す説明図である。図３５は、図３３および図３４に示した構成において、カメラＣＡＭ１によって取得されるチップ１Ｃの主面の画像を示す説明図である。また、図３６は、図３３および図３４に示したカメラＣＡＭ１およびライティング機構の配置と比較したカメラＣＡＭ１およびライティング機構の配置示す説明図であり、図３７は、図３６に示した構成で取得したチップ１Ｃの主面の画像を示す説明図である。
図３３に示した構成は、前記実施の形態１のカメラＣＡＭ１およびライティング機構の配置構成（図１４参照）の比較対象として図１６に示した構成からリング照明ＲＬ１を省略し、ローアングル（チップ１Ｃの主面となす角θが１０°〜６０°程度、好ましくは２０°〜４０°程度）でチップ１Ｃの主面に平行光（第２の照射光）を照射する２つの同軸スポット照明（第２の光源）ＤＳＬ２、ＤＳＬ３を配置したものである。これら２つの同軸スポット照明ＤＳＬ２、ＤＳＬ３は、平面ではチップ１Ｃを挟むように配置される。また、図３４に示した構成は、図３３に示した構成における２つの同軸スポット照明ＤＳＬ２、ＤＳＬ３を、２つの面発光照明（第２の光源）ＳＳＬ２、ＳＳＬ３に変更したものである。これら２つの面発光照明ＳＳＬ２、ＳＳＬ３からの照射光は、それぞれ拡散板ＫＢ２、ＫＢ３を透過させることによって照明むらが低減された拡散光（第２の照射光）となって、ローアングルでチップ１Ｃの主面に照射される。これら２つの面発光照明ＳＳＬ２、ＳＳＬ３についても、２つの同軸スポット照明ＤＳＬ２、ＤＳＬ３の場合と同様に、平面ではチップ１Ｃを挟むように配置される。図３３に示した構成および図３４に示した構成においては、同軸スポット照明ＤＳＬ１の点灯および消灯は適宜可能で、チップ１Ｃの主面を撮影する際も必ずしも点灯する必要はない。
図３６に示した構成の場合においても、図３３に示した構成および図３４に示した構成と同様に、同軸スポット照明ＤＳＬ１の点灯および消灯は適宜可能で、チップ１Ｃの主面を撮影する際も必ずしも点灯する必要はない。また、図３６に示した構成の場合においては、鏡筒ＫＴ１のチップ１Ｃと対向する端部の周囲に取り付けられたリング照明ＲＬ１からの照射光が、同軸スポット照明ＤＳＬ１からの平行光がチップ１Ｃへ入射する際の入射角（約９０°）に近いハイアングルの入射角で入射する。そのため、チップ１Ｃに反りが生じている場合には、チップ１Ｃの相対的に外周に近い領域で反射した照射光が鏡筒ＫＴ１内へ入射せず、カメラＣＡＭ１が取得したチップ１Ｃの画像においては、チップ１Ｃの相対的に外周に近い領域が暗くなり、不鮮明な画像（図３７参照）となってしまう虞がある。
一方、図３３および図３４に示した本実施の形態２の構成の場合には、２つの同軸スポット照明ＤＳＬ２、ＤＳＬ３もしくは２つの面発光照明ＳＳＬ２、ＳＳＬ３がローアングルかつ平面でチップ１Ｃを挟むように配置されている。そのため、同軸スポット照明ＤＳＬ２、ＤＳＬ３もしくは面発光照明ＳＳＬ２、ＳＳＬ３からの照射光はローアングルでチップ１Ｃへ入射することになるので、チップ１Ｃに反りが生じている場合でも、チップ１Ｃの相対的に外周に近い領域で反射した照射光は、鏡筒ＫＴ１内へ入射することになる。その結果、カメラＣＡＭ１が取得したチップ１Ｃの画像は、図３３の構成で取得した場合と図３４の構成で取得した場合とで照度むらの差こそあれ、チップ１Ｃの相対的に外周に近い領域でも明るくなり、鮮明な画像とすることができる。本発明者らが行った実験によれば、図３３および図３４に示した本実施の形態２の構成でチップ１Ｃの主面の画像を取得した場合には、チップ１Ｃの厚さが２０μｍ〜７０μｍ程度にまで薄くなった場合でも、鮮明な画像を取得することができた。
また、図示は省略するが、前記実施の形態１の図１４に示した構成においてリング照明ＲＬ１を省略し、図３３にて示した２つの同軸スポット照明ＤＳＬ２、ＤＳＬ３もしくは図３４にて示した２つの面発光照明ＳＳＬ２、ＳＳＬ３を配置する構成としても、図３３および図３４に示した構成と同様の効果を得ることができる。
（実施の形態３）
次に、本実施の形態３について説明する。
本実施の形態３は、前記実施の形態１、２でも説明したダイボンディング工程において、主面に形成された電極パッドおよび表面保護膜等のパターンの特徴が少ないチップ１Ｃに対して、その特徴をできるだけ際立たせるように画像撮影用の光を照射する方法を提供するものである。
図３８は、本実施の形態３のライティング機構の一例を示す平面図である。図３８に示すように、本実施の形態３では、前記実施の形態１で比較対象として示したライティング機構（図１６参照）に含まれるリング照明ＲＬ１を、その外形を留めたまま弧状照明（第２の光源）ＡＬ１〜ＡＬ４に分割し、弧状照明ＡＬ１〜ＡＬ４のそれぞれが、平面でチップ１Ｃの四辺のいずれかと対向する構成となっている。弧状照明ＡＬ１〜ＡＬ４は、それぞれ個別に点灯および消灯が可能となっている。チップ１Ｃの主面に形成された電極パッドおよび表面保護膜等のパターンの輪郭のほとんどは、チップ１Ｃの四辺に対して直角または平行となっていることから、弧状照明ＡＬ１〜ＡＬ４をそれぞれ平面でチップ１Ｃの四辺のいずれかと対向するように配置し、適宜選択して点灯させてチップ１Ｃの主面に光を照射することにより、それらパターンの特徴を際立たせることが可能となる。また、上記弧状照明ＡＬ１〜ＡＬ４を用いる代わりに、図３９に示すように、前記実施の形態２において図３３もしくは図３４に示した構成に、さらに同軸スポット照明ＤＳＬ２、ＤＳＬ３もしくは面発光照明ＳＳＬ２、ＳＳＬ３と同じ配置ルールで同軸スポット照明（第２の光源）ＤＳＬ４、ＤＳＬ５もしくは面発光照明（第２の光源）ＳＳＬ４、ＳＳＬ５を配置してもよい。この時、同軸スポット照明ＤＳＬ２〜ＤＳＬ５もしくは面発光照明ＳＳＬ２〜ＳＳＬ５は、上記弧状照明ＡＬ１〜ＡＬ４と同様に、それぞれが平面でチップ１Ｃの四辺のいずれかと対向する構成となっており、さらに個別に点灯および消灯ができるようになっている。弧状照明ＡＬ１〜ＡＬ４の場合と同様に、適宜選択して点灯させてチップ１Ｃの主面に光を照射することにより、チップ１Ｃの主面に形成された電極パッドおよび表面保護膜等のパターンの特徴を際立たせることが可能となる。
図３８および図３９においては、弧状照明ＡＬ１〜ＡＬ４、同軸スポット照明ＤＳＬ２〜ＤＳＬ５もしくは面発光照明ＳＳＬ２〜ＳＳＬ５をすべて点灯した状態を図示しており、図に着色を施すことで点灯状態を示している。また、図４０は、弧状照明ＡＬ１〜ＡＬ４、同軸スポット照明ＤＳＬ２〜ＤＳＬ５もしくは面発光照明ＳＳＬ２〜ＳＳＬ５をすべて点灯した状況下で取得したチップ１Ｃの主面の画像の一例である。また、図４１においては、平面でチップ１Ｃを挟んで対向する弧状照明ＡＬ１、ＡＬ２のみを点灯させた場合を図示し、図４２においては、平面でチップ１Ｃを挟んで対向する同軸スポット照明ＤＳＬ４、ＤＳＬ５もしくは面発光照明ＳＳＬ４、ＳＳＬ５のみを点灯させた場合を図示し、図４３においては、図４１および図４２の点灯状況下で取得したチップ１Ｃの主面の画像の一例を図示している。また、図４４においては、平面でチップ１Ｃを挟んで対向する弧状照明ＡＬ３、ＡＬ４のみを点灯させた場合を図示し、図４５においては、平面でチップ１Ｃを挟んで対向する同軸スポット照明ＤＳＬ２、ＤＳＬ３もしくは面発光照明ＳＳＬ２、ＳＳＬ３のみを点灯させた場合を図示し、図４６においては、図４４および図４５の点灯状況下で取得したチップ１Ｃの主面の画像の一例を図示している。
本実施の形態３では、上記のように弧状照明ＡＬ１〜ＡＬ４、同軸スポット照明ＤＳＬ２〜ＤＳＬ５もしくは面発光照明ＳＳＬ２〜ＳＳＬ５を選択して点灯し、チップ１Ｃの主面のパターンの特徴が最も際立っている画像をピックアップ対象のチップ１Ｃの主面の画像として採用する。それにより、チップ１Ｃの主面のパターンの特徴が少ない場合、たとえばチップ１Ｃ内にメモリセルが形成されている場合でも、チップ１Ｃの主面の特徴を際立たせ、抽出することが可能となる。その結果、前記実施の形態１で説明した工程Ｐ７（図９参照）のエラー出力に進んでしまうことを大幅に低減することができる。すなわち、本実施の形態３の半導体装置の生産性を大幅に向上することが可能となる。
（実施の形態４）
次に、本実施の形態４について説明する。
前記実施の形態１において説明した、ダイボンディング工程におけるピックアップ対象のチップ１Ｃのピックアップ位置からの位置ずれ量の算出（工程Ｐ４（図９参照））は、さらに詳しく説明すると以下の通りである。
すなわち、図４７に示すように、ピックアップ対象のチップ１Ｃの主面の撮影に用いるライティング機構およびカメラＣＡＭ１（たとえば図１４も参照）を用いて、予め基準となるチップ１Ｃの主面の画像（第９の画像）ＰＩＣ１を取得しておく。この時、基準となるチップ１Ｃの配置位置は既知である。次いで、取得した画像ＰＩＣ１内において、特徴的なパターンＰＴ１を含む部分（同一画像内において似たような形状および模様が他にない部分）を切り出してテンプレートＴＭＰ１とし、このテンプレートＴＭＰ１の画像ＰＩＣ１内での座標を記録する。また、テンプレートＴＭＰ１は、ピックアップ対象のチップ１Ｃのピックアップ位置への位置決めをする際に、ピックアップ位置からの位置ずれ量の算出に用いるので、チップ１Ｃの主面内のうちの位置決めしたい領域から選択するようにする。
図４８に示すように、カメラＣＡＭ１によってピックアップ対象のチップ１Ｃの主面を撮影し、取得した画像からピックアップ対象のチップ１Ｃの上記ピックアップ位置からの位置ずれ量を算出する際（工程Ｐ４（図９参照））には、前記実施の形態１でも説明したように、まず、カメラＣＡＭ１によってピックアップ対象のチップ１Ｃの主面を撮影し、画像（第１の画像）ＰＩＣ２を取得する。次いで、画像ＰＩＣ２からテンプレートＴＭＰ１のパターンＰＴ１と同じパターンＰＴ１が存在する部分を探し出し、見つかったパターンＰＴ１が画像ＰＩＣ２内で配置されている座標と、前述のテンプレートＴＭＰ１の座標とを比較計算することにより、ピックアップ対象のチップ１Ｃのピックアップ位置からの位置ずれ量を算出する。この比較計算には、正規化相関式等を用いることを例示できる。
また、図４９に示すように、テンプレートＴＭＰ１となった特徴的なパターンＰＴ１以外の他の特徴的なパターンＰＴ２を含む部分を画像ＰＩＣ１から切り出してテンプレートＴＭＰ１とし、このテンプレートＴＭＰ１の画像ＰＩＣ１内での座標を記録してもよい。それにより、テンプレートＴＭＰ１およびＴＭＰ２の２つを作成することができる。これら２つのテンプレートＴＭＰ１、ＴＭＰ２を用い、ピックアップ対象のチップ１Ｃの主面の画像である画像ＰＩＣ２からパターンＰＴ１、ＰＴ２のそれぞれの位置ずれ量を求めることにより、ピックアップ対象のチップ１Ｃのピックアップ位置からの位置ずれ量（チップ１Ｃの一辺に沿った方向での位置ずれ量、およびその一辺に対して垂直な他辺に沿った方向での位置ずれ量）ばかりでなく、チップ１Ｃの主面に沿った方向におけるチップ１Ｃの傾き量も算出することが可能となる。
ここで、前記実施の形態１において説明したダイボンディング工程における、ダイシングテープ４上においてピックアップ対象のチップ１Ｃが存在しないことを確認する工程（工程Ｐ６（図９参照））をさらに詳しく説明する。本実施の形態４では、この工程Ｐ６は、前記実施の形態２で説明したローアングルでチップ１Ｃの主面に光を照射するライティング機構（図３３および図３４参照）を用いて行う。また、前記実施の形態１でも説明したように、ダイシングテープ４は、透明または半透明の材料から形成されているため、ピックアップ対象のチップ１Ｃが存在しない場合には、照射した光がダイシングテープ４を透過することになる。そのため、ダイシングテープ４下に存在するものを上記画像ＰＩＣ２中に捉えることができるようになるので、そのダイシングテープ４下に存在するもの（吸着駒１０２（図１０参照））を画像ＰＩＣ２中に認識することで、ピックアップ対象のチップ１Ｃがないことを判定することが可能となる。
たとえば、ピックアップ対象のチップ１Ｃが存在する場合には、カメラＣＡＭ１によって取得した画像ＰＩＣ２中において、上記パターンＰＴ１、ＰＴ２をそれぞれ領域ＰＴＡＲ１、ＰＴＡＲ２中に確認し、予め取得しておいた上記２つのテンプレートＴＭＰ１、ＴＭＰ２中のパターンＰＴ１、ＰＴ２との一致率（以降、マッチングレートと記す）が約９０％であるとする（図５０参照）。マッチングレートが所定の割合（第１の割合）、たとえば５０％より大きい時にチップ１Ｃのピックアップを行うとすると、マッチングレートが約９０％であるには、ピックアップ対象のチップ１Ｃの存在およびその位置を認識できるので、前記実施の形態１で説明した工程Ｐ４もしくは工程Ｐ５でピックアップ対象のチップ１Ｃのピックアップ位置からの位置ずれ量を算出することができ、工程Ｐ６へは進まない。
また、上記マッチングレートが５０％以下の場合には、領域ＰＴＡＲ１、ＰＴＡＲ２中に吸着駒１０２を認識しない場合（図５１参照）と認識した場合（図５２参照）とで区別し、吸着駒１０２を認識した場合にピックアップ対象のチップ１Ｃが存在しないと判定する。領域ＰＴＡＲ１、ＰＴＡＲ２中に吸着駒１０２を認識しない場合は、領域ＰＴＡＲ１、ＰＴＡＲ２の少なくとも一方に異物や不良チップであることを示すインク等が映って、マッチングレートが５０％以下となっているのであり、前記実施の形態１で工程Ｐ７（図９参照）として説明したように、エラーが出力されてダイボンディング工程が中止される。
ところで、本発明者らが行った実験によれば、前記実施の形態１において比較対象として提示したライティング機構（図１６参照）を用いた場合には、照射光がダイシングテープ４を透過せず、ピックアップ対象のチップ１Ｃが存在しない場合でも、画像ＰＩＣ２中の領域ＰＴＡＲ１、ＰＴＡＲ２中にてダイシングテープ４下の吸着駒１０２を認識することができなかった（図５３参照）。すなわち、マッチングレートが５０％以下である場合でも、ピックアップ対象のチップ１Ｃのダイシングテープ４下の吸着駒１０２を認識できないことから、ピックアップ対象のチップ１Ｃが存在しないことを判定できなくなる。そのため、ピックアップ対象のチップ１Ｃが存在しない場合でも、ピックアップ対象のチップ１Ｃの有無が不明となり、前記実施の形態１で説明した工程Ｐ７でエラーが出力されてダイボンディング工程が中止されてしまうことになる。
一方、図５０〜図５２を用いて説明したように、本実施の形態４では、画像ＰＩＣ２中に吸着駒１０２を認識することでピックアップ対象のチップ１Ｃが存在しないことを確実に判定することができる。それにより、ピックアップ対象のチップ１Ｃが存在しない場合には、ピックアップ対象のチップ１Ｃの有無が不明と判定されてしまうことを確実に防ぐことができるので、上記工程Ｐ７に進んでエラーが出力され、ダイボンディング工程が中断されてしまうことを防ぐことができるようになる。その結果、本実施の形態４の半導体装置の製造歩留まりを向上することが可能となる。
（実施の形態５）
次に、本実施の形態５について説明する。
本実施の形態５は、前記実施の形態４において説明した予め取得しておいたチップ１Ｃの主面の画像から形成した２つのテンプレートＴＭＰ１、ＴＭＰ２中のパターンＰＴ１、ＰＴ２と、カメラＣＡＭ１によって取得したピックアップ対象のチップ１Ｃの主面の画像ＰＩＣ２のパターンＰＴ１、ＰＴ２とのマッチングレートがしきい値（約５０％）付近であり、ピックアップ対象のチップ１Ｃが存在しないことを判定し難い場合の対策である。
上記マッチングレートがしきい値付近の場合には、たとえばカメラＣＡＭ１のシャッタースピードを上げて撮影することによって、画像ＰＩＣ２をより鮮明にする手段が考えられる。しかしながら、前記実施の形態４でも用いた前記実施の形態２のライティング機構（図３３および図３４参照）では、カメラＣＡＭ１のシャッタースピードを上げるには光量が足りないＬＥＤを光源とした同軸スポット照明もしくは面発光照明を用いている。そのため、前記実施の形態２のライティング機構では、カメラＣＡＭ１のシャッタースピード向上に対応できない虞がある。
ここで、図５４は、本実施の形態５におけるダイボンディング工程で用いるカメラＣＡＭ１およびピックアップ対象のチップ１Ｃに画像撮影用の光を照射するライティング機構の配置を示す説明図である。図５４に示すように、本実施の形態５のライティング機構は、前記実施の形態４でも用いた前記実施の形態２のライティング機構（図３３および図３４参照）における２つの同軸スポット照明ＤＳＬ２、ＤＳＬ３もしくは２つの面発光照明ＳＳＬ２、ＳＳＬ３を２つの高輝度照明ＫＫＳ１、ＫＫＳ２に置き換えたものである。本実施の形態５において、この高輝度照明ＫＫＳ１、ＫＫＳ２としては、ＬＥＤ光源より高輝度のハロゲンライト等を用いることを例示できる。このような本実施の形態５のライティング機構を用いてのピックアップ対象のチップ１Ｃの主面の画像ＰＩＣ２の撮影方法を図５５に示すフローチャートに沿って詳しく説明する。
まず、上記マッチングレートの確認により、ピックアップ対象のチップ１Ｃの認識を行う（工程Ｐ１０１）。ここで、マッチングレートが明らかにしきい値を上回っていた場合（ピックアップ対象のチップ１Ｃを認識できた場合）には、ピックアップ対象のチップ１Ｃの存在およびその位置を認識できるので、前記実施の形態１で説明した工程Ｐ４（図９参照）もしくは工程Ｐ５（図９参照）でピックアップ対象のチップ１Ｃのピックアップ位置からの位置ずれ量を算出することができる。ピックアップ対象のチップ１Ｃのピックアップ位置からの位置ずれ量を算出した後に、ピックアップ動作（工程Ｐ１０（図９も参照））を含む以降の工程へ進むことができる。
一方、マッチングレートがしきい値付近であった場合には、カメラＣＡＭ１のシャッタースピードを変更した条件下（たとえば約１／２のシャッタースピード）で再度ピックアップ対象のチップ１Ｃの主面を撮影（撮像）し、改めて画像ＰＩＣ２を取得する（工程Ｐ１０２、Ｐ１０３）。この時、カメラＣＡＭ１のシャッタースピードを変更するのに伴って、ピックアップ対象のチップ１Ｃの主面に照射する光量を変更する必要がある場合には、ハロゲンライトに比べて光量切り替えを短時間で行うことのできるＬＥＤを光源とした同軸スポット照明ＤＳＬ１への供給電流を変更し（たとえば約２倍）、同軸スポット照明ＤＳＬ１からの照射量を変更する。それにより、高速での光量切り替えが可能となるので、チップ１Ｃの主面の再度の撮影（撮影のリトライ）をより短時間で行えるようになり、画像ＰＩＣ２を効率よく再取得することができるようになる。また、マッチングレートが明らかにしきい値を上回っていた場合には、ピックアップ対象のチップ１Ｃの存在およびその位置を認識できるので、前記実施の形態１で説明した工程Ｐ４もしくは工程Ｐ５でピックアップ対象のチップ１Ｃのピックアップ位置からの位置ずれ量を算出することができる。ピックアップ対象のチップ１Ｃのピックアップ位置からの位置ずれ量を算出した後に、ピックアップ動作（工程Ｐ１０）を含む以降の工程へ進むことができる。
一方、工程Ｐ１０３でもマッチングレートがしきい値付近であった場合には、工程Ｐ１０２、Ｐ１０３を行った回数（リトライ回数）が所定回数（たとえば３回）に達したか否かを確認し、達していない場合には、さらにカメラＣＡＭ１のシャッタースピードおよび同軸スポット照明ＤＳＬ１からの照射量を変更した条件下で工程Ｐ１０２、Ｐ１０３を再び実施する。この時、カメラＣＡＭ１のシャッタースピードを遅く（長く）し、同軸スポット照明ＤＳＬ１からの照射量を減少させた条件としてもよく、この場合でも、高速での光量切り替えができるので、チップ１Ｃの主面の撮影のリトライをより短時間で行うことができる。また、リトライ回数が所定回数に達している場合には、エラーを出力してダイボンディング工程を中止する（工程Ｐ７（図９も参照））。なお、リトライ回数は、生産性の向上等が求められている場合などに応じて、適宜設定することができる。
上記の本実施の形態５によれば、上記マッチングレートがしきい値付近であった場合に、効果的にチップ１Ｃの主面の撮影のリトライを行うことができるようになる。それにより、撮影のリトライによってマッチングレートが明らかにしきい値を上回った場合には、ピックアップ動作（工程Ｐ１０）を含む以降の工程へ進むことができるようになるので、エラーを出力してダイボンディング工程を中止してしまう（工程Ｐ７）不具合を低減することが可能となる。すなわち、本実施の形態５の半導体装置の生産性を大幅に向上することが可能となる。
また、図示は省略するが、前記実施の形態１の図１４に示した構成においてリング照明ＲＬ１を省略し、図５４にて示した２つの高輝度照明ＫＫＳ１、ＫＫＳ２を配置する構成としても、図５４に示した構成と同様の効果を得ることができる。
（実施の形態６）
次に、本実施の形態６について説明する。
本実施の形態６は、前記実施の形態１〜５でも説明したカメラＣＡＭ１が特定の色の光のみを受光するようにしてピックアップ対象のチップ１Ｃの主面の画像ＰＩＣ２を取得するものである。すなわち、本実施の形態６では、カメラＣＡＭ１に受光素子としてカラーＣＣＤ（Charge Coupled Devices）を備えさせ、そのカラーＣＣＤがＲ（赤）、Ｇ（緑）およびＢ（青）の光のうちから選択的に１つ以上を受光するようにしたものである。このようなカラーＣＣＤを用いた本実施の形態６の画像ＰＩＣ２の取得方法について、図５６に示すフローチャートに沿って詳しく説明する。
ピックアップ対象のチップ１Ｃの認識（画像ＰＩＣ２の登録）処理が開始されると（工程Ｐ２０１）、まず、たとえばＲ、ＧおよびＢのすべての光を受光するようにカラーＣＣＤを設定してピックアップ対象のチップ１Ｃの主面の画像（ＲＧＢ画像（第２の画像））を取得し、このＲＧＢ画像のマッチングレートを測定する（工程Ｐ２０２）。
次いで、Ｒの光を受光するようにカラーＣＣＤを設定してピックアップ対象のチップ１Ｃの主面の画像（Ｒ画像（第３の画像））を取得し、このＲ画像のマッチングレートを測定する（工程Ｐ２０３）。
次いで、Ｇの光を受光するようにカラーＣＣＤを設定してピックアップ対象のチップ１Ｃの主面の画像（Ｇ画像（第４の画像））を取得し、このＧ画像のマッチングレートを測定する（工程Ｐ２０４）。
次いで、Ｂの光を受光するようにカラーＣＣＤを設定してピックアップ対象のチップ１Ｃの主面の画像（Ｂ画像（第５の画像））を取得し、このＢ画像のマッチングレートを測定する（工程Ｐ２０５）。
次いで、ＲおよびＧの光を受光するようにカラーＣＣＤを設定してピックアップ対象のチップ１Ｃの主面の画像（ＲＧ画像（第６の画像））を取得し、このＲＧ画像のマッチングレートを測定する（工程Ｐ２０６）。
次いで、ＲおよびＢの光を受光するようにカラーＣＣＤを設定してピックアップ対象のチップ１Ｃの主面の画像（ＲＢ画像（第７の画像））を取得し、このＲＢ画像のマッチングレートを測定する（工程Ｐ２０７）。
次いで、ＧおよびＢの光を受光するようにカラーＣＣＤを設定してピックアップ対象のチップ１Ｃの主面の画像（ＧＢ画像（第８の画像））を取得し、このＧＢ画像のマッチングレートを測定する（工程Ｐ２０８）。
次いで、得られたＲＧＢ画像、Ｒ画像、Ｇ画像、Ｂ画像、ＲＧ画像、ＲＢ画像およびＧＢ画像のうちからマッチングレートが最も高かったものを自動的にピックアップ対象のチップ１Ｃの主面の画像ＰＩＣ２とする（工程Ｐ２０９）。
上記のように、本実施の形態６においては、Ｒ、ＧおよびＢの光を単独またはそれぞれ組み合わせて種々の画像を作成し、そのうちのマッチングレートが最も高いものをピックアップ対象のチップ１Ｃの主面の画像ＰＩＣ２とするので、チップ１Ｃの主面の材質および色等に応じて最適なチップ１Ｃの主面の画像ＰＩＣ２を自動的に取得することができるようになる。すなわち、マッチングレートが最高となる受光条件を自動的に選択できるので、エラーを出力してダイボンディング工程を中止してしまう（工程Ｐ７（図９および図５５参照））ことを低減することが可能となる。
また、本実施の形態６においては、Ｒ、ＧおよびＢの光を単独またはそれぞれ組み合わせて種々の画像を作成し、そのうちのマッチングレートが最も高いものをピックアップ対象のチップ１Ｃの主面の画像ＰＩＣ２とするので、チップ１Ｃの主面のパターンの特徴が少ない場合、たとえばチップ１Ｃ内にメモリセルが形成されている場合でも、可能な限りマッチングレートを向上させることができるようになる。それにより、エラーを出力してダイボンディング工程を中止してしまうことを低減できるので、本実施の形態６の半導体装置の生産性を大幅に向上することが可能となる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
たとえば、前記実施の形態では、ダイシングテープに保持されたチップをピックアップする際に、ダイシングテープに吸着駒を吸着させ、その吸着駒に備えられた多段式のプッシャ（突き上げ治具）でダイシングテープ側からピックアップ対象のチップを突き上げる場合について説明したが、多段式プッシャの代わりに、複数の突き上げピンをからなる突き上げ治具、または超音波を印加する振動子を備えた突き上げ治具等を用いてもよい。
本発明の半導体装置の製造方法は、粘着テープに貼り付けた半導体ウエハをダイシングして複数の半導体チップに分割した後、それぞれの半導体チップを粘着テープからピックアップし、配線基板等の実装領域に実装する工程を有する半導体装置の製造工程に広く適用することができる。
１Ｃ チップ（第１の半導体チップ）
１ＣＡ チップ形成領域（チップ領域）
１Ｗ ウエハ
３ バックグラインドテープ
４ ダイシングテープ（粘着テープ）
５ ウエハリング
６ ダイシングブレード
７ 押さえ板
８ エキスパンドリング
１１ 配線基板（実装基板）
１２、１５ Ａｕワイヤ
１３、１６ 電極
１４ 第２のチップ
１７ モールド樹脂
１８ 積層パッケージ
１０２ 吸着駒
１０３ 吸引口
１０４ 溝
１１０Ａ 第１のブロック
１１０Ｂ 第２のブロック
１１０Ｃ 第３のブロック
１１１Ａ 第１の圧縮コイルばね
１１１Ｂ 第２の圧縮コイルばね
１１２ プッシャ
ＡＬ１〜ＡＬ４ 弧状照明（第２の光源）
ＢＨ ボンディングヘッド
ＣＡＭ１ カメラ（撮像手段）
ＤＳＬ１ 同軸スポット照明
ＤＳＬ２、ＤＳＬ３、ＤＳＬ４、ＤＳＬ５ 同軸スポット照明（第２の光源）
ＦＣ１、ＦＣ２ 基板カセット
ＨＴ ＸＹテーブル
ＫＢ１ 拡散板（第１の拡散板）
ＫＢ２、ＫＢ３ 拡散板
ＫＴ１、ＫＴ２ 鏡筒
Ｐ１〜Ｐ１２ 工程
Ｐ１０１〜Ｐ１０３ 工程
Ｐ２０１〜Ｐ２０９ 工程
ＰＩＣ１ 画像（第９の画像）
ＰＩＣ２ 画像（第１の画像）
ＰＴ１ パターン
ＰＴ２ パターン
ＰＴＡＲ１、ＰＴＡＲ２ 領域
ＲＬ１ リング照明
Ｓ 隙間
ＳＳＬ１ 面発光照明（第１の光源、第１の面発光光源）
ＳＳＬ２、ＳＳＬ３、ＳＳＬ４、ＳＳＬ５ 面発光照明（第２の光源）
ＴＫ１ ハーフミラー（半透過鏡）
ＷＣ ウエハカセット

Claims (6)

  1. 以下の工程を含む半導体装置の製造方法：
    （ａ）主面が分割領域によって複数のチップ領域に区画され、前記チップ領域の各々に集積回路が形成され、裏面に粘着テープが貼付された半導体ウエハを用意する工程、
    （ｂ）前記分割領域に沿って前記半導体ウエハを切断して複数の半導体チップに分割し、前記複数の半導体チップを前記粘着テープで保持する工程、
    （ｃ）前記粘着テープで保持された前記複数の半導体チップのうち、前記粘着テープからの剥離対象となる第１の半導体チップの上面に第１の光源からの第１の照射光を上方から照射し、前記第１の半導体チップの前記上面からの第１の反射光を撮像手段によって受光し、前記第１の半導体チップの前記上面の第１の画像を取得する工程、
    前記（ｃ）の工程はさらに以下の工程を含む、
    （ｃ−１）前記第１の画像から前記第１の半導体チップの有無を識別する工程、
    （ｃ−２）前記第１の画像から前記第１の半導体チップのピックアップ位置からの位置ずれ量を算出する工程、
    （ｃ−３）前記位置ずれ量を基に前記半導体ウエハを移動させ、前記第１の半導体チップをピックアップ位置に配置する工程、
    （ｃ−４）前記第１の画像から前記第１の半導体チップが良品か否かを識別する工程、
    （ｄ）前記（ｃ−４）工程にて良品の前記第１の半導体チップを確認した場合には、前記第１の画像から前記第１の半導体チップの前記上面を吸着コレットで吸着および保持することにより、前記第１の半導体チップを前記粘着テープから剥離する工程、
    （ｅ）前記（ｄ）工程後、前記第１の半導体チップの前記上面を前記吸着コレットで吸着および保持しつつ、前記第１の半導体チップの下面をチップ実装領域にダイボンディングする工程。
    ここで、前記第１の光源は、鏡筒内に配置され面型の発光面より均一な照射を行う第１の面発光光源から形成され、
    前記鏡筒内には、前記第１の光源から発せられた前記第１の照射光を拡散させる第１の拡散板が配置され、
    前記第１の照射光は、前記拡散板を通過した後に前記第１の半導体チップの前記上面に照射され、
    前記第１の照射光および前記第１の反射光は、前記鏡筒内を進行する。
  2. 請求項１記載の半導体装置の製造方法において、
    前記鏡筒内には、半透過鏡が配置され、
    前記第１の照射光は、前記半透過鏡を介して前記第１の半導体チップの前記上面に照射され、前記第１の反射光は、前記半透過鏡を介して前記撮像手段へ入射する。
  3. 請求項１記載の半導体装置の製造方法において、
    前記第１の半導体チップの厚さは１００μｍ以下である。
  4. 請求項１記載の半導体装置の製造方法において、
    前記鏡筒外部に第２の照射光を発する第２の光源が配置され、
    前記第２の照射光は、前記第１の半導体チップの前記上面および側面に照射され、前記第１の半導体チップの前記側面および前記側面からの第２の反射光は、半透過鏡を介して前記撮像手段へ入射する。
  5. 請求項４記載の半導体装置の製造方法において、
    前記（ｃ）工程において、前記第１の半導体チップの位置が認識できなかった場合、前記第２の光源を点灯もしくは消灯する手段により、前記第１の半導体チップへの光の照射条件を変えて再度前記撮像手段によってピックアップ対象の前記第１の半導体チップの主面を撮影し、取得した画像から前記第１の半導体チップの前記ピックアップ位置からの位置ずれ量を算出する。
  6. 以下の工程を含む半導体装置の製造方法：
    （ａ）主面が分割領域によって複数のチップ領域に区画され、前記チップ領域の各々に集積回路が形成され、裏面に粘着テープが貼付された半導体ウエハを用意する工程、
    （ｂ）前記分割領域に沿って前記半導体ウエハを切断して複数の半導体チップに分割し、前記複数の半導体チップを前記粘着テープで保持する工程、
    （ｃ）前記粘着テープで保持された前記複数の半導体チップのうち、前記粘着テープからの剥離対象となる第１の半導体チップの上面に第１の光源からの第１の照射光を上方から照射し、前記第１の半導体チップの前記上面からの第１の反射光を撮像手段によって受光し、前記第１の半導体チップの前記上面の第１の画像を取得する工程、
    （ｄ）前記（ｃ）工程にて取得した前記第１の画像から前記第１の半導体チップの有無および前記第１の半導体チップが良品か否かを識別し、前記第１の画像から良品の前記第１の半導体チップの存在を確認した場合には、前記第１の半導体チップの前記上面を吸着コレットで吸着および保持することにより、前記第１の半導体チップを前記粘着テープから剥離する工程、
    （ｅ）前記（ｄ）工程後、前記第１の半導体チップの前記上面を前記吸着コレットで吸着および保持しつつ、前記第１の半導体チップの下面をチップ実装領域にダイボンディングする工程。
    ここで、前記第１の光源は、鏡筒内に配置され面型の発光面より均一な照射を行う第１の面発光光源から形成され、
    前記鏡筒内には、前記第１の光源から発せられた前記第１の照射光を拡散させる第１の拡散板が配置され、
    前記第１の照射光は、前記拡散板を通過した後に前記第１の半導体チップの前記上面に照射され、
    前記第１の照射光および前記第１の反射光は、前記鏡筒内を進行し、
    前記撮像手段は、赤色、緑色および青色のうちの１色以上を選択して受光し、前記赤色、前記緑色および前記青色のすべてを受光することで取得される第２の画像と、前記赤色のみを受光することで取得される第３の画像と、前記緑色のみを受光することで取得される第４の画像と、前記青色のみを受光することで取得される第５の画像と、前記赤色および前記緑色を受光することで取得される第６の画像と、前記赤色および前記青色を受光することで取得される第７の画像と、前記緑色および前記青色を受光することで取得される第８の画像との中から、前記第１の半導体チップの前記上面の特長が最も出ているものを自動的に前記第１の画像とする。
JP2012133686A 2012-06-13 2012-06-13 半導体装置の製造方法 Active JP5438165B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012133686A JP5438165B2 (ja) 2012-06-13 2012-06-13 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012133686A JP5438165B2 (ja) 2012-06-13 2012-06-13 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006241559A Division JP5054949B2 (ja) 2006-09-06 2006-09-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012191237A true JP2012191237A (ja) 2012-10-04
JP5438165B2 JP5438165B2 (ja) 2014-03-12

Family

ID=47083970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012133686A Active JP5438165B2 (ja) 2012-06-13 2012-06-13 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5438165B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106920762A (zh) * 2015-12-24 2017-07-04 捷进科技有限公司 半导体制造装置、半导体器件的制造方法及芯片贴装机
CN117352415A (zh) * 2023-12-05 2024-01-05 南京阿吉必信息科技有限公司 一种红光led倒装芯片结构的制备方法
JP2024021053A (ja) * 2022-08-02 2024-02-15 梭特科技股▲分▼有限公司 ダイの剥離方法
US20240295461A1 (en) * 2023-03-03 2024-09-05 Gudeng Equipment Co., Ltd. Inspection device for sub-element of reticle pod

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5999581A (ja) * 1982-11-30 1984-06-08 Fujitsu Ltd パタ−ン認識方法及びその装置
JPH05343447A (ja) * 1992-06-04 1993-12-24 Rohm Co Ltd 画像認識装置における照明装置
JPH07190726A (ja) * 1993-12-27 1995-07-28 Nichiden Mach Ltd 同軸照明装置および方法
JP2001127080A (ja) * 1999-10-28 2001-05-11 Nec Machinery Corp ボンダ
JP2006041090A (ja) * 2004-07-26 2006-02-09 Nidec Tosok Corp ボンディング装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5999581A (ja) * 1982-11-30 1984-06-08 Fujitsu Ltd パタ−ン認識方法及びその装置
JPH05343447A (ja) * 1992-06-04 1993-12-24 Rohm Co Ltd 画像認識装置における照明装置
JPH07190726A (ja) * 1993-12-27 1995-07-28 Nichiden Mach Ltd 同軸照明装置および方法
JP2001127080A (ja) * 1999-10-28 2001-05-11 Nec Machinery Corp ボンダ
JP2006041090A (ja) * 2004-07-26 2006-02-09 Nidec Tosok Corp ボンディング装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106920762A (zh) * 2015-12-24 2017-07-04 捷进科技有限公司 半导体制造装置、半导体器件的制造方法及芯片贴装机
KR20170076545A (ko) * 2015-12-24 2017-07-04 파스포드 테크놀로지 주식회사 반도체 제조 장치 및 반도체 장치의 제조 방법
JP2024021053A (ja) * 2022-08-02 2024-02-15 梭特科技股▲分▼有限公司 ダイの剥離方法
JP7641328B2 (ja) 2022-08-02 2025-03-06 梭特科技股▲分▼有限公司 ダイの剥離方法
US20240295461A1 (en) * 2023-03-03 2024-09-05 Gudeng Equipment Co., Ltd. Inspection device for sub-element of reticle pod
CN117352415A (zh) * 2023-12-05 2024-01-05 南京阿吉必信息科技有限公司 一种红光led倒装芯片结构的制备方法
CN117352415B (zh) * 2023-12-05 2024-02-23 南京阿吉必信息科技有限公司 一种红光led倒装芯片结构的制备方法

Also Published As

Publication number Publication date
JP5438165B2 (ja) 2014-03-12

Similar Documents

Publication Publication Date Title
JP5054949B2 (ja) 半導体装置の製造方法
CN106920762B (zh) 半导体制造装置、半导体器件的制造方法及芯片贴装机
JP4640173B2 (ja) ダイシング装置
CN108206150B (zh) 芯片接合机
JP5438165B2 (ja) 半導体装置の製造方法
TWI858453B (zh) 半導體製造裝置、檢查裝置及半導體裝置的製造方法
JP2014036060A (ja) 半導体装置の製造方法及び半導体装置の製造装置
WO2016051660A1 (ja) 貼り合わせ不良部の検出方法及び検査システム
JP2020155737A (ja) 半導体製造装置および半導体装置の製造方法
TWI832143B (zh) 晶粒接合裝置及半導體裝置的製造方法
JP2002289628A (ja) 画像認識方法及び画像認識装置並びに半導体装置の製造方法及び製造装置
JP2011044497A (ja) 半導体装置の製造方法
JP2620723B2 (ja) 半導体装置の製造方法
JP2024042228A (ja) 実装装置および半導体装置の製造方法
CN117594480A (zh) 半导体制造装置及半导体器件的制造方法
TWI883479B (zh) 安裝裝置及半導體裝置之製造方法
US20250277752A1 (en) Optical inspection system, method of optical inspection, and method of manufacturing semiconductor package
JP7682715B2 (ja) ダイボンディング装置および半導体装置の製造方法
JP5175610B2 (ja) 半導体装置の製造方法
TWI877661B (zh) 黏晶裝置，黏晶方法及半導體裝置的製造方法
JP2024016319A (ja) 実装装置および半導体装置の製造方法
TWI906766B (zh) 半導體製造裝置、檢查裝置及半導體裝置的製造方法
US20250054815A1 (en) Manufacturing method of substrate with protective member
JP2024016866A (ja) 実装装置および半導体装置の製造方法
CN120709172A (zh) 半导体制造装置、检查装置以及半导体器件的制造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131212

R150 Certificate of patent or registration of utility model

Ref document number: 5438165

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250