JP2012190897A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2012190897A JP2012190897A JP2011051397A JP2011051397A JP2012190897A JP 2012190897 A JP2012190897 A JP 2012190897A JP 2011051397 A JP2011051397 A JP 2011051397A JP 2011051397 A JP2011051397 A JP 2011051397A JP 2012190897 A JP2012190897 A JP 2012190897A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- base plate
- circuit board
- semiconductor chip
- attached
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Abstract
【解決手段】半導体装置10は、半導体チップ1と、半導体チップ1が取り付けられた回路基板2と、回路基板2の半導体チップ1が取り付けられた面と対向する面に取り付けられたベース板3とを備えている。ベース板3は、回路基板2が取り付けられる側の一方面3aおよび一方面3aに対向する他方面3bを有する第1の部材31と、第1の部材31と異なる熱膨張係数を有する第2の部材32とを含んでいる。第2の部材32は、第1の部材31の表面に表れないように第1の部材31に周囲を覆われている。
【選択図】図1
Description
(実施の形態1)
最初に本発明の実施の形態1の半導体装置の構成について説明する。本実施の形態では半導体装置についてパワーモジュールを一例として説明する。
第2の部材32は、第1の部材31と異なる熱膨張係数を有しており、第1の部材31の表面に表れないように第1の部材31に周囲を覆われている。半導体装置10は動作および停止を繰り返すことで発熱および放熱を繰り返す。この際、熱膨張係数差による応力によって第1の部材31に弾性疲労が生じる。この弾性疲労により微細なクラックが第1の部材31の表面に生じる。微細なクラックは、一方面3aと他方面3bとが対向する方向から見て第2の部材32と重なる第1の部材31の表面に生じる。この微細なクラックにより第1の部材31の表面が白変する。これにより、第1の部材31の表面に白変箇所5が生じる。
まず、本実施の形態のベース板3の製造方法を説明する。ベース板3はたとえば鋳造で形成され得る。図2および図3を参照して、たとえばセラミックからなる第2の部材32に固定用孔11が形成されている。この固定用孔11に固定用ピン12が挿入されている。固定用ピン12は、鋳型13の内部空間の上端と下端とに挟まれることで鋳型13に固定されている。固定用ピン12に支持された第2の部材32は鋳型13の内壁に接しないように鋳型13の下方に配置されている。
本実施の形態の半導体装置10によれば、ベース板3の第1の部材31と異なる熱膨張係数を有する第2の部材32は、第1の部材31の表面に表れないように第1の部材31に周囲を覆われているため、熱膨張係数差による応力によって第1の部材31に弾性疲労が生じる。この弾性疲労により微細なクラックが第1の部材31の表面に生じる。このため第1の部材31の表面の外観が変化する。この外観の変化を観測することによりはんだ4の脆化の進行状況に起因する半導体装置10の製品寿命を予測することができる。これにより、製品寿命による半導体装置10の交換を適正に実施することができる。
本発明の実施の形態2では、本発明の実施の形態1と比較して、ベース板の構成が主に異なっている。
本発明の実施の形態3では、本発明の実施の形態1と比較して、ベース板の構成が主に異なっている。
第2の部材32は一直線状に延びるように設けられている。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
Claims (5)
- 半導体チップと、
前記半導体チップが取り付けられた回路基板と、
前記回路基板の前記半導体チップが取り付けられた面と対向する面に取り付けられたベース板とを備え、
前記ベース板は、
前記回路基板が取り付けられる側の一方面および前記一方面に対向する他方面を有する第1の部材と、
前記第1の部材と異なる熱膨張係数を有する第2の部材とを含み、
前記第2の部材は、前記第1の部材の表面に表れないように前記第1の部材に周囲を覆われている、半導体装置。 - 前記第2の部材は、前記一方面と前記他方面との中間地点より前記他方面側に位置している、請求項1に記載の半導体装置。
- 前記第2の部材は、
第1の部分と、
前記第1の部分とは前記一方面と前記他方面とが対向する方向において前記異なる高さに位置する第2の部分とを含む、請求項1または2に記載の半導体装置。 - 前記第2の部材は、前記一方面と前記他方面とが対向する方向に対して斜めに延びるように位置している、請求項1または2に記載の半導体装置。
- 前記第2の部材はセラミックからなる、請求項1〜4のいずれかに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011051397A JP5687928B2 (ja) | 2011-03-09 | 2011-03-09 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011051397A JP5687928B2 (ja) | 2011-03-09 | 2011-03-09 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012190897A true JP2012190897A (ja) | 2012-10-04 |
JP5687928B2 JP5687928B2 (ja) | 2015-03-25 |
Family
ID=47083770
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011051397A Expired - Fee Related JP5687928B2 (ja) | 2011-03-09 | 2011-03-09 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5687928B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10613135B2 (en) | 2014-08-29 | 2020-04-07 | Fuji Electric Co., Ltd. | Semiconductor device |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003086747A (ja) * | 2001-09-10 | 2003-03-20 | Hitachi Ltd | 絶縁回路基板とその製法およびそれを用いた半導体パワー素子 |
-
2011
- 2011-03-09 JP JP2011051397A patent/JP5687928B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003086747A (ja) * | 2001-09-10 | 2003-03-20 | Hitachi Ltd | 絶縁回路基板とその製法およびそれを用いた半導体パワー素子 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10613135B2 (en) | 2014-08-29 | 2020-04-07 | Fuji Electric Co., Ltd. | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP5687928B2 (ja) | 2015-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9013877B2 (en) | Power semiconductor device | |
US10559538B2 (en) | Power module | |
US9887142B2 (en) | Power semiconductor device | |
US9613888B2 (en) | Semiconductor device and semiconductor module | |
JP6138500B2 (ja) | パワー半導体装置 | |
JP2004103936A (ja) | 電力半導体装置およびその製造方法 | |
JP2007184501A (ja) | 外部に露出する放熱体を上部に有する樹脂封止型半導体装置及びその製法 | |
JP5262408B2 (ja) | 位置決め治具および半導体装置の製造方法 | |
JP5714157B1 (ja) | パワー半導体装置 | |
JP6305176B2 (ja) | 半導体装置及び製造方法 | |
US10163752B2 (en) | Semiconductor device | |
CN207381382U (zh) | 电力电子模块和电力电子元器件封装基板 | |
JP6150866B2 (ja) | 電力半導体装置 | |
JP2014187264A (ja) | 半導体装置 | |
CN115315805A (zh) | 半导体装置及其制造方法 | |
JP5687928B2 (ja) | 半導体装置 | |
EP2178117A1 (en) | Power semiconductor module with double side cooling | |
JP2010212620A (ja) | パワーモジュール | |
KR101365501B1 (ko) | 반도체장치 | |
JP7183551B2 (ja) | 半導体装置 | |
US20140091444A1 (en) | Semiconductor unit and method for manufacturing the same | |
JP4555187B2 (ja) | パワーモジュールおよびその製造方法 | |
JP2015037151A (ja) | 半導体装置 | |
JP2013038259A (ja) | 半導体装置 | |
JP2010087367A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130517 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140304 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140428 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140826 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141126 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20141203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150123 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5687928 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |