JP2012181909A - 不揮発性メモリ装置、該メモリ装置を制御するコントローラ、及び該コントローラの動作方法 - Google Patents
不揮発性メモリ装置、該メモリ装置を制御するコントローラ、及び該コントローラの動作方法 Download PDFInfo
- Publication number
- JP2012181909A JP2012181909A JP2012041220A JP2012041220A JP2012181909A JP 2012181909 A JP2012181909 A JP 2012181909A JP 2012041220 A JP2012041220 A JP 2012041220A JP 2012041220 A JP2012041220 A JP 2012041220A JP 2012181909 A JP2012181909 A JP 2012181909A
- Authority
- JP
- Japan
- Prior art keywords
- data
- read
- random sequence
- memory device
- soft decision
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
- G06F11/108—Parity data distribution in semiconductor storages, e.g. in SSD
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
【解決手段】ハードデシジョンリード電圧供給によってリードされたハードデシジョンデータと、ソフトデシジョンリード電圧供給によってリードされたソフトデシジョンデータを保存する少なくとも1つのラッチを含むページバッファ35と、プログラムデータ及びランダムシーケンスをページバッファに選択的に伝達するマルチプレクサ回路91と、ランダムシーケンス発生回路50、ページバッファ、及びマルチプレクサ回路を制御するコントロールロジック31と、を含み、コントロールロジックの制御によって、ページバッファは、ランダムシーケンスを使って、ハードデシジョンデータをデランダマイジングし、ソフトデシジョンデータは、デランダマイジングされない。
【選択図】図10
Description
図1Aは、3ビットマルチレベルセルフラッシュメモリの正常なプログラム遂行後、プログラム状態とイレーズ状態とのスレショルド電圧散布を示す。MLC(multi level cell)フラッシュメモリの場合、1つのメモリセルにk(kは、自然数)ビットをプログラムするためには、2k個のスレショルド(threshold)電圧のうちの何れか1つが、前記メモリセルに形成されなければならない。
不揮発性メモリ装置30は、プログラム動作またはリード動作時に、データをランダマイジング(randomizing)またはデランダマイジング(derandomizing)ができる。メモリコントローラ40は、電子装置100の全般的な動作を制御するプロセッサ110によって制御される。
30:不揮発性メモリ装置
31:コントロールロジック
32:電圧発生器
33:ローデコーダ
34:メモリセルアレイ
40:コントローラ
43:ランダマイザー
43’:デランダマイザー
50:ランダムシーケンス発生回路
Claims (12)
- プログラムデータ(program data)を保存するメモリセルアレイ(memory cell array)と、
ハードデシジョンリード(hard decision read)電圧及び少なくとも1つ以上のソフトデシジョンリード(soft decision read)電圧を発生させる電圧発生回路と、
ランダムシーケンス(random sequence)を発生させるランダムシーケンス発生回路と、
ビットライン(bit line)を通じて前記メモリセルアレイと連結され、前記ランダムシーケンスと前記ハードデシジョンリード電圧供給によってリード(read)されたハードデシジョンデータと、前記ソフトデシジョンリード電圧供給によってリードされたソフトデシジョンデータを保存する少なくとも1つのラッチ(latch)とを含むページバッファ(page buffer)と、
前記プログラムデータ及び前記ランダムシーケンスを前記ページバッファに選択的に伝達するマルチプレクサ(multiplexer)回路と、
前記ランダムシーケンス発生回路、前記ページバッファ、及び前記マルチプレクサ回路を制御するコントロールロジック(control logic)と、を含み、
前記コントロールロジックの制御によって、前記ページバッファは、前記ランダムシーケンスを使って、前記ハードデシジョンデータをデランダマイジング(de−randomizing)し、前記ソフトデシジョンデータは、デランダマイジングしない不揮発性メモリ装置。 - リードされたデータが、前記ソフトデシジョンデータである場合、前記コントロールロジックの制御によって、前記マルチプレクサ回路は、前記ランダムシーケンスを前記ページバッファに伝送しない請求項1に記載の不揮発性メモリ装置。
- 前記ランダムシーケンス発生回路は、初期値を保存するLFSR(linear feedback shift register)を含む請求項1に記載の不揮発性メモリ装置。
- リードされたデータが、前記ソフトデシジョンデータである場合、前記コントロールロジックの制御によって、前記ランダムシーケンス発生回路の初期値を0に初期化して、前記ランダムシーケンスを0に形成する請求項1に記載の不揮発性メモリ装置。
- 前記ハードデシジョンデータは、前記メモリセルアレイに保存されたデータとしてランダムデータである請求項1に記載の不揮発性メモリ装置。
- 前記ソフトデシジョンデータは、前記ハードデシジョンデータの信頼度を表わす請求項1に記載の不揮発性メモリ装置。
- 中央処理装置(CPU)から出力された第1リード命令語を不揮発性メモリ装置に供給する段階と、
前記第1リード命令語に応答して、前記不揮発性メモリ装置から出力された第1データを受信し、該受信された第1データをデランダマイジングする段階と、
前記中央処理装置から出力された第2リード命令語を前記不揮発性メモリ装置に供給する段階と、
前記第2リード命令語に応答して、前記不揮発性メモリ装置から出力された第2データを受信し、該受信された第2データを使って、前記デランダマイズされた第1データをECCデコーディング(error correction code decoding)する段階と、
を含むメモリコントローラ(memory controller)の動作方法。 - 前記第1リード命令語は、前記不揮発性メモリ装置に保存された前記第1データをリードするハードデシジョンリード命令語(hard decision read command)である請求項7に記載のメモリコントローラの動作方法。
- 前記第2リード命令語は、前記第1データに信頼度を付け加える情報である前記第2データをリードするためのソフトデシジョン(soft decision)リード命令語である請求項7に記載のメモリコントローラの動作方法。
- 前記ソフトデシジョンリード命令語供給時に、前記メモリコントローラは、前記第2データをデランダマイジングしない請求項9に記載のメモリコントローラの動作方法。
- 前記デコーディングする段階は、LDPCコード(low density parity check code)を使う請求項7に記載のメモリコントローラの動作方法。
- 中央処理装置(CPU)と、
前記中央処理装置の制御によって供給されたハードデシジョン命令語(hard decision command)に応答して、不揮発性メモリ装置からリードされたハードデシジョンデータをランダムシーケンスを用いてデランダマイズ(de−randomize)し、該デランダマイズされたデータを出力するデランダマイザー(de−randomizer)と、を含み、
前記デランダマイズは、前記ランダムシーケンスを発生させるランダムシーケンス発生回路と、前記ランダムシーケンスと前記ハードデシジョンデータとをXOR演算して、前記デランダマイズされたデータを出力するXORゲートとを含み、
前記ランダムシーケンス発生回路は、初期値を有する複数の線形フィードバックシフトレジスタ(Linear feedback shift registers)を含み、前記中央処理装置の制御によって供給されたソフトデシジョン命令語に応答して、前記不揮発性メモリ装置から出力されたソフトデシジョンデータを処理する時、前記複数の線形フィードバックシフトレジスタのそれぞれの初期値が0に初期化されることによって、前記ランダムシーケンス発生回路は、0である前記ランダムシーケンスを発生させるコントローラ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2011-0017565 | 2011-02-28 | ||
KR1020110017565A KR101736337B1 (ko) | 2011-02-28 | 2011-02-28 | 비휘발성 메모리 장치, 상기 메모리 장치를 제어하는 컨트롤러, 및 상기 컨트롤러 동작 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012181909A true JP2012181909A (ja) | 2012-09-20 |
JP5999926B2 JP5999926B2 (ja) | 2016-09-28 |
Family
ID=46719801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012041220A Active JP5999926B2 (ja) | 2011-02-28 | 2012-02-28 | 不揮発性メモリ装置、該メモリ装置を制御するコントローラ、及び該コントローラの動作方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9495518B2 (ja) |
JP (1) | JP5999926B2 (ja) |
KR (1) | KR101736337B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9798470B2 (en) | 2015-01-23 | 2017-10-24 | Toshiba Memory Corporation | Memory system for storing and processing translation information |
JP2020064332A (ja) * | 2018-10-15 | 2020-04-23 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその制御方法 |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102123946B1 (ko) * | 2012-12-28 | 2020-06-17 | 삼성전자주식회사 | 멀티 레벨 셀 메모리 장치 및 그것의 동작방법 |
US9058880B2 (en) * | 2013-02-04 | 2015-06-16 | National Tsing Hua University | Unequal bit reliability information storage method for communication and storage systems |
CN103218177A (zh) * | 2013-04-19 | 2013-07-24 | 杭州电子科技大学 | 具有数据均衡处理功能的NAND Flash存储系统 |
KR102252379B1 (ko) | 2013-06-24 | 2021-05-14 | 삼성전자주식회사 | 메모리 시스템 및 이의 독출 방법 |
KR20150009105A (ko) * | 2013-07-15 | 2015-01-26 | 에스케이하이닉스 주식회사 | 반도체 장치, 반도체 메모리 장치 및 그것의 동작 방법 |
KR102085127B1 (ko) * | 2013-11-13 | 2020-04-14 | 삼성전자주식회사 | 메모리 컨트롤러의 구동 방법 및 메모리 컨트롤러에 의해서 제어되는 비휘발성 메모리 장치 |
KR102133542B1 (ko) | 2013-12-03 | 2020-07-14 | 에스케이하이닉스 주식회사 | 랜더마이저 및 디랜더마이저를 포함하는 메모리 시스템 |
KR102110767B1 (ko) * | 2013-12-24 | 2020-06-09 | 삼성전자 주식회사 | 메모리 컨트롤러 구동방법 및 메모리 컨트롤러 |
US10320420B2 (en) | 2014-01-24 | 2019-06-11 | Hewlett-Packard Enterprise Development LP | Bit-flip coding |
KR102244617B1 (ko) | 2014-03-13 | 2021-04-26 | 삼성전자 주식회사 | 논리 정보와 물리 정보를 이용하여 데이터를 처리할 수 있는 장치와 방법 |
US9621188B2 (en) | 2014-03-17 | 2017-04-11 | Samsung Electronics Co., Ltd. | Soft and hard decision message-passing decoding |
KR20150122825A (ko) * | 2014-04-23 | 2015-11-03 | 에스케이하이닉스 주식회사 | 메모리 컨트롤 유닛 및 그것을 포함하는 데이터 저장 장치 |
KR102171025B1 (ko) * | 2014-04-30 | 2020-10-29 | 삼성전자주식회사 | 비휘발성 메모리 장치 |
KR20150143150A (ko) * | 2014-06-13 | 2015-12-23 | 삼성전자주식회사 | 메모리 장치, 메모리 시스템 및 메모리 시스템의 동작 방법 |
KR102248207B1 (ko) | 2014-10-30 | 2021-05-06 | 삼성전자주식회사 | 저장 장치 및 그것의 동작 방법 |
KR102370292B1 (ko) | 2015-05-07 | 2022-03-07 | 에스케이하이닉스 주식회사 | 컨트롤러, 반도체 메모리 시스템 및 그것의 동작 방법 |
TWI562152B (en) * | 2015-05-29 | 2016-12-11 | Phison Electronics Corp | Decoding method, memory storage device and memory control circuit unit |
KR102438988B1 (ko) * | 2016-04-07 | 2022-09-02 | 삼성전자주식회사 | 랜덤화 연산을 수행하는 불휘발성 메모리 장치 |
KR102636039B1 (ko) | 2016-05-12 | 2024-02-14 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 읽기 방법 및 카피백 방법 |
KR102648774B1 (ko) * | 2016-11-10 | 2024-03-19 | 에스케이하이닉스 주식회사 | 랜더마이즈 동작을 수행하는 반도체 메모리 장치 |
KR20190033791A (ko) * | 2017-09-22 | 2019-04-01 | 에스케이하이닉스 주식회사 | 컨트롤러, 반도체 메모리 장치 및 이들을 포함하는 메모리 시스템 |
KR102496272B1 (ko) * | 2017-09-27 | 2023-02-03 | 삼성전자주식회사 | 비휘발성 메모리 장치, 및 이의 동작 방법 |
US10163500B1 (en) * | 2017-09-30 | 2018-12-25 | Intel Corporation | Sense matching for hard and soft memory reads |
US10621035B2 (en) | 2017-10-18 | 2020-04-14 | Intel Corporation | Techniques for correcting data errors in memory devices |
US10636504B2 (en) * | 2017-10-31 | 2020-04-28 | Sandisk Technologies Llc | Read verify for improved soft bit information for non-volatile memories with residual resistance |
KR20190074890A (ko) | 2017-12-20 | 2019-06-28 | 에스케이하이닉스 주식회사 | 메모리 컨트롤러 및 그 동작 방법 |
TWI722867B (zh) * | 2020-04-14 | 2021-03-21 | 群聯電子股份有限公司 | 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元 |
US11544185B2 (en) | 2020-07-16 | 2023-01-03 | Silicon Motion, Inc. | Method and apparatus for data reads in host performance acceleration mode |
US11429545B2 (en) | 2020-07-16 | 2022-08-30 | Silicon Motion, Inc. | Method and apparatus for data reads in host performance acceleration mode |
US11544186B2 (en) | 2020-07-16 | 2023-01-03 | Silicon Motion, Inc. | Method and apparatus for data reads in host performance acceleration mode |
CN113946278A (zh) * | 2020-07-16 | 2022-01-18 | 慧荣科技股份有限公司 | 主机效能加速模式的数据读取方法及装置 |
US11954360B2 (en) | 2020-09-01 | 2024-04-09 | Intel Corporation | Technology to provide accurate training and per-bit deskew capability for high bandwidth memory input/output links |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008059679A (ja) * | 2006-08-31 | 2008-03-13 | Toshiba Corp | 不揮発性半導体記憶装置及び不揮発性記憶システム |
WO2010019373A2 (en) * | 2008-08-12 | 2010-02-18 | Micron Technology, Inc. | Memory devices and methods of storing data on a memory device |
WO2010147246A1 (en) * | 2008-01-03 | 2010-12-23 | Samsung Electronics Co., Ltd. | Memory device and error control codes decoding method |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6792039B1 (en) * | 1997-11-13 | 2004-09-14 | Surf Communication Solutions Ltd. | Method for controlled reducing of processor utilization by a soft modem and a soft modem with controlled different processor utilization modes |
JP4099844B2 (ja) | 1998-01-21 | 2008-06-11 | ソニー株式会社 | メモリ装置 |
CN1256005A (zh) | 1998-01-21 | 2000-06-07 | 索尼株式会社 | 编码方法和存储装置 |
US7526707B2 (en) * | 2005-02-01 | 2009-04-28 | Agere Systems Inc. | Method and apparatus for encoding and decoding data using a pseudo-random interleaver |
KR101147767B1 (ko) * | 2005-12-23 | 2012-05-25 | 엘지전자 주식회사 | 디지털 방송 시스템 및 처리 방법 |
US8370561B2 (en) * | 2006-12-24 | 2013-02-05 | Sandisk Il Ltd. | Randomizing for suppressing errors in a flash memory |
JP5028577B2 (ja) | 2007-02-19 | 2012-09-19 | 株式会社メガチップス | メモリ制御方法およびメモリシステム |
JP2008217857A (ja) * | 2007-02-28 | 2008-09-18 | Toshiba Corp | メモリコントローラ及び半導体装置 |
US8290035B2 (en) | 2007-07-11 | 2012-10-16 | Limberg Allen Leroy | Systems for reducing adverse effects of deep fades in DTV signals designed for mobile reception |
US8169825B1 (en) * | 2008-09-02 | 2012-05-01 | Anobit Technologies Ltd. | Reliable data storage in analog memory cells subjected to long retention periods |
CN102203877B (zh) | 2008-09-30 | 2016-07-06 | Lsi公司 | 使用解码器性能反馈的用于存储器器件的软数据生成的方法和装置 |
KR101554159B1 (ko) | 2008-10-08 | 2015-09-21 | 삼성전자주식회사 | 데이터 저장 장치 및 이를 포함하는 데이터 저장 시스템 |
US8327240B2 (en) * | 2008-11-26 | 2012-12-04 | Broadcom Corporation | Handling burst error events with interleaved Reed-Solomon (RS) codes |
KR20100099961A (ko) * | 2009-03-04 | 2010-09-15 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그 동작 방법 |
US8578253B2 (en) | 2010-01-04 | 2013-11-05 | Lsi Corporation | Systems and methods for updating detector parameters in a data processing circuit |
TWI455132B (zh) * | 2010-06-23 | 2014-10-01 | Phison Electronics Corp | 資料讀取方法、控制電路與記憶體控制器 |
-
2011
- 2011-02-28 KR KR1020110017565A patent/KR101736337B1/ko active IP Right Grant
-
2012
- 2012-02-28 US US13/407,333 patent/US9495518B2/en active Active
- 2012-02-28 JP JP2012041220A patent/JP5999926B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008059679A (ja) * | 2006-08-31 | 2008-03-13 | Toshiba Corp | 不揮発性半導体記憶装置及び不揮発性記憶システム |
WO2010147246A1 (en) * | 2008-01-03 | 2010-12-23 | Samsung Electronics Co., Ltd. | Memory device and error control codes decoding method |
WO2010019373A2 (en) * | 2008-08-12 | 2010-02-18 | Micron Technology, Inc. | Memory devices and methods of storing data on a memory device |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9798470B2 (en) | 2015-01-23 | 2017-10-24 | Toshiba Memory Corporation | Memory system for storing and processing translation information |
JP2020064332A (ja) * | 2018-10-15 | 2020-04-23 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその制御方法 |
JP7018864B2 (ja) | 2018-10-15 | 2022-02-14 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその制御方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20120097963A (ko) | 2012-09-05 |
KR101736337B1 (ko) | 2017-05-30 |
US9495518B2 (en) | 2016-11-15 |
US20120221775A1 (en) | 2012-08-30 |
JP5999926B2 (ja) | 2016-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5999926B2 (ja) | 不揮発性メモリ装置、該メモリ装置を制御するコントローラ、及び該コントローラの動作方法 | |
KR102511459B1 (ko) | 비휘발성 메모리 장치 및 그 동작 방법 | |
US9197247B2 (en) | Memory system and error correction method | |
TWI734882B (zh) | 儲存裝置及其操作方法 | |
KR101811298B1 (ko) | 랜덤마이져로 씨드를 제공하는 씨드 컨트롤러 및 그것을 포함한 메모리 컨트롤러 | |
US10013349B2 (en) | Memory controller, method thereof, and electronic devices having the memory controller | |
CN107133122B (zh) | 存储器控制方法 | |
US8788905B2 (en) | Flash memory device error correction code controllers and related methods and memory systems | |
US8140935B2 (en) | ECC controller for use in flash memory device and memory system including the same | |
US8644066B2 (en) | Multi-level non-volatile memory device, system and method with state-converted data | |
US8830743B2 (en) | Method of operating memory controller, memory controller, memory device and memory system | |
US20160070507A1 (en) | Memory system and method of controlling memory device | |
KR20130049332A (ko) | 메모리 시스템 및 그것의 동작 방법 | |
US10445002B2 (en) | Data accessing method, memory controlling circuit unit and memory storage device | |
US11003529B2 (en) | Encoding method and memory storage apparatus using the same | |
US10133645B2 (en) | Data recovery in three dimensional non-volatile memory array after word line short | |
US8984036B2 (en) | Methods for operating controllers using seed tables | |
CN111367709A (zh) | 错误校正设备及其操作方法和使用该设备的存储器系统 | |
US11082068B2 (en) | Error correction circuit, memory controller having error correction circuit, and memory system having memory controller | |
CN106708649B (zh) | 解码方法、存储器储存装置及存储器控制电路单元 | |
US10074433B1 (en) | Data encoding method, memory control circuit unit and memory storage device | |
TW202328927A (zh) | 借助侵害位元資訊來進行記憶體裝置的存取控制的方法、記憶體裝置以及記憶體裝置的控制器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20141226 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160418 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160801 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160830 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5999926 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |