JP2012176044A - 信号処理装置および磁気共鳴イメージング装置 - Google Patents

Abstract

【課題】コヒーレントノイズを低減することを提供する。
【解決手段】信号処理装置１００Ａにアナログ信号ＳＡが入力されている期間Ｐでは、ＦＩＦＯメモリ５５にデジタル信号ＳＤを蓄積するだけにしておき、検波処理を行わない。一方、信号処理装置１００Ａにアナログ信号ＳＡが入力されない期間Ｑでは、検波回路５３が、期間ＰにおいてＦＩＦＯメモリ５５に蓄積されたデジタル信号ＳＤを読み出し、検波をする。あるいは、アナログ信号ＳＡの中心周波数Ｆｃとは異なる検波速度で検波を行う。
【選択図】図２

Description

本発明は、検波を行う信号処理装置および磁気共鳴イメージング装置に関する。

磁気共鳴イメージング装置では、受信系に混入するノイズを除去することは極めて重要である。受信系に混入するノイズを除去する技術として、例えば、特許文献１の技術が知られている。

特開平10-127603号公報

また、受信系に混入するノイズを除去する技術として、デジタルフィルタを使用する技術が考えられる。

図９は、受信系に混入するノイズをデジタルフィルタを用いて除去するための信号処理装置の一例を示す図である。

信号処理装置１００は、ＡＤ（Analog Digital）コンバータ５１と、デジタル回路５２とを有している。

受信系では、受信コイルが、被検体からの磁気共鳴信号を受信し、アナログ信号ＳＡに変換する。アナログ信号ＳＡは、中心周波数Ｆｃを中心とした高周波数成分（Ｆｃ−ΔＦ〜Ｆｃ＋ΔＦ）の信号を含むアナログ信号である。Ｆｃは、例えば数十ＭＨｚの周波数であり、ΔＦは、例えば数百ｋＨｚの周波数である。ＡＤコンバータ５１は、アナログ信号ＳＡをサンプリング周波数Ｆ_ｓでサンプリングし、デジタル信号ＳＤに変換する。

検波回路５３は、ダイレクト・デジタル・シンセサイザ（Direct Digital Synthesizer）５３ａおよび乗算器５３ｂを有している。ダイレクト・デジタル・シンセサイザ５３ａは、周波数Ｆｃの正弦波を出力する。乗算器５３ｂは、ＡＤコンバータ５１から出力されたデジタル信号ＳＤに、ダイレクト・デジタル・シンセサイザ５３ａからの周波数Ｆｃの正弦波を掛け合わせて、デジタル信号ＳＤ１を出力する。デジタル信号ＳＤの高周波数成分Ｆｃ−ΔＦ〜Ｆｃ＋ΔＦを検波することによって、低周波数成分−ΔＦ〜＋ΔＦと、高周波数成分２Ｆｃ−ΔＦ〜２Ｆｃ＋ΔＦが得られる。検波回路５３から出力されたデジタル信号ＳＤ１は、デジタルフィルタ５４に入力される。

デジタルフィルタ５４はローパスフィルタである。したがって、デジタル信号ＳＤ１の低周波数成分−ΔＦ〜＋ΔＦは通過するが、高周波数成分２Ｆｃ−ΔＦ〜２Ｆｃ＋ΔＦは除去されるので、デジタルフィルタ５４は、低周波数成分−ΔＦ〜＋ΔＦを含むデジタル信号ＳＤ２を出力する。

ただし、ＡＤコンバータ５１には、僅かながら、本質的にＤＣオフセットが存在しているので、ＡＤコンバータ５１から出力されたデジタル信号ＳＤは、周波数成分Ｆｃ−ΔＦ〜Ｆｃ＋ΔＦの他に、ＤＣオフセットの成分も含んでいる（図１０参照）。

図１０は、ＤＣオフセットの成分を考慮したときの信号処理の様子を示す図である。
デジタル信号ＳＤは、周波数成分Ｆｃ−ΔＦ〜Ｆｃ＋ΔＦの他に、ＤＣオフセットの成分も含んでいるので、検波回路５３が、デジタル信号ＳＤに周波数Ｆｃの正弦波を掛け合わせると、デジタル信号ＳＤのＤＣオフセット成分は、高周波数成分Ｆｃに変換される。したがって、検波回路５３から出力されるデジタル信号ＳＤ１には、ＤＣオフセットによる高周波数成分Ｆｃも含まれる。しかし、検波回路５３の後段には、デジタルフィルタ５４が備えられているので、ＤＣオフセットによる高周波数成分Ｆｃは除去される。したがって、デジタルフィルタ５４によって、デジタル信号ＳＤ１から、低周波数成分−ΔＦ〜＋ΔＦを取り出すことができる。

しかし、デジタル回路５２はノイズを出し易く、周波数Ｆｃで動作する部分が存在すると、周波数Ｆｃのノイズとなる可能性がある（図１１参照）。

図１１は、高周波数Ｆｃのノイズが出たときの様子を示す図である。
デジタル回路５２の検波回路５３は、周波数Ｆｃで動作する部分であるので、周波数Ｆｃのノイズを出す可能性がある。ノイズＮは、放射、電源への混入、その他の信号線への混入などによって、放散する。この結果、ノイズＮが、ＡＤコンバータ５１の入力に達してしまうことが起り得る。ノイズＮがＡＤコンバータ５１に入力されると、ノイズＮもデジタル信号に変換される。したがって、ＡＤコンバータ５１から出力されるデジタル信号ＳＤには、アナログ信号ＳＡによる周波数成分Ｆｃ−ΔＦ〜Ｆｃ＋ΔＦ、ＤＣオフセット成分の他に、ノイズＮによる周波数成分Ｆｃが含まれる。ノイズＮの周波数成分Ｆｃは、検波回路５３によって、ＤＣ成分に変換されるので、デジタル信号ＳＤ１には、ノイズＮによるＤＣ成分も含まれることになる。デジタルフィルタ５４は、ローパスフィルタであるので、ノイズＮによるＤＣ成分を除去することができない。この結果、アナログ信号ＳＡの中心周波数Ｆｃに同期したコヒーレントノイズが発生する。このコヒーレントノイズは、画像の中心に明瞭なドットして現れるため、コヒーレントノイズはできるだけ低減することが望まれている。

本発明の第１の態様は、所定の周波数の成分を含むアナログ信号をサンプリングし、デジタル信号に変換するＡＤコンバータと、
前記デジタル信号を蓄積する蓄積部と、
前記蓄積部に蓄積されたデジタル信号を、前記ＡＤコンバータに前記アナログ信号が入力されていないときに検波する検波回路と、を有する信号処理装置である。

本発明の第２の態様は、所定の周波数の成分を含むアナログ信号をサンプリングし、デジタル信号に変換するＡＤコンバータと、
前記デジタル信号を蓄積する蓄積部と、
前記蓄積部に蓄積されたデジタル信号を、前記所定の周波数とは異なる周波数の信号を用いて検波する検波回路と、を有する信号処理装置である。

本発明の第３の態様は、第１又は第２の態様の信号処理装置を有する磁気共鳴イメージング装置である。

前記蓄積部に蓄積されたデジタル信号を、前記ＡＤコンバータに前記アナログ信号が入力されていないときに検波することによって、検波動作により発生するノイズがアナログ信号に混入することを防止できるので、コヒーレントノイズを低減することができる。
また、蓄積部に蓄積されたデジタル信号を、所定の周波数とは異なる周波数の信号を用いて検波することによって、検波によりノイズが発生しても、発生したノイズの周波数は、アナログ信号の周波数とは異なるので、コヒーレントノイズを低減することができる。

第１の形態における信号処理装置１００Ａを示す図である。 信号処理装置１００Ａの動作の説明図である。 第２の形態の信号処理装置１００Ｂを示す図である。 第３の形態の信号処理装置１００Ｃを示す図である。 信号処理装置１００Ｃにアナログ信号ＳＡが入力される期間と、アナログ信号ＳＡが入力されない期間とを示す図である。 時点ｔ０〜ｔ１おける信号処理装置１００Ｃの動作と、時点ｔ１〜ｔ２おける信号処理装置１００Ｃの動作の説明図である。 磁気共鳴イメージング装置１の概略図である。 ＭＲＩ装置１の動作の説明図である。 受信系に混入するノイズをデジタルフィルタを用いて除去するための信号処理装置の一例を示す図である。 ＤＣオフセットの成分を考慮したときの信号処理の様子を示す図である。 高周波数Ｆｃのノイズが出たときの様子を示す図である。

以下、発明を実施するための形態について説明するが、本発明は、以下の形態に限定されることはない。

（１）第１の形態
図１は、第１の形態における信号処理装置１００Ａを示す図である。
信号処理装置１００Ａは、ＡＤ（Analog Digital）コンバータ５１と、デジタル回路５２Ａとを有している。ＡＤコンバータ５１は、図９に示すＡＤコンバータ５１と同一構造であるが、デジタル回路５２Ａは、図９に示すデジタル回路５２とは異なる構造になっている。デジタル回路５２Ａは、図９に示すデジタル回路５２と比較して、検波回路５３の前段に、ＦＩＦＯ（First In First Out）メモリ５５を有している点が異なっている。

ＦＩＦＯメモリ５５は、ＡＤコンバータ５１から出力されたデジタル信号ＳＤを蓄積しておくメモリである。

検波回路５３は、ＦＩＦＯメモリ５５に蓄積されたデジタル信号ＳＤを、ＡＤコンバータ５１のサンプリング周波数Ｆ_ｓと同じ周波数の検波速度Ｆ_ｓで読み出し、検波する回路である。検波回路５３の乗算器５３ｂは、ダイレクト・デジタル・シンセサイザ５３ａが生成した周波数Ｆｃの正弦波と、ＦＩＦＯメモリ５５から検波速度Ｆ_ｓで読み出されたデジタル信号ＳＤとを掛け合わせて、低周波数成分−ΔＦ〜＋ΔＦのデジタル信号ＳＤ１を出力する。デジタル信号ＳＤ１は、デジタルフィルタ５４でフィルタ処理され、デジタル信号ＳＤ２として出力される。

第１の形態では、デジタル回路５２ＡにＦＩＦＯメモリ５５を備えることによって、信号処理装置１００Ａから出力されるデジタル信号ＳＤ２の品質を向上させることができる。以下に、この理由について、信号処理装置１００Ａの動作とともに説明する。

図２は、信号処理装置１００Ａの動作の説明図である。
図２（ａ）は、信号処理装置１００Ａにアナログ信号ＳＡが入力される期間と、アナログ信号ＳＡが入力されない期間とを示す図である。

期間Ｐは、信号処理装置１００Ａにアナログ信号ＳＡが入力される期間を表しており、期間Ｑは、信号処理装置１００Ａにアナログ信号ＳＡが入力されない期間を表している。第１の形態では、期間ＰおよびＱは、交互に現れるとする。以下に、期間Ｐにおける信号処理装置１００Ａの動作と、期間Ｑにおける信号処理装置１００Ａの動作について、順に説明する。

図２（ｂ）は、期間Ｐにおける信号処理装置１００Ａの動作を示す図である。
信号処理装置１００Ａにアナログ信号ＳＡが入力される期間Ｐでは、ＡＤコンバータ５１はサンプリングを行い、デジタル信号ＳＤを出力する。出力されたデジタル信号ＳＤは、ＦＩＦＯメモリ５５に蓄積される。しかし、検波回路５３は、ＦＩＦＯメモリ５５に蓄積されたデジタル信号の検波処理は行わない。したがって、期間Ｐでは、ノイズＮ（図１１参照）は発生しないので、アナログ信号ＳＡにノイズＮが混入することはない。尚、期間Ｐでは、検波回路５３による検波処理は行われないので、ＡＤコンバータ５１が出力したデジタル信号ＳＤは、ＦＩＦＯメモリ５５に蓄積されたままの状態である。

そして、期間Ｐが終了すると、信号処理装置１００Ａにアナログ信号ＳＡが入力されない期間Ｑに移行する（図２（ｃ）参照）。

図２（ｃ）は、期間Ｑにおける信号処理装置１００Ａの動作を示す図である。
期間Ｑでは、検波回路５３が、期間ＰにおいてＦＩＦＯメモリ５５に蓄積されたデジタル信号ＳＤを読み出し、検波をする。検波により得られたデジタル信号ＳＤ１は、デジタルフィルタ５４でフィルタ処理が施され、デジタル信号ＳＤ２として出力される。期間Ｑでは、検波処理が行われるので、ノイズＮ（図１１参照）が発生する。ただし、期間Ｑでは、信号処理装置１００Ａにはアナログ信号ＳＡは入力されないので、ノイズＮがアナログ信号ＳＡに混入することがない。このため、アナログ信号ＳＡの中心周波数Ｆｃに同期したコヒーレントノイズを防止することができ、信号処理装置１００Ａから出力されるデジタル信号ＳＤ２の品質を向上させることができる。

尚、第１の形態では、検波回路５３が、ＦＩＦＯメモリ５５に蓄積されたデジタル信号を読み出しているが、検波回路５３とは別の回路が、ＦＩＦＯメモリ５５に蓄積されたデジタル信号を検波回路５３に出力するように制御してもよい。

（２）第２の形態
第１の形態では、中心周波数Ｆｃのアナログ信号ＳＡをＡＤコンバータ５１でデジタル信号ＳＤに変換する例について説明したが、第２の形態では、アナログ信号ＳＡの中心周波数Ｆｃを中間周波数Ｆifに変換してからＡＤコンバータ５１でデジタル信号ＳＤに変換する例について説明する。

図３は、第２の形態の信号処理装置１００Ｂを示す図である。
第２の形態の信号処理装置１００Ｂについては、第１の形態の信号処理装置１００Ａとの相違点を主に説明する。第２の形態の信号処理装置１００Ｂは、第１の形態の信号処理装置１００Ａと比較すると、以下の点（１）および（２）が異なっている。
（１）第２の形態の信号処理装置１００Ｂは、ＡＤコンバータ５１の前段に周波数変換回路３０を備えている。
（２）第１の形態では、ダイレクト・デジタル・シンセサイザ５３ａは、周波数Ｆｃの正弦波を出力するが（図１参照）、第２の形態では、ダイレクト・デジタル・シンセサイザ５３ａは、周波数Ｆifの正弦波を出力する。

周波数変換回路３０は、周波数Ｆloのアナログ信号ＬＯを用いて、周波数成分Ｆｃ−ΔＦ〜Ｆｃ＋ΔＦのアナログ信号ＳＡを、周波数成分Ｆif−ΔＦ〜Ｆif＋ΔＦのアナログ信号ＳＡ′に変換する回路である。尚、Ｆlo、Ｆｃ、およびＦifの間には、以下の関係が成り立つ。
Ｆif＝|Ｆｃ−Ｆlo| ・・・（１）

ＡＤコンバータ５１の前段に周波数変換回路３０を備えることによって、ＡＤコンバータ５１には、周波数成分Ｆif−ΔＦ〜Ｆif＋ΔＦを含むアナログ信号ＳＡ′が入力される。したがって、ＡＤコンバータ５１が出力するデジタル信号ＳＤには、周波数成分Ｆif−ΔＦ〜Ｆif＋ΔＦと、ＤＣオフセット成分とが含まれることになる。ＡＤコンバータ５１が出力するデジタル信号ＳＤは、ＦＩＦＯメモリ５５に蓄積される。検波回路５３は、ＦＩＦＯメモリ５５に蓄積されたデジタル信号ＳＤを読み出し、検波を行う。検波回路５３のダイレクト・デジタル・シンセサイザ５３ａは、周波数Ｆifの正弦波を出力するので、ＦＩＦＯメモリ５５から出力されたデジタル信号ＳＤの周波数成分Ｆif−ΔＦ〜Ｆif＋ΔＦの成分は、周波数成分−ΔＦ〜＋ΔＦに変換される。したがって、検波回路５３は、周波数成分−ΔＦ〜＋ΔＦを含むデジタル信号ＳＤ１を出力する。デジタル信号ＳＤ１は、デジタルフィルタ５４でノイズが除去され、デジタル信号ＳＤ２として出力される。

図３に示すように、ＡＤコンバータ５１の性能に応じて、ＡＤコンバータ５１の全段に、アナログ信号ＳＡの中心周波数Ｆｃを中間周波数Ｆifに変換する周波数変換回路３０を備えてもよい。例えば、Ｆｃ＝６３．８６[ＭＨｚ]の場合、Ｆlo＝８０[ＭＨｚ]に設定することによって、Ｆif＝１６．１４[ＭＨｚ]に変換することができる。

第２の形態でも、第１の形態と同様に、期間Ｐ（図２（ａ）参照）では、検波回路５３の検波処理を行わず、期間Ｑにおいて、ＦＩＦＯメモリ５５に蓄積されたデジタル信号ＳＤを読み出し、検波が行われる。したがって、ノイズＮがアナログ信号ＳＡ′に混入することがないので、アナログ信号ＳＡ′の中心周波数Ｆifに同期したコヒーレントノイズを防止することができ、信号処理装置１００Ｂから出力されるデジタル信号ＳＤ２の品質を向上させることができる。

（３）第３の形態
第１および第２の形態では、ＦＩＦＯメモリ５５にデジタル信号ＳＤを蓄積する動作を期間Ｐに行い、検波回路５３による検波処理を期間Ｑに行っているが、第３の形態では、ＦＩＦＯメモリ５５にデジタル信号ＳＤを蓄積する動作と検波回路５３による検波処理との両方を、期間Ｐに行う方法について説明する。

図４は、第３の形態の信号処理装置１００Ｃを示す図である。
第３の形態の信号処理装置１００Ｃについては、第１の形態の信号処理装置１００Ａとの相違点を主に説明する。第３の形態の信号処理装置１００Ｃは、第１の形態の信号処理装置１００Ａと比較すると、以下の点（１）が異なっている。
（１）第３の形態の信号処理装置１００Ｃでは、検波回路５３は、ＡＤコンバータ５１のサンプリング周波数Ｆｓのｋ倍の検波速度Ｆｄ＝ｋ・Ｆｓで、ＦＩＦＯメモリ５５に蓄積されたデジタル信号を読み出し、ダイレクト・デジタル・シンセサイザ５３ａから周波数ｋ・Ｆｃの正弦波を出力して、検波を行う。ここで、ｋは、１を除く正の値である。

以下に、第３の形態の信号処理装置１００Ｃの動作について、説明する。尚、以下の説明では、説明の便宜上、ｋ＝２の場合について説明する。

図５および図６は、信号処理装置１００Ｃの動作の説明図である。
図５（ａ）は、信号処理装置１００Ｃにアナログ信号ＳＡが入力される期間と、アナログ信号ＳＡが入力されない期間とを示す図である。

期間Ｐは、信号処理装置１００Ｃにアナログ信号ＳＡが入力される期間を表しており、期間Ｑは、信号処理装置１００Ｃにアナログ信号ＳＡが入力されない期間を表している。第３の形態でも、第１の形態と同様に、期間ＰおよびＱは、交互に現れるとする。

図５（ｂ）は、期間Ｐにおいて、ＦＩＦＯメモリ５５に蓄積されているデジタル信号のデータ量ｘの時間変化を概略的に示す図である。
尚、図５（ｂ）について、図６を参照しながら、説明する。

図６（ａ）は、図５（ｂ）の時点ｔ０〜ｔ１おける信号処理装置１００Ｃの動作の説明図である。
第３の形態では、時点ｔ０において、ＦＩＦＯメモリ５５に蓄積されているデータ量ｘは、ｘ＝０であるとする。そして、時点ｔ０に、信号処理装置１００Ｃへのアナログ信号ＳＡの入力が開始されたとする。信号処理装置１００Ｃへのアナログ信号ＳＡの入力が開始されると、ＡＤコンバータ５１は、アナログ信号ＳＡのサンプリングを開始し、デジタル信号ＳＤをＦＩＦＯメモリ５５に出力する。したがって、時間とともに、ＦＩＦＯメモリ５５に蓄積されるデジタル信号のデータ量は増えていく。

一方、検波回路５３は、ＦＩＦＯメモリ５５にデジタル信号が蓄積されても、すぐに検波処理を開始するわけではなく、ＦＩＦＯメモリ５５に一定量のデジタル信号が蓄積されるまで待ってから、検波処理を開始する。第３の形態では、検波回路５３は、ＦＩＦＯメモリ５５に蓄積されたデジタル信号のデータ量ｘが、ｘ＝ｘ１に到達したら、検波処理を開始するとする。図５（ｂ）を参照すると、ＦＩＦＯメモリ５５に蓄積されたデジタル信号のデータ量ｘが、ｘ＝ｘ１に到達するのは、時点ｔ０から時間Ｔが経過した時点ｔ１である。したがって、時点ｔ０〜ｔ１の間は、ＦＩＦＯメモリ５５に蓄えられるデジタル信号ＳＤのデータ量ｘは、時間とともに増加するが、時点ｔ１になるまでは、検波回路５３は、検波処理を行わない。尚、図６（ａ）では、時点ｔ０〜ｔ１の間にＦＩＦＯメモリ５５に蓄えられたデジタル信号を、符号「ＳＤａ」で示してある。デジタル信号ＳＤａのデータ量は、「ｘ１」である。

検波回路５３は、時点ｔ１になったら、ＦＩＦＯメモリ５５からデジタル信号を読み出し、検波処理を開始する（図６（ｂ）参照）。

図６（ｂ）は、時点ｔ１〜ｔ２おける信号処理装置１００Ｃの動作の説明図である。
検波回路５３による検波処理の開始時点ｔ１以降も、ＡＤコンバータ５１は、サンプリング周波数Ｆｓでアナログ信号をサンプリングしているので、時点ｔ１〜ｔ２の間もＦＩＦＯメモリ５５には、新たなデジタル信号が蓄積される。図６（ｂ）では、時点ｔ１〜ｔ２の間にＦＩＦＯメモリ５５に蓄積された新たなデジタル信号を、符号「ＳＤｂ」で示してある。尚、時点ｔ１〜ｔ２の間に、時間Ｔが経過しているので、ＦＩＦＯメモリ５５に新たに蓄積されたデジタル信号ＳＤｂのデータ量は、時間ｔ０〜ｔ１の間に蓄えられたデジタル信号ＳＤａと同様に、ｘ＝ｘ１となる。

一方、第３の形態では、検波回路５３は、ＡＤコンバータ５１のサンプリング周波数Ｆｓの２倍の周波数の検波速度２・Ｆｓで、ＦＩＦＯメモリ５５からデジタル信号を読み出し、ダイレクト・デジタル・シンセサイザ５３ａから周波数２・Ｆｃの正弦波を出力して、検波を行う。したがって、検波回路５３は、時点ｔ１〜ｔ２の間に、先に蓄えられたデジタル信号ＳＤａ（データ量ｘ１）の検波処理だけでなく、新たに蓄えられたデジタル信号ＳＤｂ（データ量ｘ１）の検波処理を行うことができる。つまり、時間２Ｔ（時点ｔ０〜ｔ２）の間に、ＦＩＦＯメモリ５５に蓄積されるデジタル信号は、（ＳＤａ＋ＳＤｂ）であるが、このデジタル信号（ＳＤａ＋ＳＤｂ）を、時間２Ｔの半分の時間Ｔで検波することができる。このため、ＦＩＦＯメモリ５５に蓄積されたデータは、時点ｔ２において、ちょうど空（から）になる。図６（ｂ）では、検波回路５３によって検波処理された後のデジタル信号を、符号「ＳＤａ′」および「ＳＤｂ′」で示してある。検波処理後のデジタル信号ＳＤａ′およびＳＤｂ′は、デジタルフィルタ５４でフィルタ処理され、デジタル信号ＳＤ２として出力される。

以下同様に、ＦＩＦＯメモリ５５に一定量ｘ１のデジタル信号ＳＤａが蓄積される時間Ｔだけ待ってから、サンプリング周波数Ｆｓの２倍の周波数の検波速度２・Ｆｓで検波する動作を、繰り返し実行する。このようにして、アナログ信号ＳＡを処理することによって、時間２Ｔの間に、ＦＩＦＯメモリ５５に蓄積されるデジタル信号（ＳＤａ＋ＳＤｂ）を、時間２Ｔの半分の時間Ｔで検波することができる。

尚、時点ｔ１〜ｔ２では、検波回路５３が検波処理を行っているので、ノイズＮが発生する。しかし、第３の形態では、ダイレクト・デジタル・シンセサイザ５３ａは、２・Ｆｃの周波数の正弦波を出力するので、発生するノイズＮの周波数は、Ｆｃではなく、２・Ｆｃとなる。したがって、ノイズＮの周波数２・Ｆｃは、アナログ信号ＳＡの中心周波数Ｆｃとは異なる値になるので、ノイズＮがアナログ信号ＳＡに混入しても、デジタルフィルタ５４で除去することができる。このため、コヒーレントノイズになることはなく、信号処理装置１００Ｃから出力されるデジタル信号ＳＤ２の品質を向上させることができる。

上記の説明では、ｋ＝２について説明したが、ｋ＝１以外の正の数であれば、ｋ＝２に限定されることはない。例えば、ｋ＝２、４などの整数に限らず、ｋ＝１．５や、ｋ＝０．５などでもよい。だだし、ｋ＝０．５など、ｋ＜１の場合、検波回路５３の検波速度は、ＦＩＦＯメモリ５５にデジタル信号が蓄積される速度よりも小さくなるので、検波回路５３が検波処理を開始しても、ＦＩＦＯメモリ５５に蓄積されているデジタル信号は、時間とともに増加する。したがって、ｋ＜１の場合は、時間とともに増加するデジタル信号ＳＤを確実に蓄積することができるように、十分な容量を持ったＦＩＦＯメモリ５５を用意する必要がある。一方、ｋ＞１の場合、検波回路５３の検波速度は、ＦＩＦＯメモリ５５にデジタル信号が蓄積される速度よりも大きくなるので、検波回路５３が検波処理を開始した後は、ＦＩＦＯメモリ５５に蓄積されているデジタル信号は、時間とともに減少する。したがって、ｋ＞１の場合は、ｋ＜１の場合と比較すると、ＦＩＦＯメモリ５５の容量を小さくすることができるという利点がある。

尚、必要に応じて、ＡＤコンバータ５１の前段に、周波数変換回路（図３参照）を備えてもよい。

上記の第１〜第３の形態の信号処理装置は、アナログ信号をデジタル信号に変換し、デジタル信号に対して検波を行う必要がある装置に適用することができる。以下に、第１〜第３の形態の信号処理装置のうち、第１の形態の信号処理装置１００Ａ（図１参照）を磁気共鳴イメージング装置に適用した例について説明する。

図７は、図１に示す信号処理装置１００Ａを磁気共鳴イメージング装置に適用した例を示す図である。

図７は、磁気共鳴イメージング装置１の概略図である。
磁気共鳴イメージング装置（以下、「ＭＲＩ装置」と呼ぶ。ＭＲＩ：Magnetic Resonance Imaging）１は、磁場発生装置２、テーブル３、受信コイル４などを有している。

磁場発生装置２は、被検体１２が収容されるボア２１と、超伝導コイル２２と、勾配コイル２３と、送信コイル２４とを有している。超伝導コイル２２は静磁場Ｂ0を印加し、勾配コイル２３は勾配磁場を印加する。また、送信コイル２４はＲＦパルスを送信する。尚、超伝導コイル２２の代わりに、永久磁石を用いてもよい。

テーブル３はクレードル３１を有している。クレードル３１はボア２１に移動できるように構成されている。クレードル３１によって、被検体１２はボア２１に搬送される。

受信コイル４は、被検体１２の頭部に取り付けられている。受信コイル４は、頭部からの磁気共鳴信号を受信し、アナログ信号ＳＡを出力する。

ＭＲＩ装置１は、更に、シーケンサ５、送信器６、勾配磁場電源７、受信器８、中央処理装置９、操作部１０、および表示部１１を有している。

シーケンサ５は、中央処理装置９の制御を受けて、スキャンを実行するための情報を送信器６および勾配磁場電源７に送る。

送信器６は、シーケンサ５から送られた情報に基づいて、ＲＦコイル２４を駆動する駆動信号を出力する。

勾配磁場電源７は、シーケンサ５から送られた情報に基づいて、勾配コイル２３を駆動する駆動信号を出力する。

受信器８は、受信コイル５で受信された磁気共鳴信号を信号処理する。受信器８は、図１に示す信号処理装置１００Ａによって構成されている。受信器８で処理された信号は、中央処理装置９に伝送される。

中央処理装置９は、シーケンサ５および表示部１１に必要な情報を伝送したり、受信器８から受け取った信号に基づいて画像を再構成するなど、ＭＲＩ装置１の各種の動作を実現するように、ＭＲＩ装置１の各部の動作を制御する。中央処理装置９は、例えばコンピュータ（computer）によって構成される。

操作部１０は、オペレータ１４の操作に応じて、種々の命令を中央処理装置９に入力する。表示部１１は種々の情報を表示する。

ＭＲＩ装置１は、上記のように構成されている。次に、ＭＲＩ装置１の動作について説明する。

図８は、ＭＲＩ装置１の動作の説明図である。
図８（ａ）は、受信コイル４が被検体１２の磁気共鳴信号を受信している期間と、受信コイル４が被検体１２の磁気共鳴信号を受信していない期間とを示す図である。

期間Ｐは、受信コイル４が被検体１２の磁気共鳴信号を受信している期間を表しており、期間Ｑは、受信コイル４が被検体１２の磁気共鳴信号を受信していない期間を表している。受信コイル４が被検体１２の磁気共鳴信号を受信している間、受信コイル４は、被検体１２からの磁気共鳴信号をアナログ信号ＳＡに変換し、受信器８に出力する。したがって、期間Ｐは、受信器８にアナログ信号ＳＡが入力される期間である。一方、期間Ｑは、受信コイル４が被検体１２の磁気共鳴信号を受信しないので、受信器８にアナログ信号ＳＡが入力されない期間である。以下に、期間Ｐにおける受信器８の動作と、期間Ｑにおける受信器８の動作について、順に説明する。

図８（ｂ）は、期間Ｐにおける受信器８の動作を示す図である。
期間Ｐでは、受信コイル４は、中心周波数Ｆｃを中心とした高周波数帯域の磁気共鳴信号を受信する。受信コイル４は、周波数成分Ｆｃ−ΔＦ〜Ｆｃ＋ΔＦのアナログ信号ＳＡを受信器８に出力する。

ＡＤコンバータ５１はサンプリングを行い、デジタル信号ＳＤを出力する。出力されたデジタル信号ＳＤは、ＦＩＦＯメモリ５５に蓄積される。しかし、検波回路５３は、ＦＩＦＯメモリ５５に蓄積されたデジタル信号の検波処理は行わない。したがって、期間Ｐでは、ノイズＮ（図１１参照）は発生しないので、アナログ信号ＳＡにノイズＮが混入することはない。尚、期間Ｐでは、検波回路５３による検波処理は行われないので、ＡＤコンバータ５１が出力したデジタル信号ＳＤは、ＦＩＦＯメモリ５５に蓄積されたままの状態である。

そして、受信コイル４の受信が完了すると、受信コイル４の受信が行われない期間Ｑに移行する（図８（ｃ）参照）。

図８（ｃ）は、期間Ｑにおける受信器８の動作を示す図である。
期間Ｑでは、検波回路５３が、期間ＰにおいてＦＩＦＯメモリ５５に蓄積されたデジタル信号ＳＤを読み出し、検波をする。検波により得られたデジタル信号ＳＤ１は、デジタルフィルタ５４でフィルタ処理が施され、デジタル信号ＳＤ２として出力される。期間Ｑでは、検波処理が行われるので、ノイズＮ（図１１参照）が発生する。ただし、期間Ｑでは、受信コイル４は被検体１２からの磁気共鳴信号を受信していないので、受信器８にはアナログ信号ＳＡは入力されない。したがって、ノイズＮがアナログ信号ＳＡに混入することがないので、コヒーレントノイズを低減することができ、高品質な画像を得ることができる。

尚、図７では、第１の実施の信号処理装置１００Ａ（図１参照）を磁気共鳴イメージング装置に適用した例について説明したが、第２又は第３の形態の信号処理装置を磁気共鳴イメージング装置に適用してもよい。

１００Ａ、１００Ｂ、１００Ｃ 信号処理装置
５１ ＡＤコンバータ
５２Ａ デジタル回路
５３ 検波回路
５４ デジタルフィルタ
５５ ＦＩＦＯメモリ

Claims (7)

1. 所定の周波数の成分を含むアナログ信号をサンプリングし、デジタル信号に変換するＡＤコンバータと、
   前記デジタル信号を蓄積する蓄積部と、
   前記蓄積部に蓄積されたデジタル信号を、前記ＡＤコンバータに前記アナログ信号が入力されていないときに検波する検波回路と、
   を有する信号処理装置。
2. 所定の周波数の成分を含むアナログ信号をサンプリングし、デジタル信号に変換するＡＤコンバータと、
   前記デジタル信号を蓄積する蓄積部と、
   前記蓄積部に蓄積されたデジタル信号を、前記所定の周波数とは異なる周波数の信号を用いて検波する検波回路と、
   を有する信号処理装置。
3. 前記検波回路は、
   前記蓄積部に蓄積されたデジタル信号を、前記ＡＤコンバータのサンプリング周波数とは異なる検波速度で検波する、請求項２に記載の信号処理装置。
4. 前記検波回路の検波速度は、前記ＡＤコンバータのサンプリング周波数よりも大きい、請求項３に記載の信号処理装置。
5. 前記ＡＤコンバータの前段に、アナログ信号の周波数を変換する周波数変換回路を備え、
   前記ＡＤコンバータは、前記周波数変換回路で周波数が変換された前記アナログ信号を、デジタル信号に変換する、請求項１〜４のうちのいずれか一項に記載の信号処理装置。
6. 前記検波回路の後段に、前記検波回路から出力されたデジタル信号に含まれるノイズを除去するためのデジタルフィルタを有する、請求項１〜５のうちのいずれか一項に記載の信号処理装置。
7. 請求項１〜６のうちのいずれか一項に記載の信号処理装置を有する磁気共鳴イメージング装置。
   

Images