JP2012175054A - Led package - Google Patents
Led package Download PDFInfo
- Publication number
- JP2012175054A JP2012175054A JP2011038482A JP2011038482A JP2012175054A JP 2012175054 A JP2012175054 A JP 2012175054A JP 2011038482 A JP2011038482 A JP 2011038482A JP 2011038482 A JP2011038482 A JP 2011038482A JP 2012175054 A JP2012175054 A JP 2012175054A
- Authority
- JP
- Japan
- Prior art keywords
- electrode patterns
- pair
- led package
- light emitting
- dummy electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Abstract
Description
本発明は、LEDの備える特性、例えば電気的特性や光学的特性などを検査するための検査部を備えたLEDパッケージに関するものである。 The present invention relates to an LED package including an inspection unit for inspecting characteristics of an LED, such as electrical characteristics and optical characteristics.
従来、各種の発光ダイオードデバイス(LED)の定格電流値や最大定格電流値等の電気的特性や発光輝度や発光色等の光学的特性に関わる検査は、製造されたLEDに対して所定範囲の電圧を印加し、そのときの特性を逐次計測及び記録することによって行われていた。そして、前記検査結果のデータに基づいて、製造されたLEDの電気的及び光学的特性によるランク分けや不良品等の選別をしていた。 Conventionally, inspections relating to electrical characteristics such as rated current values and maximum rated current values of various light emitting diode devices (LEDs) and optical characteristics such as emission luminance and emission color are within a predetermined range for manufactured LEDs. This is done by applying a voltage and sequentially measuring and recording the characteristics at that time. Then, based on the data of the inspection results, the manufactured LEDs are ranked according to the electrical and optical characteristics, and defective products are selected.
このようなLEDの検査あるいは調整手段については、いくつかの提案がなされている。特許文献1には、発光素子が実装される電極パターンの一部に狭い部分(狭窄部)を形成し、ショートモードで発生する電流のジュール熱によって前記狭窄部を断線させることで、許容電流値を超える電流が流れた際に電子部品を保護する接続装置が示されている。 Several proposals have been made for such LED inspection or adjustment means. In Patent Document 1, a narrow portion (constriction portion) is formed in a part of an electrode pattern on which a light emitting element is mounted, and the constriction portion is disconnected by the Joule heat of current generated in a short mode, thereby allowing an allowable current value. A connection device is shown that protects electronic components when a current greater than 1 flows.
また、特許文献2には、発光素子と並列にワイヤボンディングによる可変抵抗が実装されたLEDパッケージが示されている。前記可変抵抗は、発光素子の色偏差を補正するために設けられたものであり、LEDをパッケージ化した後においても調整ができる構成となっている。 Patent Document 2 discloses an LED package in which a variable resistor by wire bonding is mounted in parallel with a light emitting element. The variable resistor is provided to correct the color deviation of the light emitting element, and can be adjusted even after the LED is packaged.
上述したように、従来のLEDは、発光素子が実装される電極パターンから直接所定の電圧を印加して電気特性や光学特性を検査していたが、最大定格電流値に近いところの特性を検査する際に許容値を超えてしまう場合がある。これによって、製品化する前の検査段階で発光素子が劣化したり、場合によっては発光しなくなったりするなどの製品不良を引き起こすことがあった。一方、製品を劣化させずに検査するには、検査用として印加する電圧やそのときに流れる電流を制限しなければならず、最大定格電流値等の検査が不十分なものとなり、製品出荷後に発光不良等の問題を引き起こすおそれがあった。 As described above, the conventional LED inspects the electrical characteristics and optical characteristics by applying a predetermined voltage directly from the electrode pattern on which the light emitting element is mounted, but the characteristics near the maximum rated current value are inspected. In some cases, the tolerance may be exceeded. This may cause product defects such as deterioration of the light emitting element in the inspection stage before commercialization, or in some cases no light emission. On the other hand, in order to inspect without deteriorating the product, the voltage applied for inspection and the current flowing at that time must be limited, and the inspection of the maximum rated current value etc. becomes insufficient, and after product shipment There was a risk of causing problems such as poor light emission.
特許文献1に開示されている発明では、電子部品が配線されている電極パターンに流れる電流値が許容値を超えた場合に、前記電極パターンの一部に形成されている狭窄部が断線することによって、電子部品を過電流から保護することができる。しかしながら、これは単に電子部品を保護するためだけの構成であり、電子部品の電気的特性等を検査するものではない。 In the invention disclosed in Patent Document 1, a narrowed portion formed in a part of the electrode pattern is disconnected when a current value flowing through the electrode pattern on which the electronic component is wired exceeds an allowable value. Thus, the electronic component can be protected from overcurrent. However, this is merely a configuration for protecting the electronic component, and does not inspect the electrical characteristics or the like of the electronic component.
また、特許文献2に開示されている発明では、発光素子と並行して設けられているワイヤボンディングは可変抵抗となっているため、発光素子の光学的な調整をするには適している。しかしながら、印加された電流によって断線等を生じさせるような構成にはなっていないので、許容値を超える電流が流れた際に、電流の供給停止等を伴うような導通・非導通による検出はできない。 In the invention disclosed in Patent Document 2, wire bonding provided in parallel with the light emitting element has a variable resistance, and is suitable for optical adjustment of the light emitting element. However, since it is not configured to cause a disconnection or the like due to the applied current, when a current exceeding the allowable value flows, it cannot be detected by conduction / non-conduction that causes the supply of current to stop. .
さらに、前記特許文献1,2は共に、狭窄部や可変抵抗といった検査部位が発光素子や電子部品に接続される電極パターンと共用しているため、検査パターンをいくつか設定するといったことができない。 Further, in both Patent Documents 1 and 2, since the inspection site such as the constriction portion and the variable resistance is shared with the electrode pattern connected to the light emitting element and the electronic component, some inspection patterns cannot be set.
そこで、本発明の目的は、発光素子が実装される素子電極パターンと独立した検査用のダミー電極パターンを同一のパッケージ内に備えることで、前記発光素子に影響を及ぼすことなく、簡易に複数の電気的及び光学的な検査を実施することが可能なLEDパッケージを提供することである。 Therefore, an object of the present invention is to provide a dummy electrode pattern for inspection independent of an element electrode pattern on which a light emitting element is mounted in the same package, so that a plurality of pieces can be easily obtained without affecting the light emitting element. An LED package capable of performing electrical and optical inspection is provided.
上記課題を解決するために、本発明のLEDパッケージは、基板と、この基板上に形成される一対の素子電極パターンと、前記基板上に実装され一対の素子電極パターンと電気的に接続される発光素子と、この発光素子を封止する封止体とを備えるLEDパッケージにおいて、前記基板上には、前記一対の素子電極パターンと電気的に独立して設けられる少なくとも一対のダミー電極パターンと、この一対のダミー電極パターン間に配線され、一対のダミー電極パターン間に試験電流を流したときに断線する金属細線とが設けられていることを特徴とする。 In order to solve the above problems, an LED package of the present invention includes a substrate, a pair of element electrode patterns formed on the substrate, and is electrically connected to the pair of element electrode patterns mounted on the substrate. In an LED package including a light emitting element and a sealing body that seals the light emitting element, on the substrate, at least a pair of dummy electrode patterns provided independently of the pair of element electrode patterns, A thin metal wire that is wired between the pair of dummy electrode patterns and is disconnected when a test current is passed between the pair of dummy electrode patterns is provided.
本発明に係るLEDパッケージによれば、試験電流を一対のダミー電極パターン間に流し、このときの金属細線の状態を確認することで、前記発光素子に直接試験電流を流すことなく、発光素子が有する電気的、光学的特性を予め検知することができる。また、前記金属細線は、所定の試験電流が流れることで断線するように設定されているため、試験電流を流した後における一対のダミー電極パターン間の導通チェックを行うだけで発光素子に流し得る最大定格電流値等の特性を測ることが可能となる。 According to the LED package of the present invention, a test current is allowed to flow between the pair of dummy electrode patterns, and the state of the metal thin wire at this time is confirmed, so that the light emitting element can be directly supplied to the light emitting element without flowing the test current. The electrical and optical characteristics possessed can be detected in advance. Moreover, since the said metal fine wire is set so that it may be disconnected when a predetermined test current flows, it can be made to flow through the light emitting element only by conducting a continuity check between the pair of dummy electrode patterns after flowing the test current. It is possible to measure characteristics such as the maximum rated current value.
また、前記一対のダミー電極パターンを基板上に複数配置することによって、LEDの電気的及び光学的特性を数段階に選別することができ、製品の細かなランク分けができると共に、検査工程の短縮化も図られることになる。 In addition, by arranging a plurality of the pair of dummy electrode patterns on the substrate, the electrical and optical characteristics of the LED can be selected in several stages, and the product can be classified in detail and the inspection process can be shortened. It will be planned.
以下、添付図面に基づいて本発明に係るLEDパッケージの実施形態を詳細に説明する。図1(a),(b)は本発明の第1実施形態のLEDパッケージ11を示したものである。このLEDパッケージ11は、基板12上に発光素子15が実装される発光部13と、この発光部13に並行して設けられる2つの検査部14a,14bとを有して構成されている。
Hereinafter, embodiments of an LED package according to the present invention will be described in detail with reference to the accompanying drawings. FIGS. 1A and 1B show an
前記基板12は、一般的なエポキシ樹脂やBTレジン等の絶縁材料で四角形状に形成され、前記発光部13には、アノードとカソードからなる一対の素子電極パターン16a,16bが形成されている。また、発光部13を挟んでその両側に設けられる2つの検査部のうち、一方の検査部14aには一対の第1ダミー電極パターン17a,17bが、他方の検査部14bには一対の第2ダミー電極パターン18a,18bがそれぞれ形成されている。
The
前記発光素子15は、一例として、上面にアノードとカソードからなる一対の電極部を備えたP層及びN層(図示せず)からなる四角形状の積層チップ体であり、ボンディングワイヤ19a,19bを介して、それぞれ素子電極パターン16a,16bに電気的に接続される。このような発光素子15からなる発光部13は、一般的な発光ダイオードの構成であるので、ボンディングワイヤ接続に限らず、バンプによって表面実装するタイプの発光素子であってもよい。
The
前記検査部14aの第1ダミー電極パターン17a,17b間には第1金属細線21が接続され、前記検査部14bの第2ダミー電極パターン18a,18b間には第2金属細線22が接続される。前記第1金属細線21と第2金属細線22は、発光素子15が備える電気的特性に模して形成されており、通常は各ダミー電極パターン間を電気的に繋ぐ導体として作用するが、ここに所定の試験電流が流れると、この電流によって発生したジュール熱によって、自らを溶かして断線、すなわち溶断する。これによって、各ダミー電極パターン間に印加する電圧を段階的に上げていき、第1金属細線21又は第2金属細線22が溶断して導通が遮断されたときの試験電流値によって、発光素子15に流し得る定格電流値や最大定格電流値がどの程度であるかを予め検知することができる。また、前記試験電流を流した後においても、各ダミー電極パターン間の導通チェックをするだけで、発光素子15が安定して発光可能であるものか、あるいは、製品として出荷できないものであるかどうかの選別を簡易且つ容易にすることができる。なお、前記第1金属細線21及び第2金属細線22は、導通チェックによらずとも、目視によっても溶断・非溶断の判別が可能である。
A first metal
本実施形態では、2つの検査部14a,14bを備えているので、例えば、第1金属細線21には発光素子15の定格電流値を超えた場合に溶断可能な材質や太さのものを選択し、第2金属細線22には発光素子15の最大定格電流値を超えた場合に溶断可能な材質や太さのものを選択することができる。これによって、発光素子15の定格電流値や最大定格電流値を同時に測ることができ、この定格電流値や最大定格電流値による駆動電流を素子電極パターン16a,16bに印加させることによって、実際に発光させた状態での発光素子15の光量や輝度等の光学的特性を安全に測ることができる。
In the present embodiment, since the two
また、2つの検査部14a,14bを備えたことによって、第1金属細線21と第2金属細線22の双方が非溶断の導通状態、いずれか一方が非溶断の導通状態で他方が溶断の非導通状態、双方とも溶断の非導通の4パターンによるLEDの特性を示すランク分けを行うことが可能となる。本実施形態では、2つの検査部を備えたが、LEDの種類に応じて、1つの検査部による導通と非導通の2パターンの検査や3つ以上の検査部を備えることでさらに細かくランク分けすることも可能となる。
In addition, since the two
前記素子電極パターン16a,16b、第1ダミー電極パターン17a,17b及び第2ダミー電極パターン18a,18bはそれぞれ電気的に独立して設けられているため、検査する際に発光素子15やボンディングワイヤ19a,19bに影響を及ぼすことがない。また、前記各電極パターンは、スルーホールを介して基板12の表面から裏面に導通させているため、図1(b)に示したように、LEDパッケージ11をマザーボード20上や検査用の基板(図示せず)に実装した状態で外部から検査用の電圧を印加して検査することができる。
Since the
前記検査部14a,14bは、発光部13を挟んだ基板12の両側縁部に沿ってそれぞれが設けられる。また、この検査部14a,14b及び発光部13は基板12上に設けられた封止体23によって封止されている。この封止体23は透光性を有する樹脂材からなり、発光素子15から出射される光を拡散させたり、照明用途に応じて発光色を変換させたりするため、拡散剤や蛍光剤等が混入されている。このように、前記検査部14a,14bは、基板12の略中央部に実装された発光素子15から離れた基板12の側縁部等の空きスペースを利用して設けることができるので、基板12自体も大型化することがなく、また、発光部13における発光作用を妨げることがない。
The
図2(a),(b)には、上記LEDパッケージ11の検査部14a,14bを外部から遮蔽するための構成を備えた第2実施形態のLEDパッケージ31が示されている。このLEDパッケージ31は、発光部13及び2つの検査部14a,14bを備えた第1実施形態のLEDパッケージ11と基本構成は同じであるが、封止体32が発光部13を封止する封止本体部33と、この封止本体部33の外周を取り囲むようにして設けられ、前記検査部14a,14bを封止する封止枠部34とで構成されている。前記封止本体部33は発光素子15から発せられる光の透過率の高い樹脂材を用い、封止枠部34には遮光性を有した不透明の樹脂材を用いるか、着色した樹脂材を用いることによって、各ダミー電極パターンや各金属細線を目立たなくさせることができる。
FIGS. 2A and 2B show an
以上説明したように、本発明のLEDパッケージによれば、素子電極パターン及び発光素子からなる発光部と、この発光部から電気的に独立させたダミー電極パターン及び前記発光素子の特性に模した金属細線からなる検査部とが同一基板上に設けられているので、試験電流をダミー電極パターンに流し、このときの金属細線の断線・非断線をチェックすることで、発光部が備える特性を事前に検知することが可能となった。これによって、発光素子を劣化させることなく、電気的特性や光学的特性によるランク分けや良品・非良品の選別を安全且つ簡易に行うことができ、検査工程での作業の短縮化が図られることとなる。 As described above, according to the LED package of the present invention, the light emitting part composed of the element electrode pattern and the light emitting element, the dummy electrode pattern electrically isolated from the light emitting part, and the metal imitating the characteristics of the light emitting element Since the inspection unit consisting of thin wires is provided on the same substrate, the test current is passed through the dummy electrode pattern, and the characteristics of the light emitting unit are checked in advance by checking for disconnection / non-disconnection of the metal thin wire at this time. It became possible to detect. As a result, it is possible to safely and easily perform ranking according to electrical characteristics and optical characteristics and selection of non-defective products and non-defective products without degrading the light emitting elements, and shorten the work in the inspection process. It becomes.
なお、本実施形態ではLEDを検査の対象としたが、LED以外の半導体素子を実装したパッケージにも採用することができ、これによって、簡易に電気的特性や信頼性等の検査や選別を行うことができる。 In the present embodiment, the LED is an object to be inspected, but it can also be used for a package on which a semiconductor element other than the LED is mounted, thereby easily inspecting and selecting electrical characteristics and reliability. be able to.
11 LEDパッケージ
12 基板
13 発光部
14a,14b 検査部
15 発光素子
16a,16b 素子電極パターン
17a,17b 第1ダミー電極パターン
18a,18b 第2ダミー電極パターン
19a,19b ボンディングワイヤ
20 マザーボード
21 第1金属細線
22 第2金属細線
23 封止体
31 LEDパッケージ
32 封止体
33 封止本体部
34 封止枠部
DESCRIPTION OF
Claims (13)
前記基板上には、前記一対の素子電極パターンと電気的に独立して設けられる少なくとも一対のダミー電極パターンと、この一対のダミー電極パターン間に配線され、一対のダミー電極パターン間に試験電流を流したときに断線する金属細線とが設けられていることを特徴とするLEDパッケージ。 A substrate, a pair of element electrode patterns formed on the substrate, a light emitting element mounted on the substrate and electrically connected to the pair of element electrode patterns, and a sealing body for sealing the light emitting element; In an LED package comprising:
On the substrate, at least a pair of dummy electrode patterns provided electrically independently of the pair of element electrode patterns, and a wiring between the pair of dummy electrode patterns, and a test current between the pair of dummy electrode patterns. An LED package, comprising: a thin metal wire that is disconnected when flowing.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011038482A JP2012175054A (en) | 2011-02-24 | 2011-02-24 | Led package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011038482A JP2012175054A (en) | 2011-02-24 | 2011-02-24 | Led package |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012175054A true JP2012175054A (en) | 2012-09-10 |
Family
ID=46977621
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011038482A Pending JP2012175054A (en) | 2011-02-24 | 2011-02-24 | Led package |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012175054A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015103802A (en) * | 2013-11-27 | 2015-06-04 | エルジー ディスプレイ カンパニー リミテッド | Light emitting diode package, and light source module and backlight unit including the same |
US10147856B2 (en) | 2014-11-18 | 2018-12-04 | Nichia Corporation | Composite substrate, light emitting device, and method of manufacturing the light emitting device |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02134261A (en) * | 1988-11-14 | 1990-05-23 | Nec Corp | Led array chip |
-
2011
- 2011-02-24 JP JP2011038482A patent/JP2012175054A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02134261A (en) * | 1988-11-14 | 1990-05-23 | Nec Corp | Led array chip |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015103802A (en) * | 2013-11-27 | 2015-06-04 | エルジー ディスプレイ カンパニー リミテッド | Light emitting diode package, and light source module and backlight unit including the same |
EP2879194B1 (en) * | 2013-11-27 | 2019-08-28 | LG Display Co., Ltd. | Light source module and backlight unit including the same |
US10147856B2 (en) | 2014-11-18 | 2018-12-04 | Nichia Corporation | Composite substrate, light emitting device, and method of manufacturing the light emitting device |
US10475977B2 (en) | 2014-11-18 | 2019-11-12 | Nichia Corporation | Light emitting device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20120028375A1 (en) | Inspection method of light-emitting device and processing method after inspection of light-emitting device | |
TWI385834B (en) | Light emitting diode chip package and manufacturing method thereof | |
KR20120052812A (en) | Manufacturing appratus and manufacturing method of led package | |
JP2012195589A (en) | Semiconductor light-emitting diode chip, manufacturing method for the same, and quality management method | |
US11621381B2 (en) | Mounting structure for mounting micro LED | |
CN108369980A (en) | Light emitting module | |
JP2012175054A (en) | Led package | |
US7982317B2 (en) | Semiconductor device, semiconductor device module, and method for manufacturing the semiconductor device module | |
CN203659372U (en) | LED display screen and full color LED light emitting panel | |
US20150137709A1 (en) | Backlight module and method for detecting electrostatic damage thereof | |
JP2013125753A (en) | Semiconductor integrated circuit | |
TWI744221B (en) | Light-emitting device | |
JP2004287032A (en) | Thin-film display element and method for applying voltage to thin-film display element | |
JP2006005163A (en) | Semiconductor device, and mounting inspecting method thereof | |
JP5797805B2 (en) | Display device | |
JP2004325363A (en) | Inspection method already mounted printed circuit board, and printed circuit board | |
EP2555006A2 (en) | Semiconductor device | |
JP2006165325A (en) | Wiring structure of board mounting ic package and method for inspecting defective electric connection | |
JP2005347651A (en) | Wiring board and crack detecting method of wiring board | |
JP5626567B2 (en) | Assembling method of device mounting board | |
JP2017015519A (en) | Method for inspecting mounting state of semiconductor device, and semiconductor device mounted on mounting board | |
JP4872468B2 (en) | Semiconductor device | |
JP5699585B2 (en) | Semiconductor device mounting substrate, semiconductor light emitting device using the mounting substrate, and method of manufacturing semiconductor light emitting device | |
JP2009206387A (en) | Teg chip, and evaluating device and evaluating method therefor | |
KR20120130864A (en) | Package test board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140415 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140610 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140812 |