JP4872468B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP4872468B2
JP4872468B2 JP2006157111A JP2006157111A JP4872468B2 JP 4872468 B2 JP4872468 B2 JP 4872468B2 JP 2006157111 A JP2006157111 A JP 2006157111A JP 2006157111 A JP2006157111 A JP 2006157111A JP 4872468 B2 JP4872468 B2 JP 4872468B2
Authority
JP
Japan
Prior art keywords
substrate
wiring
crack
wiring pattern
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006157111A
Other languages
Japanese (ja)
Other versions
JP2007329159A (en
Inventor
昌義 梅澤
邦彦 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2006157111A priority Critical patent/JP4872468B2/en
Publication of JP2007329159A publication Critical patent/JP2007329159A/en
Application granted granted Critical
Publication of JP4872468B2 publication Critical patent/JP4872468B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Description

本発明は半導体装置に係り、詳しくは、ヒートシンクの一面上に搭載された配線基板を備え、合成樹脂材料の射出成形を用いて形成されたモールドパッケージ内に配線基板およびヒートシンクが封止された樹脂封止型構造の半導体装置に関するものである。   The present invention relates to a semiconductor device, and more specifically, a resin including a wiring board mounted on one surface of a heat sink, and the wiring board and the heat sink sealed in a mold package formed by injection molding of a synthetic resin material. The present invention relates to a semiconductor device having a sealed structure.

従来より、混成集積回路（ＨＩＣ：Hybrid Integrated Circuit）を構成する配線基板（回路基板）がヒートシンクの上面に搭載され、合成樹脂材料の射出成形を用いて形成されたモールドパッケージ内に配線基板およびヒートシンクが封止され、ヒートシンクの下面がモールドパッケージから露出した樹脂封止型構造の半導体装置が広く使用されている（例えば、特許文献１参照）。
特開２００５−３２８０１８号公報（第１〜１０頁、図１） Conventionally, a wiring board (circuit board) constituting a hybrid integrated circuit (HIC) is mounted on an upper surface of a heat sink, and the wiring board and the heat sink are formed in a mold package formed by injection molding of a synthetic resin material. A semiconductor device having a resin-sealed structure in which the lower surface of the heat sink is exposed from the mold package is widely used (for example, see Patent Document 1).
Japanese Patent Laying-Open No. 2005-328018 (pages 1 to 10, FIG. 1)

従来の半導体装置では、ヒートシンクの上面と配線基板の下面とが、電気絶縁性を有し且つ熱伝導性に優れた合成樹脂材料（例えば、シリコンゴムなど）から成る接着剤によって接着固定されている。
そして、配線基板およびヒートシンクを合成樹脂材料で封止してモールドパッケージを形成する際には、配線基板およびヒートシンクを射出成形用金型内にセットした状態で、加熱溶融した合成樹脂材料を射出成形用金型内に充填する。 In the conventional semiconductor device, the upper surface of the heat sink and the lower surface of the wiring board are bonded and fixed with an adhesive made of a synthetic resin material (for example, silicon rubber) having electrical insulation and excellent thermal conductivity. .
When forming a mold package by sealing the wiring board and the heat sink with a synthetic resin material, the synthetic resin material heated and melted is injection molded with the wiring board and the heat sink set in an injection mold. Fill in the mold.

図６は、従来技術の半導体装置の概略構成を説明するための内部透視斜視図である。
尚、図６では、ヒートシンク１０１と配線基板１０２を接着する接着剤の図示は省略してある。 FIG. 6 is an internal perspective view for explaining a schematic configuration of a conventional semiconductor device.
In FIG. 6, illustration of an adhesive that bonds the heat sink 101 and the wiring board 102 is omitted.

図６に示すように、ヒートシンク１０１に反りが生じていると、射出成形用金型（図示略）内に充填される合成樹脂材料（図示略）の注入圧力が応力となり、その応力が配線基板１０２に印加される。
すると、ヒートシンク１０１の反った部分１０１ａに接着された配線基板１０２の部分１０２ａに応力が集中するため、配線基板１０２が脆い材料（例えば、セラミックなど）で形成されている場合には、その部分１０２ａに亀裂１０２ｂが生じて配線基板１０２が割れてしまうおそれがある。 As shown in FIG. 6, when the heat sink 101 is warped, the injection pressure of the synthetic resin material (not shown) filled in the injection mold (not shown) becomes stress, and the stress becomes the wiring board. 102 is applied.
Then, stress concentrates on the portion 102a of the wiring substrate 102 bonded to the warped portion 101a of the heat sink 101. Therefore, when the wiring substrate 102 is formed of a brittle material (for example, ceramic), the portion 102a. There is a risk that the wiring board 102 may be cracked due to the crack 102b.

配線基板１０２に亀裂１０２ｂが生じて割れると、半導体装置が動作不良（例えば、リークなど）を起こすおそれがある。
ところが、配線基板１０２の亀裂１０２ｂは、モールドパッケージ１０３の形成後にはモールドパッケージ１０３内に隠れてしまうため、目視検査することができない。
そこで、近年、モールドパッケージ１０３の形成後に配線基板１０２が割れているかどうかを簡単かつ高精度に検査することが要求されている。 If the wiring board 102 is cracked due to the crack 102b, the semiconductor device may malfunction (for example, leak).
However, the crack 102b of the wiring board 102 is hidden in the mold package 103 after the mold package 103 is formed, and thus cannot be visually inspected.
Therefore, in recent years, it has been required to easily and accurately inspect whether the wiring substrate 102 is cracked after the mold package 103 is formed.

本発明は上記要求を満足させるためになされたものであって、その目的は、配線基板の割れを簡単かつ高精度に検査することが可能な半導体装置を提供することにある。   The present invention has been made to satisfy the above-described requirements, and an object of the present invention is to provide a semiconductor device capable of easily and accurately inspecting a wiring board for cracks.

［課題を解決するための手段］および［発明の効果］に記載する（ ）内の符号等は、［発明を実施するための最良の形態］に記載する構成部材・構成要素の符号等に対応したものである。   Reference numerals and the like in parentheses described in [Means for Solving the Problems] and [Effects of the Invention] correspond to reference numerals and the like of constituent members and constituent elements described in [Best Mode for Carrying Out the Invention]. It is a thing.

請求項１に記載の発明は、
セラミックから成る配線基板（１１）がヒートシンク（２０）の一面上に搭載され、ヒートシンクの一面と配線基板の一面とが接着固定され、合成樹脂材料の射出成形を用いて形成されたモールドパッケージ（２３）内に配線基板およびヒートシンクが封止され、ヒートシンクの他面がモールドパッケージから露出した樹脂封止型構造の半導体装置（１０，３０，４０）であって、
前記配線基板の両面のうち少なくともいずれか一方の面上に形成された基板割れ検出用配線パターン（２１，３１，４１）を備え、
前記基板割れ検出用配線パターンは、
導電性ペーストを用いた印刷抵抗体によって形成されて導電性を有すると共に、
前記配線基板の周縁に沿って外周を囲むように配置された第１部分（α）と、
その第１部分の内側にてループ状に配置されると共に当該第１部分に接続された第２部分（β，βａ，βｂ）とを備え、
前記基板割れ検出用配線パターンが形成されている前記配線基板の面上に亀裂（１１ｂ）が生じて前記配線基板が割れると、その配線基板の亀裂と交差する前記基板割れ検出用配線パターンの部分にも亀裂（２１ｃ）が生じ、その亀裂によって前記基板割れ検出用配線パターンが切断されることを技術的特徴とする。
The invention described in claim 1
A wiring board (11) made of ceramic is mounted on one surface of a heat sink (20), one surface of the heat sink and one surface of the wiring substrate are bonded and fixed, and a mold package (23 formed by injection molding of a synthetic resin material) ) Is a semiconductor device (10, 30, 40) having a resin-sealed structure in which a wiring board and a heat sink are sealed in, and the other surface of the heat sink is exposed from the mold package.
Substrate crack detection wiring patterns (21, 31, 41) formed on at least one of both surfaces of the wiring substrate,
The substrate crack detection wiring pattern is:
Formed by a printed resistor using a conductive paste and having conductivity,
A first portion (α) arranged to surround the outer periphery along the periphery of the wiring board;
A second portion (β, βa, βb) disposed in a loop inside the first portion and connected to the first portion;
When a crack (11b) occurs on the surface of the wiring board on which the board crack detection wiring pattern is formed and the wiring board is cracked, the portion of the wiring pattern for board crack detection that intersects the crack of the wiring board Also, a crack (21c) is generated, and the substrate crack detection wiring pattern is cut by the crack.

請求項２に記載の発明は、
セラミックから成る配線基板（１１）がヒートシンク（２０）の一面上に搭載され、ヒートシンクの一面と配線基板の一面とが接着固定され、合成樹脂材料の射出成形を用いて形成されたモールドパッケージ（２３）内に配線基板およびヒートシンクが封止され、ヒートシンクの他面がモールドパッケージから露出した樹脂封止型構造の半導体装置（１０，３０，４０）であって、
前記配線基板の両面のうち少なくともいずれか一方の面上に形成された基板割れ検出用配線パターン（２１，３１，４１）を備え、
前記基板割れ検出用配線パターンは、導電性ペーストを用いた印刷抵抗体によって形成されて導電性を有し、
前記配線基板は多層構造であり、
前記配線基板の両面のうち少なくともいずれか一方の面上に形成された前記基板割れ検出用配線パターンに加え、
前記配線基板の中間層にも基板割れ検出用配線パターンが形成されており、
前記基板割れ検出用配線パターンが形成されている前記配線基板の面上に亀裂（１１ｂ）が生じて前記配線基板が割れると、その配線基板の亀裂と交差する前記基板割れ検出用配線パターンの部分にも亀裂（２１ｃ）が生じ、その亀裂によって前記基板割れ検出用配線パターンが切断されることを技術的特徴とする。
The invention described in claim 2
A wiring board (11) made of ceramic is mounted on one surface of a heat sink (20), one surface of the heat sink and one surface of the wiring substrate are bonded and fixed, and a mold package (23 formed by injection molding of a synthetic resin material) ) Is a semiconductor device (10, 30, 40) having a resin-sealed structure in which a wiring board and a heat sink are sealed in, and the other surface of the heat sink is exposed from the mold package.
Substrate crack detection wiring patterns (21, 31, 41) formed on at least one of both surfaces of the wiring substrate,
The substrate crack detection wiring pattern is formed by a printed resistor using a conductive paste and has conductivity,
The wiring board has a multilayer structure,
In addition to the substrate crack detection wiring pattern formed on at least one of the two surfaces of the wiring substrate,
A substrate crack detection wiring pattern is also formed in the intermediate layer of the wiring substrate,
When a crack (11b) occurs on the surface of the wiring board on which the board crack detection wiring pattern is formed and the wiring board is cracked, the portion of the wiring pattern for board crack detection that intersects the crack of the wiring board Also, a crack (21c) is generated, and the substrate crack detection wiring pattern is cut by the crack.

請求項３に記載の発明は、
セラミックから成る配線基板（１１）がヒートシンク（２０）の一面上に搭載され、ヒートシンクの一面と配線基板の一面とが接着固定され、合成樹脂材料の射出成形を用いて形成されたモールドパッケージ（２３）内に配線基板およびヒートシンクが封止され、ヒートシンクの他面がモールドパッケージから露出した樹脂封止型構造の半導体装置（１０，３０，４０）であって、
前記配線基板の両面のうち少なくともいずれか一方の面上に形成された基板割れ検出用配線パターン（２１，３１，４１）を備え、
前記基板割れ検出用配線パターンは、
導電性ペーストを用いた印刷抵抗体によって形成されて導電性を有すると共に、
前記配線基板の周縁に沿って外周を囲むように配置された第１部分（α）と、
その第１部分の内側にてループ状に配置されると共に当該第１部分に接続された第２部分（β，βａ，βｂ）とを備え、
前記配線基板は多層構造であり、
前記配線基板の両面のうち少なくともいずれか一方の面上に形成された前記基板割れ検出用配線パターンに加え、
前記配線基板の中間層にも基板割れ検出用配線パターンが形成されており、
前記基板割れ検出用配線パターンが形成されている前記配線基板の面上に亀裂（１１ｂ）が生じて前記配線基板が割れると、その配線基板の亀裂と交差する前記基板割れ検出用配線パターンの部分にも亀裂（２１ｃ）が生じ、その亀裂によって前記基板割れ検出用配線パターンが切断されることを技術的特徴とする。
The invention according to claim 3
A wiring board (11) made of ceramic is mounted on one surface of a heat sink (20), one surface of the heat sink and one surface of the wiring substrate are bonded and fixed, and a mold package (23 formed by injection molding of a synthetic resin material) ) Is a semiconductor device (10, 30, 40) having a resin-sealed structure in which a wiring board and a heat sink are sealed in, and the other surface of the heat sink is exposed from the mold package.
Substrate crack detection wiring patterns (21, 31, 41) formed on at least one of both surfaces of the wiring substrate,
The substrate crack detection wiring pattern is:
Formed by a printed resistor using a conductive paste and having conductivity,
A first portion (α) arranged to surround the outer periphery along the periphery of the wiring board;
A second portion (β, βa, βb) disposed in a loop inside the first portion and connected to the first portion;
The wiring board has a multilayer structure,
In addition to the substrate crack detection wiring pattern formed on at least one of the two surfaces of the wiring substrate,
A substrate crack detection wiring pattern is also formed in the intermediate layer of the wiring substrate,
When a crack (11b) occurs on the surface of the wiring board on which the board crack detection wiring pattern is formed and the wiring board is cracked, the portion of the wiring pattern for board crack detection that intersects the crack of the wiring board Also, a crack (21c) is generated, and the substrate crack detection wiring pattern is cut by the crack.

請求項４に記載の発明は、請求項１〜３のいずれか１項に記載の半導体装置において、前記基板割れ検出用配線パターン（２１，３１，４１）は、前記配線基板（１１）の周縁に沿って外周を囲むように配置されていることを技術的特徴とする。
請求項５に記載の発明は、請求項１〜４のいずれか１項に記載の半導体装置（１０）において、前記基板割れ検出用配線パターン（２１）の両端部（２１ａ，２１ｂ）にそれぞれ接続されると共に、前記モールドパッケージ（２３）の外部に突出した検出用端子（２２ａ，２２ｂ）を備えたことを技術的特徴とする。
 According to a fourth aspect of the present invention, in the semiconductor device according to any one of the first to third aspects, the substrate crack detection wiring pattern (21, 31, 41) is a peripheral edge of the wiring substrate (11). It is a technical feature that it arrange | positions so that an outer periphery may be enclosed along.
According to a fifth aspect of the present invention, in the semiconductor device (10) according to any one of the first to fourth aspects, the both ends (21a, 21b) of the substrate crack detection wiring pattern (21) are respectively connected. In addition, the present invention is technically characterized in that detection terminals (22a, 22b) protruding outside the mold package (23) are provided.

請求項６に記載の発明は、
請求項１〜４のいずれか１項に記載の半導体装置（３０，４０）において、
前記配線基板（１１）に搭載されると共に、前記基板割れ検出用配線パターンの両端部に接続された検出回路（１６）を備え、
前記検出回路は、前記基板割れ検出用配線パターン（３１，４１）の電気抵抗を測定し、その電気抵抗に基づいて、前記基板割れ検出用配線パターンが切断されているかどうか検出することにより、前記配線基板が割れているかどうかを検出し、前記配線基板の割れを検出した場合には、その旨を示すデータ信号を半導体装置（３０，４０）の外部へ出力すると共に、半導体装置の回路動作を停止させることを技術的特徴とする。
The invention described in claim 6
In the semiconductor device (30, 40) according to any one of claims 1 to 4 ,
A detection circuit (16) mounted on the wiring board (11) and connected to both ends of the wiring pattern for substrate crack detection,
The detection circuit measures the electrical resistance of the substrate crack detection wiring pattern (31, 41), and detects whether the substrate crack detection wiring pattern is cut based on the electrical resistance, thereby When it is detected whether or not the wiring board is cracked, and the cracking of the wiring board is detected, a data signal indicating that fact is output to the outside of the semiconductor device (30, 40) and the circuit operation of the semiconductor device is performed. It is a technical feature that it is stopped.

＜請求項４＞
配線基板（１１）に生じる亀裂の大部分は、亀裂の一端部が配線基板の周縁にかかるように発生する。
請求項４の発明では、基板割れ検出用配線パターン（２１）が配線基板の周縁に沿って外周を囲むように配置されているため、配線基板に生じる亀裂の大部分により、基板割れ検出用配線パターンに亀裂が生じて切断されるといえる。
従って、請求項４の発明によれば、配線基板の割れを高精度に検出できる。
< Claim 4 >
Most of the cracks generated in the wiring board (11) are generated so that one end of the crack covers the periphery of the wiring board.
In the invention of claim 4, since the wiring pattern (21) for detecting a substrate crack is arranged so as to surround the outer periphery along the periphery of the wiring substrate, the wiring for detecting a substrate crack is caused by most of the cracks generated in the wiring substrate. It can be said that the pattern is cracked and cut.
Therefore, according to the invention of claim 4 , it is possible to detect cracks in the wiring board with high accuracy.

＜請求項１，３＞
請求項１，３の発明では、基板割れ検出用配線パターン（２１，３１，４１）が、配線基板（１１）の周縁に沿って外周を囲むように配置された第１部分（α）と、その第１部分の内側にてループ状に配置されると共に当該第１部分に接続された第２部分（β，βａ，βｂ）とを備えている。
< Claims 1 and 3 >
In the first and third aspects of the invention, the substrate crack detection wiring pattern (21, 31, 41) is arranged so as to surround the outer periphery along the periphery of the wiring substrate (11); A second portion (β, βa, βb) that is arranged in a loop shape inside the first portion and connected to the first portion is provided.

配線基板に生じる亀裂の大部分は、亀裂の一端部が配線基板の周縁にかかるように発生する。そのため、配線基板に生じる亀裂の大部分により、基板割れ検出用配線パターンの第１部分に亀裂が生じて切断されるといえる。
従って、基板割れ検出用配線パターンに第１部分を設ければ、配線基板の割れを高精度に検出できる。 Most of the cracks generated in the wiring board are generated such that one end of the crack is applied to the peripheral edge of the wiring board. Therefore, it can be said that most of the cracks generated in the wiring board are cracked and cut in the first part of the wiring pattern for substrate crack detection.
Therefore, if the first portion is provided in the wiring pattern for substrate crack detection, the crack in the wiring substrate can be detected with high accuracy.

ところで、配線基板に生じる亀裂のうち、亀裂の一端部が配線基板の周縁にかからず、配線基板の周縁から内側の部分だけに発生するものがある。しかし、配線基板の周縁から内側の部分だけに発生した亀裂のうち、基板割れ検出用配線パターンの第２部分にかかるものがあれば、その配線基板の亀裂によって第２部分に亀裂が生じて切断される。
従って、基板割れ検出用配線パターンに第２部分を設ければ、配線基板の割れの検出精度を高めることができる。
そして、基板割れ検出用配線パターンに設けた第２部分の個数を増やすほど、配線基板の割れを高精度に検出精度できる。 By the way, among the cracks generated in the wiring board, there is a crack that occurs only at the inner part from the peripheral edge of the wiring board without one end portion of the crack being applied to the peripheral edge of the wiring board. However, among the cracks that have occurred only in the inner part from the periphery of the wiring board, if there is a crack that affects the second part of the wiring pattern for board crack detection, the second part is cracked by the crack of the wiring board and cut. Is done.
Therefore, if the second part is provided in the wiring pattern for substrate crack detection, the detection accuracy of the crack in the wiring substrate can be increased.
As the number of second portions provided in the board crack detection wiring pattern is increased, the cracks in the wiring board can be detected with higher accuracy.

＜請求項２，３：別の実施形態の［２］に該当＞
請求項２，３の発明では、配線基板は多層構造であり、配線基板の中間層にも基板割れ検出用配線パターンが形成されている。
従って、請求項２，３の発明によれば、配線基板（１１）の両面のうち少なくともいずれか一方の面上に形成された基板割れ検出用配線パターン（２１，３１，４１）の電気抵抗に基づいた配線基板の表面側または裏面側の亀裂の検出結果と、配線基板の中間層に形成された基板割れ検出用配線パターンの電気抵抗に基づいた当該中間層の亀裂の検出結果との論理和をとることにより、中間層に基板割れ検出用配線パターンを設けない場合に比べて、更に高精度に配線基板の割れを検出できる。
< Claims 2 and 3 : Corresponds to [2] of another embodiment>
According to the second and third aspects of the present invention, the wiring board has a multilayer structure, and a wiring pattern for substrate crack detection is also formed in an intermediate layer of the wiring board.
Therefore, according to the second and third aspects of the invention, the electric resistance of the wiring pattern (21, 31, 41) for detecting a substrate crack formed on at least one of the both surfaces of the wiring substrate (11) is reduced. OR of the detection result of the crack on the front side or the back side of the wiring board based on this and the detection result of the crack of the intermediate layer based on the electric resistance of the wiring pattern for board crack detection formed in the intermediate layer of the wiring board By taking this, it is possible to detect cracks in the wiring board with higher accuracy than in the case where the wiring pattern for detecting board cracks is not provided in the intermediate layer.

＜請求項５：第１実施形態に該当＞
請求項５の発明では、基板割れ検出用配線パターン（２１）の両端部（２１ａ，２１ｂ）にそれぞれ接続されると共に、モールドパッケージ（２３）の外部に突出した検出用端子（２２ａ，２２ｂ）を備えている。
そのため、配線基板の割れを検査する際には、モールドパッケージの形成後に各検出用端子に検出装置を接続し、その検出装置を用いて基板割れ検出用配線パターンの電気抵抗を測定すればよい。
< Claim 5 : Corresponds to the first embodiment>
In the invention of claim 5 , the detection terminals (22a, 22b) which are connected to both ends (21a, 21b) of the substrate crack detection wiring pattern (21) and project outside the mold package (23) are provided. I have.
Therefore, when inspecting a crack in the wiring board, a detection device is connected to each detection terminal after the mold package is formed, and the electrical resistance of the wiring pattern for substrate crack detection is measured using the detection device.

＜請求項６：第２実施形態および第３実施形態に該当＞
請求項６の発明では、配線基板（１１）に搭載されると共に、基板割れ検出用配線パターンの両端部に接続された検出回路（１６）を備えている。
そして、検出回路は、基板割れ検出用配線パターン（３１，４１）の電気抵抗を測定し、その電気抵抗に基づいて、基板割れ検出用配線パターンが切断されているかどうか検出することにより、配線基板が割れているかどうかを検出し、配線基板の割れを検出した場合には、その旨を示すデータ信号を半導体装置（３０，４０）の外部へ出力すると共に、半導体装置の回路動作を停止させる。
< Claim 6 : Corresponds to the second embodiment and the third embodiment>
The invention according to claim 6 includes a detection circuit (16) mounted on the wiring substrate (11) and connected to both ends of the substrate crack detection wiring pattern.
Then, the detection circuit measures the electrical resistance of the wiring pattern for substrate crack detection (31, 41), and detects whether the wiring pattern for substrate crack detection is cut based on the electrical resistance. Is detected, and when a crack in the wiring board is detected, a data signal indicating that fact is output to the outside of the semiconductor device (30, 40) and the circuit operation of the semiconductor device is stopped.

従って、請求項６の発明の半導体装置（３０，４０）によれば、請求項６の発明のように検出用端子（２２ａ，２２ｂ）がモールドパッケージ（２３）の外部に突出していないため、請求項６の発明の半導体装置（１０）に比べて小型化を図ることができる。
また、請求項６の発明では、検出回路（１６）が配線基板（１１）の割れを検出した場合に半導体装置（３０，４０）の回路動作を停止させることでダイアグ機能としての効果も期待できる。 Therefore, according to the semiconductor device of the invention of claim 6 (30, 40), for detecting terminal (22a, 22b) as in the invention of claim 6 it does not protrude to the outside of the molded package (23), wherein The size can be reduced as compared with the semiconductor device (10) of the invention of item 6.
Further, in the invention of claim 6 , when the detection circuit (16) detects the crack of the wiring board (11), the circuit operation of the semiconductor device (30, 40) is stopped, so that an effect as a diagnosis function can be expected. .

以下、本発明を具体化した各実施形態について図面を参照しながら説明する。尚、各実施形態において、同一の構成部材および構成要素については符号を等しくすると共に、同一内容の箇所については重複説明を省略してある。   Hereinafter, embodiments embodying the present invention will be described with reference to the drawings. In each embodiment, the same constituent members and constituent elements are denoted by the same reference numerals, and redundant description of the same content is omitted.

＜第１実施形態＞
図１は、第１実施形態の半導体装置１０の内部透視斜視図である。
図２は、半導体装置１０の縦断面図であり、図１に示すＸ−Ｘ線断面図である。
半導体装置１０は、配線基板１１、リードフレーム１２、ボンディングワイヤ１３〜１５、制御用ＩＣ（Integrated Circuit）１６，１７、実装部品１８、接着剤層１９、ヒートシンク２０、基板割れ検出用配線パターン２１、検出用端子２２ａ，２２ｂ、モールドパッケージ２３などから構成されている。 <First Embodiment>
FIG. 1 is an internal perspective view of the semiconductor device 10 of the first embodiment.
FIG. 2 is a longitudinal sectional view of the semiconductor device 10, and is a sectional view taken along line XX shown in FIG.
The semiconductor device 10 includes a wiring substrate 11, a lead frame 12, bonding wires 13 to 15, control ICs (Integrated Circuits) 16 and 17, a mounting component 18, an adhesive layer 19, a heat sink 20, a substrate crack detection wiring pattern 21, It comprises detection terminals 22a and 22b, a mold package 23, and the like.

矩形薄板状の配線基板１１は、電気絶縁性を有する材料（例えば、セラミックなど）によって形成されている。
配線基板１１にはリードフレーム１２が接続されている。
配線基板１１の表面（上面）上に形成された配線パターン（図示略）とリードフレーム１２とは、ワイヤボンディング法によりボンディングワイヤ１３を介して電気的に接続されている。 The rectangular thin plate-like wiring board 11 is formed of an electrically insulating material (for example, ceramic).
A lead frame 12 is connected to the wiring board 11.
A wiring pattern (not shown) formed on the surface (upper surface) of the wiring substrate 11 and the lead frame 12 are electrically connected via a bonding wire 13 by a wire bonding method.

配線基板１１の表面上には、制御用ＩＣ１６，１７および４個の実装部品１８が搭載されて実装されている。
制御用ＩＣ１６，１７と配線基板１１の表面上に形成された配線パターンとは、ワイヤボンディング法によりボンディングワイヤ１４を介して電気的に接続されている。
各実装部品１８は抵抗やコンデンサなどの電子部品から成り、実装部品１８と配線基板１１の表面上に形成された配線パターンとは、ハンダや導電性接着剤を用いて電気的に接続されている。
そして、配線基板１１の表面上に配置された各部品（ボンディングワイヤ１３，１４、制御用ＩＣ１６，１７、実装部品１８）によって混成集積回路が構成されている。 On the surface of the wiring substrate 11, control ICs 16 and 17 and four mounting components 18 are mounted and mounted.
The control ICs 16 and 17 and the wiring pattern formed on the surface of the wiring substrate 11 are electrically connected via the bonding wire 14 by a wire bonding method.
Each mounting component 18 is composed of an electronic component such as a resistor or a capacitor, and the mounting component 18 and the wiring pattern formed on the surface of the wiring board 11 are electrically connected using solder or a conductive adhesive. .
A hybrid integrated circuit is configured by the components (bonding wires 13 and 14, control ICs 16 and 17, and mounting component 18) arranged on the surface of the wiring substrate 11.

配線基板１１は、接着剤層１９を挟んでヒートシンク２０の上面に搭載されている。そして、ヒートシンク２０の上面と配線基板１１の下面（裏面）とが、接着剤層１９を形成する接着剤によって接着固定されている。
接着剤層１９を形成する接着剤は、電気絶縁性を有し且つ熱伝導性に優れた合成樹脂材料（例えば、シリコンゴムなど）から成る。
ヒートシンク２０は、比熱が小さく放熱性に優れた材料（例えば、各種金属など）から成る。 The wiring board 11 is mounted on the upper surface of the heat sink 20 with the adhesive layer 19 in between. The upper surface of the heat sink 20 and the lower surface (back surface) of the wiring board 11 are bonded and fixed with an adhesive that forms the adhesive layer 19.
The adhesive forming the adhesive layer 19 is made of a synthetic resin material (for example, silicon rubber) having electrical insulation and excellent thermal conductivity.
The heat sink 20 is made of a material having a small specific heat and excellent heat dissipation (for example, various metals).

配線基板１１の表面上にて各部品（ボンディングワイヤ１３，１４、制御用ＩＣ１６，１７、実装部品１８）が配置されていない部分には、導電性を有する基板割れ検出用配線パターン２１が形成されている。
線状の基板割れ検出用配線パターン２１は、配線基板１１の周縁に沿って外周を囲むように配置された第１部分αと、第１部分αの内側にて制御用ＩＣ１６を囲むようにループ状に配置されると共に第１部分αに接続された第２部分βとから構成されている。
基板割れ検出用配線パターン２１は、電気抵抗が十分に低く且つ配線基板１１と同程度の脆さの適宜な材料から成り、そのような材料として、例えば、各種導電性ペーストを用いた印刷抵抗体などがある。 On the surface of the wiring board 11 where each component (bonding wires 13 and 14, control ICs 16 and 17, and mounting component 18) is not disposed, a conductive substrate crack detection wiring pattern 21 is formed. ing.
The linear substrate crack detection wiring pattern 21 is looped so as to surround the control IC 16 inside the first part α and the first part α arranged so as to surround the outer periphery along the periphery of the wiring board 11. And a second part β connected to the first part α.
The substrate crack detection wiring pattern 21 is made of an appropriate material having a sufficiently low electrical resistance and the same degree of brittleness as the wiring substrate 11. As such a material, for example, a printed resistor using various conductive pastes and so on.

配線基板１１には検出用端子２２ａ，２２ｂが接続されている。
各検出用端子２２ａ，２２ｂと基板割れ検出用配線パターン２１の両端部２１ａ，２１ｂとはそれぞれ、ワイヤボンディング法によりボンディングワイヤ１５を介して電気的に接続されている。 Detection terminals 22 a and 22 b are connected to the wiring board 11.
Each of the detection terminals 22a and 22b and both end portions 21a and 21b of the substrate crack detection wiring pattern 21 are electrically connected via bonding wires 15 by a wire bonding method.

一体化された各部品（配線基板１１、ボンディングワイヤ１３〜１５、制御用ＩＣ１６，１７、実装部品１８、接着剤層１９、ヒートシンク２０、基板割れ検出用配線パターン２１）と、配線基板１１に接続されているリードフレーム１２および各検出用端子２２ａ，２２ｂの固定端部とは、合成樹脂材料の射出成形を用いて形成されたモールドパッケージ２３内に封止され、ヒートシンク２０の下面がモールドパッケージ２３から露出した樹脂封止型構造の半導体装置１０が構成されている。   Each integrated component (wiring substrate 11, bonding wires 13 to 15, control ICs 16 and 17, mounting component 18, adhesive layer 19, heat sink 20, substrate crack detection wiring pattern 21) and connection to wiring substrate 11 The lead frame 12 and the fixed end portions of the detection terminals 22a and 22b are sealed in a mold package 23 formed by injection molding of a synthetic resin material, and the lower surface of the heat sink 20 is sealed with the mold package 23. Thus, a semiconductor device 10 having a resin-encapsulated structure exposed from is formed.

このように構成された第１実施形態の半導体装置１０において、モールドパッケージ２３を形成する際には、前記各部品を射出成形用金型（図示略）内にセットした状態で、加熱溶融した合成樹脂材料を射出成形用金型内に充填する。
このとき、ヒートシンク２０に反りが生じていると、射出成形用金型内に充填される合成樹脂材料の注入圧力が応力となり、その応力が配線基板１１に印加される。 In the semiconductor device 10 of the first embodiment configured as described above, when the mold package 23 is formed, the composition is heated and melted in a state where the respective parts are set in an injection mold (not shown). The resin material is filled into an injection mold.
At this time, if the heat sink 20 is warped, the injection pressure of the synthetic resin material filled in the injection mold becomes stress, and the stress is applied to the wiring board 11.

すると、ヒートシンク２０の反った部分２０ａに接着された配線基板１１の部分１１ａに応力が集中するため、配線基板１１が脆い材料で形成されている場合には、その部分１１ａに亀裂１１ｂが生じて配線基板１１が割れてしまうおそれがある。
ここで、配線基板１１の表面上に形成された基板割れ検出用配線パターン２１は、配線基板１１と同程度の脆さの材料から成る。
そのため、配線基板１１に亀裂１１ｂが生じて割れると、配線基板１１の亀裂１１ｂと交差する基板割れ検出用配線パターン２１の部分にも亀裂２１ｃが生じ、その亀裂２１ｃによって基板割れ検出用配線パターン２１が切断される。 Then, stress concentrates on the portion 11a of the wiring board 11 bonded to the warped portion 20a of the heat sink 20, so that when the wiring substrate 11 is formed of a brittle material, a crack 11b occurs in the portion 11a. The wiring board 11 may be broken.
Here, the substrate crack detection wiring pattern 21 formed on the surface of the wiring substrate 11 is made of a material that is as brittle as the wiring substrate 11.
Therefore, when the crack 11b is generated and cracked in the wiring substrate 11, a crack 21c is also generated in the portion of the substrate crack detection wiring pattern 21 that intersects the crack 11b of the wiring substrate 11, and the crack 21c causes the substrate crack detection wiring pattern 21. Is disconnected.

配線基板１１に亀裂１１ｂが生じて割れると、半導体装置１０が動作不良（例えば、リークなど）を起こすおそれがある。
ところが、配線基板１１の亀裂１１ｂは、モールドパッケージ２３の形成後にはモールドパッケージ２３内に隠れてしまうため、目視検査することができない。 If the wiring substrate 11 is cracked due to the crack 11b, the semiconductor device 10 may malfunction (for example, leak).
However, since the crack 11b of the wiring board 11 is hidden in the mold package 23 after the mold package 23 is formed, it cannot be visually inspected.

図３は、第１実施形態において配線基板１１の割れを検査する検査システムの概略構成を説明するための半導体装置１０の内部透視上面図である。
配線基板１１の割れを検査するには、モールドパッケージ２３の形成後、各検出用端子２２ａ，２２ｂに検出装置２４を接続し、検出装置２４を用いて基板割れ検出用配線パターン２１の電気抵抗を測定する。
尚、各検出用端子２２ａ，２２ｂはそれぞれボンディングワイヤ１５を介して基板割れ検出用配線パターン２１の両端部２１ａ，２１ｂに接続されているため、各検出用端子２２ａ，２２ｂ間の電気抵抗を測定することにより、基板割れ検出用配線パターン２１の両端部２１ａ，２１ｂ間の電気抵抗を検出できる。 FIG. 3 is an internal perspective top view of the semiconductor device 10 for explaining a schematic configuration of the inspection system for inspecting the cracks of the wiring board 11 in the first embodiment.
In order to inspect for cracks in the wiring board 11, after forming the mold package 23, a detection device 24 is connected to each of the detection terminals 22 a and 22 b, and the electric resistance of the wiring pattern 21 for substrate crack detection is measured using the detection device 24. taking measurement.
Since each detection terminal 22a, 22b is connected to both ends 21a, 21b of the substrate crack detection wiring pattern 21 via the bonding wire 15, the electrical resistance between the detection terminals 22a, 22b is measured. By doing so, the electrical resistance between the both ends 21a and 21b of the wiring pattern 21 for substrate crack detection can be detected.

ここで、基板割れ検出用配線パターン２１に亀裂２１ｃが生じて切断されている場合には、基板割れ検出用配線パターン２１の電気抵抗が無限大になるため、その電気抵抗に基づいて、基板割れ検出用配線パターン２１が切断されているかどうか（すなわち、配線基板１１が割れているかどうか）を簡単かつ高精度に検出できる。   Here, in the case where the crack 21c is generated in the wiring pattern 21 for substrate crack detection and is cut, the electric resistance of the wiring pattern 21 for substrate crack detection becomes infinite, so that the substrate crack is determined based on the electric resistance. Whether or not the detection wiring pattern 21 is cut (that is, whether or not the wiring substrate 11 is broken) can be detected easily and with high accuracy.

ところで、基板割れ検出用配線パターン２１にて、ループ状になっている第２部分βに亀裂２１ｄが生じて切断されている場合には、基板割れ検出用配線パターン２１の電気抵抗が無限大にはならないものの、切断されていない場合に比べれば基板割れ検出用配線パターン２１の電気抵抗が小さくなる。
従って、第２部分βに亀裂２１ｄが生じている場合でも、第１部分αに亀裂２１ｃが生じている場合と同様に、基板割れ検出用配線パターン２１の電気抵抗に基づいて、基板割れ検出用配線パターン２１が切断されているかどうか（すなわち、配線基板１１が割れているかどうか）を簡単かつ高精度に検出できる。 By the way, when the crack 21d is generated in the loop-shaped second portion β of the substrate crack detection wiring pattern 21 and the substrate crack detection wiring pattern 21 is cut, the electrical resistance of the substrate crack detection wiring pattern 21 is infinite. Although not necessary, the electrical resistance of the substrate crack detection wiring pattern 21 is smaller than that in the case where it is not cut.
Accordingly, even when the crack 21d is generated in the second portion β, the substrate crack detection is performed based on the electrical resistance of the substrate crack detection wiring pattern 21 as in the case where the crack 21c is generated in the first portion α. Whether or not the wiring pattern 21 is cut (that is, whether or not the wiring substrate 11 is broken) can be detected easily and with high accuracy.

そして、配線基板１１に生じる亀裂の大部分は、亀裂の一端部が配線基板１１の周縁にかかるように発生する。
ここで、基板割れ検出用配線パターン２１は、配線基板１１の周縁に沿って外周を囲むように配置された第１部分αを備えている。そのため、配線基板１１に生じる亀裂の大部分により、第１部分αに亀裂が生じて切断されるといえる。
従って、基板割れ検出用配線パターン２１に第１部分αを設ければ、配線基板１１の割れを高精度に検出できる。 And most of the cracks generated in the wiring board 11 are generated so that one end of the crack covers the periphery of the wiring board 11.
Here, the substrate crack detection wiring pattern 21 includes a first portion α arranged so as to surround the outer periphery along the periphery of the wiring substrate 11. Therefore, it can be said that most of the cracks generated in the wiring substrate 11 are cracked and cut in the first portion α.
Therefore, if the first portion α is provided in the wiring pattern 21 for detecting a substrate crack, the crack in the wiring substrate 11 can be detected with high accuracy.

ところで、配線基板１１に生じる亀裂のうち、亀裂の一端部が配線基板１１の周縁にかからず、配線基板１１の周縁から内側の部分だけに発生するものがある。
しかし、基板割れ検出用配線パターン２１は、第１部分αの内側にて制御用ＩＣ１６を囲むようにループ状に配置されると共に第１部分αに接続された第２部分βを備えている。そのため、配線基板１１の周縁から内側の部分だけに発生した亀裂のうち、第２部分βにかかるものがあれば、その配線基板１１の亀裂によって第２部分βに亀裂が生じて切断される。
従って、基板割れ検出用配線パターン２１に第２部分βを設ければ、配線基板１１の割れの検出精度を高めることができる。 By the way, among the cracks generated in the wiring board 11, there is one that one end portion of the crack does not extend to the peripheral edge of the wiring board 11 and occurs only in the inner part from the peripheral edge of the wiring board 11.
However, the substrate crack detection wiring pattern 21 includes a second portion β that is arranged in a loop so as to surround the control IC 16 inside the first portion α and is connected to the first portion α. For this reason, if there is a crack in the second portion β among the cracks generated only in the inner part from the periphery of the wiring substrate 11, the second portion β is cracked and cut by the crack in the wiring substrate 11.
Therefore, if the second portion β is provided in the wiring pattern 21 for detecting a substrate crack, it is possible to improve the detection accuracy of the wiring substrate 11.

＜第２実施形態＞
図４は、第２実施形態の半導体装置３０の内部透視上面図である。
半導体装置３０は、配線基板１１、リードフレーム１２、ボンディングワイヤ１３，１４，３２、制御用ＩＣ１６，１７、実装部品１８、接着剤層１９、ヒートシンク２０、基板割れ検出用配線パターン３１、モールドパッケージ２３などから構成されている。
尚、図４では、配線基板１１の裏面側に設けられている接着剤層１９およびヒートシンク２０は図示されていない。 <Second Embodiment>
FIG. 4 is an internal perspective top view of the semiconductor device 30 of the second embodiment.
The semiconductor device 30 includes a wiring substrate 11, a lead frame 12, bonding wires 13, 14, 32, control ICs 16, 17, a mounting component 18, an adhesive layer 19, a heat sink 20, a substrate crack detection wiring pattern 31, and a mold package 23. Etc.
In FIG. 4, the adhesive layer 19 and the heat sink 20 provided on the back side of the wiring board 11 are not shown.

第２実施形態の半導体装置３０において、第１実施形態の半導体装置１０と異なるのは以下の点だけである。
［２−１］線状の基板割れ検出用配線パターン３１は、配線基板１１の周縁に沿って外周を囲むように配置された第１部分αと、第１部分αの内側にて２個の実装部品１８を囲むようにループ状に配置されると共に第１部分αに接続された第２部分βａと、第１部分αの内側にて制御用ＩＣ１７を囲むようにループ状に配置されると共に第１部分αに接続された第２部分βｂとから構成されている。 The semiconductor device 30 of the second embodiment differs from the semiconductor device 10 of the first embodiment only in the following points.
[2-1] The linear substrate crack detection wiring pattern 31 includes a first part α arranged so as to surround the outer periphery along the periphery of the wiring board 11, and two pieces inside the first part α. Arranged in a loop so as to surround the mounting component 18 and arranged in a loop so as to surround the control IC 17 inside the second part βa connected to the first part α and inside the first part α. And a second part βb connected to the first part α.

［２−２］ボンディングワイヤ１５および検出用端子２２ａ，２２ｂが省かれている。
基板割れ検出用配線パターン３１の両端部３１ａ，３１ｂと制御用ＩＣ１６とは、ワイヤボンディング法によりボンディングワイヤ３２を介して電気的に接続されている。 [2-2] The bonding wire 15 and the detection terminals 22a and 22b are omitted.
Both end portions 31a and 31b of the substrate crack detection wiring pattern 31 and the control IC 16 are electrically connected via a bonding wire 32 by a wire bonding method.

［２−３］検出回路としての制御用ＩＣ１６は、基板割れ検出用配線パターン３１の電気抵抗を測定し、第１実施形態の検出装置２４と同様に、その電気抵抗に基づいて、基板割れ検出用配線パターン３１が切断されているかどうか（すなわち、配線基板１１が割れているかどうか）を検出する。
そして、制御用ＩＣ１６は、配線基板１１の割れを検出した場合には、配線基板１１の割れを示すデータ信号をリードフレーム１２を介して外部へ出力すると共に、半導体装置３０の回路動作を停止させる。 [2-3] The control IC 16 as the detection circuit measures the electrical resistance of the wiring pattern 31 for substrate crack detection, and detects the substrate crack based on the electrical resistance in the same manner as the detection device 24 of the first embodiment. Whether the wiring pattern 31 for cutting is cut (that is, whether the wiring board 11 is broken) is detected.
When the control IC 16 detects a crack in the wiring board 11, it outputs a data signal indicating the crack in the wiring board 11 to the outside via the lead frame 12 and stops the circuit operation of the semiconductor device 30. .

従って、第２実施形態によれば、第１実施形態と同様の作用・効果が得られる。
加えて、第２実施形態の半導体装置３０によれば、第１実施形態のように検出用端子２２ａ，２２ｂがモールドパッケージ２３の外部に突出していないため、第１実施形態の半導体装置１０に比べて小型化を図ることができる。
また、第２実施形態では、制御ＩＣ１６が配線基板１１の割れを検出した場合に半導体装置３０の回路動作を停止させることでダイアグ機能としての効果も期待できる。 Therefore, according to the second embodiment, the same operation and effect as the first embodiment can be obtained.
In addition, according to the semiconductor device 30 of the second embodiment, since the detection terminals 22a and 22b do not protrude outside the mold package 23 as in the first embodiment, compared to the semiconductor device 10 of the first embodiment. Downsizing.
In the second embodiment, when the control IC 16 detects a crack in the wiring board 11, an effect as a diagnostic function can be expected by stopping the circuit operation of the semiconductor device 30.

そして、第２実施形態では、基板割れ検出用配線パターン３１に２個の第２部分βａ，βｂが設けられているため、基板割れ検出用配線パターン２１に１個の第２部分βしか設けられていない第１実施形態に比べて、配線基板１１の周縁から内側の部分だけに発生した亀裂を検出し易くなることから、配線基板１１の割れの検出精度を高めることができる。
また、基板割れ検出用配線パターン３１に３個以上の第２部分を設けてもよく、第２部分の個数を増やすほど、配線基板１１の割れを高精度に検出精度できる。 In the second embodiment, since the substrate crack detection wiring pattern 31 is provided with two second portions βa and βb, the substrate crack detection wiring pattern 21 is provided with only one second portion β. Compared to the first embodiment, it is easier to detect cracks generated only in the inner part from the periphery of the wiring board 11, so that the detection accuracy of cracks in the wiring board 11 can be improved.
Further, three or more second portions may be provided in the substrate crack detection wiring pattern 31. As the number of the second portions is increased, the cracks in the wiring substrate 11 can be detected with higher accuracy.

＜第３実施形態＞
図５は、第３実施形態の半導体装置４０における配線基板１１の内部透視下面図である。
半導体装置４０は、配線基板１１、リードフレーム１２、ボンディングワイヤ１３，１４，３２、制御用ＩＣ１６，１７、実装部品１８、接着剤層１９、ヒートシンク２０、モールドパッケージ２３、基板割れ検出用配線パターン３１，４１、コンタクトホール４２ａ，４２ｂ、抵抗体４３などから構成されている。 <Third Embodiment>
FIG. 5 is an internal perspective bottom view of the wiring board 11 in the semiconductor device 40 of the third embodiment.
The semiconductor device 40 includes a wiring substrate 11, a lead frame 12, bonding wires 13, 14, 32, control ICs 16, 17, a mounting component 18, an adhesive layer 19, a heat sink 20, a mold package 23, and a substrate crack detection wiring pattern 31. , 41, contact holes 42a and 42b, a resistor 43, and the like.

尚、図５では、配線基板１１の表面上に配置されている部品（ボンディングワイヤ１３，１４，３２、制御用ＩＣ１６，１７、実装部品１８、基板割れ検出用配線パターン３１）および配線基板１１の裏面側に設けられている接着剤層１９およびヒートシンク２０は図示されていない。   In FIG. 5, components (bonding wires 13, 14, 32, control ICs 16, 17, mounting component 18, substrate crack detection wiring pattern 31) arranged on the surface of the wiring substrate 11 and the wiring substrate 11 are shown. The adhesive layer 19 and the heat sink 20 provided on the back side are not shown.

第３実施形態の半導体装置４０において、第２実施形態の半導体装置３０と異なるのは以下の点だけである。
［３−１］配線基板１１の裏面上には、１５個の抵抗体４３が搭載されて実装されている。
各抵抗体４３と配線基板１１の表面上に形成された配線パターンとは、配線基板１１に設けられたコンタクトホール（図示略）を介して電気的に接続されている。
そして、配線基板１１の表面上および裏面上に配置された各部品（ボンディングワイヤ１３，１４，３２、制御用ＩＣ１６，１７、実装部品１８、抵抗体４３）によって混成集積回路が構成されている。 The semiconductor device 40 of the third embodiment differs from the semiconductor device 30 of the second embodiment only in the following points.
[3-1] On the back surface of the wiring board 11, 15 resistors 43 are mounted and mounted.
Each resistor 43 and the wiring pattern formed on the surface of the wiring board 11 are electrically connected through contact holes (not shown) provided in the wiring board 11.
A hybrid integrated circuit is configured by the components (bonding wires 13, 14, 32, control ICs 16, 17, mounting component 18, resistor 43) arranged on the front and back surfaces of the wiring substrate 11.

［３−２］配線基板１１の裏面上にて各抵抗体４３が配置されていない部分には、基板割れ検出用配線パターン４１が形成されている。
線状の基板割れ検出用配線パターン４１は、配線基板１１の周縁に沿って外周を囲むように配置された第１部分αと、第１部分αの内側にて各抵抗体４３を囲むようにループ状に配置されると共に第１部分αに接続された第２部分βａ，βｂとから構成されている。
尚、基板割れ検出用配線パターン４１の形成材料は、基板割れ検出用配線パターン３１と同じである。 [3-2] A substrate crack detection wiring pattern 41 is formed on the back surface of the wiring substrate 11 where each resistor 43 is not disposed.
The linear substrate crack detection wiring pattern 41 surrounds the first portion α arranged so as to surround the outer periphery along the periphery of the wiring substrate 11 and the respective resistors 43 inside the first portion α. The second portion βa and βb are arranged in a loop and connected to the first portion α.
The formation material of the substrate crack detection wiring pattern 41 is the same as that of the substrate crack detection wiring pattern 31.

［３−３］基板割れ検出用配線パターン４１の両端部４１ａ，４１ｂと制御用ＩＣ１６とは、配線基板１１に設けられたコンタクトホール４２ａ，４２ｂを介して電気的に接続されている。   [3-3] Both ends 41a and 41b of the substrate crack detection wiring pattern 41 and the control IC 16 are electrically connected through contact holes 42a and 42b provided in the wiring substrate 11.

［３−４］制御用ＩＣ１６は、第２実施形態の前記［２−２］と同様に、基板割れ検出用配線パターン３１の電気抵抗に基づいて、基板割れ検出用配線パターン３１が切断されているかどうかを検出する。
加えて、制御用ＩＣ１６は、基板割れ検出用配線パターン４１の電気抵抗を測定し、その電気抵抗に基づいて、基板割れ検出用配線パターン４１が切断されているかどうかを検出する。
そして、制御用ＩＣ１６は、各基板割れ検出用配線パターン３１，４１の少なくともいずれか一方が切断されていることを検出した場合には、配線基板１１が割れていると判定し、配線基板１１の割れを示すデータ信号をリードフレーム１２を介して外部へ出力すると共に、半導体装置４０の回路動作を停止させる。 [3-4] As in [2-2] of the second embodiment, the control IC 16 is configured such that the substrate crack detection wiring pattern 31 is cut based on the electrical resistance of the substrate crack detection wiring pattern 31. Detect whether or not.
In addition, the control IC 16 measures the electrical resistance of the substrate crack detection wiring pattern 41, and detects whether the substrate crack detection wiring pattern 41 is cut based on the electrical resistance.
When the control IC 16 detects that at least one of the substrate crack detection wiring patterns 31 and 41 is cut, the control IC 16 determines that the wiring substrate 11 is broken, and A data signal indicating cracking is output to the outside via the lead frame 12 and the circuit operation of the semiconductor device 40 is stopped.

従って、第３実施形態によれば、第２実施形態と同様の作用・効果が得られる。
加えて、第３実施形態によれば、配線基板１１の裏面側から亀裂が生じたものの当該亀裂が表面側には達していない場合でも、その裏面側に生じた亀裂による配線基板１１の割れを高精度に検出できる。
すなわち、配線基板１１の裏面側から亀裂が生じたものの当該亀裂が表面側には達していない場合には、配線基板１１の表面上に形成されている基板割れ検出用配線パターン３１が切断されないため、基板割れ検出用配線パターン３１の電気抵抗に基づいて配線基板１１の裏面側の亀裂を検出することはできない。 Therefore, according to the third embodiment, the same operation and effect as the second embodiment can be obtained.
In addition, according to the third embodiment, even if a crack is generated from the back surface side of the wiring board 11 but the crack does not reach the front surface side, the crack of the wiring board 11 due to the crack generated on the back surface side is prevented. It can be detected with high accuracy.
That is, when a crack is generated from the back surface side of the wiring board 11 but the crack does not reach the front surface side, the substrate crack detection wiring pattern 31 formed on the surface of the wiring board 11 is not cut. The crack on the back side of the wiring board 11 cannot be detected on the basis of the electric resistance of the wiring pattern 31 for board crack detection.

それに対して、第３実施形態では、配線基板１１の裏面上に基板割れ検出用配線パターン４１が形成されているため、配線基板１１の裏面側に亀裂が生じると、その亀裂と交差する基板割れ検出用配線パターン４１の部分にも亀裂が生じ、その亀裂によって基板割れ検出用配線パターン４１が切断される。
従って、第３実施形態によれば、基板割れ検出用配線パターン４１の電気抵抗に基づいた配線基板１１の裏面側の亀裂の検出結果と、基板割れ検出用配線パターン３１の電気抵抗に基づいた配線基板１１の表面側の亀裂の検出結果との論理和をとることにより、第１実施形態および第２実施形態に比べて、配線基板１１の割れを更に高精度に検出できる。 On the other hand, in the third embodiment, since the substrate crack detection wiring pattern 41 is formed on the back surface of the wiring substrate 11, if a crack occurs on the back surface side of the wiring substrate 11, the substrate crack intersects with the crack. A crack is also generated in the detection wiring pattern 41, and the substrate crack detection wiring pattern 41 is cut by the crack.
Therefore, according to the third embodiment, the detection result of the crack on the back side of the wiring substrate 11 based on the electrical resistance of the substrate crack detection wiring pattern 41 and the wiring based on the electrical resistance of the substrate crack detection wiring pattern 31. By taking a logical sum with the detection result of the crack on the surface side of the substrate 11, it is possible to detect the crack of the wiring substrate 11 with higher accuracy than in the first and second embodiments.

＜別の実施形態＞
本発明は上記各実施形態に限定されるものではなく、以下のように具体化してもよく、その場合でも、上記各実施形態と同等もしくはそれ以上の作用・効果を得ることができる。 <Another embodiment>
The present invention is not limited to the above-described embodiments, and may be embodied as follows. Even in this case, operations and effects equivalent to or higher than those of the above-described embodiments can be obtained.

［１］第３実施形態では、基板割れ検出用配線パターン４１の両端部４１ａ，４１ｂと制御用ＩＣ１６とをコンタクトホール４２ａ，４２ｂを介して電気的に接続している。
しかし、第３実施形態においても、第１実施形態の各検出用端子２２ａ，２２ｂおよびボンディングワイヤ１５と同様に検出用端子およびボンディングワイヤ１５を設け、当該検出用端子と基板割れ検出用配線パターン４１の両端部４１ａ，４１ｂとを当該ボンディングワイヤを介して電気的に接続するようにしてもよい。 [1] In the third embodiment, both end portions 41a and 41b of the substrate crack detection wiring pattern 41 and the control IC 16 are electrically connected through the contact holes 42a and 42b.
However, also in the third embodiment, the detection terminals and the bonding wires 15 are provided in the same manner as the detection terminals 22a and 22b and the bonding wires 15 in the first embodiment, and the detection terminals and the wiring pattern 41 for detecting a substrate crack are provided. Both end portions 41a and 41b may be electrically connected via the bonding wires.

［２］本発明は、単層構造の配線基板（単層基板）だけでなく、多層構造の配線基板（多層基板）に適用してもよい。
多層基板に適用した場合には、配線基板１１の表面上に形成した基板割れ検出用配線パターン２１，３１と、配線基板１１の裏面上に形成した基板割れ検出用配線パターン４１とに加えて、配線基板１１の中間層にも各基板割れ検出用配線パターン２１，３１，４１と同様の基板割れ検出用配線パターンを形成してもよい。 [2] The present invention may be applied not only to a wiring board having a single layer structure (single layer board) but also to a wiring board having a multilayer structure (multilayer board).
When applied to a multilayer substrate, in addition to the substrate crack detection wiring patterns 21 and 31 formed on the front surface of the wiring substrate 11 and the substrate crack detection wiring pattern 41 formed on the back surface of the wiring substrate 11, A substrate crack detection wiring pattern similar to each of the substrate crack detection wiring patterns 21, 31, 41 may be formed on the intermediate layer of the wiring substrate 11.

このようにすれば、各基板割れ検出用配線パターン２１，３１，４１の電気抵抗に基づいた配線基板１１の表面側および裏面側の亀裂の検出結果と、配線基板１１の中間層に形成された基板割れ検出用配線パターンの電気抵抗に基づいた当該中間層の亀裂の検出結果との論理和をとることにより、第３実施形態よりも更に高精度に配線基板１１の割れを検出できる。   If it does in this way, the detection result of the crack of the surface side and the back surface side of the wiring board 11 based on the electrical resistance of each wiring pattern for board | substrate crack detection 21, 31, 41 was formed in the intermediate | middle layer of the wiring board 11. By taking a logical sum with the detection result of the crack of the intermediate layer based on the electrical resistance of the wiring pattern for substrate crack detection, the crack of the wiring substrate 11 can be detected with higher accuracy than in the third embodiment.

本発明を具体化した第１実施形態の半導体装置１０の内部透視斜視図。1 is an internal perspective view of a semiconductor device 10 according to a first embodiment embodying the present invention. 半導体装置１０の縦断面図であり、図１に示すＸ−Ｘ線断面図。FIG. 2 is a longitudinal sectional view of the semiconductor device 10 and is a sectional view taken along line XX shown in FIG. 1. 第１実施形態において配線基板１１の割れを検査する検査システムの概略構成を説明するための半導体装置１０の内部透視上面図。1 is an internal perspective top view of a semiconductor device 10 for explaining a schematic configuration of an inspection system for inspecting a crack of a wiring board 11 in a first embodiment. 本発明を具体化した第２実施形態の半導体装置３０の内部透視上面図。The internal see-through | perspective top view of the semiconductor device 30 of 2nd Embodiment which actualized this invention. 本発明を具体化した第３実施形態の半導体装置４０における配線基板１１の内部透視下面図。The internal see-through | perspective bottom view of the wiring board 11 in the semiconductor device 40 of 3rd Embodiment which actualized this invention. 従来技術の半導体装置の概略構成を説明するための内部透視斜視図。The internal see-through | perspective perspective view for demonstrating schematic structure of the semiconductor device of a prior art.

符号の説明Explanation of symbols

１０，３０，４０…半導体装置
１１…配線基板
１１ｂ…配線基板１１の亀裂
１２…リードフレーム
１３〜１５，３２…ボンディングワイヤ
１６…制御用ＩＣ（検出回路）
１７…制御用ＩＣ
１８…実装部品
１９…接着剤層
２０…ヒートシンク
２１，３１，４１…基板割れ検出用配線パターン
２１ｃ，２１ｄ…基板割れ検出用配線パターン２１の亀裂
２２ａ，２２ｂ…検出用端子
２３…モールドパッケージ
４２ａ，４２ｂ…コンタクトホール
４３…抵抗体
α…基板割れ検出用配線パターン２１，３１，４１の第１部分
β…基板割れ検出用配線パターン２１の第２部分
βａ，βｂ…基板割れ検出用配線パターン３１，４１の第２部分 DESCRIPTION OF SYMBOLS 10, 30, 40 ... Semiconductor device 11 ... Wiring board 11b ... Crack of wiring board 11 12 ... Lead frame 13-15, 32 ... Bonding wire 16 ... Control IC (detection circuit)
17 ... Control IC
DESCRIPTION OF SYMBOLS 18 ... Mounted component 19 ... Adhesive layer 20 ... Heat sink 21, 31, 41 ... Substrate crack detection wiring pattern 21c, 21d ... Substrate crack detection wiring pattern 21 crack 22a, 22b ... Detection terminal 23 ... Mold package 42a, 42b ... contact hole 43 ... resistor α ... first part of substrate crack detection wiring pattern 21, 31, 41 β ... second part of substrate crack detection wiring pattern 21 βa, βb ... substrate crack detection wiring pattern 31, 41 second part

Claims (6)

セラミックから成る配線基板がヒートシンクの一面上に搭載され、ヒートシンクの一面と配線基板の一面とが接着固定され、合成樹脂材料の射出成形を用いて形成されたモールドパッケージ内に配線基板およびヒートシンクが封止され、ヒートシンクの他面がモールドパッケージから露出した樹脂封止型構造の半導体装置であって、
前記配線基板の両面のうち少なくともいずれか一方の面上に形成された基板割れ検出用配線パターンを備え、
前記基板割れ検出用配線パターンは、
導電性ペーストを用いた印刷抵抗体によって形成されて導電性を有すると共に、
前記配線基板の周縁に沿って外周を囲むように配置された第１部分と、
その第１部分の内側にてループ状に配置されると共に当該第１部分に接続された第２部分とを備え、
前記基板割れ検出用配線パターンが形成されている前記配線基板の面上に亀裂が生じて前記配線基板が割れると、その配線基板の亀裂と交差する前記基板割れ検出用配線パターンの部分にも亀裂が生じ、その亀裂によって前記基板割れ検出用配線パターンが切断されることを特徴とする半導体装置。 A ceramic wiring board is mounted on one surface of the heat sink, one surface of the heat sink and one surface of the wiring substrate are bonded and fixed, and the wiring substrate and the heat sink are sealed in a mold package formed by injection molding of a synthetic resin material. A semiconductor device having a resin-sealed structure in which the other surface of the heat sink is exposed from the mold package,
A wiring pattern for detecting a substrate crack formed on at least one of both surfaces of the wiring substrate,
The substrate crack detection wiring pattern is:
Formed by a printed resistor using a conductive paste and having conductivity,
A first portion arranged to surround the outer periphery along the periphery of the wiring board;
A second portion arranged in a loop shape inside the first portion and connected to the first portion;
When a crack occurs on the surface of the wiring board on which the board crack detection wiring pattern is formed and the wiring board is cracked, the part of the wiring pattern for board crack detection that intersects the crack of the wiring board also cracks. And the substrate crack detecting wiring pattern is cut by the crack. セラミックから成る配線基板がヒートシンクの一面上に搭載され、ヒートシンクの一面と配線基板の一面とが接着固定され、合成樹脂材料の射出成形を用いて形成されたモールドパッケージ内に配線基板およびヒートシンクが封止され、ヒートシンクの他面がモールドパッケージから露出した樹脂封止型構造の半導体装置であって、
前記配線基板の両面のうち少なくともいずれか一方の面上に形成された基板割れ検出用配線パターンを備え、
前記基板割れ検出用配線パターンは、導電性ペーストを用いた印刷抵抗体によって形成されて導電性を有し、
前記配線基板は多層構造であり、
前記配線基板の両面のうち少なくともいずれか一方の面上に形成された前記基板割れ検出用配線パターンに加え、
前記配線基板の中間層にも基板割れ検出用配線パターンが形成されており、
前記基板割れ検出用配線パターンが形成されている前記配線基板の面上に亀裂が生じて前記配線基板が割れると、その配線基板の亀裂と交差する前記基板割れ検出用配線パターンの部分にも亀裂が生じ、その亀裂によって前記基板割れ検出用配線パターンが切断されることを特徴とする半導体装置。 A ceramic wiring board is mounted on one surface of the heat sink, one surface of the heat sink and one surface of the wiring substrate are bonded and fixed, and the wiring substrate and the heat sink are sealed in a mold package formed by injection molding of a synthetic resin material. A semiconductor device having a resin-sealed structure in which the other surface of the heat sink is exposed from the mold package,
A wiring pattern for detecting a substrate crack formed on at least one of both surfaces of the wiring substrate,
The substrate crack detection wiring pattern is formed by a printed resistor using a conductive paste and has conductivity,
The wiring board has a multilayer structure,
In addition to the substrate crack detection wiring pattern formed on at least one of the two surfaces of the wiring substrate,
A substrate crack detection wiring pattern is also formed in the intermediate layer of the wiring substrate,
When a crack occurs on the surface of the wiring board on which the board crack detection wiring pattern is formed and the wiring board is cracked, the part of the wiring pattern for board crack detection that intersects the crack of the wiring board also cracks. And the substrate crack detecting wiring pattern is cut by the crack. セラミックから成る配線基板がヒートシンクの一面上に搭載され、ヒートシンクの一面と配線基板の一面とが接着固定され、合成樹脂材料の射出成形を用いて形成されたモールドパッケージ内に配線基板およびヒートシンクが封止され、ヒートシンクの他面がモールドパッケージから露出した樹脂封止型構造の半導体装置であって、
前記配線基板の両面のうち少なくともいずれか一方の面上に形成された基板割れ検出用配線パターンを備え、
前記基板割れ検出用配線パターンは、
導電性ペーストを用いた印刷抵抗体によって形成されて導電性を有すると共に、
前記配線基板の周縁に沿って外周を囲むように配置された第１部分と、
その第１部分の内側にてループ状に配置されると共に当該第１部分に接続された第２部分とを備え、
前記配線基板は多層構造であり、
前記配線基板の両面のうち少なくともいずれか一方の面上に形成された前記基板割れ検出用配線パターンに加え、
前記配線基板の中間層にも基板割れ検出用配線パターンが形成されており、
前記基板割れ検出用配線パターンが形成されている前記配線基板の面上に亀裂が生じて前記配線基板が割れると、その配線基板の亀裂と交差する前記基板割れ検出用配線パターンの部分にも亀裂が生じ、その亀裂によって前記基板割れ検出用配線パターンが切断されることを特徴とする半導体装置。 A ceramic wiring board is mounted on one surface of the heat sink, one surface of the heat sink and one surface of the wiring substrate are bonded and fixed, and the wiring substrate and the heat sink are sealed in a mold package formed by injection molding of a synthetic resin material. A semiconductor device having a resin-sealed structure in which the other surface of the heat sink is exposed from the mold package,
A wiring pattern for detecting a substrate crack formed on at least one of both surfaces of the wiring substrate,
The substrate crack detection wiring pattern is:
Formed by a printed resistor using a conductive paste and having conductivity,
A first portion arranged to surround the outer periphery along the periphery of the wiring board;
A second portion arranged in a loop shape inside the first portion and connected to the first portion;
The wiring board has a multilayer structure,
In addition to the substrate crack detection wiring pattern formed on at least one of the two surfaces of the wiring substrate,
A substrate crack detection wiring pattern is also formed in the intermediate layer of the wiring substrate,
When a crack occurs on the surface of the wiring board on which the board crack detection wiring pattern is formed and the wiring board is cracked, the part of the wiring pattern for board crack detection that intersects the crack of the wiring board also cracks. And the substrate crack detecting wiring pattern is cut by the crack. 請求項１〜３のいずれか１項に記載の半導体装置において、
前記基板割れ検出用配線パターンは、前記配線基板の周縁に沿って外周を囲むように配置されていることを特徴とする半導体装置。 The semiconductor device according to any one of claims 1 to 3 ,
The semiconductor device according to claim 1, wherein the substrate crack detection wiring pattern is disposed so as to surround an outer periphery along a periphery of the wiring substrate. 請求項１〜４のいずれか１項に記載の半導体装置において、
前記基板割れ検出用配線パターンの両端部にそれぞれ接続されると共に、前記モールドパッケージの外部に突出した検出用端子を備えたことを特徴とする半導体装置。 The semiconductor device according to any one of claims 1 to 4 ,
A semiconductor device comprising: a detection terminal that is connected to both ends of the substrate crack detection wiring pattern and protrudes to the outside of the mold package. 請求項１〜４のいずれか１項に記載の半導体装置において、
前記配線基板に搭載されると共に、前記基板割れ検出用配線パターンの両端部に接続された検出回路を備え、
前記検出回路は、前記基板割れ検出用配線パターンの電気抵抗を測定し、その電気抵抗に基づいて、前記基板割れ検出用配線パターンが切断されているかどうか検出することにより、前記配線基板が割れているかどうかを検出し、前記配線基板の割れを検出した場合には、その旨を示すデータ信号を半導体装置の外部へ出力すると共に、半導体装置の回路動作を停止させることを特徴とする半導体装置。 The semiconductor device according to any one of claims 1 to 4 ,
A detection circuit mounted on the wiring board and connected to both ends of the wiring pattern for substrate crack detection,
The detection circuit measures the electrical resistance of the wiring pattern for substrate crack detection, and based on the electrical resistance, detects whether the wiring pattern for substrate crack detection is cut, thereby cracking the wiring substrate. A semiconductor device characterized in that, when a crack in the wiring board is detected, a data signal indicating the fact is output to the outside of the semiconductor device and the circuit operation of the semiconductor device is stopped.
JP2006157111A 2006-06-06 2006-06-06 Semiconductor device Expired - Fee Related JP4872468B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006157111A JP4872468B2 (en) 2006-06-06 2006-06-06 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006157111A JP4872468B2 (en) 2006-06-06 2006-06-06 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2007329159A JP2007329159A (en) 2007-12-20
JP4872468B2 true JP4872468B2 (en) 2012-02-08

Family

ID=38929451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006157111A Expired - Fee Related JP4872468B2 (en) 2006-06-06 2006-06-06 Semiconductor device

Country Status (1)

Country Link
JP (1) JP4872468B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8022521B1 (en) 2008-11-12 2011-09-20 Amkor Technology, Inc. Package failure prognostic structure and method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6376340A (en) * 1986-09-18 1988-04-06 Oki Electric Ind Co Ltd Device for detecting defect in outer periphery of integrated circuit chip
JPH08139218A (en) * 1994-11-08 1996-05-31 Hitachi Ltd Hybrid integrated circuit device and its manufacture
JPH09301704A (en) * 1996-05-09 1997-11-25 Ngk Spark Plug Co Ltd Ozone generating element and ozone generator
JP3799792B2 (en) * 1998-01-27 2006-07-19 三菱電機株式会社 Semiconductor device
US7180302B2 (en) * 2004-07-16 2007-02-20 Simula, Inc Method and system for determining cracks and broken components in armor
JP2006038988A (en) * 2004-07-23 2006-02-09 Seiko Epson Corp Electrooptical apparatus, electronic device and mounting structural body

Also Published As

Publication number Publication date
JP2007329159A (en) 2007-12-20

Similar Documents

Publication Publication Date Title
JP5212133B2 (en) Flow type sensor
CN103219322B (en) There is three dimensional integrated circuits and the using method thereof of resistance measuring arrangements
JPWO2013084294A1 (en) Mechanical quantity measuring device
US9502378B1 (en) Printed circuit boards having blind vias, method of testing electric current flowing through blind via thereof and method of manufacturing semiconductor packages including the same
CN108630669A (en) Semiconductor device
JP2008300554A (en) Semiconductor device
JP4872468B2 (en) Semiconductor device
JP4635901B2 (en) Module package
JP4111158B2 (en) Pressure sensor
JP4179234B2 (en) Semiconductor device
US7938016B2 (en) Multiple layer strain gauge
JP4207846B2 (en) Pressure sensor
KR101912843B1 (en) Printed circuit board
JP2004235403A (en) Composite electronic component
JP2004325363A (en) Inspection method already mounted printed circuit board, and printed circuit board
JP6804646B2 (en) Semiconductor module
JP4207847B2 (en) Pressure sensor
JP4798117B2 (en) Semiconductor device and substrate crack detection method
JP2005347651A (en) Wiring board and crack detecting method of wiring board
JP4207848B2 (en) Pressure sensor
JP2009141082A (en) Semiconductor device
US7679199B2 (en) Semiconductor apparatus
TWI305273B (en) A test assembly for testing a ball grid array package device
JP5258497B2 (en) Wiring structure for solder joint inspection of printed wiring board
JP3211116B2 (en) Electronic component and its module structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111025

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111107

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141202

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4872468

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141202

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees