JP2020004858A - Printed wiring board and printed circuit board - Google Patents
Printed wiring board and printed circuit board Download PDFInfo
- Publication number
- JP2020004858A JP2020004858A JP2018123438A JP2018123438A JP2020004858A JP 2020004858 A JP2020004858 A JP 2020004858A JP 2018123438 A JP2018123438 A JP 2018123438A JP 2018123438 A JP2018123438 A JP 2018123438A JP 2020004858 A JP2020004858 A JP 2020004858A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- isolated
- heat radiation
- bonding portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本開示は、プリント配線基板、及び、当該プリント基板にICパッケージが実装されて成るプリント回路基板に関する。 The present disclosure relates to a printed wiring board and a printed circuit board in which an IC package is mounted on the printed board.
近年、ICチップを収容しているICパッケージの放熱性を良くするために、ICパッケージの構成として、ICパッケージの裏面に放熱板としての電極(以降、放熱電極)を設けた構成が採用されている。当該放熱電極は、プリント配線基板に形成されている電極(以降、放熱面接着部)とはんだ付けされることにより、プリント配線基板をヒートシンクとして機能させる。なお、一般的に、放熱面接着部はプリント配線基板のグランド層と接続されてあって、ICチップに対してグランド電位を提供するように構成されていることが多い。 2. Description of the Related Art In recent years, in order to improve heat dissipation of an IC package containing an IC chip, a configuration in which an electrode (hereinafter, a heat dissipation electrode) as a heat dissipation plate is provided on the back surface of the IC package has been adopted as the configuration of the IC package. I have. The heat dissipating electrode is soldered to an electrode formed on the printed wiring board (hereinafter referred to as a heat dissipating surface bonding portion), so that the printed wiring board functions as a heat sink. In general, the heat-radiation-surface bonding portion is connected to the ground layer of the printed wiring board, and is often configured to provide a ground potential to the IC chip.
上記の放熱構造を有するプリント回路基板においては、放熱電極と接着部とのはんだ付けが正しく行われていないと、ICチップで発生した熱によってICチップの誤動作が誘発され、信頼性が低下する。そのため、放熱電極を有するICパッケージをプリント配線基板に搭載した際には、放熱電極が放熱面接着部と十分にはんだ付けされているか否か(つまり、はんだ付け状態の良否)を判定する必要がある。なお、ここでのプリント回路基板とはプリント配線基板にICパッケージ等の電子部品を搭載した部材を指す。 In the printed circuit board having the above-described heat radiation structure, if the heat radiation electrode and the bonding portion are not properly soldered, the heat generated in the IC chip will cause a malfunction of the IC chip, thereby lowering the reliability. Therefore, when an IC package having a heat radiation electrode is mounted on a printed wiring board, it is necessary to determine whether or not the heat radiation electrode is sufficiently soldered to the heat radiation surface bonding portion (that is, whether the soldering state is good or not). is there. Here, the printed circuit board refers to a member in which an electronic component such as an IC package is mounted on a printed wiring board.
放熱電極と放熱面接着部とのはんだ付け状態を判定する方法としては、例えば、X線検査装置を用いてはんだ付け部分の透過画像を撮影する方法(いわゆるX線透過法)がある。しかしながらX検査透過法では設備が大掛かりとなり、製造コストが増大する。また、X線透過法では、X線源の焦点寸法の関係から解像度が粗く、確実に半田付け不良を検出できるわけではないという問題がある。 As a method of determining the soldering state between the heat radiation electrode and the heat radiation surface bonding portion, for example, there is a method of photographing a transmission image of the soldered portion using an X-ray inspection device (so-called X-ray transmission method). However, the X-inspection transmission method requires large-scale equipment and increases the manufacturing cost. Further, in the X-ray transmission method, there is a problem that the resolution is coarse due to the relationship of the focal size of the X-ray source, and a soldering defect cannot be detected reliably.
なお、特許文献1には、放熱電極と放熱面接着部とのはんだ付け状態を検査するための構成として、プリント配線基板の放熱面接着部を3つのブロック(便宜上、左側ブロック、中央ブロック、右側ブロックと称する)に分離するとともに、そのうちの左側ブロックと右側ブロックから端子部を延伸した構成が開示されている。当該構成においては、ICパッケージ搭載後に左側ブロックの端子部と右側ブロックの端子部のそれぞれに抵抗測定用プローブを接触させて抵抗を測定することにより、はんだ付け状態を判定する。 Patent Document 1 discloses a configuration for inspecting a soldering state between a heat radiation electrode and a heat radiation surface bonding portion, in which a heat radiation surface bonding portion of a printed wiring board is divided into three blocks (for convenience, a left block, a center block, and a right block). A configuration in which a terminal portion extends from a left block and a right block of the blocks is disclosed. In this configuration, after the IC package is mounted, the soldering state is determined by measuring the resistance by contacting a resistance measuring probe with each of the terminal of the left block and the terminal of the right block.
特許文献1に開示の構成では、ICパッケージの搭載面やICパッケージ内部での電気的な接続関係しか考慮されていない。通常、プリント配線基板は、複数の導電層を有しており、その中にはグランド電位を提供する役割を担う導電層(いわゆるグランド層)が形成されている。また、放熱面接着部は前述の通り、プリント配線基板のグランド層と接続されていること多い。 In the configuration disclosed in Patent Document 1, only the mounting surface of the IC package and the electrical connection inside the IC package are considered. Normally, a printed wiring board has a plurality of conductive layers, in which a conductive layer (so-called ground layer) serving to provide a ground potential is formed. Further, as described above, the heat radiation surface bonding portion is often connected to the ground layer of the printed wiring board.
仮に放熱面接着部としての右側ブロックや左側ブロックがグランド層に接続されている場合、右側ブロックと左側ブロックは、グランド層を介して電気的に接続されている状態となる。そのため、右側ブロックや左側ブロックがグランド層に接続されている場合には、特許文献1に開示の方法では、放熱電極と放熱面接着部とのはんだ付け状態に関わらず、右側ブロックと左側ブロックの導通が観測される。つまり、特許文献1に開示の構成では、プリント配線基板の内部構成によっては、はんだ付け状態を判定する事ができない。 If the right block or the left block as the heat radiation surface bonding portion is connected to the ground layer, the right block and the left block are electrically connected via the ground layer. Therefore, when the right block and the left block are connected to the ground layer, according to the method disclosed in Patent Document 1, the right block and the left block are connected regardless of the soldering state between the heat radiation electrode and the heat radiation surface bonding portion. Continuity is observed. That is, in the configuration disclosed in Patent Document 1, the soldering state cannot be determined depending on the internal configuration of the printed wiring board.
また、仮にプリント配線基板が、搭載面だけでなく他の導電層を含めて右側ブロックと左側ブロックとが電気的に分離するように構成されている場合であっても、中央ブロックについては端子部が設けられていないため、中央ブロックにおけるはんだ付け状態は不明である。中央ブロックと放熱電極とがはんだ付けされていなくとも、右側ブロックと左側ブロックとが放熱電極とはんだ付けされてさえいれば、検査プローブ間の導通が観測されるためである。 Even if the printed circuit board is configured so that the right block and the left block are electrically separated from each other including not only the mounting surface but also other conductive layers, the terminal block is not included in the center block. Is not provided, the soldering state in the center block is unknown. This is because conduction between the inspection probes can be observed as long as the right block and the left block are soldered to the heat radiation electrodes even if the center block and the heat radiation electrodes are not soldered.
本開示は、この事情に基づいて成されたものであり、その目的とするところは、放熱電極と放熱面接着部とのはんだ付け状態をより精度良く検査可能なプリント配線基板、及び、プリント回路基板を提供することにある。 The present disclosure has been made based on this situation, and an object of the present disclosure is to provide a printed circuit board and a printed circuit capable of more accurately inspecting a soldering state between a heat radiation electrode and a heat radiation surface bonding portion. It is to provide a substrate.
その目的を達成するためのプリント配線基板は、第1の構成として、底部に放熱電極が設けられている電子部品が実装されるプリント配線基板であって、電子部品の放熱電極とはんだ付けされるための放熱面接着部(11)と、グランド電位を提供する導体層であるグランド層(16)と、を備え、放熱面接着部は、電気的に独立した複数のサブエリアに区分されてあって、複数のサブエリアのうちの少なくとも1つは、グランド層と接続する接地接着部(11b、11c)として構成されており、接地接着部以外のサブエリアは、グランド層を含む他の回路と接続しない孤立接着部(11a、11d、11e、11f、11g)として構成されており、プリント配線基板の表面又は裏面には、検査プローブを接触させるための電極として、プリント配線基板の内部構成を介して接地接着部と電気的に接続されている接地側検査用電極(18b、18c)と、プリント配線基板の内部構成を介して孤立接着部と電気的に接続されている孤立側検査用電極(18a、18d、18e)と、が形成されている。 A printed wiring board for achieving the object is, as a first configuration, a printed wiring board on which an electronic component provided with a heat radiation electrode on a bottom is mounted, and is soldered to the heat radiation electrode of the electronic component. And a ground layer (16) which is a conductor layer for providing a ground potential. The heat radiation surface bonding portion is divided into a plurality of electrically independent sub-areas. At least one of the plurality of sub-areas is configured as a ground bonding part (11b, 11c) connected to the ground layer, and the sub-area other than the ground bonding part is connected to another circuit including the ground layer. It is configured as an isolated bonding portion (11a, 11d, 11e, 11f, 11g) that is not connected, and an electrode for contacting an inspection probe with the front surface or the back surface of the printed wiring board. The ground-side inspection electrodes (18b, 18c) electrically connected to the ground bonding portion via the internal configuration of the lint wiring board, and electrically connected to the isolated bonding portion via the internal configuration of the printed wiring board. And the isolated side inspection electrodes (18a, 18d, 18e).
上記の構成によれば、孤立接着部と接地接着部の両方が正常に放熱電極とはんだ付けされている場合には孤立側検査用電極から接地側検査用電極までの電流経路が形成される一方、仮に孤立接着部が正常に放熱電極と接続されていない場合には孤立側検査用電極から接地側検査用電極までの電流経路が形成されない。そのため、孤立側検査用電極と接地側検査用電極に検査プローブを当て、両電極間の抵抗値、又は、導通の有無を検査することにより、孤立接着部と接地接着部の両方が正常に放熱電極とはんだ付けされているか否かを判定することができる。 According to the above configuration, when both the isolated bonding portion and the ground bonding portion are normally soldered to the heat radiation electrode, a current path from the isolated side testing electrode to the ground side testing electrode is formed. If the isolated bonding portion is not normally connected to the heat radiation electrode, no current path is formed from the isolated test electrode to the ground test electrode. Therefore, the test probe is applied to the isolated test electrode and the ground test electrode, and the resistance value between the two electrodes or the presence or absence of continuity is checked. It can be determined whether or not the electrodes are soldered.
また、上記目的を達成するためのプリント配線基板は、第2の構成として、電子部品が実装されるプリント配線基板であって、電子部品の底部に設けられる放熱電極とはんだ付けされるための放熱面接着部(11)と、グランド電位を提供する導体層である第1のグランド層(17j)と、第1のグランド層とは電気的に分離された第2のグランド層(17k)と、を備え、接着部は、第1接地接着部(11j)と第2接地接着部(11k)とに電気的に分割されており、第1接地接着部は第1のグランド層と接続されており、第2接地接着部は第2のグランド層と接続されており、プリント配線基板の表面又は裏面には、検査プローブを接触させるための電極として、プリント配線基板の内部構成を介して第1接地接着部と電気的に接続されている第1検査用電極(18j)と、プリント配線基板の内部構成を介して第2接地接着部と電気的に接続されている第2検査用電極(18k)と、が形成されている。 The printed wiring board for achieving the above object is, as a second configuration, a printed wiring board on which an electronic component is mounted, and a heat radiating electrode to be soldered to a radiating electrode provided on the bottom of the electronic component. A surface bonding portion (11), a first ground layer (17j) which is a conductor layer for providing a ground potential, a second ground layer (17k) electrically separated from the first ground layer, The bonding portion is electrically divided into a first ground bonding portion (11j) and a second ground bonding portion (11k), and the first ground bonding portion is connected to the first ground layer. , The second ground bonding portion is connected to the second ground layer, and is provided on the front or back surface of the printed wiring board as an electrode for contacting an inspection probe with the first ground via the internal structure of the printed wiring board. Electrically connected to the adhesive And in that the first inspection electrode (18j), and the second ground bonding portion through the internal configuration of a printed wiring board and electrically connected to it are second testing electrode (18k), it is formed.
上記の構成によれば、第1接地接着部と第2接地接着部の両方が正常に放熱電極とはんだ付けされている場合には第1検査用電極から第2検査用電極までの電流経路が形成される一方、少なくともどちらか一方が正常に放熱電極と接続されていない場合には検査用電極間に電流経路が形成されない。そのため、第1、第2検査用電極に検査プローブを当て、両電極間の抵抗値、又は、導通の有無を検査することにより、第1、第2接地接着部の両方が正常に放熱電極とはんだ付けされているか否かを判定することができる。 According to the above configuration, when both the first ground bonding portion and the second ground bonding portion are normally soldered to the heat radiation electrode, a current path from the first inspection electrode to the second inspection electrode is formed. On the other hand, if at least one of them is not normally connected to the heat radiation electrode, no current path is formed between the test electrodes. Therefore, by applying an inspection probe to the first and second inspection electrodes and inspecting the resistance value between the two electrodes or the presence or absence of continuity, both the first and second ground bonding portions are normally connected to the heat radiation electrode. It can be determined whether or not soldering has been performed.
さらに、上記目的に対応する解決手段としてのプリント回路基板は、上述した第1又は第2の構成を備えるプリント配線基板を用いて成るプリント回路基板である。 Further, a printed circuit board as a solution to the above object is a printed circuit board using the printed wiring board having the above-described first or second configuration.
なお、特許請求の範囲に記載した括弧内の符号は、一つの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、本開示の技術的範囲を限定するものではない。 Note that the reference numerals in parentheses described in the claims indicate the correspondence with specific means described in the embodiment described below as one aspect, and limit the technical scope of the present disclosure. is not.
[第1実施形態]
以下、本開示の第1の実施形態について図を用いて説明する。図1は、本開示に係るプリント回路基板100の上面図である。プリント回路基板100は、プリント配線基板10に、所定の機能を提供するICパッケージ20を含む種々の電子部品が実装されてなる。図1はICパッケージ20の周辺構成の一例を概念的に示している。
[First Embodiment]
Hereinafter, a first embodiment of the present disclosure will be described with reference to the drawings. FIG. 1 is a top view of a printed
ICパッケージ20は、表面実装型のICパッケージであって、ICチップ21、複数のリード22、及び放熱電極23を樹脂により封止及び一体化したものである。ICパッケージ20は、例えば、所定のモータを駆動させるためのICパッケージである。なお、ICパッケージ20は、無線機用やオーディオ用の高周波パワーアンプICなどを収容するものであっても良い。ICパッケージ20は任意のものとできる。
The
ICチップ21は、所定の機能を提供するように構成されている集積回路である。ICチップ21は、熱伝導性の高い接着剤で放熱電極23に直接に取り付けられている。ICチップ21はダイとも称される。ICチップ21は信号入出力用の端子を複数備えており、これら複数の端子は、金属細線などを介してリード22と電気的に接続されている。
The
複数のリード22は、ICチップ21と外部回路とを電気的に接続するための構成である。ここでの外部回路とは例えばプリント配線基板10に形成されている種々の電気回路である。また、プリント配線基板10に搭載されている種々の電子部品も外部回路に含まれる。複数のリード22は何れも、ICパッケージ20の側面から外部に突出されている。なお、複数のリード22の中には、グランド端子22gや電源用端子なども含まれる。グランド端子22gはプリント配線基板10のグランド層16に電気的に接続されている。
The plurality of
放熱電極23は、ICチップ21と熱的に接続された金属製の部材である。放熱電極23は、ICパッケージ20の底部において露出されている。ここでは一例として放熱電極23は正方形状に形成されているものとするが、放熱電極23の形状はこれに限らない。放熱電極23の形状は長方形や円形など適宜変更されうる。放熱電極23は、ICチップ21内部でグランド端子22gと電気的に接続されていても良い。つまり放熱電極23はICチップ21にグランド電位を提供するように構成されていても良い。
The
放熱電極23の下面は、はんだ付けによってプリント配線基板10の表面に形成されている放熱面接着部11と接着されている。つまり、放熱電極23は電気的に且つ熱的に、はんだ30を介して放熱面接着部11と接続されている。ICチップ21で発生した熱は放熱電極23及びはんだ30を介してプリント配線基板10に伝達され、プリント配線基板10に形成されている面的な電極パターンである周縁導通部17b等を通じて拡散、放熱されるようになっている。このような構成により、ICチップ21の発熱量が相対的に大きい場合であっても、熱によってICチップ21が誤動作する恐れを低減可能となる。
The lower surface of the
次に、プリント配線基板10の構成について説明する。プリント配線基板10は、ガラス・エポキシ基板などの絶縁層をベースにして、例えばグランド層16や電源層などの複数の導体層をビルドアップした多層基板である。なお、プリント配線基板10は単層基板であってもよい。プリント配線基板10の表面には、ICパッケージ20を含む種々の電子部品を実装するための配線パターンやランドが形成されている。
Next, the configuration of the printed
その他、プリント配線基板10には、スルーホールやビア15などが適宜形成されている。ビア15aは後述する中央部11aと中央導通部17aとを接続するビア15であり、ビア15bは後述する周縁部11bとグランド層16とを接続するビア15である。本実施形態では図1や図2等に示すように、中央部11aと中央導通部17aとを接続するビア15bは複数設けられている。図1等に示す種々のビア15やグランド層16等の配置態様は一例であって適宜変更可能である。グランド層16は周縁導通部17bと一体化されていても良い。以降では、プリント配線基板10が備える2つの面のうち、ICパッケージ20が搭載される面を搭載面10xと記載するとともに、その反対側の面を裏面10yと記載する。
In addition, through holes and vias 15 are appropriately formed in the printed
プリント配線基板10の搭載面10xは、図2に示すように、ICパッケージ20が取り付けられるための構成として、放熱面接着部11及びリード用ランド12が設けられている。また、搭載面10xには、その他の電子部品を搭載するためのランド(以降、周辺素子用ランド)13や、配線パターン14が設けられている。配線パターン14は、ランド13間や、ランド13とビア15とを接続する構成である。搭載面10xにおいて配線パターン14などが形成されている部分にはソルダーレジストが適宜付与されている。
As shown in FIG. 2, the mounting
放熱面接着部11は、ICパッケージ20の放熱電極23とはんだ付けされるための構成である。ICパッケージ20がプリント配線基板10に搭載された状態においては、放熱面接着部11は放熱電極23とはんだ30を介して電気的に接続される。当該放熱面接着部11は、ICパッケージ20の放熱電極23の大きさとほぼ同じ大きさに設定されている。すなわち、放熱面接着部11は全体形状として矩形状(具体的には正方形状)に形成されている。放熱面接着部11は、ほぼ平坦な面として形成されている。放熱面接着部11は、はんだとの被着性に優れた金属(例えば銅)を用いてパターン形成されている。便宜上、放熱面接着部11の1辺の長さをLとする。
The heat radiation
放熱面接着部11は、図2に示すように、中央部11aと周縁部11bの2つに分割(換言すれば区分)されている。中央部11aと周縁部11bは、ICパッケージ20が搭載されていない状態において(換言すればプリント配線基板10単体では)互いに電気的に独立したサブエリアに相当する。
As shown in FIG. 2, the heat radiating surface
中央部11aは、例えば、1辺の長さがL/2の正方形状に形成されている。中央部11aはその中心が、放熱面接着部11の中心と一致するように形成されている。ここでの一致には略一致も含まれる。中央部11aは概ね放熱面接着部11の中央に相当する領域に形成されていればよい。なお、L/2はLの半分の長さを指す。他の態様として、中央部の1辺の長さはL/3であってもよいし、Lを0.75倍した値などであっても良い。
The
中央部11aは円形や楕円形、長方形、六角形等であっても良い。中央部11aの形状は適宜変更可能である。中央部11aの形状や大きさ、形成位置は、周縁部11bが1つの環状構成として連続性を保つように形成されていれば良い。周縁部11bは、放熱面接着部11全体から中央部11aを除外した領域である。周縁部11bは中央部11aを囲むようにひと繋がりに形成されている。
The
中央部11aは、ビア15aを介して裏面10yに形成されている中央導通部17aと接続されている。中央導通部17a及びビア15aは、グランド層16を含む他の回路とは電気的に接続されていない。つまり、中央部11aから中央導通部17aまでの一連の構成は、ICパッケージ20にとっての周辺回路と電気的に隔離されている。中央部11aは孤立接着部に相当する。
The
一方、周縁部11bは、ビア15bを介してグランド層16と接続されている。換言すれば、周縁部11bは、ICパッケージ20にとっての周辺回路とグランド層16を介して電気的に接続されている。なお、ここでは一例としてビア15aやビア15bは搭載面10xから裏面10yまで貫通するように形成されているものとする。周縁部11bは接地接着部に相当する。
On the other hand, the
中央部11aと周縁部11bの離隔は、適宜設計されればよい。ICパッケージ20が搭載されていない状態において中央部11aと周縁部11bとが電気的に分離するように構成されていれば良い。なお、ICパッケージ20がプリント配線基板10に搭載された状態においては、はんだ30及び放熱電極23を介して中央部11aと周縁部11bとは電気的に接続される。中央部11aと周縁部11bの間には、ソルダーレジストが付与されていることが好ましい。
The separation between the
裏面10yには、図3に示すように、中央導通部17a、及び、周縁導通部17bが形成されている。中央導通部17aは、中央部11aがはんだ30を介してICパッケージ20(具体的には放熱電極23)から受け取った熱を放熱する役割を担う。中央導通部17aは、ビア15a等の放熱面接着部材を介して中央部11aとのみ電気的に接続されている。
As shown in FIG. 3, a
中央導通部17aは、概ね中央部11aと同じ形状に形成されている。中央導通部17aは、中央部11aの裏側に相当する位置に形成されている。中央導通部17aの表面の大部分はソルダーレジストによって覆われている。ただし、中央導通部17aの一部は、検査プローブ9を接触させるためのランド(以降、検査用ランド18a)として外部に露出されている。検査プローブ9は、抵抗値/導通性を測定するためのプローブである。中央導通部17aは中央部11aと電気的に接続しているため、検査用ランド18aもまた中央部11aと導通している。このような構成は、中央部11aと導通しているランドを裏面10yに設けた構成に相当する。検査用ランド18aは孤立側検査用電極に相当する。
The
周縁導通部17bは、グランド層16等や種々のビア15、15bを介して、周縁部11bと電気的に接続されている。周縁導通部17bは、周縁部11bがはんだ30を介して放熱電極23から受け取った熱を放熱する役割を担う。また、周縁導通部17bはグランド層としての役割を担いうる。周縁導通部17bの表面の大部分はソルダーレジストによって覆われている。ただし、周縁導通部17bの一部は、検査プローブ9を接触させるためのランド(以降、検査用ランド18b)として外部に露出されている。周縁導通部17bは周縁部11bと電気的に接続しているため、検査用ランド18bもまた周縁部11bと導通している。このような構成は、裏面10yに周縁部11bと導通している検査用ランド18bを設けた構成に相当する。検査用ランド18bは接地側検査用電極に相当する。
The
以上の構成によれば、検査用ランド18a、18bのそれぞれに検査プローブ9を当てて導通試験(換言すれば抵抗測定試験)を行うことにより、放熱面接着部11と放熱電極23とのはんだ付け状態を検査することができる。具体的には、次の通りである。まず、中央部11a及び周縁部11bのそれぞれが正常に放熱電極23とはんだ付けがされている場合には、図4において点線で示すように、検査用ランド18aから検査用ランド18bまでの電流経路が形成される。そのため、検査用ランド18a、18bのそれぞれに検査プローブ9を当てることによって得られる検査用ランド18a、18b間の抵抗値(つまり測定結果)は、実質的に0と見なせる程度の低い値となる。
According to the above configuration, by conducting the continuity test (in other words, the resistance measurement test) by applying the inspection probe 9 to each of the inspection lands 18a and 18b, the soldering between the heat radiation
一方、例えば図5に示すように中央部11aが放熱電極23とはんだ付けされていない場合には、検査用ランド18aから検査用ランド18bまでの電流経路が形成されない。故に、検査用ランド18a、18bのそれぞれに検査プローブ9を当てた場合の試験結果としては、無限大に相当する非常に大きい値が得られる。周縁部11bにはんだ30が形成されていない場合にも同様に、検査用ランド18a、18b間の抵抗値は無限大に相当する値となる。上記の構成によれば、放熱面接着部11としての中央部11aと周縁部11bの両方が正常に放熱電極23とのはんだ付けされているか(つまりはんだ付けの良否)を判断できる。
On the other hand, for example, when the
検査用ランド18a、18bに検査プローブ9を当てて検査用ランド18a、18b間の抵抗値に基づいてはんだ付け状態を判定する方法は、プリント回路基板の検査方法、及び、プリント回路基板の製造方法の1工程に相当する。具体的には検査用ランド18a、18b間の抵抗値が所定の閾値以下である場合には、中央部11aと周縁部11bのそれぞれのはんだ付けが成功していると判定する一方、抵抗値が所定の閾値以上である場合には、はんだ付けが不良であると判定する。なお、他の検査態様としては、検査用ランド18a、18b間の抵抗値までは測定せずに、単純に検査用ランド18a、18b間が導通しているか否か(つまり導通の有無)によって放熱面接着部11と放熱電極23とのはんだ付け状態を判定してもよい。
The method for determining the soldering state based on the resistance between the inspection lands 18a and 18b by applying the inspection probe 9 to the inspection lands 18a and 18b includes a method for inspecting a printed circuit board and a method for manufacturing the printed circuit board. Corresponds to one step. Specifically, when the resistance value between the inspection lands 18a and 18b is equal to or less than a predetermined threshold value, it is determined that the soldering of each of the
なお、周縁部11bが放熱電極23とはんだ接続されていない状態は、例えば溶解状態のはんだ(以降、溶融はんだ)を放熱面接着部11に塗布した際に、何らかの原因で溶解はんだが放熱面接着部11の中央に偏ってしまった場合に生じうる。同様、中央部11aが放熱電極23とはんだ接続されていない状態は、溶融はんだを放熱面接着部11に塗布した際に、何らかの原因で溶解はんだが放熱面接着部11の縁部に偏ってしまった場合に生じうる。
The state in which the
以上では、中央部11aと周縁部11bのうちの中央部11aを、放熱面接着部11においてグランド層16を含む他の回路と接続しない領域(以降、孤立接着部)とする態様を開示したが、これに限らない。プリント配線基板10は周縁部11bが孤立放熱面接着部となるように構成されていてもよい。また、ビア15a、15bの搭載面/裏面側の端部を検査用の電極として用いるように構成されていてもよい。
In the above description, the aspect has been disclosed in which the
以上、本開示の第1の実施形態を説明したが、本開示は上述の実施形態に限定されるものではなく、以降で述べる種々の変形例も本開示の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。例えば下記の種々の変形例は、技術的な矛盾が生じない範囲において適宜組み合わせて実施することができる。なお、前述の実施形態で述べた部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。また、構成の一部のみに言及している場合、他の部分については先に説明した実施形態の構成を適用することができる。 Although the first embodiment of the present disclosure has been described above, the present disclosure is not limited to the above embodiment, and various modifications described below are also included in the technical scope of the present disclosure. In addition to the following, various changes can be made without departing from the scope of the invention. For example, the following various modifications can be implemented in appropriate combinations within a range where technical inconsistency does not occur. Note that members having the same functions as the members described in the above embodiment are denoted by the same reference numerals, and description thereof will be omitted. When only a part of the configuration is mentioned, the configuration of the above-described embodiment can be applied to the other part.
[変形例1]
上述した第1実施形態では、放熱面接着部11を中央部11aと周縁部11bの2つの分割する態様を開示したが、放熱面接着部11の分割態様はこれに限らない。例えば放熱面接着部11は、3つのサブエリアに分割されていても良い。以下、当該技術的思想に対応する実施例を変形例1として説明する。
[Modification 1]
In the above-described first embodiment, the aspect in which the heat radiation
本変形例のプリント配線基板10は、図6に示すように主要部11c、第1孤立部11d、及び第2孤立部11eに分割されている。主要部11cは、プリント配線基板10における他の回路との電気的な接続関係の観点において、前述の周縁部11bに相当する構成である。主要部11cはICパッケージ20にとっての周辺回路とグランド層16を介して電気的に接続されている。一方、第1孤立部11d及び第2孤立部11eは、プリント配線基板10における他の回路との電気的な接続関係の観点において、前述の中央部11a(換言すれば孤立接着部)に相当する構成である。第1孤立部11d及び第2孤立部11eはグランド層16や周辺回路とは電気的に接続されていない。
The printed
第1孤立部11d及び第2孤立部11eは、正方形状の放熱面接着部11において、互いに対角の関係にある角部に形成されている。本実施形態の第1孤立部11d及び第2孤立部11eは一例として、1辺がL/6の正方形状に形成されている。第1孤立部11d及び第2孤立部11eの1辺の長さは適宜変更可能であり、例えばL/4やL/8などであっても良い。
The first
第1孤立部11dは、ビア15dを介して裏面10yに形成されている第1孤立導通部17dと接続されている。第2孤立部11eは、ビア15eを介して裏面10yに形成されている第2孤立導通部17eと接続されている。以降では第1孤立部11dと第2孤立部11eとを区別しない場合には単に孤立部と記載する。本変形例として開示の構成は、2つの孤立部を放熱面接着部11の1組の対角に分散配置した構成に相当する。
The first
主要部11cは、放熱面接着部11全体から第1孤立部11d及び第2孤立部11eを差し引いて残った領域に相当する。主要部11cと第1孤立部11dや第2孤立部11eとの離隔は、適宜設計されればよい。主要部11cは、ビア15cを介してグランド層16と接続されている。このように主要部11cはグランド層16を介して周辺回路と電気的に接続されている。主要部11cは、接地接着部に相当する。
The
本変形例の裏面10yには、図7に示すように、主要導通部17c、第1孤立導通部17d、及び第2孤立導通部17eが形成されている。主要導通部17cは、主要部11cがはんだ30を介して放熱電極23から受け取った熱を放熱するための構成である。また、主要導通部17cは、グランド層として機能しうる。主要導通部17cは、図8に示すように、ビア15c等の構成を介して主要部11cと電気的に接続されている。
As shown in FIG. 7, a
主要導通部17cは、主要部11cの裏側に相当する領域を含むように形成されている。主要導通部17cの表面の大部分はソルダーレジストによって覆われている。ただし、主要導通部17cの一部は、検査プローブ9を接触させるためのランド(以降、検査用ランド18c)として外部に露出されている。主要導通部17cは主要部11cと電気的に接続しているため、検査用ランド18cもまた主要部11cと導通している。このような構成は、裏面10yに主要部11cと導通している検査用ランド18cを設けた構成に相当する。検査用ランド18cは、接地側検査用電極に相当する。
The
第1孤立導通部17dは、第1孤立部11dがはんだ30を介して放熱電極23から受け取った熱を放熱する役割を担う。第1孤立導通部17dは、ビア15d等の放熱面接着部材を介して第1孤立部11dとのみ電気的に接続されている。第1孤立導通部17dは、第1孤立部11dの裏側に相当する位置に形成されている。
The first isolated conducting
第1孤立導通部17dの表面の大部分はソルダーレジストによって覆われている。ただし、第1孤立導通部17dの一部は、検査プローブ9を接触させるためのランド(以降、検査用ランド18d)として外部に露出されている。第1孤立導通部17dは第1孤立部11dと電気的に接続しているため、検査用ランド18dもまた第1孤立部11dと導通している。このような構成は、裏面10yに第1孤立部11dと導通している検査用ランド18dを設けた構成に相当する。検査用ランド18dは孤立側検査用電極に相当する。
Most of the surface of the first isolated
第2孤立導通部17eは、第2孤立部11eがはんだ30を介して放熱電極23から受け取った熱を放熱する役割を担う。第2孤立導通部17eは、ビア15e等の放熱面接着部材を介して第2孤立部11eとのみ電気的に接続されている。第2孤立導通部17eは、第2孤立部11eの裏側に相当する位置に形成されている。
The second isolated conductive portion 17e plays a role of radiating heat received by the second
第2孤立導通部17eの表面の大部分はソルダーレジストによって覆われている。ただし、第2孤立導通部17eの一部は、検査プローブ9を接触させるためのランド(以降、検査用ランド18e)として外部に露出されている。第2孤立導通部17eは第2孤立部11eと電気的に接続しているため、検査用ランド18eもまた第2孤立部11eと導通している。このような構成は、裏面10yに第2孤立部11eと導通している検査用ランド18eを設けた構成に相当する。検査用ランド18eは孤立側検査用電極に相当する。
Most of the surface of the second isolated conductive portion 17e is covered with the solder resist. However, a part of the second isolated conducting portion 17e is exposed to the outside as a land for contacting the inspection probe 9 (hereinafter, an
以上の構成によれば、検査用ランド18c、18dのそれぞれに検査プローブ9を当てて導通試験(換言すれば抵抗測定試験)を行うことにより、主要部11cと第1孤立部11dのそれぞれが正常に放熱電極23とはんだ接続されているか否かを検査することができる。また、検査用ランド18c、18eのそれぞれに検査プローブ9を当てて導通試験(換言すれば抵抗測定試験)を行うことにより、主要部11cと第2孤立部11eのそれぞれが正常に放熱電極23とはんだ接続されているか否かを検査することができる。
According to the above configuration, the continuity test (in other words, the resistance measurement test) is performed by applying the inspection probe 9 to each of the inspection lands 18c and 18d, so that each of the
上記のように、検査用ランド18c、18d間の導通試験と、検査用ランド18c、18e間の導通試験の両方を行うことにより、放熱電極23と放熱面接着部11とが正常にはんだ接続されていることをより精度良く判定することができる。具体的には、仮に図9に示すように、はんだ30が充填されていない領域が放熱面接着部11の隅部に生じた場合には、検査用ランド18c、18d間の抵抗値が非常に大きい値をとる。そのため、各検査用ランド間の導通試験を行うことにより、放熱面接着部11の隅部にはんだ30が充填されていないことを検出することができる。
As described above, by conducting both the conduction test between the inspection lands 18c and 18d and the conduction test between the inspection lands 18c and 18e, the
[変形例2]
以上では種々の検査用ランド18を裏面10yに設ける態様を開示したがこれに限らない。検査用ランド18は図10に示すように搭載面10xに形成されていても良い。放熱面接着部11の各分割領域から検査用ランド18までは、プリント配線基板10の内部導体層を用いて接続されている。
[Modification 2]
The embodiment in which various inspection lands 18 are provided on the
[変形例3]
図11に示すように、第1孤立部11d及び第2孤立部11eは、直角二等辺三角形に形成されていても良い。当該構成によれば、主要部11cと各孤立部とを分離するための離隔部分の面積(換言すれば延設量)を抑制することができる。具体的には、変形例1に開示の構成の1/√2倍に低減することができる。当然、離隔部分の面積を抑制できれば、はんだ付けできる面積が相対的に大きくなる。そして、はんだ付けされている面積が大きいほど、ICチップ21で生じた熱はプリント配線基板10に伝わりやすくなる。つまり、本変形例に開示の構成によれば、変形例1に開示の構成よりも放熱電極23と放熱面接着部11とがはんだ付けされる面積が増大し、伝熱性及び放熱性を高めることができる。なお、放熱面接着部11に形成される離隔部分とは、はんだ30が塗布されない領域に相当する。
[Modification 3]
As shown in FIG. 11, the first
[変形例4]
放熱面接着部11は、図12に示すように、5つのエリアに分割されていても良い。例えば放熱面接着部11は、主要部11c、第1孤立部11d、第2孤立部11e、第3孤立部11f及び第4孤立部11gに分割されていても良い。第1孤立部11d、第2孤立部11e、第3孤立部11f、及び第4孤立部11gは、正方形状の放熱面接着部11の角部に形成されている。
[Modification 4]
The heat radiation
第1孤立部11d、第2孤立部11e、第3孤立部11f、及び第4孤立部11gは、別の観点によれば、正方形状の放熱面接着部11の4つの角部(つまり四隅)を電気的に分離させた構成に相当する。また、当該構成は、4つの孤立部を放熱面接着部11の四隅に分散配置した構成に相当する。各孤立部は変形例3として開示の通り、概ね直角三角形状に形成されている。
According to another viewpoint, the first
裏面10yには、主要導通部17c、第1孤立導通部17d、及び第2孤立導通部17eに加えて、第3孤立導通部及び第4孤立導通部が形成されている(図示略)。第3孤立導通部や第4孤立導通部は、第1孤立導通部や第2孤立導通部と同様の構成である。第3孤立導通部は、第3孤立部11fに対応する導通部であって、電気的にはビアを介して第3孤立部11fとのみ接続されている。第4孤立導通部は、第4孤立部11gに対応する導通部であって、電気的にはビアを介して第4孤立部11gとのみ接続されている。第3、第4孤立導通部にも検査用ランドが形成されている。
On the
上記の構成によれば、検査用ランド18cと他の4つの検査用ランドとの導通試験を行うことにより、放熱面接着部11の4隅まで十分にはんだ30が充填されていることを確認することができる。つまり、放熱面接着部11全体が正常に放熱電極23とはんだ付けされているか否かを検査することができる。
According to the above configuration, by conducting a continuity test between the
[第2実施形態]
次に、本開示の第2実施形態について図を用いて説明する。第2実施形態のICパッケージ20は、グランド端子22gに相当するリードを備えておらず、放熱電極23だけがグランド端子として機能するように構成されている。
[Second embodiment]
Next, a second embodiment of the present disclosure will be described with reference to the drawings. The
また、第2実施形態のプリント配線基板10の放熱面接着部11は、図13に示すように、左側部11jと右側部11kの2つに分割されている。左側部11jと右側部11kは略同一の形状に形成されている。左側部11jは、図14及び図15に示すように、ビア15jを介して裏面10yに形成されている左側導通部17jと接続されている。また、右側部11kは、図14及び図15に示すように、ビア15kを介して裏面10yに形成されている右側導通部17kと接続されている。
As shown in FIG. 13, the heat-dissipating-
左側導通部17jは、左側部11jがはんだ30を介して放熱電極23から受け取った熱を放熱するとともにグランド層として機能する。左側導通部17jは、左側部11jの裏側に相当する領域を含むように形成されている。左側導通部17jは、一部の回路と電気的に接続されている。左側導通部17jは第1のグランド層に相当し、左側部11jは第1接地接着部に相当する。
The left
左側導通部17jの表面の大部分はソルダーレジストによって覆われている。ただし、左側導通部17jの一部は、検査プローブ9を接触させるためのランド(以降、検査用ランド18j)として外部に露出されている。左側導通部17jは左側部11jと電気的に接続されているため、検査用ランド18jもまた左側部11jと導通している。このような構成は、裏面10yに左側部11jと導通しているランドを設けた構成に相当する。検査用ランド18jは第1検査用電極に相当する。
Most of the surface of the
右側導通部17kは、右側部11kがはんだ30を介して放熱電極23から受け取った熱を放熱するとともにグランド層として機能する。右側導通部17kは、右側部11kの裏側に相当する領域を含むように形成されている。右側導通部17kは、一部の周辺回路と電気的に接続されている。右側導通部17kは第2のグランド層に相当、右側部11kは第2接地接着部に相当する。
The
右側導通部17kの表面の大部分はソルダーレジストによって覆われている。ただし、右側導通部17kの一部は、検査プローブ9を接触させるためのランド(以降、検査用ランド18k)として外部に露出されている。右側導通部17kは右側部11kと電気的に接続されているため、検査用ランド18kもまた右側部11kと導通している。このような構成は、右側部11kと導通しているランドを裏面10yに設けた構成に相当する。検査用ランド18kは第2検査用電極に相当する。
Most of the surface of the
右側導通部17kと左側導通部17jは、ICパッケージ20が搭載されていない状態には、電気的に分離するように構成されている。換言すれば、右側導通部17kは、放熱電極23を介してのみ左側導通部17jと電気的に接続するように構成されている。本実施形態のICパッケージ20は放熱電極23のみがグランド端子として機能するように構成されているため、上記の構成は、プリント配線基板10においてICパッケージ20の周辺回路にとってのグランド層を、左側導通部17jと右側導通部17kに分割した構成に相当する。
The
<第2実施形態の効果>
上記の構成では、左側導通部17jと右側導通部17kとは放熱電極23を介してのみ電気的に接続するように構成されている。そのため、左側部11j及び右側部11kの少なくとも何れか一方が放熱電極23とはんだ付けされていない場合には導通試験の結果として相対的に大きい抵抗値が得られる。一方、左側部11j及び右側部11kの両方が正常に放熱電極23とはんだ付けされている場合には導通試験の結果としては0と見なせる非常に小さい抵抗値が得られる。つまり、左側部11j及び右側部11kの両方が正常にはんだ付けされているか否かによって、導通試験の結果に有意な差が生じる。故に、検査用ランド18j、18kに検査プローブ9を当てることにより、放熱面接着部11が正常に放熱電極23とはんだ付けできているか否かを検査することができる。
<Effect of Second Embodiment>
In the above configuration, the
なお、検査用ランド18j、18kのそれぞれに検査プローブ9を当て、検査用ランド18j、18k間の抵抗値に基づいてはんだ付け状態を判定する方法がプリント回路基板の検査方法、及び、プリント回路基板の製造方法の1工程に相当する。具体的には検査用ランド18j、18k間の抵抗値が所定の閾値以下である場合には、左側部11jと右側部11kのそれぞれが正常にはんだ付けされていると判定する一方、抵抗値が所定の閾値以上である場合には少なくとも何れか一方はんだ付けが不良であると判定する。なお、他の検査態様としては、検査用ランド18j、18k間の抵抗値の特定までは実施せずに、単純に検査用ランド18j、18k間が導通しているか否か(つまり導通の有無)によって放熱面接着部11と放熱電極23とのはんだ付け状態を判定してもよい。
A method of applying a test probe 9 to each of the
なお、左側部11j及び右側部11kの少なくとも何れか一方のはんだ付けが不良の場合には、はんだ不良の領域に接続される周辺回路にはグランド電位が提供されないため、電気的に浮いた状態となる。電気的に浮いた状態となっている周辺回路は動作しない可能性が高い。故に上記の構成によれば、検査プローブを当てずとも、動作確認を実施することによって放熱面接着部11と放熱電極23とのはんだ付けの不良を検出することも可能である。加えて、動作不良が生じている区画から、逆説的に、放熱面接着部11においてはんだ付けできていない領域を特定することもできる。
When the soldering of at least one of the
なお、以上では一例として、放熱面接着部11を左側部11jと右側部11kとに左右に2分割した態様を開示したが、放熱面接着部11の分割態様はこれに限らない。放熱面接着部11は第1の実施形態と同様に中央部と周縁部とに2分割されていても良い。また、放熱面接着部11の分割数は2に限らない。放熱面接着部11は3分割されていてもよいし、4分割されていても良い。各分割領域に対応するグランド層としての電極パターンが裏面10y又は基板内部に形成されていれば良い。各分割領域に対応する電極パターンは、放熱電極23を介してのみ電気的に接続するように構成されていれば良い。
In the above description, as an example, a mode in which the heat radiation
100 プリント回路基板、10 プリント配線基板、10x 搭載面、10y 裏面、11 放熱面接着部、11a 中央部(孤立接着部)、11b 周縁部(接地接着部)、11c 主要部(接地接着部)、11d 第1孤立部(孤立接着部)、11e 第2孤立部(孤立接着部)、11f 第3孤立部(孤立接着部)、11g 第4孤立部(孤立接着部)、11j 左側部(第1接地接着部)、11k 右側部(第2接地接着部)、12 リード用ランド、13 周辺素子用ランド、14 配線パターン、16 グランド層、17j 左側導通部、17k 右側導通部、18a・18d〜18e 検査用ランド(孤立側検査用電極)、18b〜18c 検査用ランド(接地側検査用電極)、18j 検査用ランド(第1検査用電極)、18k 検査用ランド(第2検査用電極)20 ICパッケージ、21 ICチップ、22 リード、22g グランド端子、23 放熱電極、30 はんだ
100 printed circuit board, 10 printed wiring board, 10x mounting surface, 10y back surface, 11 heat radiation surface bonding portion, 11a central portion (isolated bonding portion), 11b peripheral portion (ground bonding portion), 11c main portion (ground bonding portion), 11d 1st isolated part (isolated adhesive part), 11e second isolated part (isolated adhesive part), 11f third isolated part (isolated adhesive part), 11g fourth isolated part (isolated adhesive part), 11j left part (first adhesive part) Ground bonding portion), 11k right side portion (second ground bonding portion), 12 lead lands, 13 peripheral device lands, 14 wiring patterns, 16 ground layers, 17j left conduction portion, 17k right conduction portion, 18a and 18d to 18e Inspection land (isolated-side inspection electrode), 18b to 18c Inspection land (ground-side inspection electrode), 18j Inspection land (first inspection electrode), 18k Inspection land De (second inspection electrode) 20 IC package, 21 IC chip, 22 leads, 22g ground terminal, 23 heat-dissipating
Claims (7)
前記電子部品の前記放熱電極とはんだ付けされるための放熱面接着部(11)と、
グランド電位を提供するための導体層であるグランド層(16)と、を備え、
前記放熱面接着部は、電気的に独立した複数のサブエリアに区分されてあって、
複数の前記サブエリアのうちの少なくとも1つは、前記グランド層と接続する接地接着部(11b、11c)として構成されており、
前記接地接着部以外の前記サブエリアは、前記グランド層を含む他の回路と接続しない孤立接着部(11a、11d、11e、11f、11g)として構成されており、
前記プリント配線基板の表面又は裏面には、検査プローブを接触させるための電極として、前記プリント配線基板の内部構成を介して前記接地接着部と電気的に接続されている接地側検査用電極(18b、18c)と、前記プリント配線基板の内部構成を介して前記孤立接着部と電気的に接続されている孤立側検査用電極(18a、18d、18e)と、が形成されているプリント配線基板。 A printed wiring board on which an electronic component provided with a heat radiation electrode on a bottom is mounted,
A heat radiation surface bonding portion (11) to be soldered to the heat radiation electrode of the electronic component;
A ground layer (16) that is a conductor layer for providing a ground potential;
The heat-dissipating surface bonding portion is divided into a plurality of electrically independent sub-areas,
At least one of the plurality of sub-areas is configured as a ground bonding portion (11b, 11c) connected to the ground layer,
The sub-areas other than the ground bonding portion are configured as isolated bonding portions (11a, 11d, 11e, 11f, 11g) not connected to other circuits including the ground layer,
A ground-side inspection electrode (18b) electrically connected to the ground bonding portion via the internal structure of the printed wiring board as an electrode for contacting an inspection probe on the front surface or the back surface of the printed wiring board. , 18c) and isolated-side inspection electrodes (18a, 18d, 18e) electrically connected to the isolated bonding portion via the internal structure of the printed wiring board.
複数の前記孤立接着部を備えるとともに、
複数の前記孤立接着部のそれぞれに対応する複数の前記孤立側検査用電極が前記プリント配線基板の表面及び裏面の少なくとも何れか一方に形成されているプリント配線基板。 The printed wiring board according to claim 1,
With a plurality of the isolated adhesive portions,
A printed wiring board, wherein a plurality of the isolated side inspection electrodes respectively corresponding to the plurality of the isolated bonding portions are formed on at least one of a front surface and a back surface of the printed wiring board.
前記放熱面接着部は矩形状に形成されており、
前記放熱面接着部は2つの前記孤立接着部を備え、
2つの前記孤立接着部は1組の前記放熱面接着部の対角に分散配置されているプリント配線基板。 The printed wiring board according to claim 2, wherein
The heat radiation surface bonding portion is formed in a rectangular shape,
The heat-dissipating surface bonding portion includes two of the isolated bonding portions,
A printed wiring board, wherein the two isolated bonding portions are distributed and arranged diagonally to one set of the heat radiation surface bonding portions.
前記放熱面接着部は矩形状に形成されており、
前記放熱面接着部は4つの前記孤立接着部を備え、
4つの前記孤立接着部は、前記放熱面接着部の四隅に分散配置されているプリント配線基板。 The printed wiring board according to claim 2, wherein
The heat radiation surface bonding portion is formed in a rectangular shape,
The heat-dissipating-surface bonding unit includes four of the isolated bonding units,
A printed wiring board, wherein the four isolated bonding portions are dispersedly arranged at four corners of the heat radiation surface bonding portion.
前記接地側検査用電極及び前記孤立側検査用電極は前記電子部品が搭載される面に形成されているプリント配線基板。 The printed wiring board according to claim 1, wherein:
A printed wiring board, wherein the ground-side inspection electrode and the isolated-side inspection electrode are formed on a surface on which the electronic component is mounted.
前記電子部品の底部に設けられる放熱電極とはんだ付けされるための放熱面接着部(11)と、
グランド電位を提供する導体層である第1のグランド層(17j)と、
前記第1のグランド層とは電気的に分離された第2のグランド層(17k)と、を備え、
前記放熱面接着部は、第1接地接着部(11j)と第2接地接着部(11k)とに電気的に分割されており、
前記第1接地接着部は前記第1のグランド層と接続されており、
前記第2接地接着部は前記第2のグランド層と接続されており、
前記プリント配線基板の表面又は裏面には、検査プローブを接触させるための電極として、前記プリント配線基板の内部構成を介して前記第1接地接着部と電気的に接続されている第1検査用電極(18j)と、前記プリント配線基板の内部構成を介して前記第2接地接着部と電気的に接続されている第2検査用電極(18k)と、が形成されているプリント配線基板。 A printed circuit board on which electronic components are mounted,
A heat radiation surface bonding portion (11) to be soldered to a heat radiation electrode provided on a bottom portion of the electronic component;
A first ground layer (17j) which is a conductor layer for providing a ground potential;
A second ground layer (17k) electrically separated from the first ground layer;
The heat dissipating surface bonding portion is electrically divided into a first ground bonding portion (11j) and a second ground bonding portion (11k),
The first ground bonding portion is connected to the first ground layer,
The second ground bonding portion is connected to the second ground layer,
A first inspection electrode electrically connected to the first ground bonding portion via an internal configuration of the printed wiring board as an electrode for contacting an inspection probe on the front surface or the back surface of the printed wiring board; (18j) and a second inspection electrode (18k) which is electrically connected to the second ground bonding portion via the internal structure of the printed wiring board.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018123438A JP2020004858A (en) | 2018-06-28 | 2018-06-28 | Printed wiring board and printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018123438A JP2020004858A (en) | 2018-06-28 | 2018-06-28 | Printed wiring board and printed circuit board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020004858A true JP2020004858A (en) | 2020-01-09 |
Family
ID=69100543
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018123438A Pending JP2020004858A (en) | 2018-06-28 | 2018-06-28 | Printed wiring board and printed circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020004858A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023209856A1 (en) * | 2022-04-27 | 2023-11-02 | 日立Astemo株式会社 | Onboard control device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004325363A (en) * | 2003-04-28 | 2004-11-18 | Matsushita Electric Ind Co Ltd | Inspection method already mounted printed circuit board, and printed circuit board |
JP2008166403A (en) * | 2006-12-27 | 2008-07-17 | Toshiba Corp | Printed wiring board, printed circuit board, and connecting part inspecting method of printed circuit board |
JP2010177274A (en) * | 2009-01-27 | 2010-08-12 | Oki Electric Ind Co Ltd | Electronic component mounting substrate and method of manufacturing the same |
JP2012216642A (en) * | 2011-03-31 | 2012-11-08 | Toshiba Corp | Electronic apparatus and substrate assembly |
-
2018
- 2018-06-28 JP JP2018123438A patent/JP2020004858A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004325363A (en) * | 2003-04-28 | 2004-11-18 | Matsushita Electric Ind Co Ltd | Inspection method already mounted printed circuit board, and printed circuit board |
JP2008166403A (en) * | 2006-12-27 | 2008-07-17 | Toshiba Corp | Printed wiring board, printed circuit board, and connecting part inspecting method of printed circuit board |
JP2010177274A (en) * | 2009-01-27 | 2010-08-12 | Oki Electric Ind Co Ltd | Electronic component mounting substrate and method of manufacturing the same |
JP2012216642A (en) * | 2011-03-31 | 2012-11-08 | Toshiba Corp | Electronic apparatus and substrate assembly |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023209856A1 (en) * | 2022-04-27 | 2023-11-02 | 日立Astemo株式会社 | Onboard control device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102163707B1 (en) | Semiconductor package having EMI shielding layer and method of testing the same | |
CN108225963B (en) | PCB design method based on BGA solder joint reliability test | |
US8669777B2 (en) | Assessing connection joint coverage between a device and a printed circuit board | |
US20080158839A1 (en) | Printed Wiring Board, Printed Circuit Board, and Method of Inspecting Joint of Printed Circuit Board | |
CN103219322B (en) | There is three dimensional integrated circuits and the using method thereof of resistance measuring arrangements | |
JP2020004858A (en) | Printed wiring board and printed circuit board | |
US20050253616A1 (en) | Method and apparatus for testing and diagnosing electrical paths through area array integrated circuits | |
US10764994B2 (en) | Circuit boards and circuit board assemblies | |
KR101461197B1 (en) | COF Type Semiconductor Chip Package with Heat-Radiation Construction | |
JP4179234B2 (en) | Semiconductor device | |
JP2007227727A (en) | Module package and temperature inspecting method of built-in semiconductor | |
JP5764897B2 (en) | Inspection method of semiconductor package substrate | |
JP2004325363A (en) | Inspection method already mounted printed circuit board, and printed circuit board | |
JP5258497B2 (en) | Wiring structure for solder joint inspection of printed wiring board | |
KR102263049B1 (en) | Apparatus for testing of pcb and its inspection method | |
JP4131137B2 (en) | Interposer substrate continuity inspection method | |
US20070170945A1 (en) | Printed circuit board and method of use thereof | |
JP5267194B2 (en) | Electronic component module | |
WO2023243402A1 (en) | Semiconductor device and electronic appliance | |
JP2017015519A (en) | Method for inspecting mounting state of semiconductor device, and semiconductor device mounted on mounting board | |
KR20210060270A (en) | Semiconductor package with test patterns for detecting electrical fault and method for testing semiconductor package | |
JP5495303B2 (en) | Semiconductor module and semiconductor module inspection method | |
JP3447496B2 (en) | Wiring board for semiconductor mounting | |
KR101255936B1 (en) | circuit board and inspection method of circuit board | |
JP2009300234A (en) | Probe card |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211228 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220621 |