JP2012174778A - アレイ基板及び液晶表示装置 - Google Patents

Abstract

【課題】製造歩留まりの高いアレイ基板及び液晶表示装置を提供する。
【解決手段】アレイ基板は、複数の補助容量電極と、複数の半導体層１５と、複数のゲート電極２０を含んだ複数の走査線１９と、複数の補助容量線と、複数のコンタクトホールを有した層間絶縁膜と、複数のコンタクトホールを通って複数の半導体層のソース領域に電気的に接続された複数の信号線と、複数の画素電極と、を備えている。走査線１９が延在した方向に互いに隣合う一方の画素電極が接続された補助容量電極と、他方の画素電極が接続された補助容量電極とは、走査線を挟んで位置している。薄膜トランジスタのチャネル面積ＣＳは、２４μｍ^２以上である。
【選択図】図７

Description

本発明の実施形態は、アレイ基板及び液晶表示装置に関する。

一般に、画像表示装置として、液晶表示装置や有機ＥＬ表示装置等が用いられている。例えば、液晶表示装置は、薄型、軽量、低消費電力の特徴を活かして、携帯電話、スマートフォン、ＰＤＡ、パーソナルコンピュータ用のディスプレイ等に利用されている。液晶表示装置は、画素スイッチング用のＴＦＴ（薄膜トランジスタ）や補助容量素子等が形成されたアレイ基板と、アレイ基板に対向配置された対向基板と、アレイ基板及び対向基板間に挟持された液晶層とを備えている。

ＴＦＴの構造としては、非晶質シリコンＴＦＴで一般的なボトムゲート・逆スタガ型、単結晶シリコンＭＯＳＦＥＴで一般的なトップゲート・コプレーナ型に大別される。トップゲート・コプレーナ型は、ボトムゲート・逆スタガ型に比べＴＦＴ性能に優れる場合が多く、主流となっている。

ＴＦＴの構造にトップゲート・コプレーナ型を用いた場合、半導体層を島状にエッチング加工し、それを覆うようにゲート絶縁膜を成膜し、次いで、ゲート電極を含む走査線を形成するのが一般的である。

さらに、走査線を形成後、ソース・ドレイン領域、ＬＤＤ（Lightly Doped Drain）領域のキャリア濃度調整のため、Ｐ（リン）又はＢ（ボロン）といった不純物を、ゲート絶縁膜を通過させて、下層にある半導体層に注入（イオン注入）する。この後、層間絶縁膜を形成し、コンタクトホールを開口してソース・ドレイン領域を露出させ、これに電気的接続させた信号線を形成する。

上記コンタクトホールを層間絶縁膜に形成する際、静電チャック電極及びＨｅ冷却溝が存在するステージ上にアレイ基板を載置し、静電チャック電極に電圧を印加してアレイ基板を静電チャックした状態で行われる。

特開２００９−１８８１６２号公報 特開平９−９６８３７号公報

ところで、静電チャック電極に電圧を印加した際、補助容量素子の電位上昇と、ＴＦＴ部容量によるゲート電極（走査線）上昇に、差が生じる場合がある。この現象は、静電チャック電極及びＨｅ冷却溝の境目で生じることとなる。上記現象が生じると、ゲート絶縁膜がＥＳＤ（Electro Static Discharge）破壊を起こす可能性が高くなる。ゲート絶縁膜がＥＳＤ破壊を起こすと、半導体層とゲート電極がショートし、ＴＦＴは破損してしまう。
この発明は以上の点に鑑みなされたもので、その目的は、製造歩留まりの高いアレイ基板及び液晶表示装置を提供することにある。

一実施形態に係るアレイ基板は、
複数の補助容量電極と、
それぞれソース領域及び前記補助容量電極に接続されたドレイン領域を有した複数の半導体層と、
ゲート絶縁膜を介して前記複数の半導体層と交差し、前記複数の半導体層とともに複数の薄膜トランジスタを形成する複数のゲート電極を含んだ複数の走査線と、
前記ゲート絶縁膜を介して前記複数の補助容量電極に対向配置され、前記複数の補助容量電極とともに複数の補助容量素子を形成する複数の補助容量線と、
前記複数の補助容量電極、複数の半導体層、複数の走査線及び複数の補助容量線上に形成され、前記複数の半導体層のソース領域に対向した複数のコンタクトホールを有した層間絶縁膜と、
前記層間絶縁膜を介して前記複数の走査線及び複数の補助容量線と交差し、少なくとも前記複数のコンタクトホールを通って前記複数の半導体層のソース領域に電気的に接続された複数の信号線と、
前記複数の補助容量電極に電気的に接続された複数の画素電極と、を備え、
前記走査線が延在した方向に互いに隣合う一方の画素電極が接続された補助容量電極と、他方の画素電極が接続された補助容量電極とは、前記走査線を挟んで位置し、
前記複数の薄膜トランジスタのチャネル面積は、２４μｍ^２以上であることを特徴としている。

また、一実施形態に係る液晶表示装置は、
アレイ基板と、
前記アレイ基板に隙間を置いて対向配置された対向基板と、
前記アレイ基板及び対向基板間に挟持された液晶層と、を備え、
前記アレイ基板は、
複数の補助容量電極と、
それぞれソース領域及び前記補助容量電極に接続されたドレイン領域を有した複数の半導体層と、
ゲート絶縁膜を介して前記複数の半導体層と交差し、前記複数の半導体層とともに複数の薄膜トランジスタを形成する複数のゲート電極を含んだ複数の走査線と、
前記ゲート絶縁膜を介して前記複数の補助容量電極に対向配置され、前記複数の補助容量電極とともに複数の補助容量素子を形成する複数の補助容量線と、
前記複数の補助容量電極、複数の半導体層、複数の走査線及び複数の補助容量線上に形成され、前記複数の半導体層のソース領域に対向した複数のコンタクトホールを有した層間絶縁膜と、
前記層間絶縁膜を介して前記複数の走査線及び複数の補助容量線と交差し、少なくとも前記複数のコンタクトホールを通って前記複数の半導体層のソース領域に電気的に接続された複数の信号線と、
前記複数の補助容量電極に電気的に接続された複数の画素電極と、を具備し、
前記走査線が延在した方向に互いに隣合う一方の画素電極が接続された補助容量電極と、他方の画素電極が接続された補助容量電極とは、前記走査線を挟んで位置し、
前記複数の薄膜トランジスタのチャネル面積は、２４μｍ^２以上であることを特徴としている。

図１は、一実施形態に係る液晶表示装置を示す斜視図である。 図２は、図１に示したアレイ基板を示す平面図である。 図３は、図１及び図２に示したアレイ基板の画素の配線構造を示す拡大平面図であり、隣合う２つの画素を示す図である。 図４は、図２及び図３に示した画素の等価回路図である。 図５は、図３の線Ａ−Ａに沿った液晶表示パネルを示す断面図であり、ＴＦＴを示す図である。 図６は、図３の線Ｂ−Ｂに沿った液晶表示パネルを示す断面図であり、補助容量素子を示す図である。 図７は、上記アレイ基板の一部の配線構造を示す図であり、ＴＦＴを示す平面図である。 図８は、上記一実施形態に係るアレイ基板の製造方法において使用するエッチング装置のステージの一部を示す平面図である。 図９は、上記ステージの静電チャック電極及びＨｅガス冷却溝に対する補助容量電極及びゲート電極（走査線）の位置関係の例を示す概略図である。

以下、図面を参照しながら一実施形態に係るアレイ基板、アレイ基板を備えた液晶表示装置及びアレイ基板の製造方法について詳細に説明する。この実施形態において、液晶表示装置は、ＣＣＤＩ（容量結合ドット反転）駆動を採っている。

図１乃至図６に示すように、液晶表示装置は、液晶表示パネルＰ及びバックライトユニット７を備えている。液晶表示パネルＰは、アレイ基板１と、アレイ基板に対向配置された対向基板２と、これら両基板間に挟持された液晶層３とを備えている。液晶表示パネルＰは、アレイ基板１及び対向基板２が重なった表示領域Ｒ１を有している。アレイ基板１は、表示領域Ｒ１にマトリクス状に配置された複数の画素１３を有している。なお、画素１３については後述する。

アレイ基板１は、透明な絶縁基板として、例えばガラス基板１０を備えている。表示領域Ｒ１の外側において、ガラス基板１０上には、走査線駆動回路４、信号線駆動回路５及び補助容量線駆動回路６が形成されている。走査線駆動回路４は、表示領域Ｒ１の外側に延出した複数の走査線１９と接続されている。走査線駆動回路４は、走査線１９に走査線駆動信号を出力する。

信号線駆動回路５は、表示領域Ｒ１の外側に延出した複数の信号線２７と接続されている。信号線駆動回路５は、信号線２７に信号線駆動信号を出力する。補助容量線駆動回路６は、表示領域Ｒ１の外側に延出した複数の補助容量線２１と接続されている。

ガラス基板１０上にはアンダーコーティング層１２が成膜されている。表示領域Ｒ１において、ガラス基板１０上には、第１方向ｄ１に延在した複数の走査線１９及び第１方向に直交した第２方向ｄ２に延在した複数の信号線２７が配置されている。ガラス基板１０上には、第１方向ｄ１に延在し、走査線１９に平行な複数の補助容量線２１が形成されている。この実施形態において、補助容量線２１は遮光部として機能している。隣合う２本の信号線２７及び隣合う２本の補助容量線２１で囲まれた各領域には画素１３が形成されている。

次に、画素１３を１つ取り出して説明する。
画素１３は、信号線２７及び走査線１９の交差部近傍に設けられたＴＦＴ（薄膜トランジスタ）１４と、ＴＦＴ１４に電気的に接続され走査線１９に重なった画素電極３４と、画素電極３４に電気的に接続された補助容量素子１６とを有している。

詳述すると、アンダーコーティング層１２上に、複数の半導体層１５及び複数の補助容量電極１７が形成されている。補助容量電極１７は、第１方向ｄ１に並べられ、第２方向ｄ２に間隔をおいて並べられている。半導体層１５は、ソース領域ＲＳ及び補助容量電極１７に一対一で接続されたドレイン領域ＲＤを有している。

半導体層１５及び補助容量電極１７は、アンダーコーティング層１２上に形成された半導体膜をパターニングすることにより、同一材料で同時に形成されている。この実施形態において、半導体層１５及び補助容量電極１７は、ポリシリコンで形成されている。また、半導体層１５及び補助容量電極１７は、一体に形成されている。

アンダーコーティング層１２、半導体層１５及び補助容量電極１７上に、ゲート絶縁膜１８が成膜されている。ゲート絶縁膜１８上に、複数の走査線１９と、複数の補助容量線２１とが形成されている。

走査線１９は、補助容量電極１７に対して第２方向ｄ２に間隔をおいて位置している。走査線１９は、ゲート絶縁膜１８を介して半導体層１５と交差している。走査線１９は、複数の半導体層１５とともに複数のＴＦＴ１４を形成する複数のゲート電極２０を含んでいる。

補助容量線２１は、第１方向ｄ１に延在し、第２方向ｄ２に間隔をおいて並べられている。補助容量線２１は、ゲート絶縁膜１８を介して複数の補助容量電極１７に対向配置され、複数の補助容量電極１７とともに複数の補助容量素子１６を形成している。補助容量電極１７と重なった領域において、補助容量線２１にそれぞれ開口部２１ａが形成されている。

複数の補助容量電極１７、複数の半導体層１５、複数の走査線１９及び複数の補助容量線２１上に、層間絶縁膜２２が形成されている。層間絶縁膜２２は、複数の半導体層１５のソース領域ＲＳに対向した複数のコンタクトホールＣＨを有している。この実施形態において、コンタクトホールＣＨは、層間絶縁膜２２だけでなくゲート絶縁膜１８も貫通し形成されている。

層間絶縁膜２２上には、複数の信号線２７及び複数のコンタクト電極３０が形成されている。
信号線２７は、第２方向ｄ２に延在し、第１方向ｄ１に間隔をおいて並べられている。信号線２７は、層間絶縁膜２２を介して複数の走査線１９及び複数の補助容量線２１と交差している。信号線２７は、複数のコンタクトホールＣＨを通って複数の半導体層１５のソース領域ＲＳに電気的に接続されている。

コンタクト電極３０は、ゲート絶縁膜１８及び層間絶縁膜２２の一部を貫通したコンタクトホール２５を通って補助容量電極１７に電気的に接続されている。コンタクトホール２５は、補助容量線２１の開口部２１ａを通っている。このため、コンタクト電極３０及び補助容量線２１間の絶縁状態は維持されている。コンタクト電極３０は、補助容量電極１７を介して半導体層１５のドレイン領域ＲＤに電気的に接続されている。

層間絶縁膜２２、複数の信号線２７及び複数のコンタクト電極３０上に、絶縁膜として、透明な樹脂により平坦化膜３１が成膜されている。この実施形態において、平坦化膜３１は有機絶縁膜である。平坦化膜３１は、コンタクト電極３０に重なって形成された複数のコンタクトホール３２を有している。

平坦化膜３１上には、ＩＴＯ（インジウム・ティン・オキサイド）等の透明な導電材料により複数の画素電極３４が形成されている。画素電極３４は、第１方向ｄ１及び第２方向ｄ２に沿ってマトリクス状に並べられている。画素電極３４は、コンタクトホール３２を通ってコンタクト電極３０に電気的に接続されている。画素電極３４は、隣合う２本の信号線２７及び隣合う２本の補助容量線２１に周縁を重ねて形成されている。画素電極３４は、第２方向ｄ２に長軸を有している。

画素電極３４は、補助容量電極１７に一対一で電気的に接続されている。走査線１９が延在した第１方向ｄ１に隣合う一方の画素電極３４が接続された補助容量電極１７と、他方の画素電極３４が接続された補助容量電極１７とは、走査線１９を挟んで位置している。

上記のように、平坦化膜３１及び画素電極３４等が形成されたガラス基板１０上に、図示しない複数の柱状スペーサが形成されている。柱状スペーサが形成された平坦化膜３１及び画素電極３４上に、配向膜３７が形成されている。

複数の画素１３は、ＴＦＴ１４、補助容量素子１６及び画素電極３４をそれぞれ１つずつ有している。なお、ＴＦＴ１４の容量である、ゲート電極２０及び半導体層１５のドレイン領域ＲＤ間の容量をＣ_ＧＤとする。

次に、対向基板２について説明する。
対向基板２は、透明な絶縁基板として、例えばガラス基板４０を備えている。ガラス基板４０上には、カラーフィルタ５０が形成されている。

カラーフィルタ５０は、複数の赤色の着色層５０Ｒ、複数の緑色の着色層及び複数の青色の着色層を有している。各着色層は、ストライプ状に形成され、第２方向ｄ２に延出している。各着色層の周縁は、信号線２７に重なっている。カラーフィルタ５０上には、ＩＴＯ等の透明な導電材料により共通電極４１が形成されている。共通電極４１上には配向膜４３が形成されている。

アレイ基板１及び対向基板２は、複数の柱状スペーサにより、所定の隙間を保持して対向配置されている。アレイ基板１及び対向基板２は、表示領域Ｒ１外周の両基板間に配置されたシール材６０により接合されている。液晶層３は、アレイ基板１、対向基板２及びシール材６０で囲まれた領域に形成されている。シール材６０の一部には液晶注入口６１が形成され、この液晶注入口は封止材６２で封止されている。

バックライトユニット７は、導光板７ａと、この導光板の一側縁に対向配置された図示しない光源及び反射板とを有している。導光板７ａは、アレイ基板１に対向配置されている。液晶表示装置は、図示しないベゼル等も有している。
上記のように、液晶表示装置が形成されている。

次に、上記ＴＦＴ１４について説明する。
図３、図４及び図７に示すように、ＴＦＴ１４は、Ｗゲート構造を採っている。図７において、Ｌ１は、Ｌ長（チャネル長）である。Ｌ２は、Ｗ長（チャネル幅）である。ＣＳは、チャネル面積である。
この実施形態において、Ｌ長Ｌ１は、４μｍである。Ｗ長Ｌ２は、３μｍである。ＴＦＴ１４のチャネル面積ＣＳは、２４μｍ^２である。

次に、上記のように構成されたアレイ基板１の製造方法について説明する。特に、コンタクトホールＣＨ及びコンタクトホール２５を形成する製造方法について詳細に説明する。

まず、ガラス基板１０を用意する。用意したガラス基板１０上には、成膜やパターニングを繰り返す等、一般的な製造工程により、アンダーコーティング層１２、補助容量電極１７、半導体層１５、ゲート絶縁膜１８、走査線１９及び補助容量線２１を形成する。

その後、図示しないプラズマＣＶＤ装置（チャンバ）内で、複数の補助容量電極１７、複数の半導体層１５、複数の走査線１９及び複数の補助容量線２１（製造中のアレイ基板１）上に層間絶縁膜２２を形成する。

続いて、層間絶縁膜が形成されたアレイ基板１をプラズマＣＶＤ装置から図示しないエッチング装置（チャンバ）内に搬送する。
図８に示すように、ここで、エッチング装置内には、静電チャック電極１０１及び静電チャック電極１０１から外れて位置した不活性ガス冷却溝としてのＨｅ（ヘリウム）ガス冷却溝１０２を有するステージ１００が設けられている。Ｈｅガス冷却溝１０２は、ストライプ状に形成されている。

図５、図６及び図８に示すように、ステージ１００上に、エッチング装置内に搬入されたアレイ基板１を載置する。図９に示すように、この際、Ｈｅガス冷却溝１０２が延在した方向に、走査線１９や補助容量線２１の延在した方向が平行となるように、ステージ１００上にアレイ基板１が載置される。

続いて、静電チャック電極１０１に電圧を印加し、アレイ基板１をステージ１００に固定（静電チャック）する。この実施形態において、静電チャック電極１０１には、４．５ｋＶの電圧を印加している。

次いで、アレイ基板１がステージ１００に固定された状態で、層間絶縁膜２２にフォトリソグラフィ法を用いてエッチングを施す。これにより、ゲート絶縁膜１８及び層間絶縁膜２２に複数の半導体層１５のソース領域ＲＳに対向した複数のコンタクトホールＣＨが形成され、ゲート絶縁膜１８及び層間絶縁膜２２に複数の補助容量電極１７に対向した複数のコンタクトホール２５が形成される。なお、半導体層１５のソース領域ＲＳ及び補助容量電極１７は露出される。
この実施形態において、エッチングにはドライエッチングを使用し、エッチングガス等のエッチング条件を調整してエッチングを行った。

続いて、アレイ基板１をステージ１００から降ろしてエッチング装置の外部に搬出した後、層間絶縁膜２２上に、金属膜などの導電膜を形成し、導電膜をエッチング（パターニング）する。これにより、層間絶縁膜２２上に、複数の信号線２７及び複数のコンタクト電極３０が形成される。

その後、ガラス基板１０上には、成膜やパターニングを繰り返す等、一般的な製造工程により、平坦化膜３１、画素電極３４、柱状スペーサ及び配向膜３７を形成することにより、アレイ基板１が完成する。画素電極３４を形成する際、第１方向ｄ１に互いに隣合う一方の画素電極３４が接続された補助容量電極１７と、他方の画素電極３４が接続された補助容量電極１７とが、走査線１９を挟んで位置するように形成している。

詳述しないが、走査線駆動回路４、信号線駆動回路５及び補助容量線駆動回路６は、適宜形成される。また、上述したアレイ基板の製造方法では、１個のアレイ基板１を形成する場合について説明したが、１枚のマザーガラス（マザー基板）を用いて複数個のアレイ基板１を形成する、いわゆる多面取りを行う場合であっても上述したアレイ基板の製造方法を適用可能である。この場合、複数個のアレイ基板１を同時に形成することが可能である。

以上のように構成された一実施形態に係るアレイ基板１、液晶表示装置及びアレイ基板の製造方法によれば、ＴＦＴ１４のチャネル面積ＣＳは、２４μｍ^２である。従来のＴＦＴ１４において、Ｌ長Ｌ１は３μｍであり、Ｗ長Ｌ２は３μｍであり、ＴＦＴ１４のチャネル面積ＣＳは１８μｍ^２であった。チャネル面積ＣＳを大きくしたことにより、ＴＦＴ１４の容量Ｃ_ＧＤによるゲート電極２０（走査線１９）の電位は、従来のＴＦＴのそれに比べて上昇し易いものとなる。

ゲート電極２０の電位を上昇し易い状態とした後、ゲート絶縁膜１８及び層間絶縁膜２２にコンタクトホールＣＨやコンタクトホール２５を形成することができる。これにより、図９に示すように、静電チャック電極１０１に電圧を印加した際、静電チャック電極１０１及びＨｅガス冷却溝１０２の境目で、補助容量電極１７（補助容量素子１６の補助容量Ｃｓ）の電位上昇と、ＴＦＴ１４の容量Ｃ_ＧＤによるゲート電極２０の電位上昇と、に差が生じる場合であっても、これらの電位差を低減することができる。

これにより、半導体層１５及びゲート電極２０（走査線１９）のショートを招くゲート絶縁膜１８のＥＳＤ（Electro Static Discharge）破壊を低減することができるため、ＴＦＴ１４の破損を低減することができる。
上記したことから、製造歩留まりの高いアレイ基板、液晶表示装置及びアレイ基板の製造方法を得ることができる。

なお、この発明は上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化可能である。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。

例えば、ＴＦＴ１４のチャネル面積ＣＳは、２４μｍ^２に限らず、２４μｍ^２以上であれば上述した効果を得ることができる。この場合の一例としては、Ｌ長Ｌ１が５μｍであり、Ｗ長Ｌ２が３μｍであり、ＴＦＴ１４のチャネル面積ＣＳが３０μｍ^２である。

本発明は、上述したようにＣＣＤＩ駆動を採るためのアレイ基板、液晶表示装置及びアレイ基板の製造方法に効果的であるが、これに限らず、ＣＣ駆動を採るものなど、各種のアレイ基板、液晶表示装置及びアレイ基板の製造方法に適用可能である。但し、ＣＣ駆動を採る場合、ゲート電極の電位が上昇し易く、ＴＦＴが破損する問題はないため、本発明を適用しない方が好ましい。

１…アレイ基板、２…対向基板、３…液晶層、１０…ガラス基板、１３…画素、１４…ＴＦＴ、１５…半導体層、１６…補助容量素子、１７…補助容量電極、１８…ゲート絶縁膜、１９…走査線、２０…ゲート電極、２１…補助容量線、２２…層間絶縁膜、２５…コンタクトホール、２７…信号線、２８…接続電極、３４…画素電極、１００…ステージ、１０１…静電チャック電極、１０２…Ｈｅガス冷却溝、Ｐ…液晶表示パネル、Ｒ１…表示領域、ｄ１…第１方向、ｄ２…第２方向、ＲＳ…ソース領域、ＲＤ…ドレイン領域、ＣＨ…コンタクトホール、Ｃｓ…補助容量、Ｃ_ＧＤ…容量。

Claims (2)

1. 複数の補助容量電極と、
   それぞれソース領域及び前記補助容量電極に接続されたドレイン領域を有した複数の半導体層と、
   ゲート絶縁膜を介して前記複数の半導体層と交差し、前記複数の半導体層とともに複数の薄膜トランジスタを形成する複数のゲート電極を含んだ複数の走査線と、
   前記ゲート絶縁膜を介して前記複数の補助容量電極に対向配置され、前記複数の補助容量電極とともに複数の補助容量素子を形成する複数の補助容量線と、
   前記複数の補助容量電極、複数の半導体層、複数の走査線及び複数の補助容量線上に形成され、前記複数の半導体層のソース領域に対向した複数のコンタクトホールを有した層間絶縁膜と、
   前記層間絶縁膜を介して前記複数の走査線及び複数の補助容量線と交差し、少なくとも前記複数のコンタクトホールを通って前記複数の半導体層のソース領域に電気的に接続された複数の信号線と、
   前記複数の補助容量電極に電気的に接続された複数の画素電極と、を備え、
   前記走査線が延在した方向に互いに隣合う一方の画素電極が接続された補助容量電極と、他方の画素電極が接続された補助容量電極とは、前記走査線を挟んで位置し、
   前記複数の薄膜トランジスタのチャネル面積は、２４μｍ^２以上であることを特徴とするアレイ基板。
2. アレイ基板と、
   前記アレイ基板に隙間を置いて対向配置された対向基板と、
   前記アレイ基板及び対向基板間に挟持された液晶層と、を備え、
   前記アレイ基板は、
   複数の補助容量電極と、
   それぞれソース領域及び前記補助容量電極に接続されたドレイン領域を有した複数の半導体層と、
   ゲート絶縁膜を介して前記複数の半導体層と交差し、前記複数の半導体層とともに複数の薄膜トランジスタを形成する複数のゲート電極を含んだ複数の走査線と、
   前記ゲート絶縁膜を介して前記複数の補助容量電極に対向配置され、前記複数の補助容量電極とともに複数の補助容量素子を形成する複数の補助容量線と、
   前記複数の補助容量電極、複数の半導体層、複数の走査線及び複数の補助容量線上に形成され、前記複数の半導体層のソース領域に対向した複数のコンタクトホールを有した層間絶縁膜と、
   前記層間絶縁膜を介して前記複数の走査線及び複数の補助容量線と交差し、少なくとも前記複数のコンタクトホールを通って前記複数の半導体層のソース領域に電気的に接続された複数の信号線と、
   前記複数の補助容量電極に電気的に接続された複数の画素電極と、を具備し、
   前記走査線が延在した方向に互いに隣合う一方の画素電極が接続された補助容量電極と、他方の画素電極が接続された補助容量電極とは、前記走査線を挟んで位置し、
   前記複数の薄膜トランジスタのチャネル面積は、２４μｍ^２以上であることを特徴とする液晶表示装置。

Images