JP2012172570A - グロープラグの通電制御装置 - Google Patents

Abstract

【課題】正常時には、通電用ＦＥＴの発熱を抑制し、グロープラグに十分な電力を投入可能とし、短絡時には、通電用ＦＥＴに瞬間的に大きなエネルギーが加わってしまうことを抑制し、その故障を防止する。
【解決手段】ＧＣＵ２１は、電源装置ＶＡ及びグロープラグ１間に配置される通電用ＦＥＴ５１と、通電用ＦＥＴ５１のゲートに通電信号を出力する通電信号出力部４２とを備える。ＧＣＵ２１は、グロープラグ１及び電源装置ＶＡ間の通電経路ＥＣを流れる電流に基づき通電経路ＥＣの短絡を検知する短絡検知部６１と、通電用ＦＥＴ５１のゲート及び通電信号出力部４２を接続する信号経路を大小異なる抵抗値の経路に切替可能な抵抗切替部７１とを備える。通電経路ＥＣの短絡が検知された際に、抵抗変更部７１において、信号経路が抵抗値の小さい側の経路から抵抗値の大きい側の経路に切替えられる。
【選択図】 図２

Description

本発明は、ディーゼルエンジンの予熱などに使用するグロープラグの通電制御装置に関する。

ディーゼルエンジン等の内燃機関の予熱などには、発熱ヒータ（例えば、筒状の金属製チューブ内に発熱コイルが内蔵されたもの等）を有するグロープラグが一般に使用され、グロープラグは、電源装置（バッテリ）から供給される電力に基づいて発熱する。

従来、グロープラグの発熱を制御する通電制御装置として、電源装置からグロープラグに対する通電の可否を決定する通電信号（ＰＷＭ信号）を出力するための通電信号出力部と、当該通電信号出力部からの通電信号が入力された際にオンとなり、バッテリからの出力電圧をグロープラグへと印加可能とする通電用ＦＥＴ（電界効果トランジスタ）とを備えたものが知られている。また、通電用ＦＥＴとしては、通電時の発熱ロスを抑制するために、スイッチングスピードの速いものが用いられ得る。この「スイッチングスピードが速い」とは、オン・オフの切替時間の短いものを意味し、一例を挙げれば、ＦＥＴを通関する電流の変化量の１０％から９０％への立ち上がり、或いは同変化量の９０％から１０％への立ち下がりに要する時間が数十ｎｓ程度のものである。

グロープラグの通電制御装置を構成する際に、スイッチとしてこのようなＦＥＴを用いると、スイッチングスピードが速すぎることに起因しエミッションノイズが過大となる。これを抑制すべくＦＥＴのゲートには所定の抵抗を接続し、エミッションノイズが問題とならない程度に、いわばスイッチングスピードを遅くして用いるということがなされている。

ところで、電源装置とグロープラグとを接続するハーネスの絶縁被膜の破損や、チューブに対する発熱コイルの接触により、電源装置とグロープラグとの間の通電経路で短絡が生じてしまうことがある。この場合には、上記の如くスイッチングスピードを遅くしていると通電用ＦＥＴに対して大電流が流れてしまい、通電用ＦＥＴが過熱されて故障してしまうおそれがある。そこで、短絡時における通電用ＦＥＴの故障を防止すべく、通電経路の電流値に基づく電圧値が基準の電圧値を上回ったときに（つまり、短絡発生時に）、通電用ＦＥＴをオフとすることで、通電用ＦＥＴに対する電流を停止させる技術が提案されている（例えば、特許文献１等参照）。尚、このような技術においては、ノイズ等の影響に伴う誤作動を防止すべく、即座に通電用ＦＥＴをオフにすることはされず、ＡＳＩＣやマイコン等の制御部にて、検出された短絡や過電流が誤検出ではないことを確認する処理が行われ、誤検出でないことが判断されると通電用ＦＥＴをオフとする処理が行われる。このように短絡が実際に発生してから通電用ＦＥＴをオフとするまでにある程度の時間を要するため、短絡発生から通電用ＦＥＴのオフまでに若干の遅延時間が生じる。

特開２０１０−７４８７４号公報

ところで、短絡時において、短絡発生に対応して通電用ＦＥＴがオフとされると、ハーネス等の回路上のコイル成分によって逆起電圧が生じてしまい、非常に大きな電圧が通電用ＦＥＴを加わってしまうおそれがある。その結果、通電用ＦＥＴに対して、短絡に伴う大電流とともに大電圧が加わることとなり、通電用ＦＥＴに対して、そのエネルギー耐量を上回る非常に大きなエネルギーが瞬間的に加わってしまい、通電用ＦＥＴに故障が生じてしまうおそれがある。特に、スイッチングスピードが速い通電用ＦＥＴでは、オン・オフの切替時に自身の抵抗が急激に変化するため、発生する逆起電圧が大きなものとなってしまい、その故障がより懸念される。

これに対して、通電用ＦＥＴのスイッチングスピードを遅くすることで、逆起電圧を低く抑え、瞬間的に大きなエネルギーが加わってしまうことを防止し、通電用ＦＥＴの故障防止を図ることが考えられる。ところが、この場合には、正常（非短絡）時において、通電用ＦＥＴでのスイッチングロスが大きくなってしまうため、通電用ＦＥＴの発熱が増大してしまい、その結果、グロープラグに対して十分な電力を投入することができないおそれがある。

本発明は、上記事情を鑑みてなされたものであり、その目的は、正常時においては、通電用ＦＥＴの発熱を抑制し、グロープラグに対して十分な電力を投入可能とする一方で、短絡時においては、通電用ＦＥＴに対して瞬間的に大きなエネルギーが加わってしまうことを抑制し、通電用ＦＥＴの故障をより確実に防止することができるグロープラグの通電制御装置を提供することにある。

以下、上記目的を解決するのに適した各構成につき、項分けして説明する。なお、必要に応じて対応する構成に特有の作用効果を付記する。

構成１．本構成のグロープラグの通電制御装置は、グロープラグへと電力を供給するための電源装置、及び、前記グロープラグの間に配置される通電用ＦＥＴと、
前記通電用ＦＥＴのゲートに対して、前記グロープラグへの通電・非通電を切り替えるための通電信号を出力する通電信号出力部とを備えたグロープラグの通電制御装置であって、
前記グロープラグ及び前記電源装置の間の通電経路を流れる電流に基づき、前記通電経路の短絡を検知する短絡検知部と、
前記通電用ＦＥＴのゲート及び前記通電信号出力部を接続する前記通電信号の信号経路を、大小異なる抵抗値の経路に切替可能な抵抗切替部とを備え、
前記短絡検知部により前記通電経路の短絡が検知された際に、前記抵抗変更部において、前記信号経路が、抵抗値の小さい側の経路から抵抗値の大きい側の経路に切替えられることを特徴とする。

上記構成１によれば、通電経路の短絡時には、通電信号の伝送経路である信号経路が、抵抗値の小さい側の経路から抵抗値の大きい側の経路に切替えられる。すなわち、正常（非短絡）時は、通電用ＦＥＴのゲート抵抗が小さなものとされ、短絡時に限って、通電用ＦＥＴのゲート抵抗が大きなものとされる。従って、短絡時において、通電用ＦＥＴのスイッチングスピードを遅くすることができ、発生する逆起電圧を低く抑えることができる。その結果、通電用ＦＥＴに対して瞬間的に大きなエネルギーが加わってしまうことを効果的に抑制でき、通電用ＦＥＴの故障をより確実に防止することができる。

一方で、正常時においては、通電用ＦＥＴのゲート抵抗が小さなものとされるため、通電用ＦＥＴのスイッチングスピードを十分に速いものとすることができる。従って、スイッチングロスによる通電用ＦＥＴの発熱を抑制することができ、グロープラグに対して十分な電力を投入することができる。

構成２．本構成のグロープラグの通電制御装置は、上記構成１において、前記短絡検知部は、前記通電経路の短絡又は非短絡を示す検知結果信号を前記抵抗切替部に対して直接入力するように構成されており、
前記通電経路の短絡を示す前記検知結果信号が入力された際に、前記抵抗切替部において、前記信号経路が、抵抗値の小さい側の経路から抵抗値の大きい側の経路に切替えられること特徴とする。

上記構成２によれば、短絡検知部からの検知結果信号が、ＩＣ等の処理装置を介することなく、抵抗切替部に対して直接入力されるため、通電経路の短絡発生から瞬時に通電用ＦＥＴのゲート抵抗を増大させることができる。従って、例えば、故障防止のために通電用ＦＥＴをオフとするとき、通電用ＦＥＴのオン・オフを切替える前に、通電用ＦＥＴのゲート抵抗をより確実に増大させておくことができる。その結果、通電用ＦＥＴに瞬間的に大きなエネルギーが加わってしまうことを一層確実に防止することができ、通電用ＦＥＴの故障をより一層確実に防止することができる。

構成３．本構成のグロープラグの通電制御装置は、上記構成１又は２において、前記抵抗切替部は、前記通電信号出力部及び前記通電用ＦＥＴのゲートの間に配置され、それぞれ並列に接続可能な複数の抵抗を備えるとともに、前記各抵抗の並列接続数を変更可能に構成されており、
前記短絡検知部により前記通電経路の短絡が検知された際に、前記各抵抗の並列接続数を減少させることにより、前記信号経路が、抵抗値の小さい側の経路から抵抗値の大きい側の経路に切替えられることを特徴とする。

上記構成３によれば、抵抗切替部における信号経路の切替を容易に実現することができる。

尚、各抵抗の並列接続数を０としてもよい。すなわち、短絡時において、通電信号出力部及び通電用ＦＥＴのゲート間の信号経路を並列に接続された複数の抵抗を介した経路（例えば、３つの抵抗を並列接続する）としてもよいし、１つの抵抗のみを介した経路（例えば、その３つの抵抗のうち、２つの抵抗の接続を解除して並列接続された抵抗の数を０として、１つの抵抗のみを介する経路とする）としてもよい。

構成４．本構成のグロープラグの通電制御装置は、上記構成１又は２において、前記抵抗切替部は、前記通電信号出力部及び前記通電用ＦＥＴのゲートの間に配置され、並列に接続可能な２つの抵抗を備えており、
前記短絡検知部により前記通電経路の短絡が検知された際に、前記抵抗切替部において、前記信号経路が、並列に接続された前記両抵抗を介した経路から前記両抵抗のうちの一方の抵抗のみを介した経路に切替えられることを特徴とする。

上記構成４によれば、抵抗切替部における信号経路の切替を一層容易に実現することができ、また、２つの抵抗のみで構成することも可能となり、装置の小型化や製造コストの低減を図ることができる。

構成５．本構成のグロープラグの通電制御装置は、上記構成１又は２において、前記抵抗切替部は、前記通電信号出力部及び前記通電用ＦＥＴのゲートの間を接続可能な第１の信号ラインと、前記第１の信号ラインよりも抵抗値が大きく、前記通電信号出力部及び前記通電用ＦＥＴのゲートの間を接続可能な第２の信号ラインとを備え、
前記短絡検知部により前記通電経路の短絡が検知された際に、前記抵抗切替部において、前記信号経路が、前記第１の信号ラインから前記第２の信号ラインに切替えられることを特徴とする。

上記構成５によれば、通常時における信号経路（第１の信号ライン）の抵抗値と、短絡時における信号経路（第２の信号ライン）の抵抗値とが互いに影響されることなく、それぞれが独立したものとなっている。従って、通常時における信号経路の抵抗値と、短絡時における信号経路の抵抗値とをそれぞれ個別に設定することができ、両抵抗値をより容易に設定することができる。

構成６．本構成のグロープラグの通電制御装置は、前記グロープラグは、複数設けられるとともに、それぞれ並列に接続され、
前記電源装置から前記各グロープラグへと供給される電力の分岐点と前記グロープラグとの間に、前記通電用ＦＥＴが直列接続されており、
前記電源装置から前記各グロープラグへと供給される電力の分岐点と前記電源装置との間に直列接続され、前記通電用ＦＥＴに形成される寄生ダイオードに対して自身の寄生ダイオードが逆向きの逆接保護用ＦＥＴを備え、
前記短絡検知部は、前記通電経路を流れる電流に対応する前記逆接保護用ＦＥＴの両端電圧に基づき、前記通電経路の短絡を検知することを特徴とする。

通電用ＦＥＴとしてＭＯＳＦＥＴを用いた場合、通電用ＦＥＴのドレイン及びソースの間には、寄生ダイオードが形成される。従って、電源装置が逆極性で接続されてしまうと、寄生ダイオードによって通電用ＦＥＴのドレイン及びソース間が通電状態となってしまい、その結果、寄生ダイオードの異常発熱による通電用ＦＥＴの故障や、連続通電によるグロープラグの過昇温といった事態を招いてしまうおそれがある。

この点、上記構成６によれば、通電用ＦＥＴの上流側に、通電用ＦＥＴに形成される寄生ダイオードに対して自身の寄生ダイオードが逆向きにされた逆接保護用ＦＥＴが設けられている。従って、電源装置が逆極性で接続された場合であっても、電源装置が逆極性で接続されているために逆接保護用ＦＥＴはオフであるので、通電用ＦＥＴやグロープラグへの通電を防止することができる。その結果、通電用ＦＥＴの故障やグロープラグの過昇温をより確実に防止することができる。

加えて、上記構成６によれば、短絡検知部は、通電経路を流れる電流に対応する逆接保護用ＦＥＴの両端電圧に基づき、通電経路の短絡を検知するように構成されている。ここで、通電経路に流れる電流に対応する電圧を測定する手法としては、例えば、通電経路上にシャント抵抗を設け、当該シャント抵抗の両端電圧を測定する手法が考えられる。しかしながら、この場合には、通電用ＦＥＴや逆接保護用ＦＥＴの発熱に加えて、シャント抵抗の発熱も加わるため、基板の温度上昇が早まり、例えば、制御部が過熱保護機能を備える場合には、その機能が働き、グロープラグへと十分な電力を投入できないおそれがある。この点、上記構成６のように逆接保護用ＦＥＴの両端電圧に基づいて短絡を検知することとすれば、シャント抵抗を用いた場合のような余分な発熱がなくなるため、グロープラグへの十分な電力投入を確保しつつ、通電経路の短絡検知を行うことができる。すなわち、上記構成６によれば、逆接保護用ＦＥＴを設けることで通電用ＦＥＴの故障防止等を図ることができ、また、その両端電圧に基づくことで、シャント抵抗などの余分な発熱を抑え、グロープラグに対する投入電力を確保しつつ、短絡検知を行うことができる。

加えて、上記構成６によれば、複数のグロープラグのそれぞれに対応して逆接保護用ＦＥＴを設けることなく、電源装置から各グロープラグへと電力を供給する際に共通に用いられる通電経路（電力の分岐点と電源装置との間）に、逆接保護用ＦＥＴが設けられている。従って、製造コストの低減を図りつつ、逆接保護用ＦＥＴを設けることによる上述の作用効果を実現することができる。

（ａ）は、グロープラグの一部破断正面図であり、（ｂ）は、グロープラグ先端部の部分拡大断面図である。 ＧＣＵ等の概略構成を示すブロック図である。 第２実施形態におけるＧＣＵ等の概略構成を示すブロック図である。 別の実施形態における抵抗切替部の構成を示すブロック図である。 別の実施形態における抵抗切替部の構成を示すブロック図である。

以下に、実施形態について図面を参照しつつ説明する。
〔第１実施形態〕
通電制御装置としてのグロー制御装置（ＧＣＵ）２１は、グロープラグ１の通電を制御し、自動車のディーゼルエンジン（以下、「エンジン」と称す）ＥＮの始動補助及び駆動安定性の向上等のために用いられるものである。

まず、ＧＣＵ２１の説明に先立って、ＧＣＵ２１によって制御されるグロープラグ１の概略構成を説明する。

図１（ａ），（ｂ）に示すように、グロープラグ１は、筒状のハウジング２と、ハウジング２に装着されたシースヒータ３とを備えている。

ハウジング２は、軸線ＣＬ１方向に貫通する軸孔４を有するとともに、その外周面には、エンジンＥＮへの取付用のねじ部５と、トルクレンチ等の工具を係合させるための断面六角形状の工具係合部６とが形成されている。

シースヒータ３は、チューブ７と中軸８とが軸線ＣＬ１方向に一体化されて構成されている。

チューブ７は、鉄（Ｆｅ）又はニッケル（Ｎｉ）を主成分とする先端部が閉じた筒状チューブであり、チューブ７の後端は、中軸８との間で環状ゴム１６により封止されている。加えて、チューブ７の内側には、チューブ７先端に接合される発熱コイル９と、発熱コイル９の後端に直列接続された制御コイル１０とが酸化マグネシウム（ＭｇＯ）粉末等の絶縁粉末１１とともに封入されている。

発熱コイル９は、例えば、Ｆｅ−クロム（Ｃｒ）−アルミニウム（Ａｌ）系合金からなる抵抗発熱線により構成されている。一方で、制御コイル１０は、例えばＮｉを主成分とする抵抗発熱線により構成されており、自身の温度上昇に伴い抵抗値が増大するものである。発熱コイル９や制御コイル１０の発熱により、制御コイル１０の抵抗値が増大した際には、発熱コイル９に対する印加電圧が減少し、その結果、発熱コイル９の過昇温が防止される。尚、制御コイル１０を設けることなく、発熱コイル９の後端を中軸８に直接接続してもよい。

加えて、チューブ７には、スウェージング加工等によって、その先端部に発熱コイル９等を収容する小径部７ａが形成されるとともに、その後端側において小径部７ａよりも径の大きな大径部７ｂが形成されている。そして、この大径部７ｂが、ハウジング２の軸孔４に形成された小径部４ａに対し圧入接合されることにより、チューブ７がハウジング２の先端より突出した状態で保持されている。

中軸８は、自身の先端がチューブ７内に挿入され、制御コイル１０の後端に接続されるとともに、ハウジング２の軸孔４に挿通されている。中軸８の後端はハウジング２の後端から突出しており、ハウジング２の後端部においては、ゴム等からなるＯリング１２、樹脂製の絶縁ブッシュ１３、絶縁ブッシュ１３の脱落を防止するための押さえリング１４、及び、通電用のケーブル接続用のナット１５が先端側からこの順序で中軸８に嵌め込まれた構造となっている。

次に、本発明の特徴であるグロー制御装置（ＧＣＵ）２１について説明する。

図２は、グロープラグ１への通電制御を行うＧＣＵ２１等の概略構成を示すブロック図である。尚、図２では、グロープラグ１を１つのみ示しているが、実際にはエンジンＥＮの各気筒に対応して複数設けられており、所定の電圧（例えば、１２Ｖ）を出力する電源装置ＶＡから各グロープラグ１に対して分岐点ＤＰを介して電力が供給される。また、図２では、後述する通電用ＦＥＴ５１及び抵抗切替部７１を１つのみ示しているが、実際には各グロープラグ１に対応して通電用ＦＥＴ５１や抵抗切替部７１がそれぞれ設けられている。

ＧＣＵ２１は、電源装置ＶＡから供給される電力によって動作するものであり、自動車の電子制御装置（ＥＣＵ）８１と、所定の通信手段（例えば、ＣＡＮ等）を介して接続されている。また、ＧＣＵ２１は、逆接保護用ＦＥＴ（電界効果トランジスタ）３１と、制御部（本実施形態では、ＡＳＩＣ）４１と、通電用ＦＥＴ５１と、短絡検知部６１と、抵抗切替部７１とを備えている。

逆接保護用ＦＥＴ３１は、電源装置ＶＡが逆極性で接続された際における通電用ＦＥＴ５１の過熱故障とグロープラグ１の過熱による断線とを防止するためのものである。逆接保護用ＦＥＴ３１は、電源装置ＶＡとグロープラグ１との間を電気的に接続する通電経路ＥＣに介在されており、具体的には、そのドレインが通電用ＦＥＴ５１に接続され、そのソースが電源装置ＶＡに接続されている。本実施形態において、逆接保護用ＦＥＴ３１は、ＮチャンネルＭＯＳＦＥＴにより構成されており、電源装置ＶＡから各グロープラグ１へと供給される電力の分岐点ＤＰと、電源装置ＶＡとの間に１つだけ設けられている。尚、本実施形態における逆接保護用ＦＥＴ３１は、オン抵抗が非常に小さいもの（例えば、数ｍΩ）である。

制御部４１は、電源装置ＶＡからグロープラグ１に対する通電を制御するものであり、通電用ＦＥＴ５１のゲートに対してグロープラグ１への通電・非通電を切り替えるための通電信号を出力する通電信号出力部４２と、電圧の昇圧機能を備えるチャージポンプ回路（ＣＰ回路）４３とを備えている。

通電信号出力部４２は、ＥＣＵ８１によって制御されており、電源装置ＶＡからグロープラグ１へと通電するタイミングを表す矩形状の通電信号（ＰＷＭ信号）を、抵抗切替部７１に設けられた信号経路を介して通電用ＦＥＴ５１のゲートに対して入力する。具体的には、電源装置ＶＡからグロープラグ１へと通電させる場合、Ｈｉｇｈ信号を通電用ＦＥＴ５１に対して出力する。一方で、電源装置ＶＡからグロープラグ１への通電を停止させる場合には、Ｌｏｗ信号を通電用ＦＥＴ５１に出力する。尚、通電信号出力部４２はチャージポンプ回路４３と接続されており、通電信号出力部４２から出力される信号は、チャージポンプ回路４３により昇圧されたものとなっている。

チャージポンプ回路４３は、所定のトランジスタ４４１やダイオード４４２，４４３等を有するドライブ回路４４を介して逆接保護用ＦＥＴ３１のゲートに接続されており、所定の高電圧〔例えば、（電源装置ＶＡの出力電圧）＋１０Ｖ〕を逆接保護用ＦＥＴ３１のゲートへと出力する。尚、チャージポンプ回路４３は、エンジンキー（図示せず）がオンとされているときに動作するため、エンジンキーがオンのときには、チャージポンプ回路４３及びドライブ回路４４によって逆接保護用ＦＥＴ３１はオンとされる。一方で、エンジンキーがオフ状態のときは、チャージポンプ回路４３からの出力はオフとされており、その結果、逆接保護用ＦＥＴ３１はオフとされる。このように、チャージポンプ回路４３（制御部４１）は、エンジンキーのオンと連動して起動するので、電源装置ＶＡが逆極性で接続されたときは、エンジンキーがオフ状態であるときと同様に、逆接保護用ＦＥＴ３１はオフとされる。これにより、電源装置ＶＡが逆極性で接続されても通電用ＦＥＴ５１の寄生ダイオードに電流が流れてしまうことが防止されている。

また、制御部４１には、各通電用ＦＥＴ５１を流れる電流に対応する電圧（例えば、通電用ＦＥＴ５１の両端電圧）がそれぞれ入力されており、当該入力電圧に基づいて各通電用ＦＥＴ５１から各グロープラグ１の発熱コイル９までの間の通電経路の短絡を検出したときに（例えば、入力電圧が予め設定された所定の閾値を超えたときに）、通電信号出力部４２から、短絡の発生した通電経路に位置する通電用ＦＥＴ５１へと出力される通電信号をＬｏｗ信号に切替え、短絡発生経路上の通電用ＦＥＴ５１をオフとする故障対応部４５を備えている。当該故障対応部４５により、短絡時における通電用ＦＥＴ５１の故障防止が図られている。尚、故障対応部４５は、ノイズによる誤作動を防止するために、通電経路の短絡であると考えられる状態がある程度の時間継続したときに（例えば、入力電圧が前記閾値をある程度の時間に亘って継続して超えているときに）、通電信号をＬｏｗ信号に切替えるように構成されている。そのため、通電経路において短絡が発生してから通電用ＦＥＴ５１が実際にオフとされるまでには、若干（例えば、数百μｓ程度）の遅延時間が生じることとなっている。

通電用ＦＥＴ５１は、各グロープラグ１に対してそれぞれ設けられており、それぞれ並列に接続されている。また、通電用ＦＥＴ５１は、ドレインが逆接保護用ＦＥＴ３１のドレインに接続され、ソースがグロープラグ１に接続されている。本実施形態では、通電用ＦＥＴ５１として、ＮチャンネルＭＯＳＦＥＴが用いられており、通電用ＦＥＴ５１は、通電信号出力部４２からＨｉｇｈ信号が入力されてオンとなったときに、そのオン抵抗が非常に小さい（例えば、数ｍΩと）ものとされている。尚、通電経路ＥＣの短絡時に、通電用ＦＥＴ５１への通電を停止させるために、通電用ＦＥＴ５１として過電流保護機能を内蔵したＩＰＳ（インテリジェントパワースイッチ）を用いることも考えられるが、本実施形態では、コストの削減を図るべく、過電流保護機能を持たない通常のＦＥＴが通電用ＦＥＴ５１として用いられている。

さらに、通電用ＦＥＴ５１は、通電経路ＥＣに短絡が生じていない場合において、そのスイッチングスピード（オン・オフの切替に要する時間）が非常に速いものであり、オン・オフの切替時において通電用ＦＥＴ５１に流れる電流の単位時間当たりの変化量が非常に大きくなるものである〔例えば、オフからオンに切替える場合において、通電用ＦＥＴ５１がオンのときに流れる最大電流の３０％〜６０％へと電流が立ち上がる際に、電流の単位時間当たりの変化量が０．３Ａ／μｓ以上（本実施形態では、１．５Ａ／μｓ程度）となる〕。このようにスイッチングスピードが速くされることで、オン・オフ切替時における通電用ＦＥＴ５１の発熱が抑制され、グロープラグ１に対して十分な電力が投入されるようになっている。

一方で、スイッチングスピードが速いため、通電用ＦＥＴ５１の抵抗は急速に変化し、また、オン・オフ切替時に発生する逆起電圧は比較的大きくなる。従って、このスイッチングスピードのままで通電用ＦＥＴ５１に対して大電流が流れてしまった場合には、オン・オフの切替時に、通電用ＦＥＴ５１のエネルギー耐量を超える非常に大きなエネルギーが瞬間的に通電用ＦＥＴ５１に加わってしまい、通電用ＦＥＴ５１が破損してしまうおそれがある。

短絡検知部６１は、通電経路ＥＣにおける短絡を検知するものであり、オペアンプ６２と、閾値出力用電源６３と、コンパレータ６４とを備えている。

オペアンプ６２は、通電経路ＥＣを流れる電流に対応する逆接保護用ＦＥＴ３１の両端電圧を増幅して、その増幅された電圧をコンパレータ６４の反転入力端子に入力する。

閾値出力用電源６３は、電源装置ＶＡにより構成されており、電源装置ＶＡと同様の出力電圧を出力する。閾値出力用電源６３から出力された電圧は抵抗６５，６６により分圧され、その結果、予め設定された所定値の閾値電圧がコンパレータ６４の非反転入力端子に入力される。

コンパレータ６４は、オペアンプ６２から入力された電圧（通電経路ＥＣの電流に対応する）と、閾値出力用電源６３から入力された閾値電圧とを比較する。通電経路ＥＣにおいて短絡が生じていない場合には、オペアンプ６２から入力される電圧が閾値電圧以下となるため、コンパレータ６４から検知結果信号としてＨｉｇｈ信号が出力される。一方で、通電経路ＥＣにおいて短絡が生じている場合には、オペアンプ６２から入力される電圧が閾値電圧を上回ることとなるため、コンパレータ６４から検知結果信号としてＬｏｗ信号が出力される。すなわち、短絡検知部６１においては、通電経路ＥＣが正常である場合にＨｉｇｈ信号が出力され、通電経路ＥＣに短絡が生じている場合にＬｏｗ信号が出力される。また、本実施形態においては、短絡検知部６１（コンパレータ６４）からの検知結果信号が、制御部４１を介することなく、抵抗切替部７１に対して直接入力される。

抵抗切替部７１は、通電用ＦＥＴ５１のゲートと通電信号出力部４２との間を接続し、通電信号（ＰＷＭ信号）の伝送経路となる信号経路を、大小異なる抵抗値の経路に切替えるものである。抵抗切替部７１は、複数（本実施形態では、２つ）の抵抗７２，７３と、経路切替部７４とを備えている。

抵抗７２は、所定の抵抗値（例えば、５０ｋΩ〜１００ｋΩ）を有し、通電用ＦＥＴ５１のゲートと通電信号出力部４２との間に直列的に設けられている。抵抗７３は、前記抵抗７２よりも小さな抵抗値（例えば、１０ｋΩ〜５０ｋΩ）を有し、後述するトランジスタ７４１と直列に接続されている。また、抵抗７２と、抵抗７３及びトランジスタ７４１とは並列に接続されている。尚、抵抗７２，７３の抵抗値は例示であって、使用される通電用ＦＥＴ５１に対応して変更される。また、抵抗７２，７３の抵抗値の大小関係は特に限定されるものではなく、抵抗７２，７３を同一の抵抗値を有するものとしてもよいし、抵抗７３の抵抗値を抵抗７２の抵抗値よりも大きくしてもよい。

経路切替部７４は、トランジスタ７４１，７４２を備えており、トランジスタ７４１は、そのエミッタが通電信号出力部４２と抵抗７２との間に接続され、そのコレクタが抵抗７３に接続されている。また、トランジスタ７４１のベースは、抵抗７４３を介してトランジスタ７４２のコレクタに接続されており、トランジスタ７４１のベースと抵抗７４３との間は、抵抗７４４を介して通電信号出力部４２と抵抗７２との間に接続されている。加えて、トランジスタ７４２のエミッタは接地されており、トランジスタ７４２のベースは抵抗７４５を介して短絡検知部６１（コンパレータ６４の出力端子）に接続されている（すなわち、コンパレータ６４から出力される検知結果信号は、トランジスタ７４２のベースに入力される）。また、トランジスタ７４２のベースと抵抗７４５との間は、抵抗７４６を介して接地されている。

経路切替部７４においては、短絡検知部６１からＨｉｇｈ信号が入力されると、トランジスタ７４１，７４２がそれぞれオンとなる。従って、通電用ＦＥＴ５１のゲート及び通電信号出力部４２の間の信号経路は、並列に接続された抵抗７２，７３を介した経路となる。一方で、短絡検知部６１からＬｏｗ信号が入力されると、トランジスタ７４１，７４２はそれぞれオフとなる。従って、前記信号経路は、抵抗７２のみを介した経路となる。すなわち、通電経路ＥＣが正常であるとき（非短絡時）には、抵抗７２，７３の合成抵抗となるため、抵抗７２のみの経路よりも抵抗値が小さい側の経路とされ、短絡検知部６１により通電経路ＥＣの短絡が検知されたときに、信号経路は抵抗値の大きい側の経路に切替えられる。

次いで、上述したＧＣＵ２１の動作について説明する。

まず、通電経路ＥＣが正常であるとき（非短絡時）には、各抵抗切替部７１において、信号経路は、並列に接続された抵抗７２，７３を介した経路とされ、各グロープラグ１ごとに設けられた各通電用ＦＥＴ５１のゲート抵抗はそれぞれ小さなものとされている。

この状態において、通電経路ＥＣに短絡が生じたときには、オペアンプ６２から出力される電圧が増大し、短絡検知部６１から検知結果信号としてのＨｉｇｈ信号が各信号切替部７１に出力される。Ｈｉｇｈ信号が入力された各抵抗切替部７１においては、信号経路を抵抗７２のみを介した経路とし、各通電用ＦＥＴ５１のゲート抵抗がそれぞれ大きなものとされる。

そして、短絡発生から若干の遅延時間が経過した後、故障対応部４５により、短絡が発生した通電経路に位置する通電用ＦＥＴ５１がオフとされる。このとき、各通電用ＦＥＴ５１のゲート抵抗は既に大きなものとされているため、オンからオフへの切替に伴い通電用ＦＥＴ５１に瞬間的に大きなエネルギーが加わってしまうことが防止される。その結果、通電用ＦＥＴ５１は、故障することなく、安全にオフとされる。そして、通電用ＦＥＴ５１をオフとすることにより、逆接保護用ＦＥＴ３１の両端電圧が正常時の数値に戻れば、短絡検知部６１から検知結果信号としてのＨｉｇｈ信号が各信号切替部７１に出力され、信号経路が正常時の経路（並列に接続された抵抗７２，７３を介した経路）に戻される。つまり、通電用ＦＥＴ５１のゲート抵抗を増大させる措置は、一時的に行われるように構成されており、通電用ＦＥＴ５１のスイッチングスピードを長期間に亘って遅くすることで、スイッチングロスによる発熱を増大させ、グロープラグ１へと十分な電力を投入できないという事態が生じないようにされている。

以上詳述したように、本実施形態によれば、通電経路ＥＣの短絡時には、信号経路が、抵抗値の小さい側の経路から抵抗値の大きい側の経路に切替えられるように構成されている。従って、短絡時においては、通電用ＦＥＴ５１のスイッチングスピードを遅くすることができ、発生する逆起電圧を低く抑えることができる。その結果、通電用ＦＥＴ５１に対して瞬間的に大きなエネルギーが加わってしまうことを効果的に抑制でき、通電用ＦＥＴ５１の故障をより確実に防止することができる。

一方で、正常時においては、通電用ＦＥＴ５１のゲート抵抗が小さなものとされるため、通電用ＦＥＴ５１のスイッチングスピードを十分に速いものとすることができる。従って、スイッチングロスによる通電用ＦＥＴ５１の発熱を抑制することができ、グロープラグ１に対して十分な電力を投入することができる。

また、短絡検知部６１からの検知結果信号が、制御部４１を介することなく、抵抗切替部７１に対して直接入力されているため、通電経路ＥＣの短絡発生から瞬時に通電用ＦＥＴ５１のゲート抵抗を増大させることができる。従って、故障対応部４５により通電用ＦＥＴ５１をオフとするとき、通電用ＦＥＴ５１のオン・オフを切替える前に、通電用ＦＥＴ５１のゲート抵抗をより確実に増大させておくことができる。その結果、通電用ＦＥＴ５１に瞬間的に大きなエネルギーが加わってしまうことを一層確実に防止することができ、通電用ＦＥＴ５１の故障をより一層確実に防止することができる。

加えて、通電用ＦＥＴ５１の上流側には、逆接保護用ＦＥＴ３１が設けられており、電源装置ＶＡが逆極性で接続された場合でも、通電用ＦＥＴ５１やグロープラグ１への通電を防止することができる。その結果、通電用ＦＥＴ５１の故障やグロープラグ１の過昇温をより確実に防止することができる。

さらに、短絡検知部６１は、オン抵抗の非常に小さい逆接保護用ＦＥＴ３１の両端電圧に基づき、通電経路ＥＣの短絡を検知するように構成されている。従って、シャント抵抗の両端電圧に基づいて短絡検知を行う場合に懸念される、シャント抵抗の発熱によりグロープラグ１へと十分な電力を投入できなくなるという事態を防止しつつ、短絡検知を行うことができる。また、逆接保護用ＦＥＴ３１は、電源装置ＶＡから各グロープラグ１へと電力を供給する際に共通に用いられる通電経路（電力の分岐点ＤＰと電源装置ＶＡとの間）に設けられている。従って、製造コストの低減を図りつつ、逆接保護用ＦＥＴ３１を設けることによる上述の作用効果を実現することができる。
〔第２実施形態〕
次いで、第２実施形態について、上記第１実施形態との相違点を中心に説明する。上記第１実施形態では、短絡検知部６１からの検知結果信号が、制御部４１を介することなく、抵抗切替部７１に対して直接入力されている。これに対して、本第２実施形態では、制御部４１が、通電信号出力部４２や故障対応部４５の機能を備えたマイクロコンピュータ（マイコン）により構成されるとともに、図３に示すように、短絡検知部６１からの検知結果信号が制御部４１に入力され、検知結果信号に応じて制御部４１が抵抗切替部７１を制御することで、信号経路を抵抗値の小さい側の経路から抵抗値の大きい側の経路に切替えるように構成されている。

詳述すると、制御部４１においては、通常、通電用ＦＥＴ５１を制御することで、グロープラグ１への通電を制御する処理がなされている（尚、この制御部４１における通常時処理には、通電経路の短絡が検知された際に、短絡が生じた通電経路に位置する通電用ＦＥＴ５１をオフとする処理も含まれる）。この通常時処理中に、短絡検知部６１から通電経路の短絡を示す検知結果信号（Ｈｉｇｈ信号）が入力された際、制御部４１は、通常時処理よりも優先して、抵抗切替部７１に対して短絡が生じたことを示す信号（Ｈｉｇｈ信号）を出力し、信号経路を抵抗値の小さい側の経路から抵抗値の大きい側の経路に切替える。つまり、短絡発生時には、通常時処理に割り込んで、信号経路の抵抗値を切替える処理が行われるように構成されている。

尚、本第２実施形態のように、制御部４１をマイコンで構成する場合、一般にマイコンにはチャージポンプ回路が設けられていないため、逆接保護用ＦＥＴ３１や通電用ＦＥＴ５１にゲート電圧を付与するために、マイコンの外部にチャージポンプ回路４３Ａ，４３Ｂを設けてもよい。また、チャージポンプ回路を各ＦＥＴ３１，５１に対応して複数設けることなく、１つのチャージポンプ回路をゲート電圧の印加のために共通に用いてもよい。

以上、本第２実施形態によれば、基本的には上記第１実施形態と同様の作用効果が奏される。

加えて、本第２実施形態では、制御部４１を介して信号経路を抵抗値の小さい側の経路から抵抗値の大きい側の経路に切替える処理がなされるが、制御部４１においては、通電用ＦＥＴ５１の制御よりも優先して、信号経路を切替える処理がなされる。従って、通電用ＦＥＴ５１をオフとするときにおいて、通電用ＦＥＴ５１のオン・オフを切替える前に、通電用ＦＥＴ５１のゲート抵抗をより確実に増大させておくことができる。その結果、通電用ＦＥＴ５１に瞬間的に大きなエネルギーが加わってしまうことを一層確実に防止することができ、通電用ＦＥＴ５１の故障をより一層確実に防止することができる。

尚、上記実施形態の記載内容に限定されず、例えば次のように実施してもよい。勿論、以下において例示しない他の応用例、変更例も当然可能である。

（ａ）上記実施形態では、逆接保護用ＦＥＴ３１は、ＮチャンネルＭＯＳＦＥＴにより構成されているが、ＰチャンネルＭＯＳＦＥＴにより構成することとしてもよい。また、この場合には、ドライブ回路を設けなくてもよく、通常時に、逆接保護用ＦＥＴ３１のゲートが接地され、エンジンキーがオフのときに、逆接保護用ＦＥＴ３１のゲートが電源装置ＶＡと接続されるように構成すればよい。

（ｂ）上記実施形態では、逆接保護用ＦＥＴ３１が１つだけ設けられているが、グロープラグ１の数の増加に対応して電流容量の増加を図るべく、逆接保護用ＦＥＴ３１を並列に複数設けることとしてもよい。

（ｃ）上記実施形態において、短絡検知部６１は、逆接保護用ＦＥＴ３１の両端電圧に基づいて、通電経路ＥＣの短絡を検知するように構成されているが、逆接保護用ＦＥＴ３１に代えて、シャント抵抗を設け、当該シャント抵抗の両端電圧に基づき、通電経路ＥＣの短絡を検知するように構成してもよい。また、短絡検知部６１が、通電用ＦＥＴ５１の両端電圧に基づいて、通電経路ＥＣの短絡を検知することとしてもよい。但し、通電用ＦＥＴ５１の両端電圧に基づく場合には、各通電用ＦＥＴ５１に対して短絡検知部６１をそれぞれ設ける必要がある。

（ｄ）上記実施形態において、抵抗切替部７１は２つの抵抗７２，７３を備え、通電経路ＥＣの短絡が検知された際に、並列に接続された両抵抗７２，７３を介した経路から抵抗７２のみを介した経路に切替えられることで、信号経路が、抵抗値の小さい側の経路から抵抗値の大きい側の経路に切替えられているが、信号経路を切替える手法はこれに限定されるものではない。従って、例えば、図４に示すように、抵抗切替部９１が、それぞれ並列に接続可能な複数（３つ以上）の抵抗９２，９３，９４，９５を備えるとともに、各抵抗９２，９３，９４，９５の並列接続数を変更可能に構成し、各抵抗９２，９３，９４，９５の並列接続数を減少させることにより、信号経路を抵抗値の小さい側の経路から抵抗値の大きい側の経路に切替えることとしてもよい。また、図５に示すように、抵抗切替部１０１が、第１の信号ライン１０２と、第１の信号ライン１０２よりも抵抗値の大きい第２の信号ライン１０３とを備え、短絡検知部６１により通電経路ＥＣの短絡が検知された際に、信号経路を第１の信号ライン１０２から第２の信号ライン１０３に切替えることで、信号経路を抵抗値の小さい側の経路から抵抗値の大きい側の経路に切替えることとしてもよい。

（ｅ）上記実施形態において、ＧＣＵ２１は、発熱コイル９を有するグロープラグ１（メタルグロープラグ）の通電を制御するように構成されているが、ＧＣＵ２１による制御の対象は、これに限定されるものではない。例えば、各部材の寸法やコイルの組成等は、ＧＣＵ２１で制御しやすいものに適宜変更可能である。また、グロープラグとしてもメタルグロープラグに限定されるものではない。従って、ＧＣＵ２１が、セラミックヒータを有するセラミックグロープラグの通電を制御するように構成することとしてもよい。

（ｆ）上記実施形態では、ＧＣＵ２１及びＥＣＵ８１が個別に設けられているが、ＥＣＵ８１が、前記ＧＣＵ２１の機能を有するように構成し、ＥＣＵ８１の有するＧＣＵの機能によりグロープラグ１の通電制御を行うこととしてもよい。

（ｇ）上記実施形態では、通電用ＦＥＴ５１はＮチャンネルＦＥＴにより構成されているが、通電用ＦＥＴ５１をＰチャンネルＦＥＴにより構成してもよい。この場合には、チャージポンプ回路を設けなくてもよく、グロープラグ１への通電時に通電用ＦＥＴ５１のゲートが接地され、通電を停止する際に通電用ＦＥＴ５１のゲートが電源装置ＶＡに接続されるように構成すればよい。

１…グロープラグ、２１…ＧＣＵ（通電制御装置）、３１…逆接保護用ＦＥＴ、４２…通電信号出力部、５１…通電用ＦＥＴ、６１…短絡検知部、７１…抵抗切替部、７２，７３…抵抗、１０２…第１の信号ライン、１０３…第２の信号ライン、ＤＰ…分岐点、ＥＣ…通電経路、ＶＡ…電源装置。

Claims (6)

1. グロープラグへと電力を供給するための電源装置、及び、前記グロープラグの間に配置される通電用ＦＥＴと、
   前記通電用ＦＥＴのゲートに対して、前記グロープラグへの通電・非通電を切り替えるための通電信号を出力する通電信号出力部とを備えたグロープラグの通電制御装置であって、
   前記グロープラグ及び前記電源装置の間の通電経路を流れる電流に基づき、前記通電経路の短絡を検知する短絡検知部と、
   前記通電用ＦＥＴのゲート及び前記通電信号出力部を接続する前記通電信号の信号経路を、大小異なる抵抗値の経路に切替可能な抵抗切替部とを備え、
   前記短絡検知部により前記通電経路の短絡が検知された際に、前記抵抗変更部において、前記信号経路が、抵抗値の小さい側の経路から抵抗値の大きい側の経路に切替えられることを特徴とするグロープラグの通電制御装置。
2. 前記短絡検知部は、前記通電経路の短絡又は非短絡を示す検知結果信号を前記抵抗切替部に対して直接入力するように構成されており、
   前記通電経路の短絡を示す前記検知結果信号が入力された際に、前記抵抗切替部において、前記信号経路が、抵抗値の小さい側の経路から抵抗値の大きい側の経路に切替えられること特徴とする請求項１に記載のグロープラグの通電制御装置。
3. 前記抵抗切替部は、前記通電信号出力部及び前記通電用ＦＥＴのゲートの間に配置され、それぞれ並列に接続可能な複数の抵抗を備えるとともに、前記各抵抗の並列接続数を変更可能に構成されており、
   前記短絡検知部により前記通電経路の短絡が検知された際に、前記各抵抗の並列接続数を減少させることにより、前記信号経路が、抵抗値の小さい側の経路から抵抗値の大きい側の経路に切替えられることを特徴とする請求項１又は２に記載のグロープラグの通電制御装置。
4. 前記抵抗切替部は、前記通電信号出力部及び前記通電用ＦＥＴのゲートの間に配置され、並列に接続可能な２つの抵抗を備えており、
   前記短絡検知部により前記通電経路の短絡が検知された際に、前記抵抗切替部において、前記信号経路が、並列に接続された前記両抵抗を介した経路から前記両抵抗のうちの一方の抵抗のみを介した経路に切替えられることを特徴とする請求項１又は２に記載のグロープラグの通電制御装置。
5. 前記抵抗切替部は、前記通電信号出力部及び前記通電用ＦＥＴのゲートの間を接続可能な第１の信号ラインと、前記第１の信号ラインよりも抵抗値が大きく、前記通電信号出力部及び前記通電用ＦＥＴのゲートの間を接続可能な第２の信号ラインとを備え、
   前記短絡検知部により前記通電経路の短絡が検知された際に、前記抵抗切替部において、前記信号経路が、前記第１の信号ラインから前記第２の信号ラインに切替えられることを特徴とする請求項１又は２に記載のグロープラグの通電制御装置。
6. 前記グロープラグは、複数設けられるとともに、それぞれ並列に接続され、
   前記電源装置から前記各グロープラグへと供給される電力の分岐点と前記グロープラグとの間に、前記通電用ＦＥＴが直列接続されており、
   前記電源装置から前記各グロープラグへと供給される電力の分岐点と前記電源装置との間に直列接続され、前記通電用ＦＥＴに形成される寄生ダイオードに対して自身の寄生ダイオードが逆向きの逆接保護用ＦＥＴを備え、
   前記短絡検知部は、前記通電経路を流れる電流に対応する前記逆接保護用ＦＥＴの両端電圧に基づき、前記通電経路の短絡を検知することを特徴とする請求項１乃至５のいずれか１項に記載のグロープラグの通電制御装置。

Images