JP2012159369A - 電圧検出装置及び画像形成装置 - Google Patents

Abstract

【課題】交流電源の電圧検出とゼロクロス検出を少ない部品で制御部に出力する安価な出力回路を提供する。
【解決手段】交流電源１の電圧を検出し、電圧検出信号を出力する電圧検出部２と、交流電源１のゼロクロスを検出し、電圧検出部２を経由してゼロクロス検出信号を出力するゼロクロス検出部３と、交流電源１からゼロクロス検出部３への給電ラインの接続又は切断を行うリレー４と、を備え、給電ラインが切断されている場合には、電圧検出部２は電圧検出信号を出力し、給電ラインが接続されている場合には、電圧検出部２は、ゼロクロス検出部３から入力されたゼロクロス検出信号を出力する。
【選択図】図１

Description

本発明は、商用電源等の交流電源の電圧検出部と、交流電源の電圧の正負が切り替わるゼロクロスのタイミングを検出するゼロクロス検出部を備えた電圧検出装置、及び電圧検出装置を備えた画像形成装置に関する。

従来の装置には、定電圧ダイオードを用いて、入力された交流電源の電圧が所定閾値を超えているかどうかによって、入力電圧の検出を行うものがある。例えば、国や地域で異なる交流電圧範囲について、１００Ｖ系か２００Ｖ系かを判別するために電圧検出を行い、交流電源を電力供給源とする負荷に対して電力供給（以下、給電という）を選択するものがある。また、所定の閾値がゼロクロスタイミングとなるように閾値を設定して、ゼロクロス検出を行うものがある（例えば、特許文献１参照）。このような装置は、交流電源の電圧を検出し、電圧に応じて負荷に対する給電制御を行い、検出したゼロクロスタイミングに基づいて給電タイミングを設定し、位相制御等の給電制御を行うものである。例えば、このような装置の一例として、用紙に画像を形成する画像形成装置がある。画像形成装置において、画像を用紙に定着させる際のヒータなどの発熱部材が上記の負荷に対応しており、この発熱部材によって用紙を加熱するために給電制御を行う。また、発熱部材の異常な温度上昇を防止する保護回路として、交流電源からヒータへの給電ラインの接続・切断を行うリレーを設け、ヒータなど発熱部材への給電制御を行っている。

特許第３４８７９２５号公報

しかしながら、前述した従来の装置では、交流電源を入力して電圧検出とゼロクロス検出を行い、各々の検出信号を個別に出力するため、次のような課題があった。すなわち、交流電源の電圧を検出するためには、交流入力を半波整流し、所定の閾値を設定した定電圧ダイオード等を用いて、電圧の検出を行う電源検出部が必要となる。更に、負荷への給電タイミングのために正確なゼロクロスポイントを検出する場合には、電圧検出部とは別に、ゼロクロス検出を行うゼロクロス検出部を設ける必要がある。そして、交流電源側を１次側とし、１次側と電気的に絶縁され負荷への給電を制御する制御部側を２次側とした場合、電圧検出とゼロクロス検出を個別に行い、１次側から２次側へ電圧検出信号とゼロクロス検出信号を制御部に出力する構成が２つ必要になる。図１４は、従来例の装置の回路ブロックを示した図である。図１４において、交流電源３００に負荷３０１が接続され、負荷制御を行う素子３０２と位相制御部３０３により負荷３０１への給電制御が行われる。更に、電圧検出部３０４とゼロクロス検出部３０５によって、交流電源３００の電圧とゼロクロスタイミングが検出され、電圧検出信号とゼロクロス検出信号は、制御部３０６へ別々に出力される構成となっている。そのため、検出信号を制御部側に出力するための検出回路が２つ必要となり、コストアップや回路スペースが増加するという課題があった。また、上記従来例では、常に交流電源が接続されている状態で電圧検出とゼロクロス検出を行うため、負荷への接続を行わない期間でも、常に電圧検出回路とゼロクロス検出回路で電力を消費するという課題もあった。

本発明はこのような状況のもとでなされたもので、交流電源の電圧検出とゼロクロス検出を少ない部品で制御部に出力する安価な出力回路を提供することを目的とする。

前述した課題を解決するため、本発明では次のとおりに構成する。

（１）交流電源の電圧を検出し、電圧検出信号を出力する電圧検出手段と、前記交流電源の電圧のゼロクロスを検出し、前記電圧検出手段を経由して、ゼロクロス検出信号を出力するゼロクロス検出手段と、前記交流電源から前記ゼロクロス検出手段への給電ラインの接続又は切断を行うスイッチ手段と、を備え、前記給電ラインが切断されている場合には、前記電圧検出手段は前記電圧検出信号を出力し、前記給電ラインが接続されている場合には、前記電圧検出手段は、前記ゼロクロス検出手段から入力されたゼロクロス検出信号を出力する電圧検出装置。

（２）交流電源の電圧を検出し、電圧検出信号を出力する電圧検出手段と、前記交流電源の電圧のゼロクロスを検出し、前記電圧検出手段を経由して、ゼロクロス検出信号を出力するゼロクロス検出手段と、前記交流電源から前記電圧検出手段への第１の給電ラインの接続又は切断を行う第１のスイッチ手段と、前記交流電源から前記ゼロクロス検出手段への第２の給電ラインの接続又は切断を行う第２のスイッチ手段と、を備え、前記第１の給電ラインが接続され、前記第２の給電ラインは切断されている場合には、前記電圧検出手段は前記電圧検出信号を出力し、前記第１の給電ライン及び前記第２の給電ラインが接続されている場合には、前記電圧検出手段は、前記ゼロクロス検出手段から入力された前記ゼロクロス検出信号を出力する電圧検出装置。

本発明によれば、交流電源の電圧検出信号とゼロクロス検出信号を安価な構成で出力する回路を提供することができる。

実施例１の電圧検出装置の回路ブロック図 実施例１の電圧検出装置の回路構成図 実施例１の電圧検出、ゼロクロス検出処理手順を示したフローチャート 実施例１の回路動作時の交流電源、電圧検出信号、ゼロクロス検出信号の波形を表した図 実施例２の電圧検出装置の回路ブロック図及び回路構成図 実施例２の電圧検出、ゼロクロス検出処理手順を示したフローチャート 実施例２の回路動作時の交流電源、電圧検出信号、ゼロクロス検出信号の波形を表した図 実施例３の電圧検出装置の回路構成図、及び回路動作時の交流電源、電圧検出信号、ゼロクロス検出信号の波形を表した図 実施例４の電圧検出装置の回路構成図、及び回路動作時の交流電源、電圧検出信号、ゼロクロス検出信号の波形を表した図 実施例５の画像形成装置の模式図 実施例６の電圧検出装置の回路構成図 実施例６の電圧検出、ゼロクロス検出処理手順を示したフローチャート 実施例６の回路動作時の交流電源、電圧検出信号、Ｖｃｃ電圧の波形を表した図 従来の装置の回路ブロック図

以下、本発明を実施するための形態について、実施例により詳しく説明する。

［電圧検出装置の概要］
図１は、本実施例の電圧検出装置の回路ブロック図である。図１において、電圧検出部２は、交流（ＡＣ）電圧を供給する交流電源１の電圧の検出を行い、ゼロクロス検出部３は、電圧検出部２の電圧検出を停止させ、交流電源１の電圧が０Ｖをクロスするタイミングの検出を行う。リレー４は、交流電源１から負荷６への給電ラインの切断と接続を行うスイッチであり、制御部５により切り替え動作が制御される。交流電源１から電圧が印加される負荷６は、画像形成装置であれば、例えば、画像を記録材に定着する定着器のヒータ等の発熱部材を指す。リレー４は、画像形成装置において、負荷６と交流電源１との給電ラインの接続と切断を行い、制御部５によるヒータ等の発熱部材への給電制御を行う目的で設けられ、負荷６への給電が不要なときは切断状態であり、給電制御を行う場合は、その前に接続状態となる。

リレー４が切断された状態では、電圧検出部２によって、交流電源１の電圧が検出される。電圧検出部２は制御部５に接続されており、制御部５に電圧検出信号を出力する。一方、リレー４が接続された状態では、ゼロクロス検出部３によりゼロクロス検出が行われ、電圧検出部２を経由して制御部５にゼロクロス検出信号が出力される。制御部５は、リレー４の接続・切断の切り替え制御を行う。負荷６は、リレー４が接続状態となることによって、交流電源１から給電され、制御部５によって負荷への給電タイミングが制御される。また、リレー４が切断された状態で電圧検出部２により検出された電圧と、リレー４が接続された状態でゼロクロス検出部３により検出されたゼロクロス検出信号に基づいて、制御部５は負荷６への給電を制御する。前述した図１４の従来の電圧検出装置に対し、図１においては、電圧検出信号とゼロクロス検出信号は、制御部５へ同一の信号出力経路にて出力される構成となっている。

［電圧検出装置の回路構成］
図２は、本実施例の回路ブロック図を示した図１の回路図であり、破線で囲まれた部分は、図１と同一番号の回路ブロックを示す。図２において、ダイオード１０は、交流電源１の電源端子ＡＣ＿Ｎに接続され、交流入力の半波整流を行い、コンデンサ１２はダイオード１０で半波整流された電圧を平滑化する。１１、１３は抵抗である。ダイオード１４は、交流電源１の電源端子ＡＣ＿Ｈに接続され、電源端子ＡＣ＿Ｎからの電流を帰還させる。電圧検出部２のダイオード２０は、交流電源１の電源端子ＡＣ＿Ｎに接続され、交流入力を半波整流し、ダイオード２０に直列接続された定電圧ダイオード２１は、ダイオード２０によって半波整流された出力電圧がツェナー電圧以上になると導通状態となる。定電圧ダイオード２１のツェナー電圧の設定については後述する。２２と２３は抵抗であり、ＭＯＳＦＥＴ２４は、定電圧ダイオード２１が導通状態ではオン状態となり、定電圧ダイオード２１が非導通状態ではオフ状態となる。フォトカプラ２５は、交流電源１側の回路を１次側回路とし、制御部５側を２次側回路として１次側と２次側間を電気的に絶縁して、信号を出力するものである。ゼロクロス検出部３のダイオード３０は、リレー４に接続されて交流電源１の電源端子ＡＣ＿Ｎの交流入力を半波整流し、抵抗３１と直列接続される。

制御部５において、ＣＰＵ（中央演算処理装置）５０は、入力された電圧検出信号、ゼロクロス検出信号に基づいて、リレー制御部５３、負荷制御部５４を制御する。５１と５２は抵抗である。リレー制御部５３（スイッチ制御部）は、ＣＰＵ５０のＤＲＶ端子から出力されたリレー駆動信号に基づいてリレー４を駆動制御し、負荷制御部５４は負荷６の給電を制御する。ＲＯＭ５００は、ＣＰＵ５０が実行する制御プログラムやデータが保持された記憶素子であり、ＲＡＭ５０１は、ＣＰＵ５０が実行する制御プログラムが一時的に情報を保持するための記憶素子である。

ＣＰＵ５０は、フォトカプラ２５からの電圧検出信号やゼロクロス検出信号を入力するためのＺＲＸ−Ｖ＿ＩＮ端子を有している。フォトカプラ２５の発光素子（発光ダイオード）が発光状態であれば、受光素子（フォトトランジスタ）がオン状態となるため、ＣＰＵ５０のＺＲＸ−Ｖ＿ＩＮ端子の電圧はＧＮＤ（グランド）電圧に近いロー（Ｌｏｗ）レベルとなる。一方、フォトカプラ２５の発光素子が消灯状態であれば、受光素子はオフ状態となり、フォトトランジスタには電流が流れないため、ＺＲＸ−Ｖ＿ＩＮ端子の電圧はＶｃｃ電圧に近いハイ（Ｈｉｇｈ）レベルとなる。

［電圧検出装置の回路動作］
交流電源１の交流電圧は、電源端子ＡＣ＿Ｎに接続されたダイオード１０に印加され、ダイオード１０により半波整流された電圧は、抵抗１１とコンデンサ１２により平滑化され、ＭＯＳＦＥＴ２４とフォトカプラ２５に印加される。ＭＯＳＦＥＴ２４とフォトカプラ２５は、電圧検出部２において、ＣＰＵ５０に電圧検出信号やゼロクロス検出信号を出力する信号出力部を構成している。ＭＯＳＦＥＴ２４がオフ状態であれば、フォトカプラ２５のみに電流が流れるため、フォトカプラ２５の発光素子は発光状態となる。逆に、ＭＯＳＦＥＴ２４がオン状態であれば、ＭＯＳＦＥＴ２４にも電流が流れることにより、フォトカプラ２５の発光素子に印加される電圧が低下し、消灯状態となる。

図２において、交流電源１の交流電圧が電源端子ＡＣ＿Ｎから電圧検出部２に入力される。リレー４が切断された状態において、ダイオード２０によって半波整流された電圧が定電圧ダイオード２１のツェナー電圧以上であり、抵抗２２と抵抗２３で分圧された電圧によりＭＯＳＦＥＴ２４がオン状態になると、フォトカプラ２５の発光素子は消灯状態となる。その結果、フォトカプラ２５の受光素子には電流が流れないため、ＣＰＵ５０のＺＲＸ−Ｖ＿ＩＮ端子の電圧はハイレベルとなる。逆に、ダイオード２０によって半波整流された電圧が定電圧ダイオード２１のツェナー電圧より低い場合には、ＭＯＳＦＥＴ２４は電流が流れないためオフ状態となり、フォトカプラ２５には電流が流れるため発光素子が発光状態となる。その結果、フォトカプラ２５の受光素子に電流が流れるため、ＣＰＵ５０のＺＲＸ−Ｖ＿ＩＮ端子の電圧はローレベルとなる。従って、ＺＲＸ−Ｖ＿ＩＮ端子の電圧が常にローレベルであれば、交流電源１の電圧の最大値は定電圧ダイオード２１のツェナー電圧より低いことになる。逆に、ＺＲＸ−Ｖ＿ＩＮ端子の電圧がローレベルとハイレベルを交互に繰り返す状態変化があれば、交流電源１の電圧の最大値は、ツェナー電圧以上になることがあるのが分かる。ＣＰＵ５０は、電圧検出部２の電圧検出信号をフォトカプラ２５経由で検知することで、１次側の交流電源１の電圧が所定電圧以上であるかどうかを判断することができる。

リレー４が接続された状態では、交流電源１の交流入力はゼロクロス検出部３のダイオード３０により半波整流され、半波整流された電圧は、抵抗３１と抵抗２３により分圧され、ＭＯＳＦＥＴ２４のゲートに印加される。ＭＯＳＦＥＴ２４は、ゼロクロス検出部３からのゲート印加電圧によりオン状態とオフ状態が切り替わり、電圧検出部２の定電圧ダイオード２１の導通・非導通状態によって、オン・オフ状態は変化しない。ＭＯＳＦＥＴ２４のオン状態とオフ状態が切り替わるタイミングは、交流電源１の交流電圧が０Ｖをクロスする（電圧の正負が切り替わる）ゼロクロスタイミングとほぼ同一のタイミングである。すなわち、図２に示す回路は、リレー４が切断状態では交流電源１の交流電圧を検出し、リレー４が接続状態に切り替わることでゼロクロス検出を行うように動作する。また、負荷６への給電タイミングは、ゼロクロス検出タイミングを基準に、ＣＰＵ５０が負荷制御部５４を介して制御する。

例えば、ＡＣ１００Ｖ系の電圧印加のみが可能で、ＡＣ２００Ｖ系の電圧印加はできない負荷６に電圧を印加する場合には、ＣＰＵ５０は、リレー４を切断状態にして交流電源１の交流電圧検出を行う。交流電源１の電圧が１００Ｖ系であれば、ＣＰＵ５０は、リレー４を接続してゼロクロス検出を行い、検出したゼロクロスタイミングに基づいて、負荷６への電圧印加タイミングを制御する。交流電源１の交流電圧が２００Ｖ系であれば、負荷６への電圧印加が不可能であると判断して、ＣＰＵ５０は、リレー４を切断状態のままとし、負荷６への電圧印加が不可能なので、ゼロクロス検出は行わない。

また、負荷６への印加電圧がＡＣ１００Ｖ系やＡＣ２００Ｖ系に切り替え可能な構成であれば、ＣＰＵ５０は、リレー４を切断状態にして、交流電源１の交流電圧検出を行う。そして、検出した電圧に応じて、ＡＣ１００Ｖ系又はＡＣ２００Ｖ系の制御切り替えをＣＰＵ５０と負荷制御部５４にて行う。その後、ＣＰＵ５０は、リレー４を接続状態にして、ゼロクロス検出を行い、検出したゼロクロスタイミングに基づいて、負荷６への電圧印加タイミングを制御する。

［電圧検出、ゼロクロス検出処理手順］
図３は、本実施例における電圧検出、ゼロクロス検出処理手順を示したフローチャートである。本手順は、ＲＯＭ５００に格納されたプログラムに基づいて、ＣＰＵ５０により実行される。ステップ１０（以下、Ｓ１０のように記す）では、ＣＰＵ５０は、リレー制御部５３により、リレー４を切断状態にする。Ｓ１１では、ＣＰＵ５０は、ＺＲＸ−Ｖ＿ＩＮ端子に入力される交流電源１の交流電圧の検出を行う電圧検出部２からの電圧検出信号の状態監視を行う。Ｓ１２では、ＣＰＵ５０は、ＺＲＸ−Ｖ＿ＩＮ端子への入力電圧がハイレベル・ローレベルを繰り返すパルス波形であるかどうかにより、交流電源１の電圧がＡＣ１００Ｖ系の電圧範囲かどうかを判断する。ＣＰＵ５０は、ＺＲＸ−Ｖ＿ＩＮ端子への入力電圧がローレベルのままであれば、交流電源１の交流電圧はＡＣ１００Ｖ系であると判断する。逆に、ＣＰＵ５０は、ＺＲＸ−Ｖ＿ＩＮ端子への入力電圧がパルス状の入力であれば、交流電源１の交流電圧はＡＣ２００Ｖ系であると判断する。

ＡＣ１００Ｖ系であれば、ＣＰＵ５０は、Ｓ１３の処理に進み、負荷制御部５４の制御をＡＣ１００Ｖ系に切り替える。逆に、ＡＣ２００Ｖ系であれば、ＣＰＵ５０は、Ｓ１４に進み、負荷制御部５４の制御をＡＣ２００Ｖ系に切り替える。Ｓ１５では、ＣＰＵ５０は、負荷６への給電が必要であるかを判断し、必要であればＳ１６の処理に進み、必要でなければＳ１０の処理に戻る。Ｓ１６では、ＣＰＵ５０はゼロクロス検出を行うために、リレー制御部５３により、リレー４を接続する。Ｓ１７では、ＣＰＵ５０は、ＺＲＸ−Ｖ＿ＩＮ端子に入力されるゼロクロス検出を行うゼロクロス検出部３からのゼロクロス検出信号の状態監視を行う。Ｓ１８では、ＣＰＵ５０はＳ１７で検出したゼロクロスタイミングに基づいて、負荷制御部５４を介して負荷６への給電制御を行う。ＣＰＵ５０は、Ｓ１５の処理に戻り、継続して負荷６への給電制御が必要であればＳ１６の処理に進み、不要であればＳ１０の処理に戻る。

［交流入力と電圧検出信号、ゼロクロス検出信号の関係］
図４（ａ）は、本実施例の図２の回路において、交流電源１の交流電圧がＡＣ１００Ｖ系の場合のＡＣ入力波形と、ＣＰＵ５０のＺＲＸ−Ｖ＿ＩＮ端子に入力される電圧検出信号とゼロクロス検出信号の信号波形を示したものである。ＣＰＵ５０は、リレー４を切断した状態で電圧検出を行い、ＺＲＸ−Ｖ＿ＩＮ端子に入力される電圧検出信号の電圧は約０Ｖのローレベルであり、ＣＰＵ５０は、パルス状の出力がなければ、交流電源１の電圧はＡＣ１００Ｖ系であると判断する。次に、ＣＰＵ５０は、リレー４を接続した状態にした後、ゼロクロス検出を行う。ＺＲＸ−Ｖ＿ＩＮ端子に入力されるゼロクロス検出信号の電圧波形は、約３Ｖのハイレベルと約０Ｖのローレベルを繰り返すパルス波形となる。ゼロクロス検出信号において、ハイレベルとローレベルの電圧が切り替わるタイミングは、交流電源１の交流電圧の正負が切り替わるゼロクロスタイミングとほぼ同一のタイミングである。

図４（ｂ）は、本実施例の図２の回路において、交流電源１の交流電圧がＡＣ２００Ｖ系の場合のＡＣ入力波形と、ＣＰＵ５０のＺＲＸ−Ｖ＿ＩＮ端子に入力される電圧検出信号とゼロクロス検出信号の信号波形を示したものである。ＣＰＵ５０は、リレー４を切断した状態で電圧検出を行い、ＺＲＸ−Ｖ＿ＩＮ端子に入力される電圧検出信号は、約０Ｖのローレベルと約３Ｖのハイレベルを交互に繰り返すパルス波形となる。前述したように、電圧検出信号は、交流電源１の交流電圧が定電圧ダイオード２１のツェナー電圧以上でＭＯＳＦＥＴ２４がオン状態であれば、ハイレベルとなり、交流電圧がツェナー電圧より低ければＭＯＳＦＥＴ２４はオフ状態となり、ローレベルとなる。そのため、ＣＰＵ５０は、電圧検出信号がパルス波形であれば、交流電源１の電圧はＡＣ２００Ｖ系であると判断する。次に、ＣＰＵ５０は、リレー４を接続した状態にした後、ゼロクロス検出を行う。ＡＣ１００Ｖ系の場合と同様に、ＺＲＸ−Ｖ＿ＩＮ端子に入力されるゼロクロス検出信号の電圧波形は、約３Ｖのハイレベルと約０Ｖのローレベルを繰り返すパルス波形となる。ゼロクロス検出信号において、ハイレベルとローレベルの電圧が切り替わるタイミングは、交流電源１の交流電圧の正負が切り替わるゼロクロスタイミングとほぼ同一のタイミングである。

図４（ａ）、（ｂ）において、電圧検出信号がローレベルからハイレベルに変化するポイントは、定電圧ダイオード２１のツェナー電圧に対応している。例えば、ＡＣ１００Ｖ系の電圧の最大値をＡＣ１４０Ｖとし、ＡＣ２００Ｖ系の下限電圧（機器の動作が保証される最低電圧）をＡＣ１８０Ｖとした場合、図４（ｂ）において、ローレベルからハイレベルに変化する交流電源１の入力電圧をＡＣ１６０Ｖに設定する。ＡＣ１６０Ｖの最大値Ｖｐは√２との積であることから、Ｖｐ＝１６０Ｖ×√２≒２２６Ｖとなる。そこで、定電圧ダイオード２１のツェナー電圧を約２２６Ｖに設定すれば、交流電源１の交流電圧がＡＣ１４０Ｖ以下の場合、図４（ａ）で示したように、ＺＲＸ−Ｖ＿ＩＮ端子に入力される電圧検出信号はローレベルのままとなる。一方、交流電圧がＡＣ１８０Ｖ以上であれば、図４（ｂ）で示したように、ＺＲＸ−Ｖ＿ＩＮ端子に入力される電圧検出信号の電圧波形は、ローレベルとハイレベルを交互に繰り返すパルス波形となる。そのため、リレー４を切断した状態で、ＺＲＸ−Ｖ＿ＩＮ端子に入力される電圧検出信号の電圧の変化を監視することにより、ＣＰＵ５０は交流電源１の交流電圧がＡＣ２００Ｖ系か、ＡＣ１００Ｖ系かを判別できる。

また、交流電源１からの入力電圧が所定電圧以上かどうかを判断するために、図２の定電圧ダイオード２１のツェナー電圧をＡＣ１００Ｖ系電圧における下限電圧（機器の動作が保証される最低電圧）に設定する。そして、リレー４が切断された状態で、交流電源１からＡＣ２００Ｖ系、ＡＣ１００Ｖ系を入力し、ＣＰＵ５０のＺＲＸ−Ｖ＿ＩＮ端子に入力される電圧検出信号を測定する。そして、測定された電圧検出信号から、単位時間における電圧検出信号のハイレベルとローレベルの時間比率（パルス幅）を算出し、算出したハイレベルとローレベルの時間比率と交流電源１の交流電圧値との対応表をＲＯＭ５００に保持しておく。ＣＰＵ５０は、この対応表と入力された電圧検出信号により、交流電源１の交流電圧値が所定電圧以上であるかどうかを判断することができる。例えば、ＡＣ１００Ｖ系電圧の下限電圧をＡＣ８０Ｖとし、最大値が√２倍となることを考慮して定電圧ダイオード２１のツェナー電圧を約１１３Ｖ（≒８０Ｖ×√２）に設定すれば、交流電源１の交流電圧値が所定電圧以上かどうかを判断することができる。更に、ＺＲＸ−Ｖ＿ＩＮ端子に入力される電圧検出信号のハイレベルとローレベルの時間比率により、ＣＰＵ５０は、交流電源１の交流電圧がＡＣ２００Ｖ系であるか、ＡＣ１００Ｖ系であるかを判別することもできる。

以上説明したように、本実施例によれば、フォトカプラを用いた簡易な出力回路により、交流電源の電圧検出信号とゼロクロス検出信号を制御部に出力することができる。負荷への給電ラインを切断した状態で交流電源の電圧検出を行い、電圧検出信号をＣＰＵ５０に出力することにより、ＣＰＵ５０は負荷への電圧印加前に交流電圧がＡＣ２００Ｖ系かＡＣ１００Ｖ系かを判別できる。次に、負荷への給電ラインを接続し、電圧検出を停止して交流電源のゼロクロス検出を行い、ゼロクロス検出信号をＣＰＵ５０に出力することにより、ＣＰＵ５０は、負荷制御部５４を介して負荷への給電タイミングを適切に制御することができる。

［電圧検出装置の概要］
図５（ａ）は、本実施例の電圧検出装置の回路ブロック図である。図５（ａ）において、実施例１の図１と同じ回路ブロックには、同じ符号を付しており、回路ブロックについての説明は省略する。図１との違いは、図１では１個のリレーを使用しているのに対し、図５（ａ）では、２個のリレーを使用している点である。図５（ａ）において、第１リレー７（第１のスイッチ手段）は、交流電源１から負荷６への給電ラインのうち、一方の給電ライン（第１の給電ライン）の切断と接続を行うリレーである。第２リレー８（第２のスイッチ手段）は、交流電源１から負荷６へのもう片方の給電ライン（第２の給電ライン）の切断と接続を行うリレーである。また、負荷６の給電ラインは第１リレー７と第２リレー８を経由して交流電源１に接続されている。第１リレー７と第２リレー８は、画像形成装置においては、交流電源１から負荷６への給電ラインの接続と切断を行うことにより、ヒータなど発熱部材への給電を制御する目的で設けられている。第１リレー７と第２リレー８は、負荷６への給電が不要な時は切断状態であり、給電制御を行う際には接続状態に設定される。また、本実施例では、交流電源１の交流電圧は、第１リレー７と第２リレー８を経由して電圧検出部２とゼロクロス検出部３に印加される。第１リレー７のみが接続された状態では、電圧検出部２は交流電源１の電圧の検出を行う。電圧検出部２は制御部５に接続されており、電圧検出信号を制御部５に出力する。第１リレー７と第２リレー８の両方のリレーが接続された状態では、ゼロクロス検出部３によって電圧検出部２の電圧検出が停止されて、制御部５にはゼロクロス検出部３からのゼロクロス検出信号が出力される。制御部５は、第１リレー７と第２リレー８の切断と接続を制御する。また、制御部５は、電圧検出信号とゼロクロス検出信号に基づいて、負荷６への給電を制御する。

［電圧検出装置の回路構成］
図５（ｂ）は、本実施例の回路ブロック図を示した図５（ａ）の回路図であり、破線で囲まれた部分は、図５（ａ）と同一番号の回路ブロックを示す。図５（ｂ）において、実施例１の図２と同じ回路部品には、同じ符号を付しており、回路部品についての説明は省略する。図５（ｂ）において、ダイオード１０は第１リレー７に接続され、第１リレー７が接続状態になると、交流電源１の電源端子ＡＣ＿Ｎからの交流入力を半波整流する。ダイオード１４は交流電源１の電源端子ＡＣ＿Ｈに接続され、電源端子ＡＣ＿Ｎからの電流を帰還させる。ゼロクロス検出部３の内部のＭＯＳＦＥＴ３２は、電圧検出部２の内部の定電圧ダイオード２１をバイパスするために設けられ、定電圧ダイオード２１と並列接続されている。３３と３４は抵抗であり、ダイオード３５は、第１リレー７と第２リレー８の２つのリレーが接続された状態で、電源端子ＡＣ＿Ｎからの電流を電源端子ＡＣ＿Ｈのラインに帰還させる。制御部５の内部のＣＰＵ５０には、リレー制御部５３を経由して、第１リレー７と第２リレー８の駆動を行うＤＲＶ１端子とＤＲＶ２端子が設けられている。

［電圧検出装置の回路動作］
交流電源１の交流電圧は、電源端子ＡＣ＿Ｎから第１リレー７を経由して電圧検出部２に入力される。第１リレー７と第２リレー８の両方が切断された状態では、電圧検出もゼロクロス検出の動作も行われず、コンデンサ１２への充電も行われない。

第１リレー７のみが接続された状態で、ダイオード２０により半波整流された電圧が定電圧ダイオード２１のツェナー電圧以上であり、抵抗２２、２３で分圧された電圧によりＭＯＳＦＥＴ２４がオン状態になると、フォトカプラ２５の発光素子は消灯状態となる。その結果、フォトカプラ２５の受光素子には電流が流れないため、ＣＰＵ５０のＺＲＸ−Ｖ＿ＩＮ端子の電圧はハイレベルとなる。逆に、ダイオード２０により半波整流された電圧が定電圧ダイオード２１のツェナー電圧より低い場合には、ＭＯＳＦＥＴ２４は電流が流れないためオフ状態となり、フォトカプラ２５には電流が流れるために発光素子は発光状態となる。その結果、フォトカプラ２５の受光素子に電流が流れるため、ＣＰＵ５０のＺＲＸ−Ｖ＿ＩＮ端子の電圧はローレベルとなる。従って、第１リレー７のみが接続された状態では、交流電源１の交流電圧と定電圧ダイオード２１のツェナー電圧によって、ＺＲＸ−Ｖ＿ＩＮ端子の電圧がハイレベルとなるかローレベルとなるかが決まる。ＺＲＸ−Ｖ＿ＩＮ端子の電圧が常にローレベルであれば、交流電源１の電圧の最大値は、定電圧ダイオード２１のツェナー電圧より低いということになる。逆に、ローレベルとハイレベルが交互に繰り返される電圧の状態変化があれば、交流電源１の電圧の最大値はツェナー電圧以上になることがあるのが分かる。ＣＰＵ５０は、電圧検出部２の電圧検出信号をフォトカプラ２５経由で検知することで、１次側の交流電源１の電圧が所定電圧以上であるかどうかを判断することができる。

第１リレー７、第２リレー８が共に接続された状態では、交流電源１の交流入力は、電圧検出部２のダイオード２０で半波整流され、半波整流された電圧は、ゼロクロス検出部３の抵抗３４と抵抗３３で分圧され、ＭＯＳＦＥＴ３２のゲートに印加される。ＭＯＳＦＥＴ３２は、ゲート印加電圧によりオン状態とオフ状態が切り替わる。その結果、ＭＯＳＦＥＴ３２がオン状態の場合には、交流電源１からの入力電流は、電圧検出部２のダイオード２０、ＭＯＳＦＥＴ３２を経由し、電圧検出部２内部の定電圧ダイオード２１をバイパスして、抵抗２２、抵抗２３に流れる。そして、抵抗２２、抵抗２３で分圧された電圧により、ＭＯＳＦＥＴ２４がオン状態になる。なお、ＭＯＳＦＥＴ２４のオン状態とオフ状態が切り替わるタイミングは、交流電源１の交流電圧がほぼ０Ｖをクロスするゼロクロスタイミングとほぼ同一のタイミングである。

図５（ｂ）に示す回路は、第１リレー７のみが接続された状態では、交流電源１の交流電圧を検出し、第１リレー７と第２リレー８が接続された状態に切り替わることでゼロクロス検出を行うように動作する。また、負荷６への給電タイミングは、ゼロクロス検出タイミングを基準に、ＣＰＵ５０が負荷制御部５４を介して制御する。

例えば、ＡＣ１００Ｖ系の電圧印加のみが可能で、ＡＣ２００Ｖ系の電圧印加はできない負荷６に電圧を印加する場合には、電圧印加をする前に、ＣＰＵ５０は、第１リレー７のみを接続状態にして、交流電源１の交流電圧検出を行う。そして、負荷６への電圧印加が可能であれば、次にＣＰＵ５０は、第１リレー７と第２リレー８を接続状態にしてゼロクロス検出を行い、検出したゼロクロスタイミングに基づいて、負荷６へ電圧印加タイミングを制御する。交流電源１の交流電圧が２００Ｖ系であれば、負荷６への電圧印加が不可能であるため、ＣＰＵ５０は、第１リレー７は接続状態のままにし、ゼロクロス検出は行わない。

また、負荷６がＡＣ１００Ｖ系、ＡＣ２００Ｖ系の電圧印加の切り替え可能な構成であれば、ＣＰＵ５０は第１リレー７のみ接続状態にして電圧検出を行い、検出電圧に基づいてＡＣ１００Ｖ系、ＡＣ２００Ｖ系の制御切り替えを制御部５、負荷制御部５４にて行う。その後、ＣＰＵ５０は、第１リレー７と第２リレー８を接続状態にしてゼロクロス検出を行い、検出したゼロクロスタイミングに基づいて、負荷６へ電圧印加タイミングを制御する。なお、交流電源１の交流電圧検出を行わない場合には、ＣＰＵ５０は、第１リレー７、第２リレー８共に切断状態にすることにより、回路全体の電力消費を低減させることができる。

［電圧検出、ゼロクロス検出処理手順］
図６は、本実施例における電圧検出、ゼロクロス検出処理手順を示したフローチャートである。本手順は、実施例１と同様に、ＲＯＭ５００に格納されたプログラムに基づいて、ＣＰＵ５０により実行される。Ｓ２０では、ＣＰＵ５０は、リレー制御部５３により、第１リレー７を切断状態にする。Ｓ２１では、ＣＰＵ５０は、リレー制御部５３により、第２リレー８を切断状態にする。Ｓ２２では、ＣＰＵ５０は、交流電源１の交流電圧の検出が必要であるかを判断し、必要であればＳ２３の処理に進み、必要でなければＳ２０の処理に戻る。Ｓ２３では、ＣＰＵ５０は、リレー制御部５３により、第１リレー７を接続する。Ｓ２４では、ＣＰＵ５０は、ＺＲＸ−Ｖ＿ＩＮ端子に入力される交流電源１の交流電圧の検出を行う電圧検出部２からの電圧検出信号の状態監視を行う。Ｓ２５では、ＣＰＵ５０は、ＺＲＸ−Ｖ＿ＩＮ端子への入力電圧がハイレベル・ローレベルを繰り返すパルス波形であるかどうかにより、交流電源１の電圧がＡＣ１００Ｖ系の電圧範囲かどうかを判断する。ＣＰＵ５０は、ＺＲＸ−Ｖ＿ＩＮ端子への入力電圧がローレベルのままであれば、交流電源１の交流電圧はＡＣ１００Ｖ系であると判断する。逆に、ＣＰＵ５０は、ＺＲＸ−Ｖ＿ＩＮ端子への入力電圧がパルス状の入力であれば、交流電源１の交流電圧はＡＣ２００Ｖ系であると判断する。ＡＣ１００Ｖ系であれば、ＣＰＵ５０は、Ｓ２６の処理に進み、負荷制御部５４の制御をＡＣ１００Ｖ系に切り替える。逆に、ＡＣ２００Ｖ系であれば、ＣＰＵ５０は、Ｓ２７に進み、負荷制御部５４の制御をＡＣ２００Ｖ系に切り替える。

Ｓ２８では、ＣＰＵ５０は、負荷６への給電が必要であるかを判断し、必要であればＳ２９の処理に進み、必要でなければＳ２１の処理に戻る。Ｓ２９では、ＣＰＵ５０はゼロクロス検出を行うために、リレー制御部５３により、第２リレー８を接続する。Ｓ３０では、ＣＰＵ５０は、ＺＲＸ−Ｖ＿ＩＮ端子に入力されるゼロクロス検出を行うゼロクロス検出部３からのゼロクロス検出信号の状態監視を行う。Ｓ３１では、ＣＰＵ５０はＳ３０で検出したゼロクロスタイミングに基づいて、負荷制御部５４を介して負荷６への給電制御を行う。ＣＰＵ５０は、Ｓ２８の処理に戻り、継続して負荷６への給電制御が必要であればＳ２９の処理に進み、不要であればＳ２１の処理に戻る。

［交流入力と電圧検出信号、ゼロクロス検出信号の関係］
図７（ａ）は、本実施例の図５（ｂ）の回路において、交流電源１の交流電圧がＡＣ１００Ｖ系の場合のＡＣ入力波形と、ＣＰＵ５０のＺＲＸ−Ｖ＿ＩＮ端子に入力される電圧検出信号とゼロクロス検出信号の信号波形を示したものである。ＣＰＵ５０は、第１リレー７のみを接続した状態で電圧検出を行い、ＺＲＸ−Ｖ＿ＩＮ端子に入力される電圧検出信号の電圧は約０Ｖのローレベルである。次に、ＣＰＵ５０は、第１リレー７と第２リレー８の両方を接続した状態にした後、ゼロクロス検出を行い、ＺＲＸ−Ｖ＿ＩＮ端子に入力されるゼロクロス検出信号の電圧波形は、約３Ｖのハイレベルと約０Ｖのローレベルを繰り返すパルス波形となる。ゼロクロス検出信号において、ハイレベルとローレベルの電圧が切り替わるタイミングは、交流電源１の交流電圧の正負が切り替わるゼロクロスタイミングとほぼ同一のタイミングである。

図７（ｂ）は、本実施例の図５（ｂ）の回路において、交流電源１の交流電圧がＡＣ２００Ｖ系である場合のＡＣ入力波形と、ＣＰＵ５０のＺＲＸ−Ｖ＿ＩＮ端子に入力される電圧検出信号とゼロクロス検出信号の信号波形を示したものである。ＣＰＵ５０は、第１リレー７のみを接続した状態で電圧検出を行い、ＺＲＸ−Ｖ＿ＩＮ端子に入力される電圧検出信号は、約０Ｖのローレベルと約３Ｖのハイレベルを交互に繰り返すパルス波形となる。前述したように、電圧検出信号は、交流電源１の交流電圧が定電圧ダイオード２１のツェナー電圧以上でＭＯＳＦＥＴ２４がオン状態であれば、ハイレベルとなり、交流電圧がツェナー電圧より低ければＭＯＳＦＥＴ２４はオフ状態となり、ローレベルとなる。そのため、ＣＰＵ５０は、第１リレー７のみを接続した状態でＺＲＸ−Ｖ＿ＩＮ端子の電圧の変化を検知すれば、交流電源１の交流電圧がＡＣ２００Ｖ系であるかＡＣ１００Ｖ系であるかを判別できる。次に、ＣＰＵ５０は、第１リレー７と第２リレー８の両方を接続した状態にした後、ゼロクロス検出を行う。ＡＣ１００Ｖ系の場合と同様に、ＺＲＸ−Ｖ＿ＩＮ端子に入力されるゼロクロス検出信号の電圧波形は、約３Ｖのハイレベルと約０Ｖのローレベルを繰り返すパルス波形となる。ゼロクロス検出信号において、ハイレベルとローレベルの電圧が切り替わるタイミングは、交流電源１の交流電圧の正負が切り替わるゼロクロスタイミングとほぼ同一のタイミングである。

また、実施例１と同様に、図５（ｂ）の定電圧ダイオード２１のツェナー電圧をＡＣ１００Ｖ系電圧における下限電圧に設定することにより、ＣＰＵ５０は電圧検出信号により交流電源１の電圧値が所定電圧以上であるかどうかを判断することができる。更に、電圧検出信号のハイレベルとローレベルの比率から、ＣＰＵ５０は、交流電源１の交流電圧がＡＣ２００Ｖ系であるかＡＣ１００Ｖ系であるかを判別することもできる。

以上説明したように、本実施例によれば、フォトカプラを用いた簡易な出力回路により、交流電源の電圧検出信号とゼロクロス検出信号を制御部に出力することができる。本実施例では、２つのリレーを設け、それぞれの接続状態を切り替えることにより、電圧検出やゼロクロス検出を行う。また、交流電源の電圧検出とゼロクロス検出を行わない場合には、２つのリレーを切断状態にすることにより、負荷への給電ラインを切断状態にすると共に、電圧検出とゼロクロス検出回路の電力消費を低減させることができる。

［電圧検出装置の概要］
図８（ａ）は、本実施例の電圧検出装置の回路図である。図８（ａ）は、実施例１の図１（ｂ）と比べ、制御部５の内部に入力切り替え部５５と電圧判断部５８を設けた点が異なるが、それ以外の回路部品は図２と同じ符号を付した回路部品であるので、説明は省略する。

制御部５において、ＣＰＵ５０は、ＤＲＶ端子からリレー制御部５３にリレー駆動信号を出力する。入力切り替え部５５は、ＣＰＵ５０のＤＲＶ端子からリレー制御部５３へ出力されたリレー駆動信号に応じて、フォトカプラ２５からの入力信号を電圧判断部５８、ＣＰＵ５０のＶ＿ＩＮ端子に出力する。インバータ（ＮＯＴ）５６は、リレー駆動信号の出力レベルを反転する。電圧判断部５８は、ＡＮＤ回路５７からの出力信号に応じて、交流電源１の電圧が１００Ｖ系か２００Ｖ系かの判断を行う。電圧判断部５８は、負荷制御部５４に接続されている。負荷制御部５４は、電圧判断部５８からの信号出力に応じて交流電源１から負荷６への給電制御を行う。交流電源１が１００Ｖ系と２００Ｖ系では、負荷６に対する給電タイミングや給電時間が異なる場合があり、負荷制御部５４は、電圧判断部５８からの信号出力によって、交流電源１の電圧に応じた制御を行う。また、負荷制御部５４は、電圧判断部５８からの信号出力を保持するように制御される。すなわち、交流電源１が１００Ｖ系であると電圧判断部５８が判断すると、負荷制御部５４は電圧判断部５８からの交流電源１は１００Ｖ系という信号出力結果を保持する。例えば、ＣＰＵ５０の制御プログラムが異常状態となり正常な制御が行えなくなった場合でも、負荷制御部５４は１００Ｖ系の制御をすべき状態で２００Ｖ系の制御が実行されることのないように動作する。例えば、負荷６への給電制御をＣＰＵ５０が交流電源１の電圧位相を制御することにより行う場合、負荷制御部５４は１００Ｖ系の負荷に対して過大な電力が印加されないように制限するように制御する。

［電圧検出装置の回路動作］
電圧検出を行う場合には、ＣＰＵ５０のＤＲＶ端子から出力されるリレー駆動信号はローレベルであり、リレー制御部５３により、リレー４は切断された状態である。ＣＰＵ５０のＤＲＶ端子から出力されたリレー駆動信号はインバータ５６で反転され、ハイレベル出力がＡＮＤ回路５７に入力される。交流電源１の電圧がＡＣ１００Ｖ系であれば、ＣＰＵ５０のＺＲＸ端子に入力される信号はローレベルのままであり、ＡＣ２００Ｖ系であれば、ＣＰＵ５０のＺＲＸ端子に入力される信号はハイレベルとローレベルが繰り返されるパルス状の信号となる。フォトカプラ２５からの出力信号は、ＣＰＵ５０のＺＲＸ端子に入力されると共に、ＡＮＤ回路５７にも入力され、ＡＮＤ回路５７の出力は、ＣＰＵ５０のＶ＿ＩＮ端子（第１の入力端子）と電圧判断部５８に入力される。

次に、ゼロクロス検出を行う場合には、ＣＰＵ５０のＤＲＶ端子から出力されるリレー駆動信号はハイレベルであり、リレー制御部５３により、リレー４は接続された状態である。リレー駆動信号出力はインバータ５６で反転され、ローレベル出力がＡＮＤ回路５７に入力される。ＣＰＵ５０のＺＲＸ端子（第２の入力端子）に入力されるゼロクロス検出信号は、交流電源１の交流電圧の０Ｖを境に、ハイレベル出力とローレベル出力が繰り返し切り替わるパルス状の信号となる。フォトカプラ２５からの出力信号は、ＣＰＵ５０のＺＲＸ端子に入力されると共に、ＡＮＤ回路５７にも入力され、ＡＮＤ回路５７のローレベル出力がＣＰＵ５０のＶ＿ＩＮ端子に入力される。ＡＮＤ回路５７は、リレー４が切断状態では電圧検出結果を出力し、リレー４が接続状態ではローレベルを出力する。その結果、ＡＮＤ回路５７は、電圧検出結果のみをＣＰＵ５０と電圧判断部５８に出力することができる。

［交流入力と電圧検出信号、ゼロクロス検出信号の関係］
図８（ｂ）は、本実施例の図８（ａ）の回路において、交流電源１の交流電圧がＡＣ２００Ｖ系の場合のＡＣ入力波形と、ＣＰＵ５０のＶ＿ＩＮ端子に入力される電圧検出信号と、ＺＲＸ端子に入力されるゼロクロス検出信号の信号波形を示したものである。リレー４が切断された状態で電圧検出が行われ、ＣＰＵ５０のＺＲＸ端子の入力電圧波形は、約０Ｖのローレベルと約３Ｖのハイレベルを交互に繰り返したパルス状の波形であり、ＣＰＵ５０のＶ＿ＩＮ端子の入力信号も、同様のパルス状の波形となる。ところが、リレー４を接続状態にしてゼロクロス検出を行った場合のＺＲＸ端子での入力電圧波形は、電圧検出の際と同様のパルス状の波形であるが、Ｖ＿ＩＮ端子の入力信号は、ローレベルの波形となる。

また、図８（ａ）の定電圧ダイオード２１のツェナー電圧をＡＣ１００Ｖ系電圧における下限電圧に設定し、リレー４を切断状態にして、ＡＣ１００Ｖ系、ＡＣ２００Ｖ系を入力し、ＣＰＵ５０のＶ＿ＩＮ端子のハイレベルとローレベルの時間比率を算出する。算出したハイレベルとローレベルの比率と交流電源１の交流電圧値の対応表をＲＯＭ５００に保持しておけば、ＣＰＵ５０は、対応表とＶ＿ＩＮ端子に入力される電圧検出信号により交流電源１の交流電圧値が所定電圧以上であるかどうかを判断することができる。更に、Ｖ＿ＩＮ端子に入力される電圧検出信号のハイレベルとローレベルの時間比率により、ＣＰＵ５０は、交流電源１の交流電圧がＡＣ２００Ｖ系であるかＡＣ１００Ｖ系であるかを判別することもできる。

以上説明したように、本実施例によれば、フォトカプラを用いた簡易な出力回路から出力された電圧検出信号とゼロクロス検出信号を、入力切り替え部によりＣＰＵ５０の該当入力端子に出力することができる。また、電圧検出信号から交流電源１の電圧を判断する電圧判断部５８は、交流電源１の電圧情報を負荷制御部５４に通知する。負荷制御部５４は、電圧判断部５８から通知された電圧情報に基づいて、負荷６への給電制御を行うことにより、ＣＰＵ５０の異常時でも正常な制御を行うことができる。

［電圧検出装置の概要］
図９（ａ）は、本実施例の電圧検出装置の回路図である。図９（ａ）は、実施例２の図５（ｂ）と比べ、制御部５の内部に入力切り替え部５５と電圧判断部５８を設けた点が異なるが、それ以外の回路部品は、図５（ｂ）と同じ符号を付した回路部品であるので、説明は省略する。

制御部５において、ＣＰＵ５０はＤＲＶ１端子とＤＲＶ２端子からリレー制御部５３にリレー駆動信号を出力する。入力切り替え部５５は、ＣＰＵ５０のＤＲＶ１端子、ＤＲＶ２端子からリレー制御部５３へ出力されたリレー駆動信号に応じて、フォトカプラ２５からの入力信号を電圧判断部５８、ＣＰＵ５０のＶ＿ＩＮ端子に出力する。ＡＮＤ回路５９には、ＣＰＵ５０のＤＲＶ１端子、ＤＲＶ２端子から出力されたリレー駆動信号が入力される。インバータ（ＮＯＴ）５６は、ＡＮＤ回路５９の出力レベルを反転し、ＡＮＤ回路５７に入力する。制御部５のその他の回路については、実施例３と同様であるので、説明を省略する。

［電圧検出装置の回路動作］
電圧検出とゼロクロス検出を行わない場合、第１リレー７と第２リレー８は切断された状態となっている。電圧検出を行う場合には、ＤＲＶ１端子からハイレベルのリレー駆動信号が、そして、ＤＲＶ２端子からはローレベルのリレー駆動信号がそれぞれ出力され、リレー制御部５３により、第１リレー７は接続状態であり、第２リレー８は切断状態に設定される。ＡＮＤ回路５９には、ＤＲＶ１端子からのハイレベルのリレー駆動信号と、ＤＲＶ２端子からのローレベルのリレー駆動信号が入力されるため、その出力はローレベルとなり、インバータ５６を経由することにより、ハイレベル出力がＡＮＤ回路５７に入力される。フォトカプラ２５からの出力信号は、ＣＰＵ５０のＺＲＸ端子に入力されると共に、ＡＮＤ回路５７にも入力され、ＡＮＤ回路５７の出力は、ＣＰＵ５０のＶ＿ＩＮ端子と電圧判断部５８に入力される。

次に、ゼロクロス検出を行う場合には、ＣＰＵ５０のＤＲＶ１端子とＤＲＶ２端子から出力されるリレー駆動信号はハイレベルであり、リレー制御部５３により、第１リレー７と第２リレー８は接続された状態である。２つのリレー駆動信号がハイレベルなので、ＡＮＤ回路５９の出力はハイレベルとなり、インバータ５６からローレベル出力がＡＮＤ回路５７に入力され、ＣＰＵ５０のＶ＿ＩＮ端子にはローレベルが入力される。フォトカプラ２５からのゼロクロス検出信号は、ＡＮＤ回路５７に入力されると共に、ＣＰＵ５０のＺＲＸ端子に入力され、交流電源１の交流電圧の０Ｖを境に、ハイレベル出力とローレベル出力が繰り返し切り替わるパルス状の信号となる。ＡＮＤ回路５７は、第１リレー７のみが接続されている状態では、電圧検出結果を出力し、第１リレー７と第２リレー８が共に接続されている状態では、ローレベルを出力する。その結果、ＡＮＤ回路５７は、電圧検出結果のみをＣＰＵ５０と電圧判断部５８に出力することができる。

［交流入力と電圧検出信号、ゼロクロス検出信号の関係］
図９（ｂ）は、本実施例の図９（ａ）の回路において、交流電源１の交流電圧がＡＣ２００Ｖ系の場合のＡＣ入力波形と、ＣＰＵ５０のＶ＿ＩＮ端子に入力される電圧検出信号と、ＺＲＸ端子に入力されるゼロクロス検出信号の信号波形を示したものである。第１リレー７のみが接続された状態で電圧検出が行われ、ＣＰＵ５０のＺＲＸ端子の入力電圧波形は、約０Ｖのローレベルと約３Ｖのハイレベルを交互に繰り返したパルス状の波形であり、ＣＰＵ５０のＶ＿ＩＮ端子の入力信号も、同様のパルス状の波形となる。ところが、第１リレー７と第２リレー８を接続状態にしてゼロクロス検出を行った場合のＺＲＸ端子での入力電圧波形は、電圧検出の際と同様のパルス状の波形であるが、Ｖ＿ＩＮ端子の入力信号は、ローレベルの波形となる。

また、実施例３と同様に、図９（ａ）の定電圧ダイオード２１のツェナー電圧をＡＣ１００Ｖ系電圧における下限電圧に設定することにより、ＣＰＵ５０は電圧検出信号により交流電源１の電圧値が所定電圧以上であるかどうかを判断することができる。更に、電圧検出信号のハイレベルとローレベルの比率から、ＣＰＵ５０は、交流電源１の交流電圧がＡＣ２００Ｖ系であるかＡＣ１００Ｖ系であるかを判別することもできる。

以上説明したように、本実施例によれば、フォトカプラを用いた簡易な出力回路から出力された電圧検出信号とゼロクロス検出信号を、入力切り替え部によりＣＰＵ５０の該当入力端子に出力することができる。また、電圧検出信号から交流電源１の電圧を判断する電圧判断部５８は、交流電源１の電圧情報を負荷制御部５４に通知する。負荷制御部５４は、電圧判断部５８から通知された電圧情報に基づいて、負荷６への給電制御を行うことにより、ＣＰＵ５０の異常時でも正常な制御を行うことができる。

［画像形成装置の画像形成動作の概要］
図１０は、本実施例の電圧検出装置１００を備えた画像形成装置２００の模式図である。図１０において、記録媒体１０１は画像形成を行う紙やシートなどであり、ローラ１０２と１０３は記録媒体１０１を搬送し、画像形成部１０４は電子写真プロセスによって記録媒体１０１上に画像形成を行う。転写部１０５は、電子写真プロセスによって形成された画像を記録媒体１０１上に転写する。定着ローラ１０７や、図１や図５（ａ）の負荷６に相当する発熱ヒータ６を備えた定着部１０６は、発熱ヒータ６による加熱と定着ローラ１０７による加圧によって、記録媒体１０１上に形成された画像を定着させる。そして、排出ローラ１０８は記録媒体１０１を排出トレイ１０９に排出し、１１０は排出トレイ１０９によって排出され、積載された記録媒体である。なお、画像形成装置２００は、電圧検出装置１００を経由して、不図示の交流電源１に接続されている。

［電圧検出装置の概要］
前述した図１に示す回路構成の電圧検出装置１００を備えた画像形成装置２００では、電圧検出装置１００は、負荷６への給電を行う前後でリレー４の接続を切り替える。リレー４は、画像形成装置２００の異常動作時に発熱部材である発熱ヒータ６の異常な温度上昇を防止するため、交流電源１から発熱ヒータ６への給電ラインの切断を行う目的で設けられ、これにより発熱ヒータ６への給電制御を行うことができる。制御部５は、リレー４が切断された状態では、電圧検出部２により交流電源１の入力電圧を検出し、リレー４が接続された状態では、ゼロクロス検出部３によってゼロクロスタイミングの検出が行なわれる。負荷６は、リレー４が接続状態となることによって、交流電源１から給電され、制御部５によって電圧印加タイミングを制御される。また、制御部５は、リレー４が切断された状態で検出された電圧と、リレー４が接続された状態で検出されたゼロクロスタイミングに基づいて、交流電源１から負荷６への給電を制御する。

以上説明したように、本実施例によれば、電圧検出装置を備えた画像形成装置は、リレーの切り替えによって交流電源の電圧検出と電圧判別ができ、ゼロクロスタイミングに応じて負荷である発熱部材のヒータへの電力供給を適切に制御できる。

［電圧検出装置の概要］
図１１は、本実施例の電圧検出装置の回路図である。図１１は、実施例１の図２と比べ、電圧検出部２とゼロクロス検出部３の内部の回路構成が、停電等による電力供給の遮断を検出するために異なるが、それ以外の回路ブロック内の回路部品は図２と同様であり、説明を省略する。

電圧検出部２のダイオード２０は、交流電源１の電源端子ＡＣ＿Ｎに接続され、交流入力の半波整流を行い、ダイオード２０１は、交流電源１の電源端子ＡＣ＿Ｈに接続され、交流入力の半波整流を行う。定電圧ダイオード２１は、ダイオード２０、２０１によって全波整流された電圧が所定電圧以上になると導通状態になる。２２と２３は抵抗であり、定電圧ダイオード２７はＭＯＳＦＥＴ２６（第２のトランジスタ）を保護し、ゲート電圧を一定にするために設けられている。コンデンサ２８は、定電圧ダイオード２７のツェナー電圧で電圧平滑を行う。コンデンサ２８の保持電圧は、交流電源１から給電されている間は定電圧ダイオード２７のツェナー電圧と同じであり、交流電源１からの入力電圧が低くなり、定電圧ダイオード２１が非導通状態となると、抵抗２３によりコンデンサ２８の保持電圧が放電される。ＭＯＳＦＥＴ２６は、コンデンサ２８の保持電圧によりオン・オフするスイッチ素子であり、定電圧ダイオード２１が導通状態ではオン状態となり、定電圧ダイオード２１が非導通状態ではオフ状態となる。フォトカプラ２５は、交流電源１側の回路を１次側回路とし、制御部５側を２次側回路として、１次側と２次側間を電気的に絶縁して信号を出力する。ダイオード１４は交流電源１の電源端子ＡＣ＿Ｈに接続され、電源端子ＡＣ＿Ｎからの電流を帰還させ、ダイオード１４１は交流電源１の電源端子ＡＣ＿Ｎに接続され、電源端子ＡＣ＿Ｈからの電流を帰還させる。

ゼロクロス検出部３のダイオード３０は、リレー４に接続されて交流電源１の電源端子ＡＣ＿Ｎからの交流入力を半波整流し、３１と３７は抵抗である。トランジスタ３６（第１のトランジスタ）は、リレー４が接続された状態で、ダイオード３０が導通状態、すなわち、電源端子ＡＣ＿Ｎの電位が電源端子ＡＣ＿Ｈよりも高い状態で、抵抗３１と抵抗３７で決定される電圧が閾値電圧以上の場合にはオン状態となる。逆に、トランジスタ３６は、抵抗３１と抵抗３７で決定される電圧が閾値電圧より低い場合や、電源端子ＡＣ＿Ｎの電位が電源端子ＡＣ＿Ｈよりも低い場合や、リレー４が切断状態の場合にはオフ状態となる。

フォトカプラ２５の発光素子が発光状態であれば、受光素子に電流が流れるため、ＣＰＵ５０のＺＲＸ−Ｖ＿ＩＮ端子の入力電圧はＧＮＤ電圧に近いローレベルとなる。フォトカプラ２５の発光素子が消灯状態であれば、受光素子には電流が流れないため、ＣＰＵ５０のＺＲＸ−Ｖ＿ＩＮ端子の入力電圧はＶｃｃ電圧に近いハイレベルとなる。

電圧Ｖ１は、１次側で生成される電圧であり、例えば、図２のダイオード１０、抵抗１１、コンデンサ１２、ダイオード１４の半波整流・平滑化により生成される電圧や、全波整流・平滑化により生成される電圧等を指す。電圧Ｖ１は抵抗１３によって電流制限され、トランジスタ３６とフォトカプラ２５とＭＯＳＦＥＴ２６に印加される。ＭＯＳＦＥＴ２６がオフ状態であれば、トランジスタ３６の状態によらず、フォトカプラ２５の発光素子には電圧が印加されず消灯状態となる。ＭＯＳＦＥＴ２６がオン状態の場合、トランジスタ３６がオフ状態であれば、フォトカプラ２５の発光素子は発光状態となり、トランジスタ３６がオン状態であれば、フォトカプラ２５の発光素子の印加電圧が低下することで消灯状態となる。

［電圧検出装置の回路動作］
リレー４が接続状態の場合は、交流電源１の交流入力はゼロクロス検出部３のダイオード３０で半波整流され、更に、抵抗３１と抵抗３７で分圧された電圧によってトランジスタ３６のオン状態とオフ状態が切り替わる。トランジスタ３６のオン状態とオフ状態が切り替わるタイミングは、交流電源１の交流電圧がほぼ０Ｖをクロスするゼロクロスタイミングと同じである。一方、リレー４が切断状態の場合には、トランジスタ３６は常にオフ状態となる。

交流電源１の交流電圧が電源端子ＡＣ＿Ｎ及びＡＣ＿Ｈから電圧検出部２に入力される。そして、ダイオード２０とダイオード２０１により全波整流された電圧が定電圧ダイオード２１のツェナー電圧以上で、抵抗２２と抵抗２３で分圧された電圧によりＭＯＳＦＥＴ２６がオン状態になると、フォトカプラ２５の発光素子に電圧印加できる状態となる。そして、トランジスタ３６がオフ状態であれば、フォトカプラ２５の発光素子は発光状態となり、受光素子に電流が流れるため、ＣＰＵ５０のＺＲＸ−Ｖ＿ＩＮ端子の入力電圧はローレベルとなる。

抵抗２２と抵抗２３で分圧された電圧が定電圧ダイオード２７のツェナー電圧以上になる場合は、ＭＯＳＦＥＴ２６のゲートに印加される電圧は、定電圧ダイオード２７のツェナー電圧により制限される。交流電源１の電圧の最大値がツェナー電圧以上であれば、ＭＯＳＦＥＴ２６のオン状態を維持できるように、コンデンサ２８が電圧を平滑化する。すなわち、リレー４が接続状態であれば、ゼロクロス検出部３によりＺＲＸ−Ｖ＿ＩＮ端子でゼロクロスを検出することができる。リレー４が切断状態であれば、入力電源が所定電圧以上であることをＺＲＸ−Ｖ＿ＩＮ端子で判断することができる。

逆に、抵抗２２と抵抗２３で分圧された電圧が定電圧ダイオード２１のツェナー電圧より低く、ＭＯＳＦＥＴ２６をオン状態にできない場合はフォトカプラ２５の発光素子は消灯状態となり、ＣＰＵ５０のＺＲＸ−Ｖ＿ＩＮ端子の電圧はハイレベルとなる。つまり、リレー４の状態によらず、ＺＲＸ−Ｖ＿ＩＮ端子の電圧はハイレベルとなり、入力電源の電圧が所定電圧以下になったことを判断することができる。

［電圧検出、ゼロクロス検出処理手順］
図１２は、本実施例における電圧検出、ゼロクロス検出処理手順を示したフローチャートである。本手順は、実施例１、２と同様に、ＲＯＭ５００に格納されたプログラムに基づいて、ＣＰＵ５０により実行される。Ｓ４０では、ＣＰＵ５０は、リレー制御部５３により、リレー４を切断状態にする。Ｓ４１では、ＣＰＵ５０は、ＺＲＸ−Ｖ＿ＩＮ端子に入力される交流電源１の交流電圧の検出を行う電圧検出部２からの電圧検出信号の状態監視を行う。Ｓ４２では、ＣＰＵ５０は、ＺＲＸ−Ｖ＿ＩＮ端子に入力される電圧がローレベルかハイレベルかにより、交流電源１の入力電圧が所定電圧以上であるかどうかを判断する。すなわち、ＣＰＵ５０は、ＺＲＸ−Ｖ＿ＩＮ端子の入力電圧がハイレベルであれば、交流電源１の交流電圧が所定電圧より低いと判断し、ＺＲＸ−Ｖ＿ＩＮ端子の入力電圧がローレベルであれば、交流電源１の交流電圧が所定電圧以上であると判断する。そして、ＣＰＵ５０は、ＺＲＸ−Ｖ＿ＩＮ端子の入力電圧が所定電圧以上あればＳ４３の処理に進み、所定電圧より低ければＳ４０の処理に戻る。Ｓ４３では、ＣＰＵ５０は、負荷６への給電が必要であるかを判断し、必要であればＳ４４の処理に進み、必要でなければＳ４０の処理に戻る。Ｓ４４では、ＣＰＵ５０はゼロクロス検出を行うために、リレー制御部５３により、リレー４を接続する。Ｓ４５では、ＣＰＵ５０は、ＺＲＸ−Ｖ＿ＩＮ端子に入力されるゼロクロス検出を行うゼロクロス検出部３からのゼロクロス検出信号の状態監視を行う。

Ｓ４６で、ＣＰＵ５０は、ＺＲＸ−Ｖ＿ＩＮ端子に入力されるゼロクロス検出信号が正常な周波数範囲でハイレベル、ローレベルが繰り返されるパルス信号であることが検知できれば、Ｓ４７の処理に進む。逆に、一定時間ハイレベルが続くゼロクロス検出信号を検知すると、ＣＰＵ５０は交流電源１の入力電圧が所定電圧より低くなったと判断し、Ｓ４８の処理に進む。Ｓ４７では、ＣＰＵ５０は、Ｓ４５で検出したゼロクロスタイミングに基づいて、負荷制御部５４を介して負荷６への給電制御を行い、Ｓ４３の処理に戻る。Ｓ４８では、ＣＰＵ５０は、Ｓ４６で交流電源１の入力電圧が所定電圧より低くなったと判断したので、負荷６への給電を停止し、Ｓ４０の処理に戻る。

［交流入力と電圧検出信号、ゼロクロス検出信号の関係］
図１３は、本実施例の図１１の回路において、交流電源１の交流電圧がＡＣ１００Ｖ系の場合のＡＣ入力波形と、ＣＰＵ５０のＺＲＸ−Ｖ＿ＩＮ端子に入力される電圧検出信号とＶｃｃ電圧波形を示したものである。

リレー４が切断された状態で交流電源１の電圧検出が行われ、その時のＣＰＵ５０のＺＲＸ−Ｖ＿ＩＮ端子の入力電圧は約０Ｖのローレベルであり、ＣＰＵ５０は交流電源１の電圧が所定電圧以上であると判断する。所定電圧は、定電圧ダイオード２１のツェナー電圧によって決まり、例えば、交流電源１がＡＣ１００Ｖ系であれば、ＡＣ１００Ｖ系電圧における下限電圧より十分低い値に設定しておく。交流電源１からＡＣ１００Ｖ系電圧が入力されていれば、コンデンサ２８は定電圧ダイオード２７のツェナー電圧まで充電されるため、ＭＯＳＦＥＴ２６はオン状態のままで維持される。また、コンデンサ２８は定電圧ダイオード２７のツェナー電圧以下の脈流分を平滑化しているため、交流電源１のゼロクロスポイントで、ＭＯＳＦＥＴ２６がオフ状態になることはない。

リレー４が接続状態となった後は、ＣＰＵ５０はゼロクロス検出を行い、ＺＲＸ−Ｖ＿ＩＮ端子の入力電圧はＶｃｃ電圧のハイレベルと約０Ｖのローレベルを繰り返す。ＺＲＸ−Ｖ＿ＩＮ端子の入力電圧がハイレベル・ローレベルに切り替わるタイミングは、交流電源１の交流電圧のゼロクロスタイミングとほぼ同一のタイミングである。

リレー４が接続され、交流電源１から負荷６へ給電されているときに、停電やＡＣコンセントが抜かれる等により、交流電源１の入力電圧が所定電圧より低くなった場合には、定電圧ダイオード２１は非導通状態になり、コンデンサ２８に充電できなくなる。そのため、コンデンサ２８は抵抗２３により急速に放電され、ＭＯＳＦＥＴ２６のゲートに印加される電圧が低下し、ＭＯＳＦＥＴ２６がオフ状態となる。その結果、ＺＲＸ−Ｖ＿ＩＮ端子の入力電圧は、Ｖｃｃ電圧のハイレベルとなる。これにより、ＣＰＵ５０は交流電源１の入力電圧が所定電圧より低いと判断し、負荷６への給電を中止し、リレー４を切断する。交流電源１の入力電圧が所定電圧より低くなっても、不図示の低圧電源が有しているコンデンサ等の効果で、Ｖｃｃ電圧は暫くの間は供給可能であり制御部５も動作可能である。この間に、ＣＰＵ５０は、電圧検出装置自体をオフ状態に遷移させるための処理を行うことができる。Ｖｃｃ電圧が０Ｖになれば、ＺＲＸ−Ｖ＿ＩＮ端子の電圧も約０Ｖのローレベルとなる。

以上説明したように、本実施例によれば、フォトカプラを用いた簡易な出力回路により、交流電源の電圧検出信号とゼロクロス検出信号を制御部に出力することができる。更に、本実施例においては、電圧検出部２の定電圧ダイオード２１のツェナー電圧は、交流電源１の下限電圧よりも十分に低い電圧に設定することにより、停電等が発生した場合には、ＭＯＳＦＥＴ２６をオフ状態にさせる。また、予め、交流電源１からの電力供給が正常な場合に、ゼロクロス検出信号においてハイレベルが保持される時間を測定して、ＲＯＭ５００等に格納しておく。そして、停電等により交流電源１からの電力供給が遮断されるとＭＯＳＦＥＴ２６がオフ状態となり、その結果、正常時にはパルス信号であるゼロクロス検出信号がハイレベルのみの信号となる。ＣＰＵ５０は、電圧検出部２から出力されるゼロクロス検出信号のハイレベル時間と、ＲＯＭ５００に格納されたハイレベル保持間とを比較することにより、停電等による電圧低下を検出することができる。これにより、リレー４が接続されて負荷に給電されているときに、停電等により電力供給が遮断されても、電圧検出装置を速やかにオフ状態に遷移させることができる。

本実施例は、実施例１の図２の回路を電力供給が遮断された場合にも電圧検出装置を速やかにオフ状態に移行させるように工夫されたものであるが、実施例２についても同様の回路構成にすることにより、同様の効果を奏することができる。

１ 交流電源
２ 電圧検出部
３ ゼロクロス検出部
４、７、８ リレー
２５ フォトカプラ
５０ ＣＰＵ

Claims (12)

1. 交流電源の電圧を検出し、電圧検出信号を出力する電圧検出手段と、
   前記交流電源の電圧のゼロクロスを検出し、前記電圧検出手段を経由して、ゼロクロス検出信号を出力するゼロクロス検出手段と、
   前記交流電源から前記ゼロクロス検出手段への給電ラインの接続又は切断を行うスイッチ手段と、を備え、
   前記給電ラインが切断されている場合には、前記電圧検出手段は前記電圧検出信号を出力し、前記給電ラインが接続されている場合には、前記電圧検出手段は、前記ゼロクロス検出手段から入力されたゼロクロス検出信号を出力することを特徴とする電圧検出装置。
2. 前記ゼロクロス検出手段は、前記交流電源からの入力される電圧を半波整流するダイオードを有し、前記ダイオードの出力を前記ゼロクロス検出信号として前記電圧検出手段に出力することを特徴とする請求項１に記載の電圧検出装置。
3. 前記電圧検出手段は、前記交流電源の電圧を検出し、前記電圧検出信号を出力する電圧検出部と、前記電圧検出部から入力された前記電圧検出信号、及び前記ゼロクロス検出手段から入力された前記ゼロクロス検出信号を出力する信号出力部と、を備えることを特徴とする請求項１又は２に記載の電圧検出装置。
4. 前記電圧検出部は、前記交流電源からの電圧を半波整流するダイオードと、前記ダイオードに直列接続され、前記ダイオードの出力電圧が所定の電圧以上の場合に導通状態となる定電圧ダイオードと、を有し、前記定電圧ダイオードの出力を前記電圧検出信号として出力することを特徴とする請求項３に記載の電圧検出装置。
5. 前記信号出力部は、前記給電ラインが切断されている場合には前記電圧検出信号の電圧によりオン状態又はオフ状態となり、前記給電ラインが接続されている場合には前記ゼロクロス検出信号の電圧によりオン状態又はオフ状態となるトランジスタと、前記トランジスタの状態に応じて、発光素子が発光状態又は消灯状態、受光素子がオン状態又はオフ状態となるフォトカプラと、を有し、前記フォトカプラを介して前記電圧検出信号及び前記ゼロクロス検出信号を出力することを特徴とする請求項３又は４に記載の電圧検出装置。
6. 前記スイッチ手段の動作を制御する制御手段を有し、
   前記制御手段は、前記電圧検出信号に基づいて前記交流電源の電圧を判断し、判断された前記交流電源の電圧に応じて、負荷への給電を制御することを特徴とする請求項１ないし５のいずれか１項に記載の電圧検出装置。
7. 交流電源の電圧を検出し、電圧検出信号を出力する電圧検出手段と、
   前記交流電源の電圧のゼロクロスを検出し、前記電圧検出手段を経由して、ゼロクロス検出信号を出力するゼロクロス検出手段と、
   前記交流電源から前記電圧検出手段への第１の給電ラインの接続又は切断を行う第１のスイッチ手段と、
   前記交流電源から前記ゼロクロス検出手段への第２の給電ラインの接続又は切断を行う第２のスイッチ手段と、を備え、
   前記第１の給電ラインが接続され、前記第２の給電ラインは切断されている場合には、前記電圧検出手段は前記電圧検出信号を出力し、
   前記第１の給電ライン及び前記第２の給電ラインが接続されている場合には、前記電圧検出手段は、前記ゼロクロス検出手段から入力された前記ゼロクロス検出信号を出力することを特徴とする電圧検出装置。
8. 前記電圧検出手段は、前記交流電源の電圧を検出し、前記電圧検出信号を出力する電圧検出部と、前記電圧検出部から入力された前記電圧検出信号、及び前記ゼロクロス検出手段から入力された前記ゼロクロス検出信号を出力する信号出力部と、を備えることを特徴とする請求項７に記載の電圧検出装置。
9. 前記電圧検出部は、前記交流電源からの電圧を半波整流するダイオードと、前記ダイオードに直列接続され、前記ダイオードの出力電圧が所定の電圧以上の場合に導通状態となる定電圧ダイオードと、を有し、前記定電圧ダイオードの出力を前記電圧検出信号として出力することを特徴とする請求項８に記載の電圧検出装置。
10. 前記ゼロクロス検出手段は、前記電圧検出部の前記定電圧ダイオードと並列接続され、前記電圧検出部の前記ダイオードの出力電圧によりオン状態となるトランジスタを有し、前記トランジスタがオン状態の場合に、前記ダイオードの出力を、前記ゼロクロス検出信号として出力することを特徴とする請求項９に記載の電圧検出装置。
11. 前記第１のスイッチ手段と前記第２のスイッチ手段の動作を制御する制御手段を備え、
    前記制御手段は、前記電圧検出信号に基づいて前記交流電源の電圧を判断し、判断された前記交流電源の電圧に応じて、負荷への給電を制御することを特徴とする請求項７ないし１０のいずれか１項に記載の電圧検出装置。
12. 記録媒体に画像形成する手段を有する画像形成装置であって、前記画像形成装置の電力供給を制御する手段として、請求項１ないし１１のいずれか１項に記載の電圧検出装置を備えたことを特徴とする画像形成装置。

Images