JP2012156854A - Pll回路および半導体装置 - Google Patents
Pll回路および半導体装置 Download PDFInfo
- Publication number
- JP2012156854A JP2012156854A JP2011015180A JP2011015180A JP2012156854A JP 2012156854 A JP2012156854 A JP 2012156854A JP 2011015180 A JP2011015180 A JP 2011015180A JP 2011015180 A JP2011015180 A JP 2011015180A JP 2012156854 A JP2012156854 A JP 2012156854A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switch
- control
- pll circuit
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【解決手段】 PLL回路は、制御電圧に応じた周波数の出力信号を生成する電圧制御発振器と、出力信号を分周する分周器と、基準信号と分周された出力信号との位相差を検出し、位相差に応じて第1検出信号および第2検出信号を生成する位相比較器と、第1検出信号に基づいてオン/オフが制御される第1スイッチおよび第2検出信号に基づいてオン/オフが制御される第2スイッチを含み、制御電圧を調整するチャージポンプ回路と、チャージポンプ回路により充放電される容量素子を含み、チャージポンプ回路の出力を平滑化して制御電圧を生成するローパスフィルタと、電圧制御発振器に初期電圧を与える初期設定期間に、第1スイッチおよび第2スイッチの少なくとも一方をオンし、容量素子の充放電を制御することにより、制御電圧を初期電圧に設定する電圧供給部とを有している。
【選択図】 図1
Description
(付記1)
制御電圧に応じた周波数の出力信号を生成する電圧制御発振器と、
前記出力信号を分周する分周器と、
基準信号と前記分周された出力信号との位相差を検出し、前記位相差に応じて第1検出信号および第2検出信号を生成する位相比較器と、
前記第1検出信号に基づいてオン/オフが制御される第1スイッチおよび前記第2検出信号に基づいてオン/オフが制御される第2スイッチを含み、前記制御電圧を調整するチャージポンプ回路と、
前記チャージポンプ回路により充放電される容量素子を含み、前記チャージポンプ回路の出力を平滑化して前記制御電圧を生成するローパスフィルタと、
前記電圧制御発振器に初期電圧を与える初期設定期間に、前記第1スイッチおよび前記第2スイッチの少なくとも一方をオンし、前記容量素子の充放電を制御することにより、前記制御電圧を前記初期電圧に設定する電圧供給部と
を備えていることを特徴とするPLL回路。
(付記2)
前記チャージポンプ回路は、
第1制御端子が受ける電圧により制御され、前記第1スイッチを介して前記容量素子を充電する第1電流源と、
第2制御端子が受ける電圧により制御され、前記第2スイッチを介して前記容量素子を放電する第2電流源とを有し、
前記電圧供給部は、前記初期設定期間に、前記第1スイッチおよび前記第2スイッチをオンするとともに、前記第1制御端子および前記第2制御端子に電圧をそれぞれ与えることにより、前記制御電圧を前記初期電圧に設定すること
を特徴とする付記1記載のPLL回路。
(付記3)
前記第1電流源は、前記第1制御端子の電圧をゲートで受けるMOSトランジスタを有し、
前記第2電流源は、前記第2制御端子の電圧をゲートで受けるMOSトランジスタを有し、
前記電圧供給部は、前記初期設定期間に、前記第1制御端子の電圧および前記第2制御端子の電圧をそれぞれ制御することにより、前記第1電流源および前記第2電流源のそれぞれのMOSトランジスタのオン抵抗を制御し、前記制御電圧を前記初期電圧に設定すること
を特徴とする付記2記載のPLL回路。
(付記4)
前記電圧供給部は、前記初期設定期間に、前記第1スイッチのオン/オフを制御する信号を受ける端子に第1調整電圧を与えるとともに、前記第2スイッチのオン/オフを制御する信号を受ける端子に第2調整電圧を与えることにより、前記第1スイッチおよび前記第2スイッチのオン抵抗を制御し、前記制御電圧を前記初期電圧に設定すること
を特徴とする付記1記載のPLL回路。
(付記5)
前記第1スイッチは、前記第1調整電圧をゲートで受けるMOSトランジスタを有し、
前記第2スイッチは、前記第2調整電圧をゲートで受けるMOSトランジスタを有していること
を特徴とする付記4記載のPLL回路。
(付記6)
前記チャージポンプ回路は、前記第1スイッチを介して前記容量素子を充電する第1電流源と、前記第2スイッチを介して前記容量素子を放電する第2電流源とを有し、
前記電圧供給部は、前記初期設定期間に、前記第1スイッチおよび前記第1電流源間のノードと、前記第2スイッチおよび前記第2電流源間のノードとの少なくとも一方のノードに、前記初期電圧を与え、前記第1スイッチおよび前記第2スイッチのうち、前記初期電圧が与えられたノードと前記容量素子との間に配置された方をオンし、前記制御電圧を前記初期電圧に設定すること
を特徴とする付記1記載のPLL回路。
(付記7)
前記電圧供給部は、前記電圧制御発振器の目標周波数に応じて、前記初期電圧を可変に設定すること
を特徴とする付記6記載のPLL回路。
(付記8)
前記電圧供給部は、前記電圧制御発振器の目標周波数に応じて、前記初期電圧を可変に設定すること
を特徴とする付記1ないし付記5のいずれか1項に記載のPLL回路。
(付記9)
前記チャージポンプ回路は、
第1制御端子が受ける電圧により制御され、前記第1スイッチを介して前記容量素子を充電する第1電流源と、
第2制御端子が受ける電圧により制御され、前記第2スイッチを介して前記容量素子を放電する第2電流源とを有し、
前記電圧供給部は、前記初期設定期間に、前記第1スイッチおよび前記第2スイッチをオンするとともに、前記電圧制御発振器の目標周波数に応じて、前記第1制御端子および前記第2制御端子の電圧をそれぞれ調整し、前記制御電圧の前記初期電圧を可変に設定すること
を特徴とする付記1記載のPLL回路。
(付記10)
前記電圧供給部は、前記初期設定期間に、前記電圧制御発振器の目標周波数に応じて、前記第1スイッチのオン/オフを制御する信号を受ける端子の電圧と、前記第2スイッチのオン/オフを制御する信号を受ける端子の電圧とをそれぞれ調整することにより、前記第1スイッチのオン抵抗と前記第2スイッチのオン抵抗との比を調整し、前記制御電圧の前記初期電圧を可変に設定すること
を特徴とする付記1記載のPLL回路。
(付記11)
基準信号に基づく周波数の出力信号を生成するPLL回路を備え、
前記PLL回路は、
制御電圧に応じた周波数の前記出力信号を生成する電圧制御発振器と、
前記出力信号を分周する分周器と、
前記基準信号と前記分周された出力信号との位相差を検出し、前記位相差に応じて第1検出信号および第2検出信号を生成する位相比較器と、
前記第1検出信号に基づいてオン/オフが制御される第1スイッチおよび前記第2検出信号に基づいてオン/オフが制御される第2スイッチを含み、前記制御電圧を調整するチャージポンプ回路と、
前記チャージポンプ回路により充放電される容量素子を含み、前記チャージポンプ回路の出力を平滑化して前記制御電圧を生成するローパスフィルタと、
前記電圧制御発振器に初期電圧を与える初期設定期間に、前記第1スイッチおよび前記第2スイッチの少なくとも一方をオンし、前記容量素子の充放電を制御することにより、前記制御電圧を前記初期電圧に設定する電圧供給部とを備えている
ことを特徴とする半導体装置。
Claims (8)
- 制御電圧に応じた周波数の出力信号を生成する電圧制御発振器と、
前記出力信号を分周する分周器と、
基準信号と前記分周された出力信号との位相差を検出し、前記位相差に応じて第1検出信号および第2検出信号を生成する位相比較器と、
前記第1検出信号に基づいてオン/オフが制御される第1スイッチおよび前記第2検出信号に基づいてオン/オフが制御される第2スイッチを含み、前記制御電圧を調整するチャージポンプ回路と、
前記チャージポンプ回路により充放電される容量素子を含み、前記チャージポンプ回路の出力を平滑化して前記制御電圧を生成するローパスフィルタと、
前記電圧制御発振器に初期電圧を与える初期設定期間に、前記第1スイッチおよび前記第2スイッチの少なくとも一方をオンし、前記容量素子の充放電を制御することにより、前記制御電圧を前記初期電圧に設定する電圧供給部と
を備えていることを特徴とするPLL回路。 - 前記チャージポンプ回路は、
第1制御端子が受ける電圧により制御され、前記第1スイッチを介して前記容量素子を充電する第1電流源と、
第2制御端子が受ける電圧により制御され、前記第2スイッチを介して前記容量素子を放電する第2電流源とを有し、
前記電圧供給部は、前記初期設定期間に、前記第1スイッチおよび前記第2スイッチをオンするとともに、前記第1制御端子および前記第2制御端子に電圧をそれぞれ与えることにより、前記制御電圧を前記初期電圧に設定すること
を特徴とする請求項1記載のPLL回路。 - 前記第1電流源は、前記第1制御端子の電圧をゲートで受けるMOSトランジスタを有し、
前記第2電流源は、前記第2制御端子の電圧をゲートで受けるMOSトランジスタを有し、
前記電圧供給部は、前記初期設定期間に、前記第1制御端子の電圧および前記第2制御端子の電圧をそれぞれ制御することにより、前記第1電流源および前記第2電流源のそれぞれのMOSトランジスタのオン抵抗を制御し、前記制御電圧を前記初期電圧に設定すること
を特徴とする請求項2記載のPLL回路。 - 前記電圧供給部は、前記初期設定期間に、前記第1スイッチのオン/オフを制御する信号を受ける端子に第1調整電圧を与えるとともに、前記第2スイッチのオン/オフを制御する信号を受ける端子に第2調整電圧を与えることにより、前記第1スイッチおよび前記第2スイッチのオン抵抗を制御し、前記制御電圧を前記初期電圧に設定すること
を特徴とする請求項1記載のPLL回路。 - 前記第1スイッチは、前記第1調整電圧をゲートで受けるMOSトランジスタを有し、
前記第2スイッチは、前記第2調整電圧をゲートで受けるMOSトランジスタを有していること
を特徴とする請求項4記載のPLL回路。 - 前記チャージポンプ回路は、前記第1スイッチを介して前記容量素子を充電する第1電流源と、前記第2スイッチを介して前記容量素子を放電する第2電流源とを有し、
前記電圧供給部は、前記初期設定期間に、前記第1スイッチおよび前記第1電流源間のノードと、前記第2スイッチおよび前記第2電流源間のノードとの少なくとも一方のノードに、前記初期電圧を与え、前記第1スイッチおよび前記第2スイッチのうち、前記初期電圧が与えられたノードと前記容量素子との間に配置された方をオンし、前記制御電圧を前記初期電圧に設定すること
を特徴とする請求項1記載のPLL回路。 - 前記電圧供給部は、前記電圧制御発振器の目標周波数に応じて、前記初期電圧を可変に設定すること
を特徴とする請求項1ないし請求項6のいずれか1項に記載のPLL回路。 - 基準信号に基づく周波数の出力信号を生成するPLL回路を備え、
前記PLL回路は、
制御電圧に応じた周波数の前記出力信号を生成する電圧制御発振器と、
前記出力信号を分周する分周器と、
前記基準信号と前記分周された出力信号との位相差を検出し、前記位相差に応じて第1検出信号および第2検出信号を生成する位相比較器と、
前記第1検出信号に基づいてオン/オフが制御される第1スイッチおよび前記第2検出信号に基づいてオン/オフが制御される第2スイッチを含み、前記制御電圧を調整するチャージポンプ回路と、
前記チャージポンプ回路により充放電される容量素子を含み、前記チャージポンプ回路の出力を平滑化して前記制御電圧を生成するローパスフィルタと、
前記電圧制御発振器に初期電圧を与える初期設定期間に、前記第1スイッチおよび前記第2スイッチの少なくとも一方をオンし、前記容量素子の充放電を制御することにより、前記制御電圧を前記初期電圧に設定する電圧供給部とを備えている
ことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011015180A JP5630294B2 (ja) | 2011-01-27 | 2011-01-27 | Pll回路および半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011015180A JP5630294B2 (ja) | 2011-01-27 | 2011-01-27 | Pll回路および半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012156854A true JP2012156854A (ja) | 2012-08-16 |
JP5630294B2 JP5630294B2 (ja) | 2014-11-26 |
Family
ID=46838113
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011015180A Active JP5630294B2 (ja) | 2011-01-27 | 2011-01-27 | Pll回路および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5630294B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112953521A (zh) * | 2019-12-11 | 2021-06-11 | 精工爱普生株式会社 | 电荷泵电路、pll电路和振荡器 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06104747A (ja) * | 1992-09-18 | 1994-04-15 | Toshiba Corp | 位相同期ループ回路 |
JPH07177027A (ja) * | 1993-12-21 | 1995-07-14 | Mitsubishi Electric Corp | 位相同期ループ回路装置およびその位相比較器 |
JPH11225069A (ja) * | 1998-02-06 | 1999-08-17 | Fujitsu Ltd | チャージポンプ回路、pll回路、及び、pll周波数シンセサイザ |
WO2001095492A1 (fr) * | 2000-06-05 | 2001-12-13 | Mitsubishi Denki Kabushiki Kaisha | Dispositif synchrone |
WO2003090358A1 (fr) * | 2002-04-19 | 2003-10-30 | Matsushita Electric Industrial Co., Ltd. | Boucle a verrouillage de phase double |
JP2006042352A (ja) * | 2004-07-26 | 2006-02-09 | Toshiba Corp | Pll回路用のシステム及び方法 |
JP2009182447A (ja) * | 2008-01-29 | 2009-08-13 | Fujitsu Microelectronics Ltd | 位相ロックループ回路及び遅延ロックループ回路 |
WO2011001497A1 (ja) * | 2009-06-29 | 2011-01-06 | 富士通株式会社 | 発振回路および電流補正方法 |
-
2011
- 2011-01-27 JP JP2011015180A patent/JP5630294B2/ja active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06104747A (ja) * | 1992-09-18 | 1994-04-15 | Toshiba Corp | 位相同期ループ回路 |
JPH07177027A (ja) * | 1993-12-21 | 1995-07-14 | Mitsubishi Electric Corp | 位相同期ループ回路装置およびその位相比較器 |
JPH11225069A (ja) * | 1998-02-06 | 1999-08-17 | Fujitsu Ltd | チャージポンプ回路、pll回路、及び、pll周波数シンセサイザ |
WO2001095492A1 (fr) * | 2000-06-05 | 2001-12-13 | Mitsubishi Denki Kabushiki Kaisha | Dispositif synchrone |
WO2003090358A1 (fr) * | 2002-04-19 | 2003-10-30 | Matsushita Electric Industrial Co., Ltd. | Boucle a verrouillage de phase double |
JP2006042352A (ja) * | 2004-07-26 | 2006-02-09 | Toshiba Corp | Pll回路用のシステム及び方法 |
JP2009182447A (ja) * | 2008-01-29 | 2009-08-13 | Fujitsu Microelectronics Ltd | 位相ロックループ回路及び遅延ロックループ回路 |
WO2011001497A1 (ja) * | 2009-06-29 | 2011-01-06 | 富士通株式会社 | 発振回路および電流補正方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112953521A (zh) * | 2019-12-11 | 2021-06-11 | 精工爱普生株式会社 | 电荷泵电路、pll电路和振荡器 |
CN112953521B (zh) * | 2019-12-11 | 2023-06-13 | 精工爱普生株式会社 | 电荷泵电路、pll电路和振荡器 |
Also Published As
Publication number | Publication date |
---|---|
JP5630294B2 (ja) | 2014-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5448870B2 (ja) | Pll回路 | |
US8988157B2 (en) | Oscillation circuit and semiconductor integrated circuit including the same | |
US9503103B2 (en) | Phase locked loop with a frequency multiplier and method of configuring the phase locked loop | |
US7602253B2 (en) | Adaptive bandwidth phase locked loop with feedforward divider | |
EP2820759B1 (en) | Capacitor leakage compensation for pll loop filter capacitor | |
JP4539977B2 (ja) | 容量性チャージ・ポンプ | |
JP2010252289A (ja) | 電圧制御発振器のための補償回路 | |
US8686768B2 (en) | Phase locked loop | |
US20130265104A1 (en) | Method and apparatus for current control in a circuit | |
KR20150054508A (ko) | 전자 장치에서 공정 편차를 보상하기 위한 장치 및 방법 | |
JP5630294B2 (ja) | Pll回路および半導体装置 | |
US9214946B2 (en) | Phase locked loop circuit | |
US7298190B2 (en) | Phase locked loop having enhanced locking characteristics | |
US8493115B2 (en) | Phase locked loop circuit and system having the same | |
KR101390393B1 (ko) | 전하 펌프의 전류 특성을 조정하는 전하 펌프 바이어스 조정 장치 및 이를 이용한 주파수 발생 장치 | |
JP2012034212A (ja) | 位相ロックループ回路 | |
KR101664796B1 (ko) | 복수의 부궤환 루프를 구비한 위상고정루프 장치 | |
JP2004328280A (ja) | スペクトラム拡散クロック発生回路 | |
TWI637601B (zh) | 頻帶選擇時脈資料回復電路以及相關方法 | |
CN108075773B (zh) | 用于锁相环的启动电路及锁相环 | |
US9432027B1 (en) | Power generating circuit, frequency generating circuit and frequency control system | |
KR100905826B1 (ko) | 위상 동기 루프 장치 | |
KR20150054506A (ko) | 전자 장치에서 전압 제어 오실레이터의 출력 진폭 제어 장치 및 방법 | |
US20170149329A1 (en) | Charge pump and associated phase-locked loop and clock and data recovery | |
US8558591B1 (en) | Phase locked loop with power supply control |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130927 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140527 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140701 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140722 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140805 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140909 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140922 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5630294 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |