JP2012156466A - 窒化物系半導体レーザ素子 - Google Patents

Abstract

【課題】ウェハの中央部と周辺部とで主表面のオフ角がばらつく基板を用いる場合にも、発光効率がばらつくことを抑制することが可能な窒化物系半導体レーザ素子を提供する。
【解決手段】この青紫色半導体レーザ素子１００（窒化物系半導体レーザ素子）は、ｎ型ＧａＮ基板１と、活性層１３を有しｎ型ＧａＮ基板１の主表面１ａ上に形成された半導体素子層１０とを備える。半導体素子層１０は、結晶成長面がａ軸方向（［１１−２０］方向）に沿った方向にオフ角度を略有しない主表面（バッファ層１１の主表面１１ｃなど）を有する素子層領域１０ａと、結晶成長面が［１１−２０］方向に沿った方向にオフ角度を有する主表面（主表面１１ｄなど）を有する素子層領域１０ｂとを含み、半導体素子層１０の素子層領域１０ａに、リッジ部３が形成されている。
【選択図】図１

Description

本発明は、窒化物系半導体レーザ素子に関し、特に、活性層を有する半導体素子層を備える窒化物系半導体レーザ素子に関する。

従来、窒化物系半導体からなる半導体素子層を備えた半導体素子およびその製造方法が知られている（たとえば、特許文献１参照）。

上記特許文献１には、窒化物系半導体からなる基板の上面上に半導体層を結晶成長させて窒化物系半導体を製造する製造方法が開示されている。この窒化物系半導体の製造方法では、結晶成長用の半導体基板の一例として、上面（主面）がｃ面（（０００１）面）に対してａ軸方向およびｍ軸方向に所定の角度範囲内でずらされたオフ基板が用いられている。ここで、ウェハ状態のオフ基板が有するオフ角度には、ウェハ面内でばらつきが発生する場合がある。たとえば、ウェハ中央部ではｃ面（（０００１）面）に対するオフ角度が相対的に小さく、ウェハ周辺部ではｃ面に対するオフ角度が相対的に大きい場合などがある。この場合、ウェハ中央部ではｃ面により近い傾向にある主表面を有して半導体層が結晶成長される一方、ウェハ周辺部では、完全にｃ面ではない主表面を有して半導体層が結晶成長されると考えられる。

特開２００５−５６９７９号公報

しかしながら、上記特許文献１に開示された窒化物系半導体の製造方法では、オフ角度に面内分布が存在するオフ基板を用いて窒化物系半導体層を結晶成長させた場合、オフ角度の面内分布に起因して各層の材料組成がウェハ中央部と周辺部とでばらつくと考えられる。たとえば、ウェハ中央部よりもウェハ周辺部において相対的にオフ角度が大きい基板面上では、原料ガスに混じって発光効率を阻害する虞のある不純物が半導体層に取り込まれやすいことが知られている。活性層に関しては、不純物の取り込みにより半導体レーザ素子の発光効率の低下につながる。このため、ウェハ中央部でチップ化された半導体レーザ素子と、ウェハ周辺部でチップ化された半導体レーザ素子とでは、半導体レーザ素子の発光効率がばらつくという問題点がある。なお、この点については、本願発明者が、オフ角度に面内分布が存在するオフ基板を用いて窒化物系半導体層を結晶成長させて半導体レーザ素子チップを多数製造した際に見出だされた問題点でもある。

この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、ウェハの中央部と周辺部とで主表面のオフ角度がばらつく基板を用いる場合にも、発光効率がばらつくことを抑制することが可能な窒化物系半導体レーザ素子を提供することである。

課題を解決するための手段および発明の効果

上記目的を達成するために、この発明の一の局面による窒化物系半導体レーザ素子は、基板と、活性層を有し、基板の主表面上に形成された半導体素子層とを備え、半導体素子層は、結晶成長面が［１１−２０］方向に沿った方向にオフ角度を略有しない第１主表面を有する第１領域と、結晶成長面が［１１−２０］方向に沿った方向にオフ角度を有する第２主表面を有する第２領域とを含み、半導体素子層の第１領域に、電流通路部が形成されている。

この発明の一の局面による窒化物系半導体レーザ素子では、上記のように、半導体素子層が、結晶成長面が［１１−２０］方向に沿った方向にオフ角度を略有しない第１主表面を有する第１領域と、結晶成長面が［１１−２０］方向に沿った方向にオフ角度を有する第２主表面を有する第２領域とを含んでおり、半導体素子層の第１領域に電流通路部が形成されている。これにより、電流通路部から注入された電流を、［１１−２０］方向に沿った方向にオフ角度を略有しない第１主表面を結晶成長時の主表面にもつ半導体素子層の第１領域に流しやすくすることができる。したがって、たとえば、ウェハの中央部と周辺部とで主表面のオフ角度がばらつく基板を用いて半導体素子層を結晶成長させた場合であっても、チップ化後の個々の半導体レーザ素子は、各々が［１１−２０］方向に沿った方向にオフ角度を略有しない第１主表面上に形成された第１領域（活性層）の部分を用いて機能させることができる。ここで、［１１−２０］方向に沿った方向にオフ角度を略有しない第１主表面の一例として、ｃ面（（０００１）面）が挙げられる。極性面であるｃ面上に形成された活性層は、第２主表面（ｃ面以外の主表面）上に形成された活性層よりも発光効率を阻害する虞のある不純物が少ないので、発光効率の低下が抑制される。この結果、ウェハの中央部と周辺部とで主表面のオフ角度がばらつく基板を用いる場合にも、チップ化後の半導体レーザ素子間で発光効率がばらつくことが抑制された窒化物系半導体レーザ素子を得ることができる。また、発光効率がばらつくことが抑制されるので、製造プロセス時の歩留まりを向上させることができる。

上記一の局面による窒化物系半導体レーザ素子において、好ましくは、基板は、略（０００１）面に対して所定のオフ角度を有する主表面を含むオフ基板であり、半導体素子層の［１１−２０］方向に沿った方向にオフ角度を略有しない第１主表面を有する第１領域は、略（０００１）面に対してオフ角度を有する基板の主表面上に形成されている。このように、オフ基板を用いて窒化物系半導体レーザ素子を形成する際に、半導体素子層中に［１１−２０］方向に沿った方向にオフ角度を略有しない第１主表面を有する第１領域を形成することができるので、オフ基板を用いた場合に、半導体レーザ素子間で発光効率がばらつくことが抑制された窒化物系半導体レーザ素子を容易に形成することができる。

上記一の局面による窒化物系半導体レーザ素子において、好ましくは、第１領域の第１主表面は、基板の主表面に対して傾斜するとともに、第２領域の第２主表面は、基板の主表面に対して略平行であり、第１領域は、共振器の延びる第１方向と交差する第２方向に沿った半導体素子層の一方側に形成されるとともに、第２領域は、第２方向に沿った半導体素子層の他方側に形成されており、電流通路部は、半導体素子層の第２方向における中央部から第１領域が形成された一方側に寄せられた位置に配置されている。このように構成すれば、電流通路部は、基板の主表面に対して傾斜する第１領域中に確実に配置されるので、電流通路部から注入された電流を、第１主表面上に形成された活性層に確実に流すことができる。また、ａ軸方向（［１１−２０］方向）に沿った方向のオフ角度が大きくなるにつれて、第１主表面の幅が狭く（第２主表面の幅が広く）形成される傾向がある。したがって、第１主表面上に電流通路部を確実に配置することを考慮した場合には、上記構成をとることがより好ましい。

上記第１領域の第１主表面が基板の主表面に対して傾斜する構成において、好ましくは、電流通路部は、活性層の上方において第１方向に沿って延びるように半導体素子層に形成されたリッジ部を含み、リッジ部の上面は、基板の主表面に対して傾斜する第１主表面を含む。このように構成すれば、同じ平面積であれば、リッジ部の上面が第２方向に沿って基板の主表面と略平行である場合よりも、リッジ部の上面が第２方向に対して傾斜される分、リッジ部の上面（傾斜面）の面積を増加させた状態で第１方向に延びる電流通路部を形成することができる。これにより、電流通路部の上面と電極層との界面の面積が増加するので、電流注入時の電気抵抗を低減することができる。

上記一の局面による窒化物系半導体レーザ素子において、好ましくは、基板は、基板が有する側端面のうちの基板の主表面に近い部分に形成された段差部を有し、第１領域は、段差部の側壁を起点として第１主表面を有する半導体素子層が結晶成長した領域である。このように構成すれば、製造プロセス上、第１領域を含む半導体素子層を基板の主表面上に容易に形成することができる。特に、ウェハの中央部と周辺部とで主表面のオフ角度がばらつく基板上に半導体素子層を結晶成長させる場合に、オフ角度を有する基板の主表面とは異なる第１主表面を有する第１領域を、容易に形成することができる。

上記一の局面による窒化物系半導体レーザ素子において、好ましくは、基板は、ＧａＮ基板である。ここで、ＧａＮ基板は、一般に、サファイアやＧａＡｓなどの異種基板上に厚膜状態のＧａＮをＨＶＰＥ法でヘテロエピタキシャル成長させた後、下地基板を剥離する方法で製造される。したがって、単結晶引き上げによるバルク成長が可能なサファイアなどとは異なり、結晶成長時の下地基板の反りに起因するオフ角度のばらつきがＧａＮ基板には生じてしまい、基板面内で均一なオフ角度を有するＧａＮ基板を得ることは困難である。よって、サファイア基板と比較してオフ角度のばらつきが大きいＧａＮ基板を本発明の「基板」として用いると、得られた半導体レーザ素子における発光効率のばらつきを抑制する効果をより大きく享受することができる。

本発明の一実施形態による青紫色半導体レーザ素子の構造を示した断面図である。 本発明の一実施形態による青紫色半導体レーザ素子の構造を示した上面図である。 本発明の一実施形態による青紫色半導体レーザ素子の構造を示した拡大断面図である。 本発明の一実施形態による青紫色半導体レーザ素子の製造プロセスを説明するための上面図である。 図４の１７０−１７０線に沿ったウェハ基板の断面図である。 本発明の一実施形態による青紫色半導体レーザ素子の製造プロセスを説明するための断面図である。 本発明の一実施形態による青紫色半導体レーザ素子の製造プロセスを説明するための断面図である。 本発明の一実施形態による青紫色半導体レーザ素子の製造プロセスを説明するための断面図である。 本発明の一実施形態による青紫色半導体レーザ素子の製造プロセスを説明するための断面図である。 本発明の一実施形態による青紫色半導体レーザ素子の製造プロセスを説明するための上面図である。 本発明の効果を確認するために行った確認実験の結果（実施例）を示した図である。 本発明の効果を確認するために行った確認実験の結果（比較例）を示した図である。

以下、本発明の実施形態を図面に基づいて説明する。

まず、図１〜図３および図７を参照して、本発明の一実施形態による青紫色半導体レーザ素子１００の構造について説明する。なお、青紫色半導体レーザ素子１００は、本発明の「窒化物系半導体レーザ素子」の一例である。

青紫色半導体レーザ素子１００は、図１に示すように、ｎ型ＧａＮ基板１と、ｎ型ＧａＮ基板１の主表面１ａ（Ｃ２側）上に形成された活性層１３を含む半導体素子層１０とを備えている。半導体素子層１０は、発振波長が約４０５ｎｍ帯を有する窒化物系半導体からなる。また、青紫色半導体レーザ素子１００では、半導体素子層１０の上面（Ｃ２側）上にｐ側パッド電極２１が形成されるとともに、ｎ型ＧａＮ基板１の下面（Ｃ１側）上にｎ側電極２２が形成されている。なお、ｎ型ＧａＮ基板１は、本発明の「基板」の一例である。

青紫色半導体レーザ素子１００は、図２に示すように、約８００μｍの共振器長（レーザ素子端部間（Ａ方向）の長さ）を有する。また、半導体素子層１０には、共振器の延びる方向（Ａ方向）と直交する光出射面２ａ（Ａ１側）および光反射面２ｂ（Ａ２側）がそれぞれ形成されている。また、光出射面２ａ上には、低反射率の誘電体多層膜（図示せず）が形成されており、光反射面２ｂ上には、高反射率の誘電体多層膜（図示せず）が形成されている。ここで、上記した光出射面２ａおよび光反射面２ｂは、青紫色半導体レーザ素子１００に形成されている一対の共振器端面に対して、それぞれの端面から出射されるレーザ光の光強度の大小関係により区別される。すなわち、出射されるレーザ光の光強度が相対的に大きい方の端面が光出射面２ａである。なお、共振器の延びる方向（Ａ方向）は、本発明の「第１方向」の一例である。

ｎ型ＧａＮ基板１は、図１に示すように、約１００μｍの厚みを有するとともに約１×１０^１８ｃｍ^−３のキャリア濃度を有するＳｉがドープされている。また、ｎ型ＧａＮ基板１はオフ基板である。つまり、ｎ型ＧａＮ基板１の主表面１ａは、ｃ面（（０００１）面）からａ軸方向（［１１−２０］方向）に約０．０５度以上約０．３度以下の角度αを有してオフ（傾斜）された面方位を有している。さらには、主表面１ａは、ｃ面に対してｍ軸方向（［１−１００］方向）にも約０．０５度以上約０．３度以下の角度を有してオフされている。したがって、半導体素子層１０は、ｎ型ＧａＮ基板１のｃ面（極性面）とは異なる表面上に形成されている。また、ｎ型ＧａＮ基板１では、主表面１ａにおけるオフ角度には面内分布が生じている。

ここで、本実施形態では、半導体素子層１０は、青紫色半導体レーザ素子１００の一方（Ｂ１側）の側端面１００ａ側に主に形成されている素子層領域１０ａと、青紫色半導体レーザ素子１００の他方（Ｂ２側）の側端面１００ｂ側に主に形成されている素子層領域１０ｂとを含んでいる。素子層領域１０ａでは、後述する活性層１３を含む各半導体層の主表面（たとえばバッファ層１１の主表面１１ｃ）が、ｎ型ＧａＮ基板１の主表面１ａに対して角度β（図３参照）を有して傾斜している。一方、素子層領域１０ｂでは、活性層１３を含む各半導体層の主表面（たとえばバッファ層１１の主表面１１ｄ）が、ｎ型ＧａＮ基板１の主表面１ａに対して略平行に延びている。これにより、青紫色半導体レーザ素子１００では、Ｂ１側の素子の厚み（Ｃ方向）が、Ｂ２側の素子の厚みよりも小さい。なお、素子層領域１０ａおよび１０ｂは、それぞれ、本発明の「第１領域」および「第２領域」の一例である。また、半導体素子層１０のうちの素子層領域１０ａを構成する各半導体層の主表面（バッファ層１１の主表面１１ｃなど）は、本発明の「第１主表面」の一例であり、素子層領域１０ｂを構成する各半導体層の主表面（主表面１１ｄなど）は、本発明の「第２主表面」の一例である。また、青紫色半導体レーザ素子１００の幅方向（Ｂ方向）は、本発明の「第２方向」の一例である。

また、半導体素子層１０では、素子層領域１０ａと素子層領域１０ｂとの境界部分（図１に破線１０ｅで示す）は、ｎ型ＧａＮ基板１の主表面１ａ上では青紫色半導体レーザ素子１００の中央部（中心線１５０）よりもＢ１側に位置する一方、主表面１ａから上方（Ｃ２方向）に遠ざかるにつれて、中央部（中心線１５０）よりもＢ２側に位置するように斜めに延びている。これにより、素子層領域１０ａのＢ方向の幅は、ｎ型ＧａＮ基板１から上方に遠ざかるにつれて広くなる一方、素子層領域１０ｂのＢ方向の幅は、ｎ型ＧａＮ基板１から上方に遠ざかるにつれて狭くなるように構成されている。

また、素子層領域１０ａは、後述する製造プロセス時に、ｎ型ＧａＮ基板１の主表面１ａに予め形成された溝部５０（図７参照）の側壁５１（Ｂ２側）を起点として結晶成長された領域である。具体的には、半導体素子層１０のうちの素子層領域１０ａを構成する各半導体層の主表面は、ｎ型ＧａＮ基板１の主表面１ａに対してａ軸方向（［１１−２０］方向）に角度βだけ傾斜した状態で結晶成長した成長面である。また、素子層領域１０ａにおける各層の主表面（結晶成長面）は、［１１−２０］方向に沿った方向にオフ角度を略有していない。この場合、バッファ層１１の主表面１１ｃなどには、略（０００１）面が現われている。その一方、半導体素子層１０のうちの素子層領域１０ｂは、各半導体層の主表面（結晶成長面）がｎ型ＧａＮ基板１の主表面１ａと略平行の状態を維持して結晶成長した成長面である。つまり、素子層領域１０ｂの主表面（結晶成長面）は、ｎ型ＧａＮ基板１の主表面１ａと同じ面方位（略（０００１）面に対してａ軸方向（［１１−２０］方向）に沿った方向にオフ角度αを有する面方位）を有している。なお、素子層領域１０ａが形成されている側端面１００ａには、ｎ型ＧａＮ基板１が溝部５０（図７参照）の部分で素子分割された後の段差部５０ａが残されている。同様に、素子層領域１０ｂが形成されている側端面１００ｂにも、ｎ型ＧａＮ基板１が溝部５０（図７参照）の部分で素子分割された後の段差部５０ａが残されている。

また、素子層領域１０ａおよび１０ｂは、青紫色半導体レーザ素子１００の共振器の延びる方向（Ａ方向）には、互いに傾斜することなく同一方向に延びている。つまり、青紫色半導体レーザ素子１００の断面（図１参照）は、Ａ方向（［１−１００］方向）に沿って略一様である。

また、本実施形態では、半導体素子層１０の素子層領域１０ａに、上方（Ｃ２方向）に所定の高さを有して突出するリッジ部（凸部）３が形成されている。リッジ部３は、約１．５μｍの幅（Ｂ方向）を有しており、青紫色半導体レーザ素子１００の電流注入領域（電流通路部）を形成している。これにより、リッジ部３の下方（Ｃ１側）の活性層１３を含む領域に、リッジ部３に沿ってＡ方向にストライプ状（細長状）に延びる光導波路が形成される。また、図３に示すように、リッジ部３の上面３ａは、素子層領域１０ａが有する主表面（［１１−２０］方向に沿った方向にオフ角度を略有しない主表面）の一部である。したがって、上面３ａは、ｎ型ＧａＮ基板１の主表面１ａに対して角度βを有して傾斜したままＡ方向に延びている。このため、上面３ａの面積Ｓ２（＝Ａ方向の長さ×Ｂ方向の斜面の長さ）は、傾斜する分、主表面１ａと平行な場合の断面積Ｓ１（＝Ａ方向の長さ×Ｂ方向のリッジ幅）よりも増加（Ｓ２＝Ｓ１／ｃｏｓβ）するように構成されている。ここで、上面３ａは、ｐ側オーミック電極１８との接触界面を構成している。なお、リッジ部３は、本発明の「電流通路部」の一例である。

また、本実施形態では、リッジ部３は、リッジ部３の中心線１６０が青紫色半導体レーザ素子１００の幅方向（Ｂ方向）における中心線１５０から、素子層領域１０ａが形成された一方側（Ｂ１方向）に距離Ｌ１だけ離間した位置に配置されている。そして、リッジ部３の上面３ａ上には、上面３ａと接触するｐ側オーミック電極１８を介してｐ側パッド電極２１が形成されている。

また、上述した素子層領域１０ａおよび１０ｂを含む半導体素子層１０においては、ｎ型ＧａＮ基板１の主表面１ａ上に、約１μｍの厚みを有するアンドープＡｌ_０．０１Ｇａ_０．９９Ｎからなるバッファ層１１が形成されている。バッファ層１１の上面上には、約２μｍの厚みを有するＧｅドープのＡｌ_０．０５Ｇａ_０．９５Ｎからなるｎ型クラッド層１２が形成されている。ｎ型クラッド層１２の上面上には、多重量子井戸（ＭＱＷ）構造を有する活性層１３が形成されている。この活性層１３は、各々が約３０ｎｍの厚みを有するとともにＧａＮからなる３層の障壁層（図示せず）と、各々が約７ｎｍの厚みを有するとともにＩｎ組成の高いＩｎＧａＮからなる２層の量子井戸層（図示せず）とが交互に積層されている。

また、活性層１３の上面上には、約９０ｎｍの厚みを有するアンドープＩｎ_０．０１Ｇａ_０．９９Ｎからなるｐ側光ガイド層１４が形成されている。ｐ側光ガイド層１４の上面上には、約２０ｎｍの厚みを有するアンドープＡｌ_０．２Ｇａ_０．８Ｎからなるキャップ層１５が形成されている。キャップ層１５の上面上には、約０．５μｍの厚みを有するＭｇドープのＡｌ_０．０５Ｇａ_０．９５Ｎからなるｐ型クラッド層１６が形成されている。ｐ型クラッド層１６は、図１の紙面に対して垂直な方向（図２のＡ方向）に沿って延びる約１．５μｍの幅を有する凸部１６ａと、凸部１６ａの幅方向（Ｂ方向）の両側（Ｂ１側およびＢ２側）の約８０ｎｍの厚みを有する平坦部１６ｂとを有している。また、凸部１６ａにおけるｐ型クラッド層１６の厚みは、約５５０ｎｍである。

また、ｐ型クラッド層１６の凸部１６ａ上には、約３ｎｍの厚みを有するアンドープＩｎ_０．０７Ｇａ_０．９３Ｎからなるｐ側コンタクト層１７が形成されている。このｐ側コンタクト層１７とｐ型クラッド層１６の凸部１６ａとによって、約１．５μｍの幅を有してＡ方向にストライプ状に延びるリッジ部３が構成されている。

また、ｐ型クラッド層１６の凸部１６ａの両側面上、平坦部１６ｂの上面上およびｐ側コンタクト層１７の両側面上には、約０．３μｍの厚みを有するＳｉＯ_２からなる電流ブロック層２０が形成されている。また、電流ブロック層２０は、リッジ部３の上面（ｐ側オーミック電極１８の上面）を露出するように形成されている。

また、ｐ側コンタクト層１７の上面上には、ｐ側コンタクト層１７に近い側から順に、約５ｎｍの厚みを有するＰｔ層と、約１００ｎｍの厚みを有するＰｄ層と、約１５０ｎｍの厚みを有するＡｕ層とからなるｐ側オーミック電極１８が形成されている。ｐ側オーミック電極１８の上面上と電流ブロック層２０の上面上とには、ｐ側オーミック電極１８に近い側から順に、約０．１μｍの厚みを有するＴｉ層と、約０．１μｍの厚みを有するＰｄ層と、約３μｍの厚みを有するＡｕ層とからなるｐ側パッド電極２１が形成されている。

また、図１に示すように、ｎ型ＧａＮ基板１の裏面上には、ｎ型ＧａＮ基板１に近い側から順に、約１０ｎｍの厚みを有するＡｌ層と、約２０ｎｍの厚みを有するＰｔ層と、約３００ｎｍの厚みを有するＡｕ層とからなるｎ側電極２２が形成されている。また、ｎ側電極２２は、青紫色半導体レーザ素子１００の側端面１００ａから側端面１００ｂまで延びており、ｎ型ＧａＮ基板１の裏面上の全面に形成されている。

次に、図１および図４〜図１０を参照して、本発明の一実施形態による青紫色半導体レーザ素子１００の製造プロセスについて説明する。

まず、図４および図５に示すように、オフ基板からなるウェハ状態のｎ型ＧａＮ基板１の主表面１ａに、エッチング技術などを用いて、［１１−２０］方向（Ｂ方向）に約１０μｍの幅Ｗ１を有するとともに、約２μｍの深さを有し、［１−１００］方向（Ａ方向）にストライプ状に延びる複数の溝部５０を形成する。また、溝部５０は、Ｂ方向に、約１１０μｍの周期Ｌ２でストライプ状に形成される。なお、図４および図５では、ウェハに複数の溝部５０を形成する様子を模式的に示しており、実際のウェハに形成される溝部５０の本数は、図中の溝部５０の本数とは異なる場合もある。

ここで、ｎ型ＧａＮ基板１においては、主表面１ａのｃ面（（０００１）面）に対するａ軸方向（［１１−２０］方向）のオフ角度αが、ウェハの中央部からウェハの周辺部に向かって徐々に大きくなるような面内分布を有している。主に領域２００（図４参照）で示されるウェハの中央部では、ｃ面（（０００１）面）に対するａ軸方向（［１１−２０］方向）のオフ角度が相対的に小さい。一方、領域２００よりも外側の領域２０５ａおよび２０５ｂ（図４参照）で示されるウェハの周辺部では、ｃ面（（０００１）面）に対するａ軸方向のオフ角度が相対的に大きい。

その後、図６に示すように、有機金属気相成長（ＭＯＣＶＤ）法を用いて、ウェハ状態のｎ型ＧａＮ基板１上に、バッファ層１１、ｎ型クラッド層１２、活性層１３、ｐ側光ガイド層１４、キャップ層１５、ｐ型クラッド層１６、ｐ側コンタクト層１７を順次積層して半導体素子層１０を形成する。なお、図６には、ｎ型ＧａＮ基板１のウェハ内の領域２０５ａにおける結晶成長時の様子を示している。

上記半導体素子層１０の形成において、具体的には、まず、基板温度を約１１００℃以上の比較的高温の状態に保持する。この状態で、Ｇａ原料であるＴＭＧａ（トリメチルガリウム）およびＡｌ原料であるＴＭＡｌ（トリメチルアルミニウム）を含んだＨ_２からなるキャリアガスを約１００ｈＰａの圧力下で反応炉内に供給して、ｎ型ＧａＮ基板１の主表面１ａ上にバッファ層１１を成長させる。

この際、本実施形態では、溝部５０間に結晶成長されるバッファ層１１のうちのＢ１側の所定の領域においては、バッファ層１１は、主表面１１ｄがｎ型ＧａＮ基板１の主表面１ａと略平行な状態を維持したまま所定の成長速度で上方（Ｃ２方向）に結晶成長する。一方、バッファ層１１のうちのＢ２側の所定の領域においては、主表面１１ｄの成長速度よりも遅い成長速度で主表面１１ｃが結晶成長する。この成長速度の違いによって、主表面１１ｃは、ｎ型ＧａＮ基板１の主表面１ａに対してＢ方向（ａ軸方向（［１１−２０］方向））に所定の傾斜角度βを有して結晶成長される。また、傾斜する主表面１１ｃは、溝部５０の側壁５２（Ｂ１側）を起点として結晶成長しながら形成される。この結果、バッファ層１１は、角度βで傾斜する主表面１１ｃを有する領域１１ａと、ｎ型ＧａＮ基板１の主表面１ａと略平行な主表面１１ｄを有する領域１１ｂとを有して形成される。なお、領域１１ａおよび１１ｂは、それぞれ、本発明の「第１領域」および「第２領域」の一例である。

また、角度βで傾斜するバッファ層１１の主表面１１ｃには、［１１−２０］方向に沿った方向にオフ角度を略有しない略（０００１）面からなる結晶成長面（ファセット）が現われる。一方、主表面１ａと略平行なバッファ層１１の主表面１１ｄには、［１１−２０］方向に沿った方向にオフ角度を有する結晶成長面が現われる。

その後、ＴＭＧａおよびＴＭＡｌと、ｎ型導電性を得るためのＧｅ不純物の原料であるＧｅＨ_４（モノゲルマン）とを含んだＨ_２からなるキャリアガスを反応炉内に供給して、バッファ層１１上にｎ型クラッド層１２を成長させる。

その後、基板温度を約８５０℃の状態に保持して、反応炉内にＮＨ_３ガスを約２００ｈＰａの圧力下で供給したＮ_２ガス雰囲気中にて、Ｇａ原料であるＴＥＧａ（トリエチルガリウム）およびＩｎ原料であるＴＭＩｎ（トリメチルインジウム）を供給して、活性層１３およびｐ側光ガイド層１４を成長させる。そして、同じ温度・圧力条件下でＴＭＧａおよびＴＭＡｌを反応炉内に供給して、キャップ層１５を成長させる。

その後、基板温度を約１１００℃以上の高温状態に保持して、反応炉内にＮＨ_３ガスを約１００ｈＰａの圧力下で供給した水素ガスおよび窒素ガス雰囲気中にて、ｐ型不純物であるＭｇの原料であるＭｇ（Ｃ_５Ｈ_５）_２（シクロペンタンジエニルマグネシウム）、ＴＭＧａおよびＴＭＡｌを供給して、キャップ層１５上にｐ型クラッド層１６を成長させる。その後、反応炉内にＮＨ_３ガスを供給した窒素ガス雰囲気中にて、ＴＥＧａおよびＴＭＩｎを供給して、ｐ側コンタクト層１７を成長させる。このようにして、主表面１ａ上に半導体素子層１０が形成される。

本実施形態の製造プロセスでは、バッファ層１１上に順次積層されるｎ型クラッド層１２、活性層１３、ｐ側光ガイド層１４、キャップ層１５、ｐ型クラッド層１６およびｐ側コンタクト層１７についても、下層の主表面を引き継いで積層される。この際、素子層領域１０ａにおけるｎ型クラッド層１２からｐ側コンタクト層１７までの各層の主表面は、バッファ層１１の主表面１１ｃと同様に、［１１−２０］方向に沿った方向にオフ角度を略有しない略（０００１）面からなる結晶成長ファセットとなる。一方、素子層領域１０ｂにおけるｎ型クラッド層１２からｐ側コンタクト層１７までの各層の主表面は、バッファ層１１の主表面１１ｄと同様に、［１１−２０］方向に沿った方向にオフ角度を有する結晶成長ファセットとなる。また、バッファ層１１では、素子幅（溝部５０から隣り合う溝部５０までの半導体層の幅）に対する領域１１ａの幅の割合が、素子幅に対する領域１１ｂの割合よりも小さい。そして、バッファ層１１上にｎ型クラッド層１２からｐ側コンタクト層１７までの各層が積層されるにしたがって、略（０００１）面を有する主表面の領域（素子層領域１０ａ）のＢ方向の幅が徐々に拡大し、対照的に［１１−２０］方向に沿った方向にオフ角度を有する主表面の領域（素子層領域１０ｂ）のＢ方向の幅が徐々に縮小するように結晶成長が進む。したがって、素子層領域１０ａと素子層領域１０ｂとの境界部分（破線１０ｅ）は、Ｂ２側からＢ１側に向かって斜めに延びる。このようにして、結晶成長後の半導体素子層１０は、主表面が傾斜する素子層領域１０ａと、主表面がｎ型ＧａＮ基板１の主表面１ａに対して略平行な素子層領域１０ｂとを有して形成される。なお、主表面１ａ上に半導体素子層１０が積層される際、溝部５０にも半導体層が堆積する。結晶成長時の温度条件にもよるが、最終的には溝部５０には半導体層が埋め込まれる場合もある。だたし、この半導体層は、非能動層であり、半導体素子層１０には関係ない。

なお、図４に示したｎ型ＧａＮ基板１のウェハ内の領域２０５ｂにおける半導体素子層１０の結晶成長については、ウェハ（ｎ型ＧａＮ基板１）のｍ軸方向（［１−１００］方向）に沿った中心線１８０を対称軸として鏡像関係を有するように半導体素子層１０が形成される。つまり、図７に示すように、領域２０５ｂでは、半導体素子層１０のＢ１側（ウェハの中央部に近い側）に素子層領域１０ａが配置されるとともに、半導体素子層１０のＢ２側（ウェハの周辺部に近い側）に素子層領域１０ｂが配置される。この場合、素子層領域１０ａでは、溝部５０の側壁５２（図６参照）とは反対側（Ｂ２側）の側壁５１を起点として、各層の主表面が結晶成長する。これにより、領域２０５ｂにおける素子層領域１０ａの主表面は、ｎ型ＧａＮ基板１の主表面１ａに対してａ軸方向（［１１−２０］方向）に角度βだけ傾斜した状態で結晶成長した成長面となる。

また、本実施形態では、ｎ型ＧａＮ基板１が有するオフ角度αの面内分布に伴って、領域２００（図４参照）における素子層領域１０ａの主表面の傾斜角度βよりも、領域２０５ａまたは２０５ｂ（図４参照）における素子層領域１０ａの主表面の傾斜角度βがウェハの周辺部に向かうにしたがってより大きくなるように個々の半導体素子層１０は形成される。この場合、主表面がｎ型ＧａＮ基板１の主表面１ａに対して略平行な素子層領域１０ｂの厚みはウェハの領域２００においても領域２０５ａまたは２０５ｂにおいても略一様であるので、素子層領域１０ａの主表面の傾斜角度βが増大する分、素子層領域１０ａの横幅（Ｂ方向）は、ウェハ中央部から周辺部にかけて徐々に小さくなる。

その後、図６および図７に示すように、ウェハにおけるｐ側コンタクト層１７の上面上に真空蒸着法を用いてｐ側オーミック電極１８となる金属層を形成する。

その後、プラズマＣＶＤ法などを用いて、ｐ側オーミック電極１８となる金属層の上面上に、ＳｉＯ_２からなるマスク層３１を形成する。続いて、フォトリソグラフィを用いて、マスク層３１上に、Ａ方向にストライプ状に延びるとともにＢ方向に約１．５μｍの幅を有するレジスト３２をパターニングする。なお、レジスト３２は、Ｂ方向の中心位置が、後の工程で形成されるリッジ部３（図１参照）の中心線１６０に揃うようにパターニングされる。

この際、本実施形態では、ウェハ中央部（領域２００）とウェハ周辺部（領域２０５ａおよび２０５ｂ）とでは、傾斜面を主表面にもつ素子層領域１０ａの幅（Ｂ方向）が異なるので、マスク層３１およびレジスト３２は、どの素子層領域１０ａ上においても、リッジ部３が適切に形成されるようにパターニングされる。つまり、図６に示すように、半導体素子層１０の片側（素子層領域１０ｂ側）の側端面からマスク層３１の中心線までのＢ方向の距離Ｌ３は、ウェハ中央部（領域２００）で相対的に小さく、ウェハ周辺部（領域２０５ａ）で相対的に大きくなるように、マスク層３１およびレジスト３２はパターニングされる。また、この関係は、図７においても同様であり、素子層領域１０ｂ側（Ｂ２側）の側端面からマスク層３１の中心線までのＢ方向の距離Ｌ４は、ウェハ中央部（領域２００）で相対的に小さく、ウェハ周辺部（領域２０５ｂ）で相対的に大きい。

その後、図８に示すように、レジスト３２（図７参照）をマスクとしてマスク層３１（図７参照）をドライエッチングすることにより、マスク層３１がパターニングされる。続いて、パターニングされたマスク層３１をマスクとして、金属層（電極層）をＣＦ_４ガスなどを用いてドライエッチングすることより、マスク層３１と略同じ幅（約１．５μｍ）を有するｐ側オーミック電極１８が形成される。続けて、上面上にｐ側オーミック電極１８が形成されていない部分のｐ側コンタクト層１７および下部のｐ型クラッド層１６の途中までをドライエッチングすることにより、凸部１６ａおよび平坦部１６ｂを有するｐ型クラッド層１６が形成される。これにより、半導体素子層１０の上面に上方に突出する電流通路部としてのリッジ部３が形成される。また、リッジ部３は、リッジ部３の中心線１６０が半導体素子層１０の幅方向（Ｂ方向）における中心線１５０から、素子層領域１０ａが形成された一方側（Ｂ１方向）に距離Ｌ１だけ離間した位置に形成される。その後、剥離液などによりレジスト３２（図７参照）を除去するとともに、ウェットエッチングによりリッジ部３上に残されたマスク層３１（図７参照）を除去する。

その後、図９に示すように、プラズマＣＶＤ法などを用いて、ｐ型クラッド層１６の凸部１６ａ以外の平坦部１６ｂの上面上、ｐ側オーミック電極１８の上面上、および、リッジ部３の両側面を連続的に覆うように、電流ブロック層２０を形成する。その後、真空蒸着法およびリフトオフ法を用いて、電流ブロック層２０上および電流ブロック層２０が形成されていないｐ側オーミック電極１８上に、ｐ側パッド電極２１を形成する。

この後、ｎ型ＧａＮ基板１の厚みが約１００μｍになるように、ｎ型ＧａＮ基板１の裏面を研磨した後、真空蒸着法を用いて、ｎ型ＧａＮ基板１の裏面上に、ｎ型ＧａＮ基板１に接触するようにｎ側電極２２を形成する。

そして、図１０に示すように、Ａ方向に約８００μｍの共振器長を有するようにウェハを劈開線１９０に沿ってＢ方向に劈開（バー状劈開）する。さらに、図９に示すように、溝部５０の中央部となる素子分離線１９５の位置でウェハの表面側（上側）が開くようにｎ型ＧａＮ基板１（ｎ側電極２２）の裏面側を支点として荷重を印加することにより、ウェハを共振器方向（Ａ方向）に沿って素子分割（チップ化）する。このようにして、青紫色半導体レーザ素子１００のチップ（図１参照）が形成される。

本実施形態では、上記のように、半導体素子層１０が、結晶成長面が［１１−２０］方向に沿った方向にオフ角度を略有しない主表面を有する素子層領域１０ａと、結晶成長面が［１１−２０］方向に沿った方向にオフ角度を有する素子層領域１０ｂとを含んでおり、半導体素子層１０の素子層領域１０ａにリッジ部３が形成されている。これにより、リッジ部３から注入された電流を、［１１−２０］方向に沿った方向にオフ角度を略有しない略（０００１）面などを結晶成長時の主表面にもつ半導体素子層１０の素子層領域１０ａに流しやすくすることができる。したがって、ウェハの中央部（図４の領域２００）と周辺部（図４の領域２０５ａおよび２０５ｂ）とで主表面のオフ角度αがばらつくｎ型ＧａＮ基板１を用いて半導体素子層１０を結晶成長させた場合であっても、チップ化後の個々の青紫色半導体レーザ素子１００（図１０参照）は、各々が［１１−２０］方向に沿った方向にオフ角度を略有しない主表面（たとえば、略（０００１）面）上に形成された素子層領域１０ａ（活性層１３）の部分を用いて機能させることができる。ここで、略（０００１）面（極性面）上に形成された活性層１３は、オフ角度を有する略（０００１）面以外の主表面上に形成された活性層１３よりも発光効率を阻害する虞のある不純物が少ないので、発光効率の低下が抑制される。この結果、ウェハの中央部と周辺部とで主表面のオフ角度αがばらつくｎ型ＧａＮ基板１を用いる場合にも、チップ化後の半導体レーザ素子間で発光効率がばらつくことが抑制された青紫色半導体レーザ素子１００を多数得ることができる。また、発光効率がばらつくことが抑制されるので、製造プロセス時の歩留まりを向上させることができる。

また、本実施形態では、ｎ型ＧａＮ基板１は、ｃ面（（０００１）面）に対して所定のオフ角度αを有する主表面１ａを含むオフ基板であり、半導体素子層１０の略（０００１）面からなる主表面（バッファ層１１の主表面１１ｃなど）を有する素子層領域１０ａは、［１１−２０］方向に沿った方向にオフ角度を略有しない主表面に対してオフ角度αを有するｎ型ＧａＮ基板１の主表面１ａ上に形成されている。このように、オフ基板を用いて青紫色半導体レーザ素子１００を形成する際に、半導体素子層１０中に［１１−２０］方向に沿った方向にオフ角度を略有しない略（０００１）面などからなる主表面を有する素子層領域１０ａを形成することができるので、オフ基板を用いた場合に、半導体レーザ素子間で発光効率がばらつくことが抑制された青紫色半導体レーザ素子１００を容易に形成することができる。

また、本実施形態では、素子層領域１０ａの主表面（バッファ層１１の主表面１１ｃなど）は、ｎ型ＧａＮ基板１の主表面１ａに対して角度βを有して傾斜するとともに、素子層領域１０ｂの主表面（バッファ層１１の主表面１１ｄなど）は、ｎ型ＧａＮ基板１の主表面１ａに対して略平行である。また、素子層領域１０ａは、共振器の延びる方向（Ａ方向）と交差する方向（Ｂ方向）に沿った半導体素子層１０の一方側（Ｂ１側）に形成されるとともに、素子層領域１０ｂは、Ｂ方向に沿った半導体素子層１０の他方側（Ｂ２側）に形成されている。そして、リッジ部３は、半導体素子層１０のＢ方向における中央部（中心線１５０）から素子層領域１０ａが形成された一方側（Ｂ１側）に距離Ｌ１だけ離間して配置されている。これにより、リッジ部３は、ｎ型ＧａＮ基板１の主表面１ａに対して傾斜する素子層領域１０ａ中に確実に配置されるので、リッジ部３から注入された電流を、略（０００１）面（極性面）上に形成された活性層１３の部分に確実に流すことができる。また、ａ軸方向（［１１−２０］方向）に沿った方向のオフ角度が大きくなるにつれて、主表面１１ｃの幅が狭く（主表面１１ｄの幅が広く）形成される傾向がある。したがって、素子層領域１０ａにリッジ部３（電流通路部）を確実に配置することを考慮した場合には、上記構成をとることがより好ましい。

また、本実施形態では、リッジ部３の上面３ａ（ｐ側コンタクト層１７の上面）は、ｎ型ＧａＮ基板１の主表面１ａに対して角度βを有して傾斜する主表面である。これにより、同じ平面積であれば、リッジ部３の上面３ａがＢ方向に沿ってｎ型ＧａＮ基板１の主表面１ａと略平行である場合よりも、リッジ部３の上面３ａがＢ方向に対して角度βで傾斜される分、リッジ部３の上面３ａ（傾斜面）の面積を増加させた状態でＡ方向に延びるリッジ部３を形成することができる。これにより、リッジ部３の上面３ａとｐ側オーミック電極１８との界面の面積が増加するので、電流注入時の電気抵抗を低減することができる。

また、本実施形態では、ｐ側オーミック電極１８を、リッジ部３の主表面１ａに対して傾斜する上面３ａに接触するように形成している。また、ｐ側オーミック電極１８に接触するようにｐ側パッド電極２１が形成されている。これにより、リッジ部３の上面３ａとの接触面積を増加させた状態でリッジ部３の上面３ａ上にｐ側オーミック電極１８を形成することができるので、ｐ側オーミック電極１８からリッジ部３への電気抵抗を低減した状態で青紫色半導体レーザ素子１００を動作させることができる。その結果、青紫色半導体レーザ素子１００の動作電圧を低減することができる。

また、本実施形態では、ｎ型ＧａＮ基板１は、ｎ型ＧａＮ基板１が有する側端面（Ｂ１側）のうちのｎ型ＧａＮ基板１の主表面１ａに近い部分に形成された段差部５０ａを有している。そして、素子層領域１０ａは、段差部５０ａの側壁５１を起点として主表面１１ｃなどの本発明の「第１主表面」を有する半導体素子層１０が結晶成長した領域である。これにより、製造プロセス上、素子層領域１０ａを含む半導体素子層１０をｎ型ＧａＮ基板１の主表面１ａ上に容易に形成することができる。特に、ウェハの中央部と周辺部とで主表面のオフ角度がばらつくｎ型ＧａＮ基板１上に半導体素子層１０を結晶成長させる場合に、オフ角度を有するｎ型ＧａＮ基板１の主表面１ａとは異なる主表面（略（０００１）面からなる主表面１１ｃ）を有する素子層領域１０ａを、容易に形成することができる。

また、本実施形態では、ｎ型ＧａＮ基板１を用いている。ＧａＮ基板は、一般に、サファイアやＧａＡｓなどの異種基板上に厚膜状態のＧａＮをＨＶＰＥ法でヘテロエピタキシャル成長させた後、下地基板を剥離する方法で製造される。したがって、単結晶引き上げによるバルク成長が可能なサファイアなどとは異なり、結晶成長時の下地基板の反りに起因するオフ角度のばらつきがＧａＮ基板には生じてしまい、基板面内で均一なオフ角度を有するＧａＮ基板を得ることは困難である。よって、サファイア基板と比較してオフ角度のばらつきが大きいｎ型ＧａＮ基板１を本発明の「基板」として用いると、得られた青紫色半導体レーザ素子１００における発光効率のばらつきを抑制する効果をより大きく享受することができる。

次に、図４、図９、図１１および図１２を参照して、上記した溝部５０を有するｎ型ＧａＮ基板１（オフ基板）を用いて半導体素子層１０を形成し、半導体素子層１０の素子層領域１０ａにリッジ部３（電流通路部）を形成して青紫色半導体レーザ素子１００を形成することの効果を確認するために行った比較実験について説明する。

まず、上記実施形態に対応する実施例として、溝部５０を有するｎ型ＧａＮ基板１を用いて半導体素子層１０を形成し、その素子層領域１０ａにリッジ部３を形成して本実施形態の青紫色半導体レーザ素子１００（図１参照）を作製した。また、実施例に対する比較例として、溝部５０を形成しないｎ型ＧａＮ基板１（オフ基板）を用いて半導体素子層およびリッジ部を形成した青紫色半導体レーザ素子を作製した。そして、実施例による青紫色半導体レーザ素子１００および比較例による青紫色半導体レーザ素子を動作させた場合の個々の半導体レーザ素子が有するスロープ効率［ｍＷ／ｍＡ］を測定した。そして、チップ化された個々の半導体レーザ素子のウェハ内における形成領域をグラフの横軸として個々の半導体レーザ素子が有するスロープ効率を縦軸に記録した。

この結果、図１１に示すように、実施例による青紫色半導体レーザ素子１００では、ウェハ内の形成位置（形成領域）に関係なく、個々の半導体レーザ素子が有するスロープ効率が、ウェハのおおよそ全ての領域に亘って平準化される結果が得られた。つまり、ウェハ周辺部（図４に示す領域２０５ａまたは２０５ｂ）にてチップ化された青紫色半導体レーザ素子１００も、ウェハ中央部（図４に示す領域２００）にてチップ化された青紫色半導体レーザ素子１００も、概ね同じようなスロープ効率を有する結果となった。その一方、比較例による青紫色半導体レーザ素子では、図１２に示すように、個々の半導体レーザ素子が有するスロープ効率が、ウェハ内の形成位置によって大きく異なる結果が得られた。具体的には、ウェハ周辺部（図４に示す領域２０５ａまたは２０５ｂ）にてチップ化された青紫色半導体レーザ素子は、ウェハ中央部（図４に示す領域２００）にてチップ化された青紫色半導体レーザ素子よりもスロープ効率が顕著に低い結果となった。この結果から、実施例による青紫色半導体レーザ素子１００では、オフ角度が面内分布を有するｎ型ＧａＮ基板１（図９参照）を用いたとしても、リッジ部３（電流通路部）をｃ面（（０００１）面）ファセットが現われた主表面を有する素子層領域１０ａ（図９参照）に形成することにより、活性層１３（図９参照）の発光効率（スロープ効率）を低下させることなく個々の青紫色半導体レーザ素子１００を多数製造することが可能であることが確認された。

なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。

たとえば、上記実施形態では、ｃ面（（０００１）面）に対するａ軸方向（［１１−２０］方向）のオフ角度が、ウェハの中央部（領域２００）からウェハの周辺部（領域２０５ａ）に向かって徐々に大きくなるような面内分布を有するｎ型ＧａＮ基板１を用いて半導体素子層１０を形成した例について示したが、本発明はこれに限られない。たとえば、ウェハの周辺部でオフ角度が相対的に小さく、ウェハの中央部でオフ角度が相対的に大きいようの面内分布を有するｎ型ＧａＮ基板を用いて半導体素子層を形成してもよい。

また、上記実施形態では、本発明の「第１主表面」として、結晶成長面がａ軸方向（［１１−２０］方向）に沿った方向にオフ角度を略有しない略（０００１）面からなる主表面（結晶成長面）を例示したが、本発明は、これに限られない。つまり、本発明の「第１主表面」は、ａ軸方向（［１１−２０］方向）に沿った方向にオフ角度を略有さず、かつ、ｍ軸方向（［１−１００］方向）に沿った方向にオフ角度を有する結晶成長面であれば、上記した略（０００１）面以外であってもよい。

また、上記実施形態の製造プロセスでは、ウェハ状態のｎ型ＧａＮ基板１の主表面１ａに、エッチング技術などを用いて複数の溝部５０を予め形成して半導体素子層１０を形成した例について示したが、本発明はこれに限られない。たとえば、フォトリソグラフィを用いて平坦な主表面１ａ上に［１−１００］方向（Ａ方向）にストライプ状に延びるマスク層をＢ方向（図５参照）に等間隔で形成し、マスク層から露出する主表面１ａ上に半導体素子層１０を積層してもよい。この場合も、半導体素子層１０の一部が、マスク層の根元部を起点として結晶成長されることにより、本発明の「第１領域」を形成することが可能である。

また、上記実施形態では、半導体素子層１０の素子層領域１０ａに上方に突出するリッジ部３を形成して本発明の「電流通路部」を設けた例について示したが、本発明はこれに限られない。リッジ部をＳｉＯ_２またはＡｌＧａＮなどからなる電流ブロック層で埋め込んだ屈折率分布導波型のリッジ導波構造を有する窒化物系半導体レーザ素子を形成してもよい。あるいは、平坦な上部クラッド層上にストライプ状の開口部を有する電流ブロック層を形成して電流通路部を設けた利得導波型の窒化物系半導体レーザ素子を形成してもよい。

また、上記実施形態では、１つの半導体素子層１０に１つのリッジ部３を形成して青紫色半導体レーザ素子１００を形成した例について示したが、本発明はこれに限られない。半導体素子層１０の素子層領域１０ａに、２個以上のリッジ部３（電流通路部）を設けてもよい。

また、上記実施形態では、基板としてｎ型ＧａＮ基板１を用いたが、本発明はこれに限られない。たとえば、略（０００１）面に対して所定のオフ角度を有する主表面を含むサファイア基板を用いてもよい。

また、上記実施形態では、半導体素子層１０を、ＡｌＧａＮやＩｎＧａＮなどの窒化物系半導体層により形成した例について示したが、本発明はこれに限らず、半導体素子層１０を、ＡｌＮ、ＩｎＮ、ＢＮ、ＴｌＮおよびこれらの混晶からなるウルツ鉱構造の窒化物系半導体層により形成してもよい。

また、上記実施形態では、ＳｉＯ_２を用いて電流ブロック層２０を形成した例について示したが、本発明はこれに限られない。たとえば、ＳｉＮなどの他の絶縁性材料や、ＡｌＩｎＰやＡｌＧａＮなどの半導体材料を用いて電流ブロック層を形成してもよい。

また、上記実施形態では、本発明の「窒化物系半導体レーザ素子」を青紫色半導体レーザ素子１００に適用した例について示したが、本発明はこれに限られない。ｎ型ＧａＮ基板１上に、青紫色半導体レーザ素子以外の、たとえば、青色半導体レーザ素子や緑色半導体レーザ素子を形成してもよい。

１ ｎ型ＧａＮ基板（基板）
１ａ 主表面
３ リッジ部（電流通路部）
３ａ 上面（リッジ部の上面）
１０ 半導体素子層
１０ａ 素子層領域（第１領域）
１０ｂ 素子層領域（第２領域）
１１ａ 領域（第１領域）
１１ｂ 領域（第１領域）
１１ｃ 主表面（第１主表面）
１１ｄ 主表面（第２主表面）
１３ 活性層
１８ ｐ側オーミック電極（電極）
２１ ｐ側パッド電極（電極）
５０ａ 段差部
５１、５２ 側壁
１００ 青紫色半導体レーザ素子（窒化物系半導体レーザ素子）

Claims (6)

1. 基板と、
   活性層を有し、前記基板の主表面上に形成された半導体素子層とを備え、
   前記半導体素子層は、結晶成長面が［１１−２０］方向に沿った方向にオフ角度を略有しない第１主表面を有する第１領域と、結晶成長面が前記［１１−２０］方向に沿った方向にオフ角度を有する第２主表面を有する第２領域とを含み、
   前記半導体素子層の前記第１領域に、電流通路部が形成されている、窒化物系半導体レーザ素子。
2. 前記基板は、略（０００１）面に対して所定のオフ角度を有する主表面を含むオフ基板であり、
   前記半導体素子層の前記［１１−２０］方向に沿った方向にオフ角度を略有しない前記第１主表面を有する第１領域は、略（０００１）面に対して前記オフ角度を有する前記基板の主表面上に形成されている、請求項１に記載の窒化物系半導体レーザ素子。
3. 前記第１領域の前記第１主表面は、前記基板の主表面に対して傾斜するとともに、前記第２領域の前記第２主表面は、前記基板の主表面に対して略平行であり、
   前記第１領域は、共振器の延びる第１方向と交差する第２方向に沿った前記半導体素子層の一方側に形成されるとともに、前記第２領域は、前記第２方向に沿った前記半導体素子層の他方側に形成されており、
   前記電流通路部は、前記半導体素子層の前記第２方向における中央部から前記第１領域が形成された前記一方側に寄せられた位置に配置されている、請求項１または２に記載の窒化物系半導体レーザ素子。
4. 前記電流通路部は、前記活性層の上方において前記第１方向に沿って延びるように前記半導体素子層に形成されたリッジ部を含み、
   前記リッジ部の上面は、前記基板の主表面に対して傾斜する前記第１主表面を含む、請求項３に記載の窒化物系半導体レーザ素子。
5. 前記基板は、前記基板が有する側端面のうちの前記基板の主表面に近い部分に形成された段差部を有し、
   前記第１領域は、前記段差部の側壁を起点として前記第１主表面を有する前記半導体素子層が結晶成長した領域である、請求項１〜４のいずれか１項に記載の窒化物系半導体レーザ素子。
6. 前記基板は、ＧａＮ基板である、請求項１〜５のいずれか１項に記載の窒化物系半導体レーザ素子。

Images