JP2012147625A - スイッチング素子の駆動回路 - Google Patents

スイッチング素子の駆動回路 Download PDF

Info

Publication number
JP2012147625A
JP2012147625A JP2011005610A JP2011005610A JP2012147625A JP 2012147625 A JP2012147625 A JP 2012147625A JP 2011005610 A JP2011005610 A JP 2011005610A JP 2011005610 A JP2011005610 A JP 2011005610A JP 2012147625 A JP2012147625 A JP 2012147625A
Authority
JP
Japan
Prior art keywords
switching element
voltage
current
charge
drive circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011005610A
Other languages
English (en)
Other versions
JP5621605B2 (ja
Inventor
Takeyasu Komatsu
丈泰 小松
Tsuneo Maehara
恒男 前原
Yoshiyuki Hamanaka
義行 濱中
Yasutaka Senda
康隆 千田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2011005610A priority Critical patent/JP5621605B2/ja
Publication of JP2012147625A publication Critical patent/JP2012147625A/ja
Application granted granted Critical
Publication of JP5621605B2 publication Critical patent/JP5621605B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Conversion In General (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)

Abstract

【課題】充電用スイッチング素子24lをオン操作することで、直流電圧源22lの端子電圧(制限用電圧VL)をスイッチング素子S*#のゲートに印加している期間において、ノイズ等によってコレクタ等からゲートへの電流の流れ込みが生じうること。
【解決手段】ゲート電圧Vgeは、端子T8を介して駆動制御部70によってモニタされる。駆動制御部70では、充電用スイッチング素子24lのオン操作期間においてゲート電圧Vgeが制限用電圧VLを上回る場合、シンクスイッチング素子60をオン操作して、ゲートの過剰な電荷を放電させる処理を行う。
【選択図】 図2

Description

本発明は、電圧制御形のスイッチング素子を駆動対象スイッチング素子とし、前記駆動対象スイッチング素子の電流の流通経路の端部となる一対の端子のうちの一方を基準電位として前記駆動対象スイッチング素子の開閉制御端子にオン状態とするための電荷を出力するとともに、その出力電圧の絶対値を可変とする直流電圧源を備えるスイッチング素子の駆動回路に関する。
この種の駆動装置としては、例えば下記特許文献1に見られるように、インバータを構成するIGBTをオンさせるべく、ゲートに印加するための電圧を生成する一対の電源を備えるものも提案されている。これにより、IGBTのオン操作に際しては、まず一対の電源のうち低電圧のものを用いてゲートに電圧を印加し、IGBTをオンさせる。次に、一対の電源のうち高電圧のものを用いてゲートの印加電圧を上昇させる。これにより、上下アームの短絡が生じる場合に、IGBTのオン操作に伴って過電流が流れることを好適に回避することができる。また、過電流が流れるおそれがない場合には、ゲート電圧の上昇によって導通損失を迅速に低減させることができる。
特開2009−71956号公報
ただし、上記低電圧の電源の電圧をゲートに印加している期間において、ノイズ等によってゲートへの電流の流れ込みが生じうることが発明者らによって確認されている。そしてこの場合、ゲート電圧が上記低電圧の電源の電圧によって想定したものよりも高くなり、ひいては過電流を抑制することができなくなる懸念がある。
本発明は、上記課題を解決する過程でなされたものであり、その目的は、電圧制御形の駆動対象スイッチング素子に過度の電流が流れることを好適に抑制することのできる新たなスイッチング素子の駆動回路を提供することにある。
以下、上記課題を解決するための手段、およびその作用効果について記載する。
請求項1記載の発明は、電圧制御形のスイッチング素子を駆動対象スイッチング素子とし、前記駆動対象スイッチング素子の電流の流通経路の端部となる一対の端子のうちの一方を基準電位として前記駆動対象スイッチング素子の開閉制御端子にオン状態とするための電荷を出力するとともに、その出力電圧の絶対値を可変とする直流電圧源を備えるスイッチング素子の駆動回路において、前記直流電圧源は、前記駆動対象スイッチング素子をオン状態とするに際し、その出力電圧を制限用電圧から定常用電圧に切り替えるものであり、前記制限用電圧は、第1の飽和電流となる際における前記駆動対象スイッチング素子の開閉制御端子の電圧値であり、前記定常用電圧は、前記第1の飽和電流よりも大きい電流を流しうる前記開閉制御端子の電圧値であり、前記直流電圧源の出力電圧が前記制限用電圧である状況下、前記駆動対象スイッチング素子の前記一方の端子および前記開閉制御端子間の電圧についての検出される絶対値が前記制限用電圧を上回る場合、前記開閉制御端子から前記電荷を放電させるためのシンクスイッチング素子を備えることを特徴とする。
上記発明では、駆動対象スイッチング素子をオン状態に切り替えるに際し、定常用電圧による充電に先立ち制限用電圧による充電を行うことで、駆動対象スイッチング素子に流れうる電流を第1の飽和電流以下に制限することができる。ただし、駆動対象スイッチング素子の開閉制御端子にノイズ等によって前記電荷が流入する場合には、上記一方の端子および開閉制御端子間の電圧の絶対値が制限用電圧を上回るおそれがある。この点、シンクスイッチング素子を備えることで、こうした事態の発生を回避したり、こうした事態を迅速に解消したりすることができる。
請求項2記載の発明は、請求項1記載の発明において、前記直流電圧源の出力電圧が前記制限用電圧である状況下、前記駆動対象スイッチング素子を流れる電流の検出値が前記第1の飽和電流以上となる場合、前記駆動対象スイッチング素子を強制的にオフ操作する強制オフ操作手段を備えることを特徴とする。
上記発明では、駆動対象スイッチング素子に第1の飽和電流以上の電流が流れる事態を迅速に解消することができる。
請求項3記載の発明は、請求項1または2記載の発明において、前記シンクスイッチング素子による前記電荷の放電処理の実行可能期間の始点を前記制限用電圧を用いた前記開閉制御端子への前記電荷の充電開始タイミングに同期して設定する設定手段を備えることを特徴とする。
請求項4記載の発明は、請求項3記載の発明において、前記設定手段は、前記電荷の充電開始と相関を有する複数のパラメータのそれぞれが前記充電開始に応じた値となる条件が全て成立するタイミングを前記始点とすることを特徴とする。
上記発明では、複数の条件が全て成立するタイミングを始点とすることで、1つの条件の成立タイミングを始点とする場合と比較して、始点設定に際してのノイズに対する耐性を高めることができる。
請求項5記載の発明は、請求項1〜4のいずれか1項に記載の発明において、前記シンクスイッチング素子による前記電荷の放電処理の実行可能期間の終点を始点からの経過時間に基づき設定する設定手段を備えることを特徴とする。
請求項6記載の発明は、請求項1〜5のいずれか1項に記載の発明において、前記シンクスイッチング素子による前記電荷の放電処理の実行可能期間の終点を始点からの経過時間が規定時間となることと前記駆動対象スイッチング素子の開閉制御端子の電圧が規定値に到達することとの論理積が真となるタイミングに設定する設定手段を備えることを特徴とする。
上記発明では、複数の条件が全て成立するタイミングを終点とすることで、1つの条件の成立タイミングを終点とする場合と比較して、終点設定に際してのノイズに対する耐性を高めることができる。
請求項7記載の発明は、請求項1〜5のいずれか1項に記載の発明において、前記シンクスイッチング素子による前記電荷の放電処理の実行可能期間の終点を、前記直流電圧源の出力電圧を制限用電圧から定常用電圧に切り替えるタイミングに設定する設定手段を備えることを特徴とする。
定常用電圧を用いた開閉制御端子の充電処理によれば、上記一方の端子および開閉制御端子間の電圧の絶対値は、制限用電圧の絶対値よりも大きくなりうる。このため、定常用電圧への切替タイミングの後には、シンクスイッチング素子による放電処理を行なわないようにすることで、定常用電圧による充電処理がシンクスイッチング素子による放電処理によって妨げられる事態を確実に回避することができる。
請求項8記載の発明は、請求項5〜7のいずれか1項に記載の発明において、前記直流電圧源の出力電圧が前記制限用電圧である状況下、前記駆動対象スイッチング素子を流れる電流の検出値が前記第1の飽和電流以上となる場合、前記実行可能期間を延長する延長手段を備えることを特徴とする。
上記発明では、駆動対象スイッチング素子に過電流が流れうる状況下、シンクスイッチング素子による放電処理を実行可能とすることで、第1の飽和電流を上回る電流が流れる事態を好適に抑制することができる。
請求項9記載の発明は、請求項8記載の発明において、前記直流電圧源の出力電圧が前記制限用電圧である状況下、前記駆動対象スイッチング素子を流れる電流の検出値が前記第1の飽和電流となる場合、前記駆動対象スイッチング素子を強制的にオフ操作する強制オフ操作手段をさらに備え、前記延長手段は、前記強制オフ操作手段によるオフ操作処理の開始時点以降まで前記実行可能期間を延長することを特徴とする。
請求項10記載の発明は、請求項1〜9のいずれか1項に記載の発明において、前記直流電圧源の出力電圧が前記制限用電圧である状況下、前記駆動対象スイッチング素子の前記一方の端子および前記開閉制御端子間の電圧についての検出される絶対値が前記一方の端子の電位を基準とした想定されるミラー電圧の絶対値よりも大きい場合、前記シンクスイッチング素子をオン操作して前記開閉制御端子から前記電荷を放電させる手段をさらに備えることを特徴とする。
上記絶対値が一方の端子の電位を基準とした想定されるミラー電圧の絶対値よりも大きくなる場合には、開閉制御端子の充電に異常が生じていることを意味する。この点、上記発明では、こうした状況下、シンクスイッチング素子による放電処理を行うことで異常に迅速に対処することができる。
第1の実施形態にかかるシステム構成図。 同実施形態にかかるドライブユニットの回路構成を示す回路図。 同実施形態にかかる電源電圧の設定手法を示す図。 同実施形態にかかるオン状態への切替処理の手順を示す流れ図。 同実施形態にかかるシンクスイッチング素子の使用手法を示すタイムチャート。 第2の実施形態にかかるオン状態への切替処理の手順を示す流れ図。 第3の実施形態にかかるシンクスイッチング素子の使用手法を示すタイムチャート。
<第1の実施形態>
以下、本発明にかかるスイッチング素子の駆動回路を車載主機としての回転機に接続される電力変換回路の駆動回路に適用した第1の実施形態について、図面を参照しつつ説明する。
図1に、本実施形態にかかる制御システムの全体構成を示す。モータジェネレータ10は、車載主機であり、図示しない駆動輪に機械的に連結されている。モータジェネレータ10は、インバータINVおよび昇圧コンバータCNVを介して高電圧バッテリ12に接続されている。ここで、昇圧コンバータCNVは、コンデンサCと、コンデンサCに並列接続された一対のスイッチング素子Scp,Scnと、一対のスイッチング素子Scp,Scnの接続点と高電圧バッテリ12の正極とを接続するリアクトルLとを備えている。そして、スイッチング素子Scp,Scnのオン・オフによって、高電圧バッテリ12の電圧(例えば百V以上)を所定の電圧(例えば「666V」)を上限として昇圧するものである。一方、インバータINVは、スイッチング素子Sup,Sunの直列接続体と、スイッチング素子Svp,Svnの直列接続体と、スイッチング素子Swp,Swnの直列接続体とを備えており、これら各直列接続体の接続点がモータジェネレータ10のU,V,W相にそれぞれ接続されている。これらスイッチング素子S*#(*=u,v,w,c;#=p,n)として、本実施形態では、絶縁ゲートバイポーラトランジスタ(IGBT)が用いられている。そして、これらにはそれぞれ、ダイオードD*#が逆並列に接続されている。
制御装置18は、低電圧バッテリ16を電源とする制御装置である。制御装置18は、モータジェネレータ10を制御対象とし、その制御量を所望に制御すべく、インバータINVや昇圧コンバータCNVを操作する。詳しくは、昇圧コンバータCNVのスイッチング素子Scp,Scnを操作すべく、操作信号gcp、gcnをドライブユニットDUに出力する。また、インバータINVのスイッチング素子Sup,Sun,Svp,Svn,Swp,Swnを操作すべく、操作信号gup,gun,gvp,gvn,gwp,gwnをドライブユニットDUに出力する。ここで、高電位側の操作信号g*pと、対応する低電位側の操作信号g*nとは、互いに相補的な信号となっている。換言すれば、高電位側のスイッチング素子S*pと、対応する低電位側のスイッチング素子S*nとは、交互にオン状態とされる。
ここで、高電圧バッテリ12を備える高電圧システムと低電圧バッテリ16を備える低電圧システムとは、互いに絶縁されており、これらの間の信号の授受は、例えばフォトカプラ等の絶縁素子を備えるインターフェース14を介して行われる。
図2に、上記ドライブユニットDUの構成を示す。
図示されるように、ドライブユニットDUは、1チップ化された半導体集積回路であるドライブIC20を備えている。ドライブIC20は、定常用電圧VHを端子電圧とする直流電圧源22hを備え、直流電圧源22hの端子は、充電用スイッチング素子24h、端子T1および充電用抵抗体26hを介してスイッチング素子S*#の開閉制御端子(ゲート)に接続されている。
ドライブIC20は、さらに制限用電圧VL(<VH)を端子電圧とする直流電圧源22lを備え、直流電圧源22lの端子は、充電用スイッチング素子24l、端子T2および充電用抵抗体26lを介してスイッチング素子S*#のゲートに接続されている。
一方、スイッチング素子S*#のゲートは、放電用抵抗体30を介してドライブIC20の端子T3に接続されており、端子T3は、放電用スイッチング素子32を介して端子T4に接続されている。そして、端子T4は、スイッチング素子S*#の出力端子(エミッタ)に接続されている。
上記充電用スイッチング素子24l,24hおよび放電用スイッチング素子32は、ドライブIC20内の駆動制御部70によって操作される。すなわち、駆動制御部70では、端子T9を介して入力される上記操作信号g*#に基づき、充電用スイッチング素子24h,24lおよび放電用スイッチング素子32を交互にオン・オフすることでスイッチング素子S*#を駆動する。詳しくは、操作信号g*#がオン操作指令となることで、放電用スイッチング素子32をオフして且つ充電用スイッチング素子24lをオンした後、充電用スイッチング素子24lをオフして且つ充電用スイッチング素子24hをオンとする。一方、操作信号g*#がオフ操作指令となることで、充電用スイッチング素子24hをオフして且つ放電用スイッチング素子32をオンする。
ここで、スイッチング素子S*#のオン状態への切替に際し、ゲート印加電圧を、制限用電圧VLから定常用電圧VHに切り替えるのは、スイッチング素子S*#に過度に大きい電流が流れる事態を回避することと、スイッチング素子S*#の導通損失を低減することとの両立を図るための設定である。ここで、本実施形態では、後述する手段によって、スイッチング素子S*#に過度の電流が流れる事態を抑制することが可能である。しかし、オフ状態からオン状態への切り替えに際し、スイッチング素子S*#に直列接続された逆アームの素子がオン状態にあることで短絡電流が流れる場合、急激な電流の上昇によってスイッチング素子S*#に一旦は過度に大きい電流が流れるおそれがある。そこで本実施形態では、オン状態への切替に際し、制限用電圧VLを用いることで、過度に大きい電流が流れる事態を回避する。図3に、制限用電圧VLの設定を示す。
図示されるように、スイッチング素子S*#は、ゲートおよびエミッタ間の電圧(ゲート電圧Vge)が大きいほど、流しうる最大の電流値(飽和電流)が大きくなる。ここで本実施形態では、スイッチング素子S*#の信頼性の低下を招くことのない電流の上限値以下であって且つ、スイッチング素子S*#の通常駆動時に流れると想定される電流の最大値よりも大きい値に過電流閾値Ithを設定し、これを飽和電流とするゲート電圧Vgeを制限用電圧VLに設定する。これにより、オン状態への切り替えに際して短絡電流が流れる場合であっても、スイッチング素子S*#に流れる電流は過電流閾値Ithに制限される。
これに対し、定常用電圧VHがゲート電圧Vgeとなる場合には、スイッチング素子S*#が正常に駆動されている限り、これに流れる電流はそのときの飽和電流よりも小さくなり、ひいてはコレクタエミッタ間電圧Vceを小さくすることができる。
先の図2に示すように、上記端子T3は、また、ツェナーダイオード40およびクランプ用スイッチング素子42の直列接続体を介して端子T4に接続されている。ここで、ツェナーダイオード40のブレークダウン電圧は、スイッチング素子S*#に過度の電流が流れない程度にスイッチング素子S*#のゲート電圧を制限するものである。本実施形態では、ゲート電圧を制限用電圧VLに制限する設定とする。
上記端子T3は、さらに、ソフト遮断用抵抗体44およびソフト遮断用スイッチング素子46を介して端子T4に接続されている。
一方、上記スイッチング素子S*#は、その入力端子(コレクタ)および出力端子(エミッタ)間に流れる電流(コレクタ電流)と相関を有する微少電流を出力するセンス端子Stを備えている。そして、センス端子Stは、抵抗体48,50の直列接続体を介してエミッタに電気的に接続されている。これにより、センス端子Stから出力される電流によって抵抗体50に電圧降下が生じるため、抵抗体50による電圧降下量を、スイッチング素子S*#の入力端子および出力端子間を流れる電流と相関を有する電気的な状態量とすることができる。
上記抵抗体50による電圧降下量(抵抗体48,50の接続点の電圧Vsd)は、端子T5を介して、コンパレータ52の非反転入力端子に取り込まれる。一方、コンパレータ52の反転入力端子には、基準電源54の基準電圧Vrefが印加されている。これにより、コレクタ電流が過電流閾値Ith以上となることで、コンパレータ52の出力信号が論理「L」から論理「H」に反転する。コンパレータ52の出力する論理「H」の信号は、クランプ用スイッチング素子42に印加されるとともに、ディレイ56に取り込まれる。ディレイ56は、入力信号が所定時間に渡って論理「H」となることで、フェール信号FLを出力する。フェール信号FLは、スイッチング素子S*#を強制的にオフ状態とすべく、ソフト遮断用スイッチング素子46をオン操作したり、充電用スイッチング素子24h,24lおよび放電用スイッチング素子32の駆動を停止させるべく駆動制御部70に指令するものである。
こうした構成によれば、スイッチング素子S*#を過電流が流れる場合には、まずクランプ用スイッチング素子42のオン操作に伴ってツェナーダイオード40がオン状態とされることで、スイッチング素子S*#のゲート電圧が低下する。これにより、スイッチング素子S*#を流れる電流を制限することができる。そしてその後、過電流が所定時間継続する場合には、ソフト遮断用スイッチング素子46がオン状態とされることから、スイッチング素子S*#が強制的にオフとされる。
これにより、コレクタ電流が閾値以上となる状態が所定時間以上継続することで、ソフト遮断用スイッチング素子46がオンとされ、ソフト遮断用抵抗体44および放電用抵抗体30を介して、スイッチング素子S*#のゲートの電荷が放電される。ここで、ソフト遮断用抵抗体44は、放電経路の抵抗値を高抵抗とするためのものである。これは、コレクタ電流が過大である状況下にあっては、スイッチング素子S*#をオン状態からオフ状態へと切り替える速度、換言すればコレクタおよびエミッタ間の遮断速度を大きくすると、サージが過大となるおそれがあることに鑑みたものである。このため、コレクタ電流が過電流閾値Ith以上となると判断される状況下にあっては、放電用抵抗体30および放電用スイッチング素子32を備える放電経路よりも抵抗値の大きい経路によってスイッチング素子S*#のゲートを放電させる。
なお、フェール信号FLは、端子T6を介して低電圧システム(制御装置18)に出力される。また、このフェール信号FLによって、先の図1に示すフェール処理部14aでは、インバータINVや昇圧コンバータCNVをシャットダウンする。ちなみに、フェール処理部14aの構成は、例えば特開2009−60358号公報の図3に記載のものとすればよい。
こうした構成によれば、スイッチング素子S*#のゲートに定常用電圧VHが印加されている場合には、クランプ用スイッチング素子42の駆動によって、また、オン状態への切り替えに際しては直流電圧源22lによって、スイッチング素子S*#を流れる電流は過電流閾値Ith以下に制限される。ただし、直流電圧源22lによってゲート印加電圧を制限用電圧VLとしている場合であっても、ノイズ等に起因してスイッチング素子S*#のゲートにコレクタ等から電流が流れ込む場合には、ゲート電圧Vgeが制限用電圧VLを上回って上昇するおそれがある。この場合、直流電圧源22lの制限用電圧VLが用いられている場合であってもゲート電圧Vgeを制限用電圧VLに復帰させることは困難である。すなわち、ゲートから直流電圧源22lに電流が逆流するに際しては充電用抵抗体26lによる電圧降下のためにその逆流する電流を大きくすることができない。さらに、直流電圧源22hから直流電圧源22lへの電流の流入を阻止する手段を備える場合には、ゲート電圧Vgeが制限用電圧VLを上回っても直流電圧源22lへの逆流自体が不可能となる。
そこで本実施形態では、NチャネルMOS電界効果トランジスタ(シンクスイッチング素子60)を備え、直流電圧源22lによるゲート充電に際しゲート電圧Vgeが制限用電圧VLを上回った場合にゲートの過剰な電荷を放電させる。すなわち、駆動制御部70には、端子T8を介してゲート電圧Vgeが印加されており、駆動制御部70では、ゲート電圧Vgeが制限用電圧VLを上回ることで、シンクスイッチング素子60をオン操作する。これにより、スイッチング素子S*#のゲートが端子T7およびシンクスイッチング素子60を介して端子T4に接続され、ゲートの放電がなされる。
図4に、スイッチング素子S*#のオン状態への切替処理の手順を示す。この処理は、駆動制御部70によって実行される。
この一連の処理では、まずステップS10において、操作信号g*#の電圧値に基づき、オン操作指令への切替タイミングであるか否かを判断する。そしてステップS10において肯定判断される場合、ステップS12において、充電用スイッチング素子24lをオン操作することで、直流電圧源22lの出力電圧(制限用電圧VL)を用いてスイッチング素子S*#のゲートを充電する。続くステップS14においては、ゲートの充電開始からの時間を計時するカウンタTをインクリメントする。続くステップS16においては、フェール信号FLが出力されたか否かを判断する。この処理は、ゲート充電を禁止する状況であるか否かを判断するためのものである。ステップS16において肯定判断される場合、ステップS18において、フェール履歴フラグFを「1」とし、充電用スイッチング素子24lを強制的にオフ操作することで、直流電圧源22lを用いた充電を終了する。
上記ステップS18の処理が完了する場合や、ステップS16において否定判断される場合には、ステップS20において、ゲート電圧Vgeが制限用電圧VLを上回るか否かを判断する。この処理は、シンクスイッチング素子60による放電処理を行うか否かを判断するためのものである。ステップS20において肯定判断される場合、ステップS22において、シンクスイッチング素子60をオン操作する。ここで、シンクスイッチング素子60のゲート印加電圧を放電用スイッチング素子32のゲート印加電圧よりも小さくすることで、飽和電流を制限する。これにより、シンクスイッチング素子60を用いた放電に際して放電電流が飽和電流となったとしても、その電流量を制限することができる。
上記ステップS22の処理が完了する場合や、ステップS20において否定判断される場合には、ステップS24において、カウンタTが閾値時間Tth以上であるか否かを判断する。この処理は、直流電圧源22hを用いたゲート充電処理に切り替えるタイミングを判断するためのものである。ここで、閾値時間Tthは、スイッチング素子S*#が正常に駆動されている場合にゲート電圧Vgeが制限用電圧VLに到達するために要する時間以上に設定される。
ステップS24において肯定判断される場合、ステップS26においてフェール履歴フラグFが「0」であるか否かを判断する。この処理は、シンクスイッチング素子60を用いた放電処理の実行可能期間の終了タイミングを判断するためのものである。すなわち、フェール信号FLが入力された履歴が無いなら、スイッチング素子S*#が正常に駆動されていると考えられるため、ステップS24において肯定判断されることで直流電圧源22hを用いたゲート充電処理に切り替えられる(ステップS32)。そしてこの場合、ゲート電圧Vgeは制限用電圧VLを上回ることからシンクスイッチング素子60による放電処理の実行を許可すると、オン状態への切替処理を完了させることができなくなる。
上記ステップS26において否定判断される場合、ステップS28においてゲート電圧Vgeがスイッチング素子S*#がオンとなる閾値電圧Vthよりも小さいか否かを判断する。この処理は、シンクスイッチング素子60による放電処理の実行可能期間についての延長された終了タイミングを判断するためのものである。ステップS28において肯定判断される場合、ソフト遮断用スイッチング素子46によるスイッチング素子S*#の強制的なオフ操作が機能しているとして、シンクスイッチング素子60による放電処理を禁止し、ステップS30に移行してフェール履歴フラグFを「0」とする。
なお、上記ステップS24,S28において否定判断される場合には、上記ステップS14に戻る。また、ステップS10において否定判断される場合や、ステップS30,S32の処理が完了する場合には、この一連の処理を一旦終了する。
図5(a1)〜図5(h1)に、スイッチング素子S*#が正常に駆動される場合における上記処理を例示する。詳しくは、図5(a1)に、ゲート電圧Vgeの推移を示し、図5(b1)に、抵抗体50による電圧降下量(抵抗体48,50の接続点の電圧Vsd)の推移を示し、図5(c1)に、充電用スイッチング素子24lの駆動状態の推移を示し、図5(d1)に、充電用スイッチング素子24hの駆動状態の推移を示す。また、図5(e1)に、放電用スイッチング素子32の駆動状態の推移を示し、図5(f1)に、シンクスイッチング素子60の駆動状態の推移を示し、図5(g1)に、クランプ用スイッチング素子42の駆動状態の推移を示し、図5(h1)に、ソフト遮断用スイッチング素子46の駆動状態の推移を示す。
図示されるように、充電用スイッチング素子24lがオン操作されることで、ゲート電圧Vgeは、一旦上昇し、ミラー期間で略一定となった後に再度上昇して制限用電圧VLに達する。ここでミラー期間における電圧は、スイッチング素子S*#を流れる電流を飽和電流とするゲート電圧に一致するものであるため、制限用電圧VLよりも低くなる。そして、閾値時間Tthが経過することで、充電用スイッチング素子24lをオフして且つ充電用スイッチング素子24hをオンする。これにより、スイッチング素子S*#のゲート電圧Vgeは、定常用電圧VHまで上昇する。
図5(a2)〜図(h2)に、スイッチング素子S*#に短絡電流が流れる場合における上記処理を例示する。なお、図5(a2)〜図(h2)のそれぞれは、図5(a1)〜図5(h1)のそれぞれに対応している。
図示されるように、この場合、充電用スイッチング素子24lをオン操作することで、ゲート電圧Vgeは急激に上昇して制限用電圧VLに到達する。これにより、抵抗体48,50の接続点の電圧Vsdが速やかに基準電圧Vrefに到達するものの、クランプ用スイッチング素子42のオン操作がなされるまでには応答遅れが生じる。この間の時刻t1にノイズによってゲート電圧Vgeが制限用電圧VLを上回ることで、シンクスイッチング素子60がオン操作される。これにより、ゲート電圧Vgeは、制限用電圧VLに戻される。このため、クランプ用スイッチング素子42がオン操作される以前においても、スイッチング素子S*#を流れる電流が過電流閾値Ithより過度に大きくなる事態を好適に回避することができる。
以上詳述した本実施形態によれば、以下の効果が得られるようになる。
(1)シンクスイッチング素子60を備えて、制限用電圧VLを上回る場合にスイッチング素子S*#のゲートを放電させた。これにより、ゲート電圧Vgeが制限用電圧VLを上回る事態に適切に対処することができる。
(2)制限用電圧VLでの充電時においてスイッチング素子S*#を流れる電流が過電流閾値Ith以上となる場合、スイッチング素子S*#を強制的にオフ操作した。これにより、スイッチング素子S*#に短絡電流が流れる事態を迅速に解消することができる。
(3)シンクスイッチング素子60による放電処理の実行可能期間の終点を、オン操作指令からの経過時間によって設定した。これにより、実行可能期間の終点を適切に設定することができる。
(4)シンクスイッチング素子60による放電処理の実行可能期間の終点を、制限用電圧VLを用いた充電処理から定常用電圧VHを用いた充電処理に切り替えるタイミングに設定した。これにより、定常用電圧VHによる充電処理がシンクスイッチング素子60による放電処理によって妨げられる事態を確実に回避することができる。
(5)制限用電圧VLを用いた充電処理期間において、スイッチング素子S*#を流れる電流の検出値が過電流閾値Ith以上となる場合、シンクスイッチング素子60による放電処理の実行可能期間を延長した。これにより、過電流閾値Ithを上回る電流が流れる事態を好適に抑制することができる。
<第2の実施形態>
以下、第2の実施形態について、先の第1の実施形態との相違点を中心に図面を参照しつつ説明する。
図6に、本実施形態にかかるスイッチング素子S*#のオン状態への切替処理の手順を示す。この処理は、駆動制御部70によって実行される。なお、図6において、先の図3に示した処理に対応する処理については、便宜上同一のステップ番号を付している。
この一連の処理では、ステップS12の処理が完了する場合、ステップS40において、ゲート電圧Vgeが規定電圧V1(<VL)以上であるか否かを判断し、肯定判断される場合に、ステップS14以降の処理を行う。すなわち、本実施形態では、オン操作指令への切替がなされる旨の条件に加えて、規定電圧V1以上となる旨の条件が、シンクスイッチング素子60による放電処理を実行可能とする条件となる。これは、ノイズ等によって誤って実行可能期間が設定される事態を回避するための設定である。すなわち、実行可能とするための条件を、ドライブユニットDUにオン操作指令が入力されることで変化するパラメータのうちの2つ以上とすることで、1つとする場合と比較して当該パラメータにノイズが混入する場合であっても、誤動作を抑制することができる。
一方、ステップS24において肯定判断される場合、ステップS42においてゲート電圧Vgeが制限用電圧VL以上であるか否かを判断する。この処理は、シンクスイッチング素子60による放電処理の実行可能期間を終了させるための条件を設定するためのものである。すなわち、本実施形態では、閾値時間Tth以上となる旨の条件と、制限用電圧VL以上である旨の条件との双方の成立が実行可能期間を終了させる条件となる。これは、ノイズ等によって誤って実行可能期間が終了される事態を回避するためのものである。
<第3の実施形態>
以下、第3の実施形態について、先の第1の実施形態との相違点を中心に図面を参照しつつ説明する。
上記実施形態では、制限用電圧VLを上回ることでシンクスイッチング素子60をオン操作した。これは、ゲートに電流が流れ込む場合にはゲート電圧Vgeが制限用電圧VLを一旦は上回ることを意味する。これに対し、本実施形態では、ゲート電圧Vgeが想定される電圧よりも高い場合にシンクスイッチング素子60をオン操作する。
図7(a)〜図7(h)に、本実施形態にかかるシンクスイッチング素子60による放電処理を例示する。なお、図7(a)〜図7(h)のそれぞれは、先の図5(a1)〜図5(h1)のそれぞれに対応している。
図示されるように、本実施形態では、制限用電圧VLによる充電処理期間においてゲート電圧Vgeが想定されるミラー電圧(<VL)を上回ることでシンクスイッチング素子60をオン操作し、ゲートから余分な電荷を放電させている。ここで、放電後のゲート電圧はミラー期間の電圧以上とする。
なお、想定されるミラー電圧は、スイッチング素子S*#に流れる電流情報に基づき設定することができる。これは、たとえばスイッチング素子S*#がインバータINVを構成する場合、モータジェネレータ10を流れる電流の指令値とすればよい。またたとえばスイッチング素子S*#が前回オン状態とされた際の電流の検出値としてもよい。もっとも、これに代えて、スイッチング素子S*#が正常に駆動されている際における想定される最大電流を飽和電流とするゲート電圧をミラー電圧として設定してもよい。この場合であっても、過電流閾値Ithを最大電流よりも大きく設定する場合、ミラー電圧が制限用電圧VLよりも小さくなるため、シンクスイッチング素子60による放電処理を迅速に開始することができる。
<その他の実施形態>
なお、上記各実施形態は、以下のように変更して実施してもよい。
「制限用電圧VLの設定について」
制限用電圧VLの設定としては、過電流閾値Ithを飽和電流とするゲート電圧Vgeに限らない。たとえば過電流閾値Ithよりも小さい電流であって且つ通常駆動時における最大電流よりも大きい電流を飽和電流とするゲート電圧Vgeであってもよい。さらに、最大電流よりも大きい電流を飽和電流とするゲート電圧Vgeにも限らず、都度想定される電流よりも大きい電流を飽和電流とするゲート電圧Vgeであってもよい。この場合であっても、想定される電流よりも大きい電流が流れている場合には定常用電圧VHへの切り替えを行なわないことで、過度の電流が流れる事態を好適に回避することができる。
「シンクスイッチング素子について」
上記実施形態では、シンクスイッチング素子とスイッチング素子S*#のゲートとの間を低インピーダンスで接続して且つ、シンクスイッチング素子に飽和電流を流すことで放電処理を行ったがこれに限らない。たとえば、シンクスイッチング素子による放電経路に抵抗体を接続し、シンクスイッチング素子に飽和電流よりも小さい電流を流しつつ放電処理を行なってもよい。
また、シンクスイッチング素子としては、制限用電圧VLによるゲート充電処理時におけるゲートの放電処理に用いる専用のスイッチング素子に限らない。たとえば放電用スイッチング素子32を流用してもよい。
「放電処理の実行可能期間の始点について」
オン操作指令への切替タイミングや、ゲート電圧Vgeが規定電圧V1となるタイミングに限らない。たとえば制限用電圧VLを用いた充電処理の開始タイミングであってもよい。このタイミングは、たとえば充電用スイッチング素子24lのドレイン電圧が制限用電圧VLとなることや、充電用抵抗体26lに電流が流れることを検出することで設定可能である。
「放電処理の実行可能期間の終点について」
上記実施形態において例示したものに限らず、たとえば、ゲート電圧Vgeが規定電圧(VL未満)に到達した履歴があることと、閾値時間Tthが経過したこととの論理積が真となるタイミングとしてもよい。
「強制オフ操作手段について」
ソフト遮断用スイッチング素子46を備えることなく、放電用スイッチング素子32を用いて強制的なオフ操作を行なってもよい。
なお、強制オフ操作手段を備えることなく、操作信号g*#によるオフ操作指令に応じてスイッチング素子S*#をオフ操作するようにしてもよい。
「延長手段について」
ゲート電圧Vgeが閾値電圧Vth未満となるまで実行可能期間を延長するものに限らない。たとえばソフト遮断用スイッチング素子46がオンとなるタイミングや、クランプ用スイッチング素子42がオンとなるタイミングまで延長するものであってもよい。
「クランプ回路について」
ツェナーダイオード40およびクランプ用スイッチング素子42を備えるクランプ回路としては、クランプ電圧が過電流閾値Ithを飽和電流とするゲート電圧Vgeと一致させるものに限らない。過電流閾値Ithよりもわずかに大きい電流を飽和電流とするゲート電圧Vgeであってもよい。
なお、クランプ回路を設けなくてもよい。
「駆動対象スイッチング素子について」
駆動対象スイッチング素子としては、IGBTに限らず、たとえばパワーMOS電界効果トランジスタ等であってもよい。この際、Nチャネルにも限らず、Pチャネルであってもよい。ただしこの場合、ソース電位に対してゲート電位を低下させることでオン状態となるため、ゲートに「負」の電荷を充電することで駆動対象スイッチング素子がオン状態となる。
「直流電圧源について」
直流電圧源としては、制限用電圧VLおよび定常用電圧VHの2つの相違する端子電圧を有するものに限らない。たとえば、制限用電圧よりも低い端子電圧をさらに有するものであってもよい。
直流電圧源としては、互いに相違する端子電圧を有する複数の出力端子を備えるものに限らない。たとえばDCDCコンバータのように、その出力電圧を可変とするものであってもよい。
「駆動対象スイッチング素子をオン状態とする手段について」
直流電圧源の出力電圧を開閉制御端子に常時印加する手段に限らない。たとえば直流電圧源を電源とする定電流制御手段を備えるものであってもよい。この場合であっても、定電流を用いた充電処理によって充電可能な電圧を一旦制限用電圧に制限することで、駆動対象スイッチング素子に過度の電流が流れる事態を好適に回避することができる。なお、定電流制御手段としては、たとえば充電用スイッチング素子24lに直列接続された抵抗体の電圧降下量を規定値に制御すべく充電用スイッチング素子24lのゲート電圧を操作する手段とすればよい。
「電力変換回路について」
電力変換回路としては、回転機の端子を直流電源の正極および負極のそれぞれに選択的に接続する高電位側のスイッチング素子および低電位側のスイッチング素子を備える直流交流変換回路(インバータINV)や、高電位側のスイッチング素子および低電位側のスイッチング素子を備えるコンバータCNVに限らない。たとえば、高電圧バッテリ12の電圧を降圧して低電圧バッテリ16に印加する降圧コンバータであってもよい。ただし、この場合であっても、高電位側のスイッチング素子および低電位側のスイッチング素子の直列接続体を備えることが望ましい。
「そのほか」
・ゲート電圧のモニタ端子としては、専用の端子T7に限らず、端子T3を流用してもよい。
・モータジェネレータ10としては、車載主機に限らず、たとえばシリーズハイブリッド車に搭載される発電機であってもよい。
22h,22l…直流電圧源、24h,24l…充電用スイッチング素子、60…シンクスイッチング素子。

Claims (10)

  1. 電圧制御形のスイッチング素子を駆動対象スイッチング素子とし、前記駆動対象スイッチング素子の電流の流通経路の端部となる一対の端子のうちの一方を基準電位として前記駆動対象スイッチング素子の開閉制御端子にオン状態とするための電荷を出力するとともに、その出力電圧の絶対値を可変とする直流電圧源を備えるスイッチング素子の駆動回路において、
    前記直流電圧源は、前記駆動対象スイッチング素子をオン状態とするに際し、その出力電圧を制限用電圧から定常用電圧に切り替えるものであり、
    前記制限用電圧は、第1の飽和電流となる際における前記駆動対象スイッチング素子の開閉制御端子の電圧値であり、
    前記定常用電圧は、前記第1の飽和電流よりも大きい電流を流しうる前記開閉制御端子の電圧値であり、
    前記直流電圧源の出力電圧が前記制限用電圧である状況下、前記駆動対象スイッチング素子の前記一方の端子および前記開閉制御端子間の電圧についての検出される絶対値が前記制限用電圧を上回る場合、前記開閉制御端子から前記電荷を放電させるためのシンクスイッチング素子を備えることを特徴とするスイッチング素子の駆動回路。
  2. 前記直流電圧源の出力電圧が前記制限用電圧である状況下、前記駆動対象スイッチング素子を流れる電流の検出値が前記第1の飽和電流以上となる場合、前記駆動対象スイッチング素子を強制的にオフ操作する強制オフ操作手段を備えることを特徴とする請求項1記載のスイッチング素子の駆動回路。
  3. 前記シンクスイッチング素子による前記電荷の放電処理の実行可能期間の始点を前記制限用電圧を用いた前記開閉制御端子への前記電荷の充電開始タイミングに同期して設定する設定手段を備えることを特徴とする請求項1または2記載のスイッチング素子の駆動回路。
  4. 前記設定手段は、前記電荷の充電開始と相関を有する複数のパラメータのそれぞれが前記充電開始に応じた値となる条件が全て成立するタイミングを前記始点とすることを特徴とする請求項3記載のスイッチング素子の駆動回路。
  5. 前記シンクスイッチング素子による前記電荷の放電処理の実行可能期間の終点を始点からの経過時間に基づき設定する設定手段を備えることを特徴とする請求項1〜4のいずれか1項に記載のスイッチング素子の駆動回路。
  6. 前記シンクスイッチング素子による前記電荷の放電処理の実行可能期間の終点を始点からの経過時間が規定時間となることと前記駆動対象スイッチング素子の開閉制御端子の電圧が規定値に到達することとの論理積が真となるタイミングに設定する設定手段を備えることを特徴とする請求項1〜5のいずれか1項に記載のスイッチング素子の駆動回路。
  7. 前記シンクスイッチング素子による前記電荷の放電処理の実行可能期間の終点を、前記直流電圧源の出力電圧を制限用電圧から定常用電圧に切り替えるタイミングに設定する設定手段を備えることを特徴とする請求項1〜5のいずれか1項に記載のスイッチング素子の駆動回路。
  8. 前記直流電圧源の出力電圧が前記制限用電圧である状況下、前記駆動対象スイッチング素子を流れる電流の検出値が前記第1の飽和電流以上となる場合、前記実行可能期間を延長する延長手段を備えることを特徴とする請求項5〜7のいずれか1項に記載のスイッチング素子の駆動回路。
  9. 前記直流電圧源の出力電圧が前記制限用電圧である状況下、前記駆動対象スイッチング素子を流れる電流の検出値が前記第1の飽和電流となる場合、前記駆動対象スイッチング素子を強制的にオフ操作する強制オフ操作手段をさらに備え、
    前記延長手段は、前記強制オフ操作手段によるオフ操作処理の開始時点以降まで前記実行可能期間を延長することを特徴とする請求項8記載のスイッチング素子の駆動回路。
  10. 前記直流電圧源の出力電圧が前記制限用電圧である状況下、前記駆動対象スイッチング素子の前記一方の端子および前記開閉制御端子間の電圧についての検出される絶対値が前記一方の端子の電位を基準とした想定されるミラー電圧の絶対値よりも大きい場合、前記シンクスイッチング素子をオン操作して前記開閉制御端子から前記電荷を放電させる手段をさらに備えることを特徴とする請求項1〜9のいずれか1項に記載のスイッチング素子の駆動回路。
JP2011005610A 2011-01-14 2011-01-14 スイッチング素子の駆動回路 Active JP5621605B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011005610A JP5621605B2 (ja) 2011-01-14 2011-01-14 スイッチング素子の駆動回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011005610A JP5621605B2 (ja) 2011-01-14 2011-01-14 スイッチング素子の駆動回路

Publications (2)

Publication Number Publication Date
JP2012147625A true JP2012147625A (ja) 2012-08-02
JP5621605B2 JP5621605B2 (ja) 2014-11-12

Family

ID=46790598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011005610A Active JP5621605B2 (ja) 2011-01-14 2011-01-14 スイッチング素子の駆動回路

Country Status (1)

Country Link
JP (1) JP5621605B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014068415A (ja) * 2012-09-24 2014-04-17 Denso Corp 駆動対象スイッチング素子の駆動回路
US20140111171A1 (en) * 2012-10-24 2014-04-24 Toyota Jidosha Kabushiki Kaisha Switching control circuit and control method thereof
JP2016123200A (ja) * 2014-12-25 2016-07-07 パナソニックIpマネジメント株式会社 駆動装置、電力変換装置
JP2016187296A (ja) * 2016-05-13 2016-10-27 三菱電機株式会社 スイッチング素子駆動回路、パワーモジュールおよび自動車
EP3799308A1 (en) * 2019-09-27 2021-03-31 Infineon Technologies Austria AG Slew rate control by adaptation of the gate drive voltage of a power transistor
JP7031078B1 (ja) * 2021-06-16 2022-03-07 三菱電機株式会社 ゲート駆動回路
WO2022072963A1 (en) * 2020-09-30 2022-04-07 Qualcomm Incorporated Gate driving technique to lower switch on-resistance in switching converter applications

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009071956A (ja) * 2007-09-12 2009-04-02 Mitsubishi Electric Corp ゲート駆動回路
JP2010075007A (ja) * 2008-09-22 2010-04-02 Denso Corp 電力変換回路の駆動回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009071956A (ja) * 2007-09-12 2009-04-02 Mitsubishi Electric Corp ゲート駆動回路
JP2010075007A (ja) * 2008-09-22 2010-04-02 Denso Corp 電力変換回路の駆動回路

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014068415A (ja) * 2012-09-24 2014-04-17 Denso Corp 駆動対象スイッチング素子の駆動回路
US20140111171A1 (en) * 2012-10-24 2014-04-24 Toyota Jidosha Kabushiki Kaisha Switching control circuit and control method thereof
JP2014087180A (ja) * 2012-10-24 2014-05-12 Toyota Motor Corp スイッチング制御回路
US9300207B2 (en) 2012-10-24 2016-03-29 Toyota Jidosha Kabushiki Kaisha Switching control circuit and control method thereof
JP2016123200A (ja) * 2014-12-25 2016-07-07 パナソニックIpマネジメント株式会社 駆動装置、電力変換装置
JP2016187296A (ja) * 2016-05-13 2016-10-27 三菱電機株式会社 スイッチング素子駆動回路、パワーモジュールおよび自動車
EP3799308A1 (en) * 2019-09-27 2021-03-31 Infineon Technologies Austria AG Slew rate control by adaptation of the gate drive voltage of a power transistor
WO2022072963A1 (en) * 2020-09-30 2022-04-07 Qualcomm Incorporated Gate driving technique to lower switch on-resistance in switching converter applications
US11916470B2 (en) 2020-09-30 2024-02-27 Qualcomm Incorporated Gate driving technique to lower switch on-resistance in switching converter applications
JP7031078B1 (ja) * 2021-06-16 2022-03-07 三菱電機株式会社 ゲート駆動回路
WO2022264299A1 (ja) * 2021-06-16 2022-12-22 三菱電機株式会社 ゲート駆動回路

Also Published As

Publication number Publication date
JP5621605B2 (ja) 2014-11-12

Similar Documents

Publication Publication Date Title
JP5712986B2 (ja) 駆動対象スイッチング素子の駆動回路
JP5776721B2 (ja) 駆動対象スイッチング素子の駆動回路
JP5344056B2 (ja) スイッチング素子の駆動回路
JP5136608B2 (ja) スイッチング素子の駆動装置
JP5195220B2 (ja) 電力変換回路の駆動回路
JP5754414B2 (ja) 駆動対象スイッチング素子の駆動装置
JP5621605B2 (ja) スイッチング素子の駆動回路
JP5644830B2 (ja) 駆動対象スイッチング素子の駆動回路
JP2013198185A (ja) スイッチング素子の駆動回路
JP5556442B2 (ja) スイッチング素子の駆動回路
JP5544873B2 (ja) スイッチング素子の駆動装置
JP5206198B2 (ja) 電力変換回路の駆動回路
JP2012178951A (ja) スイッチング素子の駆動回路
JP5724397B2 (ja) スイッチング素子の駆動回路
JP6011442B2 (ja) 駆動対象スイッチング素子の駆動回路
US8963524B2 (en) Drive circuit for switching elements
JP5664350B2 (ja) スイッチング素子の駆動回路
JP6104496B2 (ja) スイッチング素子の駆動回路
JP2013126270A (ja) スイッチング素子の駆動回路
JP5751221B2 (ja) 駆動対象スイッチング素子の駆動装置
JP2015019456A (ja) 駆動対象スイッチング素子の駆動回路
JP5617605B2 (ja) スイッチング素子の駆動回路
JP2010093885A (ja) パワースイッチング素子の駆動回路
JP5786392B2 (ja) スイッチング素子の駆動回路
JP5924165B2 (ja) 駆動対象スイッチング素子の駆動装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140826

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140908

R151 Written notification of patent or utility model registration

Ref document number: 5621605

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250