JP2012146823A - シールド方法及電子機器 - Google Patents
シールド方法及電子機器 Download PDFInfo
- Publication number
- JP2012146823A JP2012146823A JP2011004071A JP2011004071A JP2012146823A JP 2012146823 A JP2012146823 A JP 2012146823A JP 2011004071 A JP2011004071 A JP 2011004071A JP 2011004071 A JP2011004071 A JP 2011004071A JP 2012146823 A JP2012146823 A JP 2012146823A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- rigid
- rigid substrate
- flexible
- flexible substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
【課題】別部材を用いることなく、作製する電子機器の小型化を図る。
【解決手段】リジッド基板10A、10Bのアースパターンから延びる面状アースパターン25、27を内蔵すると共に、前記リジッド基板10A、10Bの少なくとも一辺から延びているフレキシブル基板32、33を用い、前記フレキシブル基板33によって前記リジッド基板10A、10Bを包み込むように巻回して、シールドする。
【選択図】図3
【解決手段】リジッド基板10A、10Bのアースパターンから延びる面状アースパターン25、27を内蔵すると共に、前記リジッド基板10A、10Bの少なくとも一辺から延びているフレキシブル基板32、33を用い、前記フレキシブル基板33によって前記リジッド基板10A、10Bを包み込むように巻回して、シールドする。
【選択図】図3
Description
本発明は、リジッド基板とフレックス基板の一体になったフレックスリジット基板を用いた回路におけるシールド方法及びこのシールド方法を用いた電子機器に関するものである。
従来のシールド方法は、回路基板を遮蔽するためのシールド板を設けたり、回路基板を収納する筐体に導電塗装などのシールドを行うなどして、電磁誘導によるノイズを遮断するようにしていた。
例えば、回路基板や電子部品から出る電磁波ノイズを遮断するシールド用のフレキシブル基板によって、回路基板及び電子部品を両面から覆う構成としたものが知られている(特許文献1参照)。このものにおいては、金属シェルなどと電気的に接続するための導電性弾性体が付与されている。
しかしながら、従来のシールド方法によれば、別部材を用いてシールドすることが基本となっており、作製する電子機器の小型化を図ることが難しくなったり、コスト高となったりする問題点があった。
本発明は従来のシールド方法が有している問題点を解決せんとしてなされたもので、その目的は、別部材を用いることなく、作製する電子機器の小型化を図り、コストの抑制を図ることのできるシールド方法及び電子機器を提供することである。
本発明に係るシールド方法は、リジッド基板のアースパターンから延びる面状アースパターンを内蔵すると共に、前記リジッド基板の少なくとも一辺から延びているフレキシブル基板を用い、前記フレキシブル基板によって前記リジッド基板を包み込むように巻回して、シールドすることを特徴とする。
本発明に係るシールド方法では、面状アースパターンは、一面に広がった導電パターンにより構成されていることを特徴とする。
本発明に係るシールド方法では、リジッド基板は、第1のリジッド基板と第2のリジッド基板とからなり、第1のリジッド基板と第2のリジッド基板との間は、第1のリジッド基板と第2のリジッド基板との間の配線を行う配線パターンを有する第1のフレキシブル基板により接合され、前記第1のフレキシブル基板が接合する第1のリジッド基板の一辺と異なる一辺から第2のフレキシブル基板が延び、前記第1のフレキシブル基板が接合する第2のリジッド基板の一辺と異なる一辺から第3のフレキシブル基板が延び、前記第2のフレキシブル基板を、第1のリジッド基板と第2のリジッド基板が重ねられた間に介装し、前記第3のフレキシブル基板によって重ねられた状態の第1のリジッド基板と第2のリジッド基板を外側から包み込むように巻回して、シールドすることを特徴とする。
本発明に係るシールド方法は、リジッド基板のアースパターンから延びる面状アースパターンを内蔵すると共に、前記リジッド基板の少なくとも一辺から延びているフレキシブル基板を用い、前記フレキシブル基板によって前記リジッド基板の一部あるいは全体を電磁的に遮へいすることを特徴とする。
本発明に係る電子機器は、電子部品が実装されたリジッド基板と、前記リジッド基板のアースパターンから延びる面状アースパターンを内蔵すると共に、前記リジッド基板の少なくとも一辺から延びているフレキシブル基板とを具備し、前記フレキシブル基板によって前記リジッド基板を包み込むように巻回してシールドする構成としたことを特徴とする。
本発明に係る電子機器では、面状アースパターンは、一面に広がった導電パターンにより構成されていることを特徴とする。
本発明に係る電子機器では、リジッド基板は、第1のリジッド基板と第2のリジッド基板とからなり、第1のリジッド基板と第2のリジッド基板との間は、第1のリジッド基板と第2のリジッド基板との間の配線を行う配線パターンを有する第1のフレキシブル基板により接合され、前記第1のフレキシブル基板が接合する第1のリジッド基板の一辺と異なる一辺から第2のフレキシブル基板が延び、前記第1のフレキシブル基板が接合する第2のリジッド基板の一辺と異なる一辺から第3のフレキシブル基板が延び、前記第2のフレキシブル基板は、第1のリジッド基板と第2のリジッド基板が重ねられた間に介装され、重ねられた状態の第1のリジッド基板と第2のリジッド基板が、前記第3のフレキシブル基板によって外側から包み込むように巻回されていることを特徴とする。
本発明に係る電子機器では、第1、第2及び第3のフレキシブルシートが一枚のシートにより構成されていることを特徴とする。
本発明に係る電子機器は、リジッド基板のアースパターンから延びる面状アースパターンを内蔵すると共に、前記リジッド基板の少なくとも一辺から延びているフレキシブル基板を用い、前記フレキシブル基板によって前記リジッド基板の一部あるいは全体をシールドする構成としたことを特徴とする。
本発明によれば、リジッド基板のアースパターンから延ばした面状アースパターンを内蔵するフレキシブル基板を作製しておくことにより、別部材を用いることなく、作製する電子機器の小型化を図り、コストの抑制を図ることが可能である。本発明では、面状アースパターンは、一面に広がった導電パターンにより構成されているので、作製が容易である。
本発明によれば、第2のフレキシブル基板は、第1のリジッド基板と第2のリジッド基板が重ねられた間に介装され、重ねられた状態の第1のリジッド基板と第2のリジッド基板が、第3のフレキシブル基板によって外側から包み込むように巻回されているので、二枚のリジッド基板の間のシールド及び二枚のリジッド基板と外部との間のシールドを行うことができる。また、本発明によれば、第1、第2及び第3のフレキシブルシートが一枚のシートにより構成されているので、一連の工程においてシールド用の部分を作製することができ、別部材を用意する必要がなく、作製する電子機器の小型化を図り、コストの抑制を図ることが可能である。
本発明によれば、リジッド基板のアースパターンから延びる面状アースパターンを内蔵すると共に、上記リジッド基板の少なくとも一辺から延びているフレキシブル基板を用い、上記フレキシブル基板によって上記リジッド基板の一部あるいは全体をシールドするので、別部材を用いることなく、作製する電子機器の小型化を図り、コストの抑制を図ることが可能であり、面状アースパターンは、リジッド基板のアースパターンから延びて構成されているので、作製が容易である。
以下添付図面を参照して、本発明に係るシールド方法及び電子機器の実施形態を説明する。各図において、同一の構成要素には同一の符号を付し重複する説明を省略する。図1に、実施形態に係る電子機器を構成するリジッド基板10A、10Bとフレキシブル基板30の平面図を示す。
リジッド基板10A、10Bは、それぞれが複数のプリント基材を重ねて接着して作製されている。このようにして作製されたリジッド基板10A、10Bの表面及び裏面には、実装する電子部品のリードなどが接続されるランドパターンが形成されている。ランドパターンに接続される配線パターンは、リジッド基板10A、10Bの表面及び裏面、或いは複数のプリント基材の重ね合わせ面に形成される。上記配線パターンには、アースパターンが含まれている。また、ランドパターンや配線パターンは、必要に応じてスルーホールによって接続されている。
フレキシブル基板30はリジッド基板10A、10Bをそれぞれ構成する複数の基材に挟まれている、一枚のシートにより一体に構成されている。ここでは、リジッド基板10Aとリジッド基板10Bの間の部分を第1のフレキシブル基板31と呼び、第1のフレキシブル基板31が接合するリジッド基板10Aの一辺と対向する一辺から外側へ延びている部分を第2のフレキシブル基板32と呼び、第1のフレキシブル基板31が接合するリジッド基板10Bの一辺と対向する一辺から外側へ延びている部分を第3のフレキシブル基板33と呼ぶ。
第1のフレキシブル基板31は、リジッド基板10Aに実装される電子部品とリジッド基板10Bに実装される電子部品との間を接続するための配線パターン21と、例えば複数本のアースパターン22とを内蔵している。配線パターン21とアースパターン22とは、絶縁性樹脂により構成される二枚のフィルムに挟まれ、二枚のフィルムとともに接着されている。
第2のフレキシブル基板32は、絶縁性樹脂により構成される二枚のフィルムの端縁部24の部分まで一面に広がった導電パターンにより構成される面状アースパターン25を内蔵する。面状アースパターン25は、リジッド基板10Aのアースパターンに接続されている。面状アースパターン25は、絶縁性樹脂により構成される二枚のフィルムに挟まれ、二枚のフィルムとともに接着されている。
第3のフレキシブル基板33は、絶縁性樹脂により構成される二枚のフィルムの端縁部26の部分まで一面に広がった導電パターンにより構成される面状アースパターン27を内蔵する。面状アースパターン27は、リジッド基板10Bのアースパターンに接続されている。面状アースパターン27は、絶縁性樹脂により構成される二枚のフィルムに挟まれ、二枚のフィルムとともに接着されている。
上記のリジッド基板10Aとリジッド基板10Bにおける、それぞれの表裏面には所要の電子部品が半田付けにより実装される。電子部品が実装された状態のリジッド基板10Aの表面(または裏面)とリジッド基板10Bの表面(または裏面)が互いに向かい合わせて重なるように第1のフレキシブル基板31を折り曲げ、更に、第2のフレキシブル基板32を折り曲げて上記リジッド基板10Aとリジッド基板10Bが重ねられた間に第2のフレキシブル基板32を介装する。図2は、電子部品が実装されていないが、上記の状態を示している。
図2の状態から、第3のフレキシブル基板33を折り曲げて、重ねられた状態のリジッド基板10Aとリジッド基板10Bを外側から包み込むように巻回する。この結果、図3に示されるように、電子部品18が実装されたリジッド基板10Aとリジッド基板10Bとの間は第2のフレキシブル基板32によってシールドされ、重ねられた状態のリジッド基板10A及びリジッド基板10Bと外部との間は第3のフレキシブル基板33によってシールドされる。
図3に示されている電子部品18が実装されたリジッド基板10Aとリジッド基板10Bと、第1〜第3のフレキシブル基板31、32、33は、電子機器であり、小さく折り畳まれた状態で、上ケース28と下ケース29によって構成される筐体に収納され、上記の通りシールドがなされたものとなっている。
なお、上記の実施形態においては、フレキシブル基板がリジッド基板の一辺と対向する一辺から外側に延びているものを示したが、これに限定されない。即ち、フレキシブル基板がリジッド基板のいずれかの少なくとも一辺から外側に延びているものであっても良い。また、上記の実施形態では、フレキシブル基板によってリジッド基板を包み込むように巻回して、シールドするものを示したが、リジッド基板のアースパターンから延びる面状アースパターンを内蔵すると共に、上記リジッド基板の少なくとも一辺から延びているフレキシブル基板を用い、上記フレキシブル基板によって上記リジッド基板の一部あるいは全体をシールドするものであればよい。この構成によっても、別部材を用いることなく、作製する電子機器の小型化を図り、コストの抑制を図ることが可能であり、また、面状アースパターンは作製が容易である。
10A、10B リジッド基板 18 電子部品
21 配線パターン 22 アースパターン
25、27 面状アースパターン 30 フレキシブル基板
31 第1のフレキシブル基板 32 第2のフレキシブル基板
33 第3のフレキシブル基板
21 配線パターン 22 アースパターン
25、27 面状アースパターン 30 フレキシブル基板
31 第1のフレキシブル基板 32 第2のフレキシブル基板
33 第3のフレキシブル基板
Claims (9)
- リジッド基板のアースパターンから延びる面状アースパターンを内蔵すると共に、前記リジッド基板の少なくとも一辺から延びているフレキシブル基板を用い、
前記フレキシブル基板によって前記リジッド基板を包み込むように巻回して、シールドすることを特徴とするシールド方法。 - 面状アースパターンは、シールド用の一面により構成されていることを特徴とする請求項1に記載のシールド方法。
- リジッド基板は、第1のリジッド基板と第2のリジッド基板とからなり、第1のリジッド基板と第2のリジッド基板との間は、第1のリジッド基板と第2のリジッド基板との間の配線を行う配線パターンを有する第1のフレキシブル基板により接合され、
前記第1のフレキシブル基板が接合する第1のリジッド基板の一辺と異なる一辺から第2のフレキシブル基板が延び、
前記第1のフレキシブル基板が接合する第2のリジッド基板の一辺と異なる一辺から第3のフレキシブル基板が延び、
前記第2のフレキシブル基板を、第1のリジッド基板と第2のリジッド基板が重ねられた間に介装し、
前記第3のフレキシブル基板によって重ねられた状態の第1のリジッド基板と第2のリジッド基板を外側から包み込むように巻回して、シールドすることを特徴とする請求項1または2に記載のシールド方法。 - リジッド基板のアースパターンから延びる面状アースパターンを内蔵すると共に、前記リジッド基板の少なくとも一辺から延びているフレキシブル基板を用い、
前記フレキシブル基板によって前記リジッド基板の一部あるいは全体を電磁的に遮へいすることを特徴とするシールド方法。 - 電子部品が実装されたリジッド基板と、
前記リジッド基板のアースパターンから延びる面状アースパターンを内蔵すると共に、前記リジッド基板の少なくとも一辺から延びているフレキシブル基板と
を具備し、
前記フレキシブル基板によって前記リジッド基板を包み込むように巻回してシールドする構成としたことを特徴とする電子機器。 - 面状アースパターンは、シールド用の一面により構成されていることを特徴とする請求項5に記載の電子機器。
- リジッド基板は、第1のリジッド基板と第2のリジッド基板とからなり、
第1のリジッド基板と第2のリジッド基板との間は、第1のリジッド基板と第2のリジッド基板との間の配線を行う配線パターンを有する第1のフレキシブル基板により接合され、
前記第1のフレキシブル基板が接合する第1のリジッド基板の一辺と異なる一辺から第2のフレキシブル基板が延び、
前記第1のフレキシブル基板が接合する第2のリジッド基板の一辺と異なる一辺から第3のフレキシブル基板が延び、
前記第2のフレキシブル基板は、第1のリジッド基板と第2のリジッド基板が重ねられた間に介装され、
重ねられた状態の第1のリジッド基板と第2のリジッド基板が、前記第3のフレキシブル基板によって外側から包み込むように巻回されていることを特徴とする請求項5または6に記載の電子機器。 - 第1、第2及び第3のフレキシブルシートが一枚のシートにより構成されていることを特徴とする請求項7に記載の電子機器。
- リジッド基板のアースパターンから延びる面状アースパターンを内蔵すると共に、前記リジッド基板の少なくとも一辺から延びているフレキシブル基板を用い、
前記フレキシブル基板によって前記リジッド基板の一部あるいは全体をシールドする構成としたことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011004071A JP2012146823A (ja) | 2011-01-12 | 2011-01-12 | シールド方法及電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011004071A JP2012146823A (ja) | 2011-01-12 | 2011-01-12 | シールド方法及電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012146823A true JP2012146823A (ja) | 2012-08-02 |
Family
ID=46790102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011004071A Pending JP2012146823A (ja) | 2011-01-12 | 2011-01-12 | シールド方法及電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012146823A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160061935A (ko) * | 2012-11-15 | 2016-06-01 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 플렉시블 기판에 대한 휨 제어 |
EP3589104A1 (en) * | 2018-06-25 | 2020-01-01 | INTEL Corporation | Electromagnetic interference (emi) shield |
WO2021131962A1 (ja) * | 2019-12-25 | 2021-07-01 | 富士フイルム株式会社 | 電磁シールド用部材 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62112196U (ja) * | 1986-01-08 | 1987-07-17 | ||
JP2004200368A (ja) * | 2002-12-18 | 2004-07-15 | Denso Corp | シールド機能付き基板及びその製造方法 |
JP2006100302A (ja) * | 2004-09-28 | 2006-04-13 | Sharp Corp | 高周波モジュールおよびその製造方法 |
JP2006128207A (ja) * | 2004-10-26 | 2006-05-18 | Fujikura Ltd | リジッドフレックス多層プリント配線板の製造方法 |
JP2006173405A (ja) * | 2004-12-16 | 2006-06-29 | Fuji Photo Film Co Ltd | 配線基板及びカメラモジュール |
-
2011
- 2011-01-12 JP JP2011004071A patent/JP2012146823A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62112196U (ja) * | 1986-01-08 | 1987-07-17 | ||
JP2004200368A (ja) * | 2002-12-18 | 2004-07-15 | Denso Corp | シールド機能付き基板及びその製造方法 |
JP2006100302A (ja) * | 2004-09-28 | 2006-04-13 | Sharp Corp | 高周波モジュールおよびその製造方法 |
JP2006128207A (ja) * | 2004-10-26 | 2006-05-18 | Fujikura Ltd | リジッドフレックス多層プリント配線板の製造方法 |
JP2006173405A (ja) * | 2004-12-16 | 2006-06-29 | Fuji Photo Film Co Ltd | 配線基板及びカメラモジュール |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160061935A (ko) * | 2012-11-15 | 2016-06-01 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 플렉시블 기판에 대한 휨 제어 |
US9502271B2 (en) | 2012-11-15 | 2016-11-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Warpage control for flexible substrates |
KR101698720B1 (ko) * | 2012-11-15 | 2017-01-20 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 플렉시블 기판에 대한 휨 제어 |
EP3589104A1 (en) * | 2018-06-25 | 2020-01-01 | INTEL Corporation | Electromagnetic interference (emi) shield |
US10701796B2 (en) | 2018-06-25 | 2020-06-30 | Intel Corporation | Electromagnetic interference (EMI) shield |
WO2021131962A1 (ja) * | 2019-12-25 | 2021-07-01 | 富士フイルム株式会社 | 電磁シールド用部材 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5970719B2 (ja) | 回路基板 | |
JP6160308B2 (ja) | 積層基板 | |
JP5356520B2 (ja) | 配線基板、フィルタデバイスおよび携帯機器 | |
WO2008059643A1 (fr) | Appareil de circuit électronique tridimensionnel | |
JP5765507B1 (ja) | インダクタ素子及び電子機器 | |
US20080066953A1 (en) | Circuit board assembly and manufacturing method thereof, electronic part assembly and manufacturing method thereof, and electronic device | |
JP5434167B2 (ja) | 回路基板 | |
JPWO2015005029A1 (ja) | 樹脂多層基板、および樹脂多層基板の製造方法 | |
JP2012146823A (ja) | シールド方法及電子機器 | |
JP2019145763A (ja) | プリント回路基板及びこれを備えた電子機器 | |
EP2701480A2 (en) | Package structure and electronic apparatus | |
JP6562076B2 (ja) | 樹脂基板、部品搭載樹脂基板およびその製造方法 | |
WO2017094834A1 (ja) | 電子部品を実装した基板と放熱板を備えた電子部品モジュールおよびその製造方法 | |
JP5945801B2 (ja) | フレキシブルプリント配線板及びフレキシブルプリント配線板の製造方法 | |
JP6658966B2 (ja) | 共振回路素子及び回路モジュール | |
JP3678113B2 (ja) | プリント回路の製造方法及び携帯通信機器 | |
JP2006202870A (ja) | 立体的電子回路モジュールとその製造方法およびそれらを用いた電子装置 | |
JP2016082021A (ja) | 回路モジュール | |
JP2015026747A (ja) | 樹脂多層基板 | |
JP7276455B2 (ja) | 伝送線路、および電子機器 | |
JP5375797B2 (ja) | 回路装置 | |
JP6251979B2 (ja) | 樹脂多層基板 | |
JP5293509B2 (ja) | 電子部品モジュール | |
JP2005011927A (ja) | 複合回路基板 | |
JP2013172291A (ja) | 携帯端末 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130523 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140225 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140701 |