JP2012146774A - 基板検査システム、プログラム及びコンピュータ可読記憶媒体 - Google Patents

基板検査システム、プログラム及びコンピュータ可読記憶媒体 Download PDF

Info

Publication number
JP2012146774A
JP2012146774A JP2011003087A JP2011003087A JP2012146774A JP 2012146774 A JP2012146774 A JP 2012146774A JP 2011003087 A JP2011003087 A JP 2011003087A JP 2011003087 A JP2011003087 A JP 2011003087A JP 2012146774 A JP2012146774 A JP 2012146774A
Authority
JP
Japan
Prior art keywords
substrate
processing
unit
positional deviation
inspection system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011003087A
Other languages
English (en)
Inventor
Akitoshi Isshiki
昭寿 一色
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2011003087A priority Critical patent/JP2012146774A/ja
Publication of JP2012146774A publication Critical patent/JP2012146774A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】処理装置内における基板の位置ズレを、処理装置の改造や機能追加なしに、低コストで実現する基板検査システム、プログラム及びコンピュータ可読記憶媒体を提供すること。
【解決手段】基板検査システムに、処理装置21で処理が施された基板の基板表面を撮影する撮影装置11と、撮像装置11で撮像された基板Wの表面の基板画像に関して上記処理が施された処理領域のエッジを抽出する画像処理部12と、基板画像のエッジに基づいて、処理装置21のあらかじめ定められた基板位置に対する基板Wの位置の位置ズレを測定する位置ズレ測定部13と、位置ズレ測定部13の出力に基づいて将来の位置ズレを予測する位置ズレ予測部14と、位置ズレ測定部13が測定した位置ズレを処理装置21の処理履歴と関連付けて時系列として出力する出力部15とを形成する。
【選択図】図7

Description

本発明は、基板検査システム、プログラム及びコンピュータ可読記憶媒体に関し、例えば、半導体装置を形成する基板に所要の処理を施して半導体装置を製造する半導体製造装置に対して、上記処理が施された後の上記基板の像情報を用いて上記処理装置における基板の位置ズレを測定する基板検査システム、上記基板検査システムを実現するためのコンピュータプログラム及びこのコンピュータプログラムを記憶するコンピュータ可読記憶媒体に関する。
半導体装置等を製造するための各種加工処理を行う処理装置においては、処理装置内に処理対象の基板が搬入された後、各々の処理装置の役割に応じた処理が施されている。処理装置内では、処理炉内の所定の指示具や設置位置に正確に基板が配置される必要がある。このとき、基板の配置される位置にズレが生じてしまうと、処理の均一性が悪化したり、意図した位置に処理を行うことができなかったり、あるいは基板が処理炉内の指示具や内壁に接触するといった問題が発生する。ここで、処理の均一性が悪化したり、意図した位置に処理を行うことができないという事態では、特に問題になるのはその基板だけだが、基板が処理炉内の指示具や内壁に接触するといった問題が発生した場合には、基板にクラックが生じたり、割れ、欠けが起き、基板の破片が処理装置内に散乱し、その破片のためにその後の処理装置の処理が意図した処理にならず、多くの不良基板が生成される可能性がある。このため、基板が処理装置内で、正確に指定の位置に配置されているか、位置ズレが生じていないかを測定ないし監視することは、生産効率を維持あるいは向上するために、必要不可欠になってきている。
特に、近年では基板が超大型化しており、また基板内のより多くの面積を製品とするために、基板面積に対する処理装置内での基板配置のためのマージンは非常に小さくなっており、従来より高精度な位置ズレ検出が求められていると同時に、位置ズレの傾向を把握し、将来の位置ズレを予測し、上記のような問題が生じる前に迅速に位置ズレの発生を検知することが求められている。
ここで、処理装置内での基板の位置ズレ測定に関する技術としては、下記の特許文献1、2、3、4にあげたように、成膜処理装置やレジスト塗布装置などの半導体装置の製造装置において、基板の位置ズレを検出する技術がある。
特許文献1には、レジスト塗布装置における基板の位置ズレを測定する方法に関するものであり、装置内での基板保持位置のズレを測定する方法と、基板に対するレジスト吐出部材の位置のズレを測定する方法が記載されている。
前者は、基板を基板保持部材に置いて基板を回転させた状態でレジスト液を吐出することでレジスト液を基板全体に拡散し、その後基板を回転させたまま基板外周部のレジスト液を除去する。このとき、基板の中心と基板保持部材の中心と、がズレていれば、図14に示すように基板Wの中心と、基板外周部のレジスト液を除去した後のレジスト液の塗布領域R1の中心とにズレが生じる。このとき、レジスト液を除去した領域R2について、D1、D2、D3、D4のように基板外周部の等間隔の位置の幅を測定することにより、基板保持部材に対する基板のズレを測定するようになっている。
後者は、基板に対する、基板上にレジスト液を吐出する吐出部材の位置ズレを測定するものである。前述のようにこの方法では、基板を基板保持部材に配置した後、基板を回転させた状態で、吐出部材からレジスト液を吐出して、基板の回転によりレジスト液を基板前面に拡散させているが、このとき、基板中心位置と、吐出部材のレジスト液の吐出位置とが、ズレていると、図15に示すように、吐出部材がレジスト液を吐出していた位置P2のレジスト液が他の位置より多くなる。そして、基板中心P1と、レジスト吐出位置P2とを比較することにより基板に対するレジスト吐出部材の位置ズレを測定するようになっている。
また、特許文献2には、装置の処理炉の窓から画像センサで基板位置ズレを測定する方法が記載され、特許文献3には、光強度センサにより処理装置内の基板位置ズレを測定する方法が記載され、特許文献4には、温度センサにより基板の位置ズレを測定する方法が記載されている。
引用文献1−4の方法は、いずれも処理装置に組み込まれたセンサを用いて、処理装置での基板処理と同時または並行して、あるいは、処理装置内部に装置を格納している間に測定されるようになっている。
引用文献1−4に記載の装置は、センサが組み込まれて一体化されることが必須であるから、センサが処理装置の台数分だけ必要になり、コストアップ、装置のフットプリントが増える。また、既に、生産ラインへ搬入、立上げが終わっている処理装置について、さらに精度を高めたい、あるいは精度維持のため、監視したいといった目的では、上記の課題に加え、処理装置の稼動を停止して、処理装置の改造をする必要があり、生産ラインの稼働率が低下する等の問題がある。
さらに、処理炉内の環境が特殊で、ダストが発生する、または、高温や高圧といった条件のために、処理炉内に各種センサを配置できない場合などには、上記の従来技術は導入することができないという問題もある。
特開2005−203440号公報 特開2010−153769号公報 特開平10−189691号公報 特開平10−189692号公報
上述のように、処理装置内へ基板を搬入する機構において、その設定値や部材を初期設定時のまま運用を続けると、経時劣化により基板の位置ズレが発生し、処理装置内の基板指示具などと基板が接触し、基板の割れ、欠け、傷、クラックを誘発することがある。また、上述のように、従来技術にあげたような基板の位置ズレを測定ないしは検出する方法が提案されている。
しかし、従来技術にあげた方法は、いずれも種々のセンサを処理装置内に配置しておく必要があり、上述のように、コストアップ、装置のフットプリントが増えるなどの問題がある。
また、既に生産ラインへ搬入、立上げが終わっている処理装置について、さらに精度を高めたい、あるいは精度維持のため、監視したいといった目的では、上記の課題に加え、処理装置の稼動を停止し、処理装置の改造が必要となり、生産ラインの稼働率低下など、さらなる問題がある。
更には、処理炉内の環境が特殊で、ダストが発生する、または高温や高圧といった条件のために、処理炉内に各種センサを配置できない場合などには、上記の従来技術は導入することができないという問題もある。
そこで、本発明の課題は、処理装置内における基板の位置ズレを、処理装置の改造や機能追加なしに、低コストで実現できる基板検査システム、プログラム及びコンピュータ可読記憶媒体を提供することにある。
上記課題を解決するため、この発明の基板検査システムは、
基板処理部で処理が施された基板の基板表面を撮影する撮影部と、
上記撮像部で撮像された上記基板表面の基板画像に関して上記処理が施された処理領域のエッジを抽出する画像処理部と、
上記基板画像の上記エッジに基づいて、上記基板処理部のあらかじめ定められた基板位置に対する上記基板の位置の位置ズレを測定する位置ズレ測定部と、
上記位置ズレ測定部が測定した位置ズレを上記基板処理部の処理履歴と関連付けて時系列として出力する出力部と
を備えることを特徴としている。
尚、上記処理履歴とは、処理された基板に関する情報をいう。上記処理履歴には、例えば、基板処理部で処理した基板情報、すなわち、基板に固有のシリアルID(以下、基板ID)や、処理日時や、基板処理部(処理装置)の号機番号や、処理内容などの情報が含まれる。
また、一実施形態では、
上記撮像部が上記基板表面を撮像するときに、上記基板表面に干渉光を照射する光照射部を備える。
また、一実施形態では、
上記撮像部が撮像した基板画像の縁が上記基板表面の縁を表している。
また、一実施形態では、
上記基板は、矩形の形状であり、
上記位置ズレ測定部は、上記基板の縁の所定位置と、上記エッジとの上記基板の長手方向および幅方向の距離に基づいて、上記位置ズレを測定する。
また、一実施形態では
上記処理領域は、矩形の形状を有し、
上記位置ズレ測定部は、上記エッジの四隅の位置に基づいて上記基板の回転ズレと、水平方向ズレと、垂直方向ズレとを測定する
また、一実施形態では、
上記位置ズレに関する管理図の情報を記憶する記憶部を備える。
また、一実施形態では、
上記位置ズレ測定部が測定した位置ズレが、予め定めた閾値に基づいて上記管理図の管理限界を超えたと判断したときに、警報する警報装置を備える。
また、一実施形態では、
上記位置ズレ測定部が測定した位置ズレが、予め定めた閾値に基づいて上記管理図の管理限界を超えたと判断したときに、上記基板処理部の設定を、自動的に変更する設定変更部を備える。
また、一実施形態では、
上記位置ズレ測定部が測定した複数の位置ズレに基づく上記時系列に基づいて、その複数の位置ズレの測定よりも後の上記位置ズレ測定部の測定を予測する測定予測部を備える。
また、一実施形態では、
複数の上記基板処理部の各々毎に、上記時系列の位置ズレの分散を算出する分散算出部と、
複数の上記基板処理部の各々について算出された上記分散に基づいて、上記基板処理部の設定の変更が必要か否かを判断する設定変更判断部と
を備える。
また、本発明のコンピュータプログラムは、
基板処理部で処理が施された基板の基板表面を撮影する撮影ステップと、
上記撮像ステップに撮像された上記基板表面の基板画像に関して上記処理が施された処理領域のエッジを抽出する画像処理ステップと、
上記基板画像の上記エッジに基づいて、上記基板処理部の所定の基板位置に対する上記基板の位置の位置ズレを測定する位置ズレ測定ステップと、
上記位置ズレ測定ステップで測定した位置ズレを時系列として出力する出力ステップと
をコンピュータに実行させることを特徴としている。
また、本発明の記録媒体は、本発明のコンピュータプログラムが記録されていることを特徴としている。
更には、本発明の基板検査システムの一実施形態では、
半導体装置を形成する基板に所要の処理を施して半導体装置を製造する半導体製造装置(処理装置)に対して、上記処理が施された後の上記基板の像情報を用いて上記半導体製造装置における基板の位置ズレを測定する基板検査システムであって、
上記処理後の上記基板の基板表面を撮像する撮像部と、
上記撮像された上記基板の基板画像において上記処理が施された領域のエッジを抽出する画像処理部と、
上記撮像された基板画像において測定された処理領域と、上記基板の端とに基づいて上記半導体製造装置における上記基板の位置ズレを測定する位置ズレ測定部と、
上記位置ズレ測定部の測定結果を、上記半導体製造装置の処理履歴と関連付けて測定結果の時間推移を出力する出力部と
を備える。
また、一実施形態では、
上記基板の4隅の位置ズレから上記基板全体の回転ズレと、水平方向ズレと、垂直方向ズレとを算出する。
また、一実施形態では、測定結果の位置ズレ量を、管理図を用いて監視をする。
また、一実施形態では、位置ズレ量が管理限界を超えたときに、処理装置の設定値を自動更新する機能を備えている。
また、一実施形態では、測定した位置ズレ量の時間推移から将来の位置ズレ量を予測し、予測結果を用いて監視する。
また、一実施形態では、上記処理装置と同一の処理を行っている処理装置群に対して、位置ズレの時間推移データから装置毎に位置ズレの分散値を算出し、分散値の大きい装置を特定する異常装置部を備える。
また、一実施形態では
上記処理領域は、矩形の形状を有し、
上記位置ズレ測定部は、上記基板の所定の位置に基づいて上記基板の回転ズレと、水平方向ズレと、垂直方向ズレとを測定する
本発明によれば、半導体装置を形成する基板に所要の処理を施して半導体装置を製造する半導体製造装置に対して、処理装置に特別の改造または機能追加することなしに、処理が施された後の基板の像情報を用いて処理装置における基板の位置ズレを容易に測定することができる。
本発明の一実施形態の基板検査システムの構成図である。 上記基板検査システムでの処理フローを示したフローチャートである。 撮像装置の構成を示す模式図である。 基板に対する処理領域の位置ズレの測定方法の一例を説明するための図である。 処理領域の位置ズレが存在している基板の一例を示す図である。 処理領域が回転を伴う位置ズレを起こしている基板の一例と示す図である。 本発明の他の実施形態の基板検査システムの構成図である。 上記他の実施形態の基板検査システムでの処理フローを示したフローチャートである。 処理装置による所定の処理を終えた後の基板表面を撮像した画像のサンプルである。 図9の画像に対して、ケニー(Canny)のエッジ抽出方法を適用した後の画像である。 図10に示す画像に対して、図4を用いて説明を行った手法で、所定位置において算出された各種パラメータの測定結果を示す図である。 図11のパラメータのうち、dX、dY、dθをトレンドチャートにしてグラフ化した図である。 図12のdX、dYの推移と、それらのパラメータの回帰線とを示す図である。 従来の基板位置の位置ズレの測定方法を説明するための図である。 従来の吐出部材の位置ズレの測定方法を説明するための図である。
以下、添付の図面を参照しながら、本発明に係る基板検査システムの実施形態の一例を説明する。
図1は、本発明の一実施形態の基板検査システム10の構成図である。また、図2は、この基板検査システム10での処理フローを示したフローチャートである。
図2に示すように、この基板検査システム10は、基板の画像を撮影するステップS1と、基板において処理が施された処理領域を抽出するステップS2と、基板の位置ズレを測定するステップS3と、測定された基板の位置ズレを処理履歴と関連づけて時間推移を得るステップS4とをこの順で行うようになっている。
図1を参照して、処理装置21は、半導体製造装置であり、半導体装置を製造する製造工程において、基板Wに所要の処理を施して半導体装置を製造するようになっている。上記処理装置21は、基板処理部を構成している。処理装置21による所要の処理が終了した基板Wは、処理装置21から搬出され、撮像部を構成する撮像装置11により、所要の処理が完了した基板Wの基板表面が撮像されるようになっている。
この実施形態では、処理装置21における基板Wの処理順と、撮像装置11で撮像される基板の撮像順とが、同じ順で処理されるようになっている。しかし、この発明では、基板が枚葉単位で処理される場合に、処理装置における基板の処理順と、撮像装置で撮像される基板の撮像順とが、同じ順で処理される必要はなく、処理装置と、撮像装置の間にバッファがあり、処理装置における基板の処理順と、撮像装置で撮像される基板の撮像順とが、異なっていても良い。
また、上記撮像装置11は、この基板検査システム専用の撮像装置を別途準備する必要ななく、通常半導体製造工程に設置されている基板表面の欠陥検出装置などで使用されている撮像装置を転用しても良い。
図3は、上記撮像装置11の構成を示す模式図である。
図3に示すように、上記撮像装置11は、基板表面を撮像するための画像センサ34と、基板表面を照らすための光照射部としての照明35とを有し、基板を載せたステージ33が移動することにより基板を搬入・移動するようになっている。上記照明35は、干渉光を照射するようになっている。このように、干渉光を用いて、観察対象の表面の平坦度(例えば、膜の平坦度、膜厚の違い)の観察を容易に行うことができるようにし、基板上の処理領域と、それ以外の領域との境界線が明瞭に確認できる画像を容易に獲得できるようにしている。上記撮像装置11は、基板Wの基板表面の全体を画像センサ34で撮像することができるようになっている。
尚、半導体装置の製造工程で使用される基板表面の欠陥検査装置に撮像装置が配置されていることがあるが、その撮像装置を、本システムの撮像装置として利用して、その撮像装置での基板画像を利用することもできる。
上記撮像装置11で撮像された基板画像は、処理領域を抽出し、基板に対する処理領域の位置ズレを測定するため、基板画像の端が、基板Wの端を表していることが好ましい。すなわち、基板画像には、基板全体が過不足なく撮像されていることが望ましい。これは、撮像装置11から基板Wの表面の法線方向に進行する光を照射することによって、実現できる。このようにすると、基板Wの側面が基板画像に写っていることがないから、その後の情報処理を格段に容易に行うことができるのである。
図1を再度参照して、処理装置21からの処理履歴情報は、処理履歴記憶部DB22に送られるようになっている。ここで、処理履歴情報たり得るものとしては、例えば、処理装置21で処理した基板情報、すなわち、基板に固有のシリアルID(以下、基板ID)や、処理日時や、処理装置の号機番号や、処理内容などの情報がある。上記処理履歴記憶部DB22は、これらの情報を記憶するようになっている。
この処理履歴記憶部DBは、例えば、CIM(Computer Integrated Manufacturing)やMES(Manufacturing Execution System)などのような製造工程に既に設定済みのデータベースで構成されることができる。
図1において、画像処理部12は、処理領域の抽出を行っている。上記画像処理部12は、撮像装置11と通信できるようにコンピュータネットワーク等で接続されており、ここから基板画像データを受け取り、その画像を画像処理することにより、処理領域を抽出するようになっている。処理領域の抽出は、処理領域と、非処理領域との境界線であるエッジをエッジ抽出方法により抽出することで行う。ここでエッジの抽出は、例えば、微分フィルタ、ソーベルフィルタ、ケニー(Canny)法などで行うことができる。
処理領域のエッジの抽出後、図1に13で示す位置ズレ測定部で、基板Wに対する処理領域のエッジの位置から基板の所定の処理領域に対する実際の処理領域の位置ズレを測定する。位置ズレ測定部13は、図示しない制御部に存在し、制御部は、例えば、マイクロコンピュータ(以下、マイコンという)と、そのマイコンの入出力回路とで構成されている。位置ズレ測定部13は、例えば、以下のようにデータを取得し、その取得したデータに基づいて以下に説明する演算を行うようになっている。
図4は、基板Wに対する処理領域Pの位置ズレの測定方法の一例を説明するための図である。
この実施形態では、基板Wと、処理領域Pとの境界線を上記のようなエッジ抽出処理により抽出した上で、基板Wの外周部の所定の位置で、基板Wの端と、処理領域Pの端との間隔を測定するようになっている。
上記基板の外周部の所定の位置は、例えば、基板端から10mmの位置、または、10ピクセルの位置として決定できる(勿論これ以外の基準を採用することもできる)。図4において、X1〜X4およびY1〜Y4は、上記所定位置での、基板Wの端と、エッジPとの基板Wの長手方向または幅方向の距離を示している。
尚、処理領域Pの4隅の角(位置)を、画像処理のコーナーの検出処理を行うことにより上記コーナーを抽出し、その位置を測定の基準位置としても良い。ここで、コーナー検出処理は、ハリスのコーナー検出の方法やSUSANのコーナー検出の方法を用いることができる。
基板に対して処理領域がズレていなければ、図4に示すように、X1〜X4は、略等しい値となり、Y1〜Y4もほぼ等しい値となる。一方、図5に示すように、基板Wに対して処理領域Pがズレていれば、X1〜X4のうちの少なくとも二つのパラメータ、および、Y1〜Y4のうちの少なくとも二つのパラメータが、異なる値となる。したがって、上記基板画像により、上記八つのパラメータを取得することにより、基板Wに対して処理領域Pがいずれの方向にズレているかが特定できるのである。
また、上記位置ズレ測定部13は、上記取得した上記八つのデータから以下の算出式を用いて、dX(基板Wの水平方向ズレに対応)、dY(基板Wの垂直方向ズレに対応)、dθ(基板Wの回転ズレに対応)を算出するようになっている。図6のように、基板に対して処理領域が回転を伴う位置ズレをしているような場合には、基板に対する処理領域の回転ズレ量dθ、基板に対する処理領域のX方向の位置ズレdX、Y方向の位置ズレdYを算出すると、ズレ量の監視が容易となる。
dX、dY、dθの算出式の一例を以下に示す。
[数1]
dX=(X1+X2)/2 − (X3+X4)/2
dY=(Y1+Y4)/2 − (Y2+Y3)/2
dθ=tan−1((Y2−Y3)/DY2Y3
ただし、DY2Y3は測定位置Y2と測定位置Y3との距離を表わす。ここでは、dθの算出には、上辺の回転ズレのみを測定しているが、上辺以外に左辺・右辺・下辺の回転ズレを用いても良いし、それぞれの回転ズレの平均を算出して使用しても良い。
再度、図1を参照して、15で示す出力部では、位置ズレ測定部13が測定した位置ズレを、処理履歴記憶部DB22から受けた処理履歴情報と関連付けて、すなわち、各測定の位置ズレを、基板に固有のシリアルIDである基板IDや、処理装置による処理日時や、処理装置の号機等の処理履歴情報と関連付けた上で、測定結果の時間推移を出力するようになっている。簡単にいうと、上記出力部15は、上記位置ズレ測定部が測定した位置ズレを時系列として出力するようになっている。
尚、上記画像処理部12と、位置ズレ測定部13と、出力部15とは、1つのコンピュータ上にまとめて実装されていて良い。また、位置ズレ測定部13は、画像処理部12および出力部15とデータ通信ができるように構成されている。尚、後述する位置ズレ予測部14(図7参照)を備える場合には、これも同一のコンピュータ上に実装するか、あるいはデータ通信できるように構成されている必要がある。
尚、複数の基板について測定された位置ズレを、処理装置の処理日時順に並べ替えた上で、トレンドチャートなどのグラフとして可視化して出力すると、基板位置ズレの時間推移や、変化の傾向等を容易に観察することができて望ましい。
このようにして得られた出力結果を確認することにより、作業者は処理装置21が基板W上に実際に処理した処理領域Pを知ることができ、処理装置21の内部あるいは処理装置21への搬入の際に、基板Wが処理装置の予め定められた所定位置(例えば、この所定位置としては、処理装置21の基板ホルダーにおける所定位置を採用できる)からズレていないかどうかを監視することが可能となる。
尚、このとき、管理図を用いると、測定された位置ズレを統計的に管理することができる。また、この発明では、管理図を記憶するハードウエアからなる記憶部を有し、さらに、制御部で、管理図の管理限界を超えたと判断したときに、作業者への処理装置の設定変更や、または、メンテナンスを実施するよう促すための警報装置を備えても良い。
また、この発明では、管理限界を超えたと判断されるときに、処理装置の設定値を自動で更新する設定変更部を備えていても良く、例えば、この設定変更部は、出力部15からの信号を受ける制御部と、その制御部からの信号を受けて、処理装置を適宜移動させる移動機構(周知の伸縮機構や回転機構)とで構成することができる。
尚、ここで、管理図の管理限界を超えたと判断する手法として、管理図に予め管理限界を判断する閾値を設け、閾値を超えたか否かで、管理限界を超えたか否かを判断する方法がある。
また、この発明では、図1に示す基板検査システムに換えて、図7に示すシステムを採用することもできる。
図7に示すように、このシステムでは、出力部15と位置ズレ測定部13との間に、処理履歴記憶部DBからの信号を受けることができる測定予測部14を接続している点が、図1に示すシステムと異なる。
この測定予測部14は、位置ズレの予測を行うために配置されており、詳しくは、図6の図6のフローチャートに示すように、位置ズレの時間推移(時系列)から将来の位置ズレを予測するようになっている。
ここで、位置ズレの時間推移から将来の位置ズレを予測する方法としては、例えば、回帰分析を用いて位置ズレの時間推移を定量化して、予測値を算出する方法が採用できる。
尚、上述の基板検査システムにおいて、同一の処理を行っている処理装置が複数台あるような製造工程において、処理装置毎に、位置ズレの時間推移を管理し、各処理装置毎に位置ズレの分散値を算出する分散算出部を制御部に設け、分散が特に大きな処理装置を、位置ズレが発生する可能性の高い異常な装置として、検出する機能を備えていても良い。
詳しくは、複数の同一の処理を行う基板処理部で処理が施された基板の検査を行う基板検査システムにおいて、制御部を構成するマイクロコンピュータおよび入出力回路に、各基板処理部毎に、位置ズレ測定部か測定した位置ズレの時系列の分散を算出する分散算出部と、基板処理部毎に算出された複数の上記分散に基づいて、設定の変更な必要な基板処理部を判断する設定変更判断部とを設け、例えば、設定変更判断部で、各分散と、処理装置の仕様に基づいて予め設定された閾値とを夫々比較して、閾値を超えた分散が算出された基板処理部の設定を、手動または自動で変更するようにしても良い、また、閾値を超えた分散が算出された基板処理部を、モニタ等に報知するようにしても良い。
以下に、基板画像データの数値例、具体例、サンプルを用いて、処理領域のエッジ抽出、位置ズレ測定、出力の更に詳しい説明を行う。
図9は、処理装置21(図1参照)による所定の処理を終えた後の基板表面を撮像した画像のサンプルである。これらの画像は全て、サイズが512ピクセル×512ピクセル、色の階調が256階調のモノクロ画像である。画像のサイズ、および色の階調、カラー画像かモノクロ画像かは、対象物の大きさや、希望する検出感度によって、当業者により適したものを決定されるべきであり、ここでの画像サイズや階調数は、あくまでも一例である。
この基板画像では、基板端と画像の端が過不足なく一致しており、未処理の領域を白色、処理領域を斜線で表現している。図9において、(a)〜(e)は、それぞれ別個の基板を表しており、(a)、(b)、(c)、(d)、(e)、(f)の順に処理装置21で処理されたものである。
図10は、図9の画像に対して、ケニー(Canny)のエッジ抽出方法を適用した後の画像である。
図10に示すように、ケニー(Canny)のエッジ抽出方法によって、処理領域と、被処理領域との境界線が、適切に抽出されている。ケニーのエッジ抽出方法では、検出感度の調整のために、第1閾値と、第2閾値とが設定可能であるが、この閾値の値は、対象物や撮像環境などに応じて、適切なものに設定する必要がある。本実施形態では、第1閾値を50、第2閾値を180としている。
図10に示す画像に対して、図4を用いて説明を行った手法で、X1〜X4、および、Y1〜Y4の測定を行う。ここで、X1〜X4、および、Y1〜Y4の測定は、画像(基板)の4つの端(各角)から50ピクセルの位置を、測定位置(所定位置)として行っている。
図11は、上述の測定位置において測定された測定結果である。dX、dYは、数1に示す式により算出している。また、dθは、数1に示す上辺の回転ズレと、左辺、右辺、下辺の回転ズレの平均値とした。ただし、dθ単位は、ラジアンから度に変換している。X1〜X4、Y1〜Y4、dX、dYの単位は、全てピクセルとしている。この実施例では、単位を画像のピクセル単位で測定結果を出力しているが、画像の分解能からmmやcmなどのような長さの単位に変換しても良い。X1〜X4、Y1〜Y4、dX、dYは、右方向および上方向を正の方向としている。また、dθは反時計周りを正方向としている。
図12は、図11の測定結果のうち、dX、dY、dθをトレンドチャートにしてグラフ化したものである。このように測定した位置ズレ、回転ズレをグラフ化することで、処理装置内での基板位置ズレが発生しているかどうかが容易に確認できるようになり、また、その程度や傾向が容易に確認できるようになる。
この実施例では、図12に示すように、dXが増加傾向であることから位置ズレは右方向に起きており、dYが減少傾向であることから位置ズレは下方向に起きていることがわかり、全体としては、右下方向に向かって位置ズレが増加傾向であることが見てとれる。また、dθの値は変化していないことから、回転ズレは伴わないズレであることも確認できる。
図13は、図12のdX、dYの推移に対して、回帰線を追加したものであり、図中の太線が回帰線を表わしている。
dX、dYの1次の回帰式は、次式のように求められる。
dX= 9.6714n−11.1
dY=−9.6714n+11.1
ただし、nはここではデータNo(すなわち、データ(a)〜(e)の識別番号)を表わしている。本実施例では、サンプルデータのため、データNoが横軸となっているが、時間軸を用いる方が望ましい。
図13で示すように、上述の測定予測部14で、位置ズレの時間推移について回帰線を得ることにより、将来の位置ズレの傾向を予測することができ、現時点で位置ズレの管理値を超えていなくとも、近々管理値を超える可能性が高いといった予測をすることができ、基板の位置ズレによる、被害(基板が処理装置の内部や指示具に接触するなどして、基板が割れ、欠けなどすると、処理装置を一時停止して、処理装置内部の基板の破片を清掃する必要があり、処理装置の稼働率を著しく低下させる)を未然防止することが可能となる。尚、位置ズレの時間推移を予測するための方法は、回帰線または回帰分析に限定されず、その他、一般的に知られるような数値予測の方法を用いても良い。
以上のようにして測定された基板位置ズレの測定結果、または将来の位置ズレ予測の値は、管理図を用いて管理しても良いし、管理値を超えたときの運用として、警報を鳴らすなどして作業者に処理装置のメンテナンスを促すようにしても良い。また、管理値を超えたときに処理装置の設定を自動で更新するような機能を追加しても良い。処理装置の設定更新は、例えば、基板の位置ズレとして測定された測定結果をピクセル単位から、処理装置の設定に使用される単位に変更することで、位置ズレが発生している分だけ、設定値を変更することによって行うことができる。
本発明に係る基板検査システムは、半導体装置を形成する基板に所要の処理を施して半導体装置を製造する半導体製造装置に対して、上記処理装置に特別の改造または機能追加することなしに、上記処理が施された後の上記基板の像情報を用いて上記処理装置における基板の位置ズレを測定するための基板検査システムに適用できる。そいて、本発明の基板検査システムで、基板に所要の処理を施す処理装置において、処理装置が基板に施す処理領域の位置が基板に対して処理を施すべき所定の位置からズレていないかを検査することが可能となる。
また、本発明に係る基板検査システムは、処理装置の内部に画像センサを設置する必要がないため、処理装置内の特殊な環境(高温、高圧、ダスト)などの影響を受けるような処理装置であっても適用することができる。
本発明に係る基板検査システムは、基板の形状が円状か短形状かその他形状であるかに関わらず適用することができる。さらに、対象とする処理装置についても、基板上の処理領域とその他の領域の境界線が確認できるようなものであれば良く、上述の実施例以外の装置にも適用できる。
11 撮像装置
12 画像処理部
13 位置ズレ測定部
14 位置ズレ予測部
15 出力部
21 処理装置
S1 基板表面を撮像するステップ
S2 基板画像から処理領域を抽出するステップ
S3 処理領域から位置ズレを測定するステップ
S4 測定結果を処理履歴と関連付けて時間推移を得るステップ
S5 位置ズレの時間推移から将来の位置ズレ量を予測するステップ
R1 レジスト塗布領域
R2 レジスト除去領域
P1 基板の中心位置
P2 レジスト液の吐出部材位置
W 基板
P 処理領域
O1 基板Wの中心位置
O2 処理領域Pの中心位置
X1〜X4 X方向ズレの測定位置
Y1〜Y4 Y方向ズレの測定位置
dθ 基板Wと処理領域Pとの回転ズレ
dX 基板Wと処理領域PとのX方向ズレ
dY 基板Wと処理領域PとのY方向ズレ

Claims (12)

  1. 基板処理部で処理が施された基板の基板表面を撮影する撮影部と、
    上記撮像部で撮像された上記基板表面の基板画像に関して上記処理が施された処理領域のエッジを抽出する画像処理部と、
    上記基板画像の上記エッジに基づいて、上記基板処理部のあらかじめ定められた基板位置に対する上記基板の位置の位置ズレを測定する位置ズレ測定部と、
    上記位置ズレ測定部が測定した位置ズレを上記基板処理部の処理履歴と関連付けて時系列として出力する出力部と
    を備えることを特徴とする基板検査システム。
  2. 請求項1に記載の基板検査システムにおいて、
    上記撮像部が上記基板表面を撮像するときに、上記基板表面に干渉光を照射する光照射部を備えることを特徴とする基板検査システム。
  3. 請求項1または2に記載の基板検査システムにおいて、
    上記撮像部が撮像した基板画像の縁が上記基板表面の縁を表していることを特徴とする基板検査システム。
  4. 請求項1から3までのいずれか1項に記載の基板検査システムにおいて、
    上記基板は、矩形の形状であり、
    上記位置ズレ測定部は、上記基板の縁の所定位置と、上記エッジとの上記基板の長手方向および幅方向の距離に基づいて、上記位置ズレを測定することを特徴とする基板検査システム。
  5. 請求項1から4までのいずれか1つに記載の基板検査システムにおいて、
    上記処理領域は、矩形の形状を有し、
    上記位置ズレ測定部は、上記エッジの四隅の位置に基づいて上記基板の回転ズレと、水平方向ズレと、垂直方向ズレとを測定することを特徴とする基板検査システム。
  6. 請求項1から5までのいずれか1つに記載の基板検査システムにおいて、
    上記位置ズレに関する管理図の情報を記憶する記憶部を備えることを特徴とする基板検査システム。
  7. 請求項6に記載の基板検査システムにおいて、
    上記位置ズレ測定部が測定した位置ズレが、予め定めた閾値に基づいて上記管理図の管理限界を超えたと判断したときに、警報する警報装置を備えることを特徴とする基板検査システム。
  8. 請求項6に記載の基板検査システムにおいて、
    上記位置ズレ測定部が測定した位置ズレが、予め定めた閾値に基づいて上記管理図の管理限界を超えたと判断したときに、上記基板処理部の設定を、自動的に変更する設定変更部を備えることを特徴とする基板検査システム。
  9. 請求項1から8までのいずれか1項に記載の基板検査システムにおいて、
    上記位置ズレ測定部が測定した複数の位置ズレに基づく上記時系列に基づいて、その複数の位置ズレの測定よりも後の上記位置ズレ測定部の測定を予測する測定予測部を備えることを特徴とする基板検査システム。
  10. 請求項1から9までのいずれか1項に記載の基板検査システムにおいて
    複数の上記基板処理部の各々毎に、上記時系列の位置ズレの分散を算出する分散算出部と、
    複数の上記基板処理部の各々について算出された上記分散に基づいて、上記基板処理部の設定の変更が必要か否かを判断する設定変更判断部と
    を備えることを特徴とする基板検査システム。
  11. 基板処理部で処理が施された基板の基板表面を撮影する撮影ステップと、
    上記撮像ステップに撮像された上記基板表面の基板画像に関して上記処理が施された処理領域のエッジを抽出する画像処理ステップと、
    上記基板画像の上記エッジに基づいて、上記基板処理部の所定の基板位置に対する上記基板の位置の位置ズレを測定する位置ズレ測定ステップと、
    上記位置ズレ測定ステップで測定した位置ズレを時系列として出力する出力ステップと
    をコンピュータに実行させることを特徴とするコンピュータプログラム。
  12. 請求項11に記載のコンピュータプログラムが記録されていることを特徴とする記録媒体。
JP2011003087A 2011-01-11 2011-01-11 基板検査システム、プログラム及びコンピュータ可読記憶媒体 Pending JP2012146774A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011003087A JP2012146774A (ja) 2011-01-11 2011-01-11 基板検査システム、プログラム及びコンピュータ可読記憶媒体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011003087A JP2012146774A (ja) 2011-01-11 2011-01-11 基板検査システム、プログラム及びコンピュータ可読記憶媒体

Publications (1)

Publication Number Publication Date
JP2012146774A true JP2012146774A (ja) 2012-08-02

Family

ID=46790067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011003087A Pending JP2012146774A (ja) 2011-01-11 2011-01-11 基板検査システム、プログラム及びコンピュータ可読記憶媒体

Country Status (1)

Country Link
JP (1) JP2012146774A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013162029A (ja) * 2012-02-07 2013-08-19 Tokyo Electron Ltd 基板処理装置、基板処理方法及び記憶媒体
JP2017183496A (ja) * 2016-03-30 2017-10-05 東京エレクトロン株式会社 基板処理装置の管理方法、及び基板処理システム
JP2021025808A (ja) * 2019-08-01 2021-02-22 カヤバ システム マシナリー株式会社 検査装置の評価システムおよび検査装置の評価方法
JP7465243B2 (ja) 2021-06-28 2024-04-10 日本電子株式会社 ステージ装置および電子ビーム描画装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013162029A (ja) * 2012-02-07 2013-08-19 Tokyo Electron Ltd 基板処理装置、基板処理方法及び記憶媒体
JP2017183496A (ja) * 2016-03-30 2017-10-05 東京エレクトロン株式会社 基板処理装置の管理方法、及び基板処理システム
JP2021025808A (ja) * 2019-08-01 2021-02-22 カヤバ システム マシナリー株式会社 検査装置の評価システムおよび検査装置の評価方法
JP7252856B2 (ja) 2019-08-01 2023-04-05 Kyb株式会社 検査装置の評価システムおよび検査装置の評価方法
JP7465243B2 (ja) 2021-06-28 2024-04-10 日本電子株式会社 ステージ装置および電子ビーム描画装置

Similar Documents

Publication Publication Date Title
CN110517969B (zh) 晶圆缺陷监测方法及系统和计算机存储介质
JP2010117185A (ja) 欠陥検査装置および欠陥検査方法
US10417757B2 (en) Image inspection apparatus and image inspection method
CN110244666B (zh) 生产线监视装置、生产线监视系统、生产线监视方法
JP2007149837A5 (ja)
CN105388165A (zh) 偏光膜的缺陷监控方法
JP2012146774A (ja) 基板検査システム、プログラム及びコンピュータ可読記憶媒体
JP2008164336A (ja) 欠陥検査システムおよび方法
JP2007318036A (ja) 半導体製造装置管理システム、半導体製造装置の異常要因抽出方法及びその管理方法
US20170291343A1 (en) Molding system
JP2010034138A (ja) パターン検査装置、パターン検査方法およびプログラム
JP2011128030A (ja) 欠陥検査装置、及び欠陥情報管理方法
US10732128B2 (en) Hierarchical wafer inspection
CN102709206B (zh) 控制晶圆生产过程异常的自动缺陷扫描抽检方法及装置
JP5604196B2 (ja) マクロ検査方法および検査システム
CN114820601B (zh) 目标图像的更新方法及系统、晶圆检测方法和计算机设备
TWI605248B (zh) 監控用於檢測半導體晶圓表面上的缺陷的表面檢查系統的操作狀況的方法
KR102049563B1 (ko) Pcb 제조 공정에서의 기판 겹침 검출 시스템 및 방법
CN109085466B (zh) 光罩静电释放缺陷检测方法
JP2008032702A (ja) 欠陥検査装置および欠陥検査方法
JP2008082949A (ja) 欠陥監視システム
KR20190129246A (ko) 반도체 설비의 자가 진단 및 자동 포지셔닝 시스템
JP4551318B2 (ja) 半導体処理装置
JP2003270168A (ja) 欠陥検査方法及び半導体装置の製造方法
CN106019864B (zh) 重工方法及重工系统