JP2012129483A - Circuit board and method of manufacturing the same - Google Patents
Circuit board and method of manufacturing the same Download PDFInfo
- Publication number
- JP2012129483A JP2012129483A JP2011013312A JP2011013312A JP2012129483A JP 2012129483 A JP2012129483 A JP 2012129483A JP 2011013312 A JP2011013312 A JP 2011013312A JP 2011013312 A JP2011013312 A JP 2011013312A JP 2012129483 A JP2012129483 A JP 2012129483A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- insulating material
- plate
- insulating layer
- top surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000011810 insulating material Substances 0.000 claims description 73
- 229910052751 metal Inorganic materials 0.000 claims description 34
- 239000002184 metal Substances 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 29
- 239000011888 foil Substances 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 21
- 238000010030 laminating Methods 0.000 claims description 10
- 238000004140 cleaning Methods 0.000 claims description 5
- 238000013532 laser treatment Methods 0.000 claims description 3
- 238000009832 plasma treatment Methods 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 abstract description 7
- 238000009413 insulation Methods 0.000 abstract 3
- 239000003973 paint Substances 0.000 description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 7
- 235000011837 pasties Nutrition 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- 239000000654 additive Substances 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 239000000084 colloidal system Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000003575 carbonaceous material Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 230000001788 irregular Effects 0.000 description 3
- 229920000049 Carbon (fiber) Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000004917 carbon fiber Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 239000008187 granular material Substances 0.000 description 2
- 229910002804 graphite Inorganic materials 0.000 description 2
- 239000010439 graphite Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 241000255925 Diptera Species 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
Description
本発明は、回路板およびその製造方法に関し、特に熱エネルギーの伝達速度を速めることができる回路板およびその製造方法に関する。 The present invention relates to a circuit board and a manufacturing method thereof, and more particularly, to a circuit board capable of increasing a heat energy transmission speed and a manufacturing method thereof.
現在の携帯電話やコンピュータ等の電子装置(electronic device)、およびテレビや冷蔵庫等の家電用品は、能動部品(active component)または受動部品(passive component)など多数の電子部品(electronic component)を備えている。これらの電子部品は、多くが回路板上に実装され、回路板が有する回路によって電気信号を送受信している。したがって、電気信号はこれらの電子部品の間で伝達される。 2. Description of the Related Art Current electronic devices such as mobile phones and computers, and household appliances such as televisions and refrigerators include a large number of electronic components such as active components or passive components. Yes. Many of these electronic components are mounted on a circuit board, and electrical signals are transmitted and received by a circuit included in the circuit board. Thus, electrical signals are transmitted between these electronic components.
しかし、電子部品は動作時に幾らかの熱エネルギーを発生し、しかも、ある電子部品、例えば、発光ダイオード(Light Emitting Diode,LED)や電源デバイス(power device)は、動作時により大量の熱エネルギーを発生する。したがって、電子部品の熱エネルギーの伝達速度をいかに速めるかは、現在研究するに値する課題である。 However, electronic components generate some heat energy during operation, and certain electronic components such as light emitting diodes (LEDs) and power devices (power devices) generate more heat energy during operation. appear. Therefore, how to increase the heat energy transmission speed of electronic components is a subject worth studying.
本発明は、電子部品の熱エネルギーの伝達速度を速めることができる回路板を提供する。 The present invention provides a circuit board that can increase the heat energy transfer speed of an electronic component.
本発明は、上記回路板を製造することができる回路板の製造方法を提供する。 The present invention provides a circuit board manufacturing method capable of manufacturing the circuit board.
本発明は、回路層、熱伝導板、および絶縁層を備える回路板を提供する。熱伝導板は、板面を有する板体と、板面から延びて突出し板体につながる少なくとも1つのバンプとを備えている。バンプは、頂面、および頂面の周縁を囲んでつなぐ側面を有し、側面は頂面と板面との間をつないでいる。絶縁層は板面上に配置されるとともに、側面に接触し頂面を露出させる。回路層は絶縁層上に配置され、バンプと電気的に絶縁されている。 The present invention provides a circuit board comprising a circuit layer, a heat conducting plate, and an insulating layer. The heat conductive plate includes a plate body having a plate surface and at least one bump that extends from the plate surface and projects to the plate body. The bump has a top surface and side surfaces that surround and surround the periphery of the top surface, and the side surfaces connect the top surface and the plate surface. The insulating layer is disposed on the plate surface and contacts the side surface to expose the top surface. The circuit layer is disposed on the insulating layer and is electrically insulated from the bumps.
本発明の一実施形態において、上記回路層は、絶縁層上に配置されバンプに接触していない少なくとも1つの接続パッドを備えている。 In one embodiment of the present invention, the circuit layer includes at least one connection pad disposed on the insulating layer and not in contact with the bump.
本発明の一実施形態において、上記絶縁層は少なくとも第1絶縁材料と第2絶縁材料を含んでいる。第1絶縁材料は板面を局所的にカバーするとともに、側面に接触している。第2絶縁材料は、第1絶縁材料によってカバーされていない板面をカバーしている。第1絶縁材料の熱伝導率(thermal conductivity)は第2絶縁材料の熱伝導率より大きい。上記接続パッドは第1絶縁材料上に配置されている。 In one embodiment of the present invention, the insulating layer includes at least a first insulating material and a second insulating material. The first insulating material locally covers the plate surface and is in contact with the side surface. The second insulating material covers a plate surface that is not covered by the first insulating material. The thermal conductivity of the first insulating material is greater than the thermal conductivity of the second insulating material. The connection pad is disposed on the first insulating material.
本発明の一実施形態において、上記回路板は、頂面上に配置され頂面に接触している少なくとも1つの熱伝導部品(thermal conductive component)をさらに備えている。 In one embodiment of the invention, the circuit board further comprises at least one thermal conductive component disposed on and in contact with the top surface.
本発明の一実施形態において、上記頂面から板面までの距離は絶縁層の厚みに等しいまたはそれより大きい。 In an embodiment of the present invention, the distance from the top surface to the plate surface is equal to or greater than the thickness of the insulating layer.
本発明はさらに、回路板の製造方法を提供する。まず、平面を有する熱伝導基板を提供すれる。次に、平面に位置する熱伝導基板の一部を取り除いて、板面および少なくとも1つのバンプを形成し、バンプは頂面および頂面と板面との間をつなぐ側面を有する。その後に、板面上に、頂面を露出させる絶縁層を形成し、絶縁層は板面と側面に接触している。次に、絶縁層上に回路層を形成し、回路層はバンプと電気的に絶縁されている。 The present invention further provides a method of manufacturing a circuit board. First, a heat conductive substrate having a flat surface is provided. Next, a part of the heat conductive substrate located in a plane is removed to form a plate surface and at least one bump, and the bump has a top surface and a side surface connecting the top surface and the plate surface. Thereafter, an insulating layer exposing the top surface is formed on the plate surface, and the insulating layer is in contact with the plate surface and the side surface. Next, a circuit layer is formed on the insulating layer, and the circuit layer is electrically insulated from the bumps.
本発明の一実施形態において、上記絶縁層を形成する方法は、板面上に少なくとも第1絶縁材料および第2絶縁材料を形成することを含む。第1絶縁材料は板面を局所的にカバーするとともに、側面に接触しており、第2絶縁材料は、第1絶縁材料によってカバーされていない板面をカバーしている。第1絶縁材料の熱伝導率は第2絶縁材料の熱伝導率より大きい。 In one embodiment of the present invention, the method of forming the insulating layer includes forming at least a first insulating material and a second insulating material on a plate surface. The first insulating material covers the plate surface locally and is in contact with the side surface, and the second insulating material covers the plate surface not covered by the first insulating material. The thermal conductivity of the first insulating material is greater than the thermal conductivity of the second insulating material.
本発明の一実施形態において、上記絶縁層はローフロープリプレグ(low flow prepreg)またはノーフロープリプレグ(non−flow prepreg)である。 In one embodiment of the present invention, the insulating layer is a low-flow prepreg or a non-flow prepreg.
本発明の一実施形態において、上記頂面から板面までの距離は絶縁層の厚みに等しいまたはそれより大きい。 In an embodiment of the present invention, the distance from the top surface to the plate surface is equal to or greater than the thickness of the insulating layer.
本発明の一実施形態において、上記回路層を形成する方法は、まず、絶縁層上に金属箔(metal foil)をラミネートすること、次に、金属箔の一部を取り除いて絶縁層と頂面を露出させることを含み、金属箔の一部を取り除いた後、頂面を清浄化(clean)することをさらに含み、頂面を清浄化する方法には、デスミア(desmear)、レーザ処理(laser treatment)またはプラズマ処理(plasma treatment)が含まれる。 In one embodiment of the present invention, the circuit layer may be formed by first laminating a metal foil on the insulating layer, and then removing a portion of the metal foil to remove the insulating layer and the top surface. And a method of cleaning the top surface after removing a portion of the metal foil, and a method of cleaning the top surface includes desmear, laser treatment (laser). treatment or plasma treatment.
以上まとめると、バンプは板体に一体成形されるので、少なくとも1つの電子部品を回路板に実装した後、電子部品を熱伝導板に熱的に結合(thermally coupling to)することができ、したがって熱伝導板が電子部品の熱エネルギーの伝達速度を速めるようにすることができる。 In summary, since the bumps are integrally formed on the plate body, after mounting at least one electronic component on the circuit board, the electronic component can be thermally coupled to the heat conducting plate, and therefore The heat conduction plate can increase the transmission speed of the heat energy of the electronic component.
本発明の上述の特徴および長所をより分かりやすくするために、以下に実施形態を挙げ、図面と併せて、詳細に説明する。 In order to make the above-described features and advantages of the present invention more understandable, embodiments will be described below and described in detail in conjunction with the drawings.
図1Aは、本発明の一実施形態の回路板に電子部品が実装された後の断面概略図である。図1Aを参照すると、回路板100は、回路層110、熱伝導板120、および絶縁層130を備えている。熱伝導板120は板体122と少なくとも1つのバンプ124を備え、バンプ124は板体122につながっている。図1Aの実施形態においては、バンプ124が1個のみ図示されているが、他の実施形態においては、回路板100が複数のバンプ124を備えてもよい。したがって、図1Aに示されたバンプ124の数は例示に過ぎず、本発明を限定するものではない。
FIG. 1A is a schematic cross-sectional view after an electronic component is mounted on a circuit board according to an embodiment of the present invention. Referring to FIG. 1A, the
また、回路板100を上から見た場合、バンプ124の形状は実質的に不規則な幾何形状または規則的な幾何形状でよい。不規則な幾何形状は三辺が平行でない三角形、四辺が平行でない四辺形または弧線を有する不対称図形(例えば雲状)などであってもよい。規則的な幾何形状は対称性を有する図形でよく、この対称性は点対称または線対称を含み、例えば、規則的な幾何形状は正三角形、二等辺三角形、二等辺台形、菱形、正方形、矩形、正五辺形、正六辺形、正七辺形、円形、楕円形、水滴形、扇形または星形などでよい。また、バンプ124の形状は蚊取線香のような渦巻状でもよい。これで分かるように、バンプ124の形状は様々に設計することができる。
Further, when the
板体122は板面122aを有し、バンプ124は、頂面124t、および頂面124tの周縁を囲んでつなぐ側面124sを有する。バンプ124は板面122aから延びて突出し、側面124sは頂面124tと板面122aとの間をつないでいる。したがって、バンプ124は板体122に一体成形されている。詳細に言えば、バンプ124と板体122は、両者の材料が同じであり、かつ両者が同一基板により製造されてなるので、バンプ124と板体122との間には実質的にいかなる界面(interface)も存在しない。
The
熱伝導板120は高い熱伝導率を有し、例えば50W/MKより大きい。本発明の明細書および特許請求の範囲に記載された熱伝導率はすべて絶対温度300K(約27℃)のときの熱伝導率を指すことを説明しておくべきである。板体122を構成する材料は、例えば、炭素または金属であり、したがって板体122は金属板または炭素材料板(carbon−material board)でもよく、炭素材料板とは、一般的に主として炭素によって構成される板材を指し、例えば炭素繊維板(carbon fiber board)またはグラファイト板(graphite board)である。また、バンプ124と板体122は一体成形であり、したがってバンプ124を構成する材料も板体122を構成する材料と同一であり、すなわち、バンプ124を構成する材料も炭素または金属でよい。
The
絶縁層130は回路層110と板面122aとの間に配置され、かつ板面122a上に配置されている。絶縁層130は回路層110と板体122とを分離し、絶縁層130は板面122aおよび側面124sに接触し、かつバンプ124の頂面124tを露出させる。回路層110は絶縁層130上に配置され、バンプ124と電気的に絶縁されており、バンプ124と板体122は一体成形であるため、回路層110も板体122と電気的に絶縁されている。また、頂面124tから板面122aまでの距離T1は絶縁層130の厚みT2に等しいまたはそれより大きくてもよく、したがってバンプ124は絶縁層130からより突出してもよく、またはバンプ124の頂面124tは実質的に絶縁層130の表面と面一である。
The insulating
絶縁層130は単一絶縁材料または複数の絶縁材料によって構成されてよい。絶縁層130が複数の絶縁材料によって構成される場合、絶縁層130は少なくとも第1絶縁材料132および第2絶縁材料134を含んでもよく、第1絶縁材料132と第2絶縁材料134は、両者の材料が異なる。
The insulating
第1絶縁材料132の熱伝導率は第2絶縁材料134の熱伝導率より大きく、したがって第1絶縁材料132の熱エネルギーの伝達速度は第2絶縁材料134の熱エネルギーの伝達速度より大きい。例を挙げて言えば、第1絶縁材料132の熱伝導率は2.0W/MKより高くてもよく、第2絶縁材料134の熱伝導率は1W/MKより低くてもよく、例えば、第2絶縁材料134の熱伝導率は0.3W/MK〜0.5 W/MKである。
The thermal conductivity of the first insulating
第1絶縁材料132と第2絶縁材料134はともに板面122aを局所的にカバーするとともに、第1絶縁材料132はバンプ124の側面124sに接触し、第2絶縁材料134は、第1絶縁材料132によってカバーされていない板面122aをカバーしている。本実施形態において、第1絶縁材料132の形状は閉ループ(closed loop)であってもよく、かつ第1絶縁材料132は、第2絶縁材料134がバンプ124に接触しないように、バンプ124を完全に囲んでいる。
Both the first insulating
しかし、他の実施形態においては、第1絶縁材料132の形状は切欠部を有するリング状またはリング状以外の他の形状であってもよく、例えば、第1絶縁材料132の形状はC形であってもよく、第2絶縁材料134は上記切欠部内に延び、さらにバンプ124に接触してもよい。したがって、本発明は第1絶縁材料132の形状を限定しないことをここで主張しておく。
However, in other embodiments, the shape of the first insulating
回路層110は、絶縁層130上に配置された少なくとも1つの接続パッド112を含んでもよく、これらの接続パッド112は第1絶縁材料132上に配置されてもよい。回路層110はバンプ124と電気的に絶縁されており、したがって接続パッド112はバンプ124に接触しない。また、図1Aに示された実施形態においては、接続パッド112の数は複数であるが、他の実施形態においては、接続パッド112の数は1個のみでもよく、したがって、図1Aに示された接続パッド112の数は例示に過ぎず、本発明を限定するものではない。また、回路層110は、さらに1本または数本のトレース(trace)114を含んでもよく、トレース114は接続パッド112と電気的に接続されてもよい。
The
回路板100には1つまたは複数の電子部品10を実装することができ、電子部品10はフリップチップ(flip chip)方式で回路板100に実装されてもよく、電子部品10は能動部品または受動部品であってもよく、例えば、電子部品10は、ダイパッケージ、ダイ、発光ダイオード(LED)、電源デバイス、キャパシタ(capacitor)またはインダクタ(inductor)であってもよい。
One or more
電子部品10は、複数の接続パッド12、14を有し、接続パッド12はワークパッド(working pad)であり、接続パッド14はダミーパッド(dummy pad)またはグランドパッド(ground pad)であってもよい。回路板100に電子部品10を実装した後、各々の接続パッド112を1つの半田ブロック(solder)S1を介して1つの接続パッド12と電気的に接続し、接続パッド14をバンプ124に熱的に結合することができる。このようにして、電子部品10を回路板100に電気的に接続することができ、かつ電子部品10が動作するときに発生した熱エネルギーをバンプ124、接続パッド112、および第1絶縁材料132から外部環境に伝達することができる。
The
接続パッド14とバンプ124とを熱的に結合する方式は多数あり、本実施形態においては、バンプ124を熱伝導部品140により接続パッド14に熱的に結合することができる。詳細に言えば、回路板100は、さらに、2W/MKより高い熱伝導率を有する少なくとも1つの熱伝導部品140を含んでもよい。熱伝導部品140は頂面124t上に配置されるだけでなく、頂面124tに接触しており、したがって熱伝導部品140は熱エネルギーを迅速に電子部品10からバンプ124に伝達することができる。
There are many methods for thermally connecting the
熱伝導部品140は導電性または電気絶縁性を有してもよく、熱伝導部品140は、例えば、半田ブロック、放熱接着剤(thermal adhesive)または放熱フィルム(thermal film)である。放熱接着剤とは、一般的に高い熱伝導率を有するコロイドを指し、液状、コロイド状、またはペースト状材料でもよく、放熱フィルムは、粘性を有するテープまたはソフトパッドでもよい。放熱接着剤と放熱フィルムは、ともに、金属顆粒、炭素粉体または炭化ケイ素(化学式:SiC)粉体など、高い熱伝導能力を有する複数の顆粒を含んでもよい。また、熱伝導部品140の数はバンプ124の数と同じでもよい。熱伝導板120が複数のバンプ124を含む場合、熱伝導部品140の数は複数であってもよい。
The
図1A中の回路板100は熱伝導部品140を含んでいるが、他の実施形態においては、接続パッド14がバンプ124に直接接触してバンプ124と熱的に結合してもよいことを説明しておくべきである。したがって、熱伝導部品140が回路板100の選択性部品に過ぎず、必要な部品ではないので、図1Aに示された熱伝導部品140は例示に過ぎず、本発明を限定するものではない。
Although the
以上により、熱伝導板120は高い熱伝導率を有し、かつバンプ124と板体122は一体成形され、両者の間に実質的いかなる界面も存在せず、したがって熱エネルギーは熱伝導(thermal conduction)方式でバンプ124と板体122との間を迅速に伝達することができる。このようにして、動作時の電子部品10が熱エネルギーを発生する場合、熱伝導板120は熱エネルギーの伝達速度を速めて電子部品10が過熱(overheating)する確率を低減させることができる。
As described above, the
また、バンプ124の形状は様々に、例えば不規則な幾何形状または規則的な幾何形状に設計することができ、したがってバンプ124の形状を接続パッド14の外形に合わせて設計することができる。このようにして、バンプ124は接続パッド14と充分に熱的に結合することができ、それにより熱伝導板120が熱エネルギーの伝達速度を効果的に速めるようにすることができる。
In addition, the shape of the
図1Aに示された電子部品20はフリップチップ方式で回路板100上に実装されているが、他の実施形態においては、電子部品を、図1Bに示したように、他の方式で回路板100上に実装してもよいことを指摘しておきたい。
The
図1Bを参照すると、電子部品20は、フリップチップの他に、ワイヤボンディング(wire bonding)方式で回路板100に実装してもよく、電子部品20は、能動部品または受動部品でよく、例えば、電子部品20は、ダイパッケージ、ダイ、発光ダイオード、電源デバイス、キャパシタまたはインダクタでよい。電子部品20は、複数の接続パッド22および少なくとも1つの接続パッド24を有し、接続パッド22は接続パッド24に対向しており、接続パッド22はワークパッドであり、接続パッド24はダミーパッドまたはグランドパッドでもよい。
Referring to FIG. 1B, the
回路板100に電子部品20を実装した後、回路板100を電子部品20と電気的に接続できるようにするために、各々の接続パッド112を1本のボンディングワイヤW1を介して1つの接続パッド22と電気的に接続することができる。接続パッド24はバンプ124に熱的に結合され、例えば、接続パッド24は熱伝導部品140を介してバンプ124に熱的に結合され、またはバンプ124に直接接触することによってバンプ124に熱的に結合されている。このようにして、電子部品20が動作するときに発生した熱エネルギーを熱伝導板120から外部環境に伝達することができる。熱伝導板120が熱エネルギーの伝達速度を速めることができるので、電子部品20が過熱を発生する確率を低減させることができる。
After mounting the
図1Cを参照すると、電子部品がダイパッケージである場合の回路板100へのこの電子部品の実装が図示されている。詳細に言えば、電子部品30はダイパッケージであり、図1Cを例とすると、電子部品30は例えば発光ダイオードであるが、他の図示されていない実施形態においては、電子部品30は電源デバイスまたは大量の熱エネルギーを発生できる他の部品でもよい。
Referring to FIG. 1C, the mounting of the electronic component on the
電子部品30はチップ31、基板32、モールド33、および複数本のボンディングワイヤW2を備えている。チップ31は基板32上に実装され、基板32に電気的に接続されている。詳細に言えば、基板32は複数の接続パッド321、322および34を有し、接続パッド321、322はワークパッドであり、接続パッド34はダミーパッドまたはグランドパッドである。各々のボンディングワイヤW2はチップ31をそのうちの1つの接続パッド321と接続する。このようにして、チップ31はこれらのボンディングワイヤW2および接続パッド321を介して基板32に電気的に接続される。モールド33はチップ31をカバーするとともに、これらのボンディングワイヤW2を包んでおり、これによってチップ31とボンディングワイヤW2とを保護する。
The
電子部品30は回路板100と実装され電気的に接続され、電子部品30は複数の半田ブロックS1により回路板100に電気的に接続される。詳細に言えば、これらの半田ブロックS1は回路板100のこれらの接続パッド112と基板32のこれらの接続パッド322との間を接続する。このようにして、電流は、接続パッド112、半田ブロックS1、接続パッド322、接続パッド321、およびボンディングワイヤW2の順にチップ31に入力され、チップ31は電流を受けた後に直ちに発光することができる。
The
また、電子部品30がバンプ124に熱的に結合され、電子部品30が動作時に発生する熱エネルギーをバンプ124、接続パッド112および第1絶縁材料132から外部環境へ伝達することができるように、熱伝導部品140がバンプ124と接続パッド34との間を接続することができる。このようにして、動作時の電子部品30が熱エネルギーを発生する場合に、熱伝導板120は熱エネルギーの伝達速度を速めて、電子部品30が過熱を発生する確率を低減させることができる。
In addition, the
以上、回路板100の構造および回路板100への電子部品10、20または30の実装のみを紹介した。次に、図2A〜図2Eと併せて、回路板100の製造方法を詳細に紹介する。
In the above, only the structure of the
図2A〜図2Eは図1A中の回路板の製造方法の流れ断面概略図である。図2Aを参照すると、回路板100の製造方法において、まず、平面222を有する熱伝導基板220を提供し、熱伝導基板220は高い熱伝導率を有し、例えば50W/MKより大きい。熱伝導基板220を構成する材料は炭素または金属でよく、例えば、熱伝導基板220は金属板、または炭素繊維板またはグラファイト板などの炭素材料板でよい。
2A to 2E are schematic flow sectional views of the circuit board manufacturing method in FIG. 1A. Referring to FIG. 2A, in the method of manufacturing the
図2Aと図2Bを参照すると、次に、板面122a、および頂面124tと側面124sを有する少なくとも1つのバンプ124を形成するために、平面222に位置する熱伝導基板220の一部を取り除いて熱伝導板120を形成する。熱伝導基板220の一部を取り除く方法は多数あるが、本実施形態においては、熱伝導基板220の一部を取り除く方法は、フォトリソグラフィーとエッチングを含んでいる。熱伝導基板220の一部がフォトリソグラフィーとエッチングによって取り除かれるとき、平面222の一部は保存され、これによってバンプ124の頂面124tを形成する。
Referring to FIGS. 2A and 2B, a portion of the thermally
図2Cを参照すると、次に、板面122a上に、頂面124tを露出させる絶縁層130を形成する。絶縁層130は板面122aとバンプ124の側面124sに接触し、頂面124tから板面122aまでの距離T1は絶縁層130の厚みT2に等しいまたはそれより大きく、すなわち、バンプ124は絶縁層130から突出してもよく、またはバンプ124の頂面124tは実質的に絶縁層130の表面と面一である。絶縁層130を形成する方法は多数あるが、本実施形態においては、絶縁層130を形成する方法は印刷またはラミネート(lamination)を含んでもよい。
Referring to FIG. 2C, next, an insulating
上記印刷は様々な実施方法を含み、例えば、絶縁層130を印刷する方法は、塗布(apply)またはインクジェット(inkjet)を含んでもよい。絶縁層130が塗布方式で印刷されてなる場合、絶縁層130を少なくとも1種の液状、コロイド状、またはペースト状の塗料を塗布して形成してもよく、この塗料は粘性を有してもよく、例えば、樹脂(resin)または樹脂成分を含有する塗料である。
The printing includes various methods, for example, the method of printing the insulating
絶縁層130がインクジェット方式で印刷されてなる場合、ジェット材料をインクジェット装置(図示されていない)により板面122a上にスプレーコーティングすることによって絶縁層130を形成してもよい。ジェット材料は例えばインクジェット装置のノズルにより噴出され、ノズルは移動することができ、したがってスプレーコーティングを行う過程で、絶縁層130から板面122aを局所的に露出させるために、ジェット材料をスプレーコーティングしようとする位置をノズルによって制御することができる。
When the insulating
また、絶縁層130を形成するための以上の塗料とジェット材料は、両者の材料が同じでもまたは異なってもよい。上記塗料とジェット材料が異なる場合、塗料の粘度(viscosity)はジェット材料の粘度より大きくてよく、例えば、塗料は、液状、コロイド状またはペースト状でよく、ジェット材料は液状またはコロイド状でよいが、ペースト状ではない。したがって、ジェット材料は塗料より流れやすく、そのためノズルがジェット材料を噴出しやすくなる。
Further, the above-described paint and jet material for forming the insulating
しかし、インクジェット装置の規格、例えば出力またはノズルの口径に注目すると、ジェット材料も高めの粘度を有してもよく、例えば、ジェット材料もペースト状の材料であってもよい。したがって、ジェット材料および塗料の両者の粘度の相対的な差異に関しては、本発明では限定しない。 However, when attention is paid to the specifications of the ink jet apparatus, for example, the output or the nozzle diameter, the jet material may have a higher viscosity. For example, the jet material may be a pasty material. Accordingly, the present invention does not limit the relative difference in viscosity between the jet material and the paint.
絶縁層130がラミネートで形成される場合、絶縁層130は少なくとも1種の半硬化プリプレグをラミネートして形成してもよく、この半硬化プリプレグはローフロープリプレグまたはノーフロープリプレグでもよい。
When the insulating
絶縁層130は単一絶縁材料または複数の絶縁材料によって構成することができる。絶縁層130が複数種の絶縁材料によって構成される場合、絶縁層130は以下の方法で形成することができる。板面122a上に少なくとも第1絶縁材料132と第2絶縁材料134を形成する。第1絶縁材料132は板面122aを局所的にカバーするとともに、バンプ124の側面124sに接触し、第2絶縁材料134は、第1絶縁材料132によってカバーされていない板面122aをカバーしている。また、第1絶縁材料132の熱伝導率は第2絶縁材料134の熱伝導率より大きい。
The insulating
第1絶縁材料132と第2絶縁材料134はともに印刷またはラミネートによって形成してもよく、例えば、第1絶縁材料132と第2絶縁材料134は複数種類の液状、コロイド状またはペースト状の塗料を塗布して形成してもよく、または複数種類の半硬化プリプレグをラミネートして形成してもよく、これらの半硬化プリプレグはローフロープリプレグまたはノーフロープリプレグでもよい。
Both the first insulating
図2Dを参照すると、次に、絶縁層130上に1枚の金属箔210をラミネートし、金属箔210は絶縁層130とバンプ124の頂面124tを全面的にカバーしている。図2Dにおいて、バンプ124は絶縁層130から突出しているので、金属箔210がラミネートされた後にバンプ124の圧迫を受けて変形する。また、金属箔210は、例えば銅箔、アルミニウム箔、錫箔、銀箔、金箔または樹脂付き銅箔(Resin Coated Copper、RCC)である。
Referring to FIG. 2D, next, a
図2Dと図2Eを参照すると、次に、金属箔210の一部を取り除いて絶縁層130およびバンプ124の頂面124tを露出させ、かつ絶縁層130上に回路層110を形成し、回路層110はバンプ124と電気的に絶縁されている。金属箔210の一部を取り除く方法は、フォトリソグラフィーとエッチングを含んでもよい。これで、回路板100の製造はほぼ完成している。
2D and 2E, the
金属箔210をラミネートする過程で、絶縁層130内のコロイドが流れることによって、コロイドが金属箔210と頂面124tとの間に滲入して(図2D参照)、金属箔210の一部を取り除いた後に頂面124t上にスミアの残留をもたらす恐れがある。これに対して、金属箔210の一部を取り除いた後にバンプ124の頂面124tを清浄化してスミアを除去してもよい。頂面124tを清浄化する方法には、デスミア(desmear)、レーザ処理またはプラズマ処理が含まれ得る。このようにして、バンプ124と電子部品(例えば電子部品10、20または30)との熱的結合の品質を高めることができる。
In the process of laminating the
しかし、絶縁層130は少なくとも1種のローフロープリプレグまたはノーフロープリプレグをラミネートして形成してもよいので、絶縁層130がローフロープリプレグまたはノーフロープリプレグによって形成される場合、金属箔210をラミネートする過程で、絶縁層130内のコロイドが実質的に金属箔210と頂面124tとの間に滲入することがなく(図2D参照)、したがって金属箔210の一部を取り除いた後に頂面124tを清浄化する必要がない。このことから分かるように、本実施形態においては、回路層110を形成した後に必ずしも頂面124tを清浄化する必要はない。
However, since the insulating
以上の図2Dと図2Eに開示された回路板100の製造方法によると、回路層110が金属箔210をラミネートすることによって形成されることを指摘しておくべきであるが、他の実施形態においては、回路層110を形成する方法は無電解めっき(electroless plating)と電気めっき(electroplating)でもよく、しかも回路層110は必ずしも金属箔210をラミネートして形成する必要はない。
It should be pointed out that the
詳細に言えば、回路層110はセミアディティブ法またはアディティブ法によって形成してもよい。回路層110がセミアディティブ法またはアディティブ法によって形成される場合、薄めの金属層を先に絶縁層130上に形成してもよく、この金属は例えば厚みが薄くなった金属箔210、またはスパッタリング(sputtering)もしくは無電解めっきで形成された金属薄膜であり、金属箔210の厚みを薄くする方法にはエッチングまたは研磨(grinding)が含まれる。
Specifically, the
次に、上記金属層を局所的にカバーするマスクパターンを形成し、このマスクパターンは、例えばフォトリソグラフィー後のドライフィルム(dry film)またはフォトレジスト層である。その後に、無電解めっきまたは電気めっきを行う。無電解めっきまたは電気めっき後に、マイクロエッチング(micro−etching)を行う。このようにして、回路層110を形成する。このことから分かるように、図2Dと図2Eに示された金属箔210をラミネートして回路層110を形成する方法は例示に過ぎず、本発明を限定するものではない。
Next, a mask pattern for locally covering the metal layer is formed, and the mask pattern is, for example, a dry film or a photoresist layer after photolithography. Thereafter, electroless plating or electroplating is performed. After electroless plating or electroplating, micro-etching is performed. In this way, the
本発明は前述の実施形態を上記のとおり開示しているが、それは本発明を限定するものではなく、当業者が、本発明の精神を逸脱しない範囲内において行う変更および修正などの同等の置替えも、やはり本発明の権利保護範囲に含まれる。 Although the present invention discloses the above-described embodiments as described above, it is not intended to limit the present invention, and equivalent arrangements such as changes and modifications made by those skilled in the art without departing from the spirit of the present invention. Replacement is also included in the scope of rights protection of the present invention.
10、20、30 電子部品
12、14、22、24、34、112、321、322 接続パッド
31 チップ
32 基板
33 モールド
100 回路板
110 回路層
114 トレース
120 熱伝導板
122 板体
122a 板面
124 バンプ
124s 側面
124t 頂面
130 絶縁層
132 第1絶縁材料
134 第2絶縁材料
140 熱伝導部品
210 金属箔
220 熱伝導基板
222 平面
S1 半田ブロック
T1 距離
T2 厚み
W1、W2 ボンディングワイヤ
10, 20, 30
Claims (10)
前記板面上に配置されるとともに、前記側面に接触して前記頂面を露出させる絶縁層と、
前記絶縁層上に配置されるとともに、前記バンプと電気的に絶縁されている回路層と
を備える、回路板。 A heat conductive plate comprising a plate having a plate surface and at least one bump extending from the plate surface and connected to the plate body, the bump surrounding the top surface and the periphery of the top surface A heat conduction plate that connects between the top surface and the plate surface;
An insulating layer disposed on the plate surface and contacting the side surface to expose the top surface;
A circuit board, comprising: a circuit layer disposed on the insulating layer and electrically insulated from the bumps.
前記板面を局所的にカバーするとともに、前記側面に接触している少なくとも1つの第1絶縁材料と、
前記第1絶縁材料によってカバーされていない前記板面をカバーする第2絶縁材料と、
を備え、前記第1絶縁材料の熱伝導率が前記第2絶縁材料の熱伝導率より大きく、前記接続パッドが前記第1絶縁材料上に配置されている、請求項2に記載の回路板。 The insulating layer is
At least one first insulating material that locally covers the plate surface and is in contact with the side surface;
A second insulating material that covers the plate surface not covered by the first insulating material;
The circuit board according to claim 2, further comprising: a thermal conductivity of the first insulating material greater than a thermal conductivity of the second insulating material, wherein the connection pad is disposed on the first insulating material.
前記平面に位置する前記熱伝導基板の一部を取り除いて、板面と、頂面および前記頂面と前記板面との間をつなぐ側面を有する少なくとも1つのバンプとを形成すること、
前記板面上に、前記頂面を露出させ、前記板面と前記側面に接触する、絶縁層を形成すること、および
前記絶縁層上に、前記バンプと電気的に絶縁されている回路層を形成すること
を含む、回路板の製造方法。 Providing a thermally conductive substrate having a plane;
Removing a portion of the thermally conductive substrate located in the plane to form a plate surface and a top surface and at least one bump having a side surface connecting the top surface and the plate surface;
Forming an insulating layer on the plate surface, exposing the top surface and contacting the plate surface and the side surface; and a circuit layer electrically insulated from the bumps on the insulating layer. A method of manufacturing a circuit board, comprising forming.
前記板面上に少なくとも第1絶縁材料および第2絶縁材料を形成することを含み、前記第1絶縁材料が、前記板面を局所的にカバーするとともに、前記側面に接触し、前記第2絶縁材料が前記第1絶縁材料によってカバーされていない前記板面をカバーし、前記第1絶縁材料の熱伝導率が前記第2絶縁材料の熱伝導率より大きい、請求項6に記載の回路板の製造方法。 Forming the insulating layer comprises:
Forming at least a first insulating material and a second insulating material on the plate surface, wherein the first insulating material locally covers the plate surface, contacts the side surface, and the second insulating material. 7. The circuit board of claim 6, wherein a material covers the plate surface not covered by the first insulating material, and the thermal conductivity of the first insulating material is greater than the thermal conductivity of the second insulating material. Production method.
前記絶縁層上に金属箔をラミネートすること、
前記金属箔の一部を取り除いて前記絶縁層と前記頂面を露出させること、
前記金属箔の一部を取り除いた後、前記頂面を清浄化すること、
を含み、前記頂面を清浄化する方法が、デスミア、レーザ処理またはプラズマ処理を含む、請求項6に記載の回路板の製造方法。 Forming the circuit layer comprises:
Laminating a metal foil on the insulating layer;
Removing a part of the metal foil to expose the insulating layer and the top surface;
Cleaning the top surface after removing a portion of the metal foil;
The method for manufacturing a circuit board according to claim 6, wherein the method for cleaning the top surface includes desmear, laser treatment, or plasma treatment.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099143687 | 2010-12-14 | ||
TW099143687A TWI505765B (en) | 2010-12-14 | 2010-12-14 | Wiring board and method for fabricating the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012129483A true JP2012129483A (en) | 2012-07-05 |
JP5723609B2 JP5723609B2 (en) | 2015-05-27 |
Family
ID=46353820
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011013312A Expired - Fee Related JP5723609B2 (en) | 2010-12-14 | 2011-01-25 | Circuit board and manufacturing method thereof |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5723609B2 (en) |
CN (1) | CN102548191A (en) |
TW (1) | TWI505765B (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015059967A1 (en) * | 2013-10-24 | 2015-04-30 | 住友電気工業株式会社 | Heat dissipating circuit board and method for manufacturing same |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103052271B (en) * | 2012-12-17 | 2015-09-23 | 天津市德中技术发展有限公司 | While making soldering-resistant pattern, surface, weld zone is carried out to the method for solderability process |
TWI501370B (en) * | 2013-03-21 | 2015-09-21 | 矽品精密工業股份有限公司 | Semiconductor package and method of manufacture |
TWI488268B (en) * | 2013-03-28 | 2015-06-11 | Ind Tech Res Inst | Semiconductor device |
CN104254190B (en) * | 2013-06-26 | 2017-12-01 | 陈丽专 | The preparation method of circuit board |
KR20150136914A (en) * | 2014-05-28 | 2015-12-08 | 삼성전기주식회사 | Manufacturing method of printed circuit board |
TWI580084B (en) * | 2015-12-31 | 2017-04-21 | 綠點高新科技股份有限公司 | A light emitting assembly and manufacturing method thereof |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008091814A (en) * | 2006-10-05 | 2008-04-17 | Taiyo Kogyo Co Ltd | Circuit substrate, and method of manufacturing circuit substrate |
JP2012039070A (en) * | 2010-08-05 | 2012-02-23 | Kinko Denshi Kofun Yugenkoshi | Circuit board and manufacturing method of the same |
JP2013532901A (en) * | 2010-07-20 | 2013-08-19 | エルジー イノテック カンパニー リミテッド | Heat dissipation circuit board and manufacturing method thereof |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01289188A (en) * | 1988-05-16 | 1989-11-21 | Sanyo Electric Co Ltd | Manufacture of low heat-resistance circuit board |
JP2793356B2 (en) * | 1990-11-15 | 1998-09-03 | 松下電工株式会社 | Power device mounting board |
JPH05235567A (en) * | 1992-02-24 | 1993-09-10 | Sanyo Electric Co Ltd | Hybrid integrated circuit device |
AU2002218493A1 (en) * | 2000-11-29 | 2002-06-11 | Denki Kagaku Kogyo Kabushiki Kaisha | Integral-type ceramic circuit board and method of producing same |
KR100432715B1 (en) * | 2001-07-18 | 2004-05-24 | 엘지전자 주식회사 | Manufacturing method of PCB, PCB and package thereby |
JP2005166775A (en) * | 2003-12-01 | 2005-06-23 | Osram-Melco Ltd | Light emitting diode module and its manufacturing method |
JP4467489B2 (en) * | 2005-08-30 | 2010-05-26 | 三洋電機株式会社 | Circuit board and circuit device using the same |
CN100583469C (en) * | 2005-09-20 | 2010-01-20 | 松下电工株式会社 | Light-emitting apparatus |
TWI335643B (en) * | 2006-11-21 | 2011-01-01 | Unimicron Technology Crop | Circuit board structure having embedded semiconductor chip and fabrication method thereof |
TW200941659A (en) * | 2008-03-25 | 2009-10-01 | Bridge Semiconductor Corp | Thermally enhanced package with embedded metal slug and patterned circuitry |
-
2010
- 2010-12-14 TW TW099143687A patent/TWI505765B/en not_active IP Right Cessation
-
2011
- 2011-01-25 JP JP2011013312A patent/JP5723609B2/en not_active Expired - Fee Related
- 2011-04-27 CN CN2011101122197A patent/CN102548191A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008091814A (en) * | 2006-10-05 | 2008-04-17 | Taiyo Kogyo Co Ltd | Circuit substrate, and method of manufacturing circuit substrate |
JP2013532901A (en) * | 2010-07-20 | 2013-08-19 | エルジー イノテック カンパニー リミテッド | Heat dissipation circuit board and manufacturing method thereof |
JP2012039070A (en) * | 2010-08-05 | 2012-02-23 | Kinko Denshi Kofun Yugenkoshi | Circuit board and manufacturing method of the same |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015059967A1 (en) * | 2013-10-24 | 2015-04-30 | 住友電気工業株式会社 | Heat dissipating circuit board and method for manufacturing same |
Also Published As
Publication number | Publication date |
---|---|
TWI505765B (en) | 2015-10-21 |
CN102548191A (en) | 2012-07-04 |
JP5723609B2 (en) | 2015-05-27 |
TW201225828A (en) | 2012-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5723609B2 (en) | Circuit board and manufacturing method thereof | |
US9955591B2 (en) | Circuit substrate and method for manufacturing the same | |
JP4277036B2 (en) | Semiconductor embedded substrate and manufacturing method thereof | |
JP6221221B2 (en) | Electronic component built-in substrate and manufacturing method thereof | |
JP2011176082A (en) | Wiring board and method for manufacturing the same | |
JP2015082576A (en) | Electronic device, electronic equipment, and manufacturing method of electronic device | |
TW201405745A (en) | Package substrate, package structure and method for manufacturing package structure | |
US11521918B2 (en) | Semiconductor device having component mounted on connection bar and lead on top side of lead frame and method of manufacturing semiconductor device thereof | |
JP6237732B2 (en) | Manufacturing method of electronic component module | |
JP2013077691A (en) | Component built-in substrate package, manufacturing method thereof and component built-in substrate | |
TWI531283B (en) | Connecting substrate and package on package structure | |
US11895780B2 (en) | Manufacturing method of package structure | |
JP2016063178A (en) | Semiconductor device and manufacturing method of the same | |
US20140069574A1 (en) | Manufacturing method of circuit board | |
JP3164067U (en) | Circuit board | |
KR101369300B1 (en) | Cof package having improved heat dissipation | |
JP5411174B2 (en) | Circuit board and manufacturing method thereof | |
JP7341560B2 (en) | Metal parts for manufacturing vapor chambers | |
EP2416630A1 (en) | Circuit board and manufacturing method thereof | |
KR20150076816A (en) | Electronic device module | |
TWM457374U (en) | Embedded printed circuit board structure | |
JP2017162989A (en) | Electronic component built-in substrate and manufacturing method therefor | |
JP2018046282A (en) | Method for manufacturing electronic component module | |
KR101369298B1 (en) | Cof package having improved heat dissipation | |
JP6079480B2 (en) | Module and portable device equipped with the module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131121 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140709 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140715 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140925 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150303 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150330 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5723609 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |