JP2012126546A - 媒体搬送装置 - Google Patents

Abstract

【課題】コストの増大を招くことなく、複数の制御部による同期制御を実現する媒体搬送装置を提供する。
【解決手段】媒体搬送を行う媒体搬送装置に、媒体を搬送する第１搬送手段６０６と、第１搬送手段を制御する第１下層制御手段６０２と、第１搬送手段により搬送された媒体を受け取り、受け取った媒体を搬送する第２搬送手段６０９と、第２搬送手段を制御する第２下層制御手段６０５と、第１下層制御手段および第２下層制御手段を統括的に制御する上層制御手段６０１と、第１下層制御手段および第２下層制御手段に接続された媒体検知手段２５６とを設け、第１下層制御手段および第２下層制御手段は、媒体検知手段からの信号に基づいて同期して第１搬送手段および第２搬送手段を制御する同期駆動を行う。
【選択図】図５

Description

本発明は、分散協調システムにおける制御ネットワーク構成を備えた媒体搬送装置に関する。

電子写真方式を採用する画像形成装置のプリンタデバイス制御では、一つのＣＰＵによる集中制御が行われている。しかし、集中制御によるＣＰＵ負荷の増大によって、より高性能なＣＰＵが必要となる。さらに、プリンタデバイスの制御負荷の増大に伴い制御通信束線を制御ＣＰＵ基板から離れた制御負荷ドライバユニットまで引き回す必要があり、長大な制御通信束線が多数必要となっていた。このような問題を解決するために、電子写真システムを構成する各制御モジュールを個々のサブＣＰＵに分割する制御形態が注目されている。

このように複数のＣＰＵにより個々の部分モジュール制御機能を分割し制御システム構築する例については、複写機以外のいくつかの制御機器製品分野で提案されている。例えば、特許文献１は、ロボットアームにおける適応事例であり、複数のアーム関節アクチュエータを制御する複数のサブ制御ＣＰＵと、それらの協調制御を統括するためのメイン制御ＣＰＵとで、制御システムを構築する方法に関する。この方法では、メイン制御ＣＰＵと各サブ制御ＣＰＵは、制御データを通信するネットワークと、メイン制御ＣＰＵと各サブ制御ＣＰＵとで共通するクロック供給部とを有する。
そして、メイン制御ＣＰＵはサブ制御ＣＰＵに予めネットワークを通じて協調制御のための制御データを与え、クロック供給部からの共通のクロック信号に同期して各サブ制御ＣＰＵは先にネットワークを通じて得た制御データに基づいてアクチュエータを駆動する。

特開２００１−１４７７０６号公報

しかしながら、上記従来技術には以下に記載する問題がある。例えば、ロボットアームなどにおいては、高速な応答性が必要となる協調制御を実現することを前提に、各モジュールが高速ネットワークで接続されている。協調制御とは、例えば、アームで掴む対象物との距離を検知する距測検知制御モジュールとアクチュエータ制御モジュールとを連動させて実現するフィードバック制御などである。
協調制御において、まず、次の３ステップにおいてネットワークを使用する。
（１）距測検知制御モジュールからメイン制御ＣＰＵに検知量を通知するステップ。
（２）メイン制御ＣＰＵから各アクチュエータ制御モジュールのサブ制御ＣＰＵに制御データを与えるステップ。
（３）同期クロックを通知するステップ。
フィードバック制御の高速な応答性を得るためにネットワークのオーバーヘッドが無視できないため、高速なネットワークが必要となる。

このようなシステム構成をそのまま画像形成装置の分散制御に適用した場合、各モジュールを高速なネットワークで接続することになるが、高速なネットワーク通信部はそれ自体が高価であることからコストが増大してしまう。
画像形成装置での媒体搬送の分散制御では、複数のサブＣＰＵ間で媒体の受渡しを行うため、タイミング同期がとれないと引っ張り合いやループによりジャムになってしまう。
ただし、媒体受渡しを行う隣接したサブＣＰＵ間でのみタイミング同期が取れれば良く、またタイミング信号さえ授受できれば良いことから、多量の制御データの授受は必要とされない。
しかしながらタイミング同期のためだけに高速なネットワーク通信を導入することは明らかにコスト高につながり、分割制御を適用することが困難であった。

本発明は、上述の問題に鑑みて成されたものであり、コストの増大を招くことなく、複数の制御部による分割制御を実現する画像形成装置を提供することを目的とする。

本発明は、例えば、複数のスレーブＣＰＵを用いて分散制御を行う媒体搬送装置として実現できる。媒体搬送装置は、複数の搬送パスをそれぞれ管轄して、協働して媒体搬送を行う複数のスレーブＣＰＵと、前記複数のスレーブＣＰＵを統括的に制御するサブマスタＣＰＵと、前記複数のスレーブＣＰＵに接続された媒体検知手段とを有し、前記複数のスレーブＣＰＵは、前記媒体検知手段からの信号に基づいて同期駆動を行う。

本発明によれば、例えば、コストの増大を招くことなく、複数の制御部による分割制御を実現する媒体搬送装置を提供できる。

本実施形態に係る画像形成部１の構成例を示す断面図である。 本実施形態に係る画像形成部１の制御基板の一例を示す図である。 本実施形態に係る画像形成部１の制御フローを示すシーケンス図である。 サブマスタＣＰＵの制御ブロック図である。 サブマスタＣＰＵとスレーブＣＰＵの構成モデルである。 用紙搬送タイミングの例と搬送パスに関するデータ構造を示す図である。 位置補正とレジストローラ・オンのタイミングチャートである。 サブマスタＣＰＵのフローチャートである。 コマンドフォーマットの一例を示す図である。 紙データの一例を示す図である。 スレーブＣＰＵのフローチャートである。 ステッピングモータ制御状態の遷移を示した状態遷移チャートである。 通信イベントシーケンスである。

＜画像形成装置の構成＞
図１を用いて、画像形成部１の詳細について説明する。図１は、本実施形態に係る画像形成部１の構成例を示す断面図である。なお、本実施形態の画像形成部１は電子写真方式を採用している。

フルカラー静電画像を形成するための像担持体としての感光体ドラム（以下、単に「感光体」と称する。）２２５の周囲には、一次帯電装置２２１、露光装置２１８、現像装置２２３、転写装置２２０、除電器２２２、クリーナ装置２７１が配置されている。なお、図１において、符号に付されたＹ，Ｍ，Ｃ，Ｋはイエロー、マゼンタ、シアン、ブラックを表している。
転写ベルト２２６は、ローラ２２７、２２８、２２９に張架されている。ローラ２２９は、２次転写装置２３１としての転写ローラのバックアップローラとして機能する。

カセット２４０、２４１及び手差し給紙部２５３は、レジストローラ２５５、給紙ローラ対２３５及び縦パスローラ対２３６、２３７、記録材の有無を検知するためのシートなし検知センサ２４３、２４４、２４５を備える。また、カセット２４０、２４１及び手差し給紙部２５３は、それぞれ記録材のピックアップ不良を検知するための給紙センサ２４７、２４８、２４９を備える。

ここで、画像形成部１による画像形成動作について説明する。画像形成が開始されると、カセット２４０、２４１及び手差し給紙部２５３に格納された記録材は、ピックアップローラ２３８、２３９、２５４により１枚毎に給紙パス２６６上に搬送される。給紙パス２６６に給送された記録材は、給紙ローラ対２３５、２３６、２３７によりレジストローラ２５５へと搬送されると、その直前のレジストセンサ２５６により記録材の通過が検知される。

レジストセンサ２５６により記録材の通過が検知された時点で、本実施形態では所定の時間が経過した後に一端搬送動作を中断する。その結果、記録材は停止しているレジストローラ２５５に突き当たり搬送が停止される。その際、記録材の進行方向端部が搬送経路に対して垂直になるように搬送位置が固定され、記録材の搬送方向が搬送経路に対してずれた状態の斜行が補正される。以下では、この処理を位置補正と称する。位置補正は、以降の記録材に対する画像形成方向の傾きを最小化するために必要となる。位置補正後、レジストローラ２５５を起動させることにより、記録材は、２次転写装置２３１へ供給される。なお、レジストローラ２５５は、駆動源に結合され、回転駆動を行う。

トナー像は、２次転写装置２３１で、給紙部より搬送された記録材に転写された後、レジスト後搬送パス２６８を通過し、定着搬送ベルト２３０を介して、定着装置２３４へと搬送される。
その後、記録材は、排紙フラッパ２５７により排紙パス２５８側に搬送パスが切り替えられることにより、排紙ローラ２７０によってそのまま排紙トレー２４２に排紙される。

画像形成部１は、図１に示す各制御負荷を、搬送モジュールＡ２８０、搬送モジュールＢ２８１、作像モジュール２８２、定着モジュール２８３という４つの制御ブロックに分けている。搬送モジュールＡ２８０（サブマスタＣＰＵ６０１）、搬送モジュールＢ２８１（サブマスタＣＰＵ９０１）、作像モジュール２８２（サブマスタＣＰＵ７０１）、定着モジュール２８３（サブマスタＣＰＵ８０１）のそれぞれは、自律的に制御を行っている。媒体搬送装置１０００において、複数の駆動ユニット（スレーブＣＰＵ）と統括手段（サブマスタＣＰＵ）とは、協働して媒体搬送を行う。さらに、画像形成部１は、これらの４つの制御ブロックを統括して画像形成装置として機能させるためのマスタモジュール２８４（マスタＣＰＵ１００１）を有する。

次に、図２を用いて、本実施形態における媒体搬送装置１０００の具体的なマスタＣＰＵ、サブマスタＣＰＵ、スレーブＣＰＵの基板構成上の配置について説明する。図２は、本実施形態に係る画像形成部１の制御基板の一例を示す図である。

本実施形態によれば、図２に示すように、様々な制御基板の構成を採用することができる。例えば、サブマスタＣＰＵ（上層制御手段）６０１とスレーブＣＰＵ（下層制御手段）６０２、６０３、６０４、６０５とは、同一の基板上に実装されている。また、サブマスタＣＰＵ７０１及びスレーブＣＰＵ７０２、７０３、７０４、または、サブマスタＣＰＵ８０１及びスレーブＣＰＵ８０２、８０３のように、サブマスタＣＰＵと個々のスレーブＣＰＵを独立の基板として実装してもよい。また、スレーブＣＰＵ７０５、７０６のように、一部のスレーブＣＰＵを同一の基板上に実装してもよい。また、サブマスタＣＰＵ９０１及びスレーブＣＰＵ９０２のように、サブマスタＣＰＵとスレーブＣＰＵの一部だけを同一基板上に配置してもよい。このように、サブマスタＣＰＵ若しくはスレーブＣＰＵを同一基板上に実装することにより、複数基板間の結線を削減することができる。

＜制御フロー＞
次に、図３を用いて、本実施形態に係る画像形成部１の制御フローについて説明する。図３は、本実施形態に係る画像形成部１の制御フローを示すシーケンス図である。なお、図３に示すシーケンス図は、１枚の記録材に対して画像形成を行う場合の処理に関する。

まずステップＳ１２０１において、マスタＣＰＵ１００１は、画像形成を開始する前に各サブマスタＣＰＵ６０１、７０１、８０１、９０１に対して画像形成前処理の開始を指示する。その後、ステップＳ１２０２、Ｓ１２０３、Ｓ１２０４、Ｓ１２０５において、各サブマスタＣＰＵ６０１、７０１、８０１、９０１は、画像形成を行うための前処理を実行する。具体的には、サブマスタＣＰＵ６０１は、給紙前処理を実行する（Ｓ１２０２）。サブマスタＣＰＵ７０１は、作像前処理を実行する（Ｓ１２０３）。サブマスタＣＰＵ８０１は、定着前処理を実行する（Ｓ１２０４）。サブマスタＣＰＵ９０１は、搬送前処理を実行する（Ｓ１２０５）。

次に、ステップＳ１２０６ａにおいて、マスタＣＰＵ１００１は、操作部や、外部Ｉ／Ｆからの操作者の指示に応じて１枚目の記録材の給紙開始をサブマスタＣＰＵ６０１に指示する。

給紙開始の指示を受けると、ステップＳ１２０７ａにおいて、サブマスタＣＰＵ６０１は、給紙処理を開始する。給紙処理においては、カセット２４０、２４１、手差し給紙部２５３のいずれかに載置された記録材をレジストローラ２５５の位置まで搬送し一時停止させる。その後、ステップＳ１２０８ａにおいて、サブマスタＣＰＵ６０１は、一定時間経過後、レジストローラ２５５を再起動させて記録材を２次転写装置２３１の位置まで搬送するとともに、サブマスタＣＰＵ７０１に対して作像開始を指示する。

作像開始の指示を受けると、ステップＳ１２０９ａにおいて、サブマスタＣＰＵ７０１は、記録材への作像処理及び転写処理を実行する。その後、ステップＳ１２１０ａにおいて、一定時間が経過し、画像形成された記録材が定着装置２３４に向かうことが確定すると、サブマスタＣＰＵ７０１はサブマスタＣＰＵ８０１に定着開始を指示する。

定着開始の指示を受けると、ステップＳ１２１１ａにおいて、サブマスタＣＰＵ８０１は、記録材の熱定着処理を実行する。その後、ステップＳ１２１２ａにおいて、一定時間が経過し、定着された記録材が排紙ローラ２７０に向かうことが確定すると、サブマスタＣＰＵ８０１はサブマスタＣＰＵ９０１に排紙開始を指示する。

排紙開始の指示を受けると、ステップＳ１２１３ａにおいて、サブマスタＣＰＵ９０１は、記録材の排紙処理を実行する。その後、ステップＳ１２１４ａにおいて、サブマスタＣＰＵ９０１は、排紙を完了すると、マスタＣＰＵ１００１にその旨を通知する。

排紙完了の通知を受けると、ステップＳ１２１５において、マスタＣＰＵ１００１は、各サブマスタＣＰＵ６０１、７０１、８０１、９０１に対して画像形成後処理の開始を指示する。その後、ステップＳ１２１６、Ｓ１２１７、Ｓ１２１８、Ｓ１２１９において、各サブマスタＣＰＵ６０１、７０１、８０１、９０１は、画像形成を終了するための後処理を実行する。具体的には、サブマスタＣＰＵ６０１は、給紙後処理を実行する（Ｓ１２１６）。サブマスタＣＰＵ７０１は、作像後処理を実行する（Ｓ１２１７）。サブマスタＣＰＵ８０１は、定着後処理を実行する（Ｓ１２１８）。サブマスタＣＰＵ９０１は、搬送後処理を実行する（Ｓ１２１９）。

上述したシーケンスにおいては、１枚の記録材に対する給紙から排紙までの一連の画像形成処理について説明した。一方、複数枚の記録材に対して、連続して画像形成を実行する場合には、例えば、図３のステップＳ１２０６ｂ〜１２１４ｂに示すように、１枚目の記録材の画像形成開始から所定時間が経過した後に連続して画像形成を実行することができる。この場合、記録材の枚数に応じて、ステップＳ１２０６ｂ〜１２１４ｂの処理が繰り返し実行されることとなる。

＜搬送モジュールＡ２８０の構成＞
以下本実施例における搬送モジュールＡ２８０（サブマスタＣＰＵ６０１及びスレーブＣＰＵ６０２〜スレーブＣＰＵ６０５）について説明する。
搬送モジュールＡ２８０は、カセット２４０、２４１及び手差し給紙部２５３に格納された記録材を２次転写装置２３１と転写ベルト２２６との当接部に給送するまでの給紙制御を司っている。搬送モジュールＡ２８０は、給紙制御を統括的に制御する統括手段であるサブマスタＣＰＵ（上層制御手段）６０１と、各制御負荷の駆動を行う駆動ユニットであるスレーブＣＰＵ（下層制御手段）６０２、６０３、６０４、６０５とを含む。サブマスタＣＰＵ６０１は、スレーブＣＰＵ６０２、６０３、６０４、６０５の同期駆動を指示する統括同期駆動指示手段の機能も有している。また、各スレーブＣＰＵには、直接制御される制御負荷群が接続されている。

図４は、スレーブＣＰＵ６０２及び６０５の内部構造と、デバイス接続を示した図である。図４は、サブマスタＣＰＵ６０１とスレーブＣＰＵ６０２及び６０５の構成モデルを示している。なおスレーブＣＰＵ６０５の構成要素において、スレーブＣＰＵ６０２と同一の構成要素には符号に“ｂ”を付与し、同一の構成要素については説明を省略する。

サブマスタＣＰＵ（上層制御手段）６０１は、スレーブＣＰＵ６０２（第１下層制御手段）及びスレーブＣＰＵ（第２下層制御手段）６０５を統括的に制御して、記録材（媒体）をカセット２４０からレジストローラ２５５へ搬送する。
スレーブＣＰＵ（第１下層制御手段）６０２は、カセット２４０のピックアップローラ２３８を駆動させるための駆動源モータ６０６、シートなし検知センサ２４３、及び給紙センサ２４７を制御負荷とする。スレーブＣＰＵ６０２は、カセット２４０から記録材を送り出してから給紙パス２６６へ記録材を引き渡すまでの制御を行う。スレーブＣＰＵ６０２は、第１搬送手段（ピックアップローラ２３８を駆動させるための駆動源モータ６０６）を制御する。

スレーブＣＰＵ（第２下層制御手段）６０５は、給紙ローラ対２３５、２３６、２３７を駆動させるためのステッピングモータ６０９、６１０、６１１、媒体検知手段であるレジストセンサ２５６を制御負荷とする。また、スレーブＣＰＵ６０５は、これらの制御負荷を制御して、カセット２４０、２４１、手差し給紙部２５３から引き渡された記録材をレジストローラ２５５まで搬送し、一時停止させるまでの制御を行う。第２搬送手段（給紙ローラ対２３５、２３６、２３７を駆動させるためのステッピングモータ６０９、６１０、６１１）は、ピックアップローラ２３８により搬送された記録材を受け取り、受け取った記録材をレジストローラ２５５へ搬送する。スレーブＣＰＵ６０５は、第２搬送手段を制御する。

＜スレーブＣＰＵ６０２の内部構成＞
スレーブＣＰＵ６０２はＣＰＵコア１４０１を備え、ＣＰＵコア１４０１はプログラムにしたがって周辺回路を使用しながら種々のデバイスを制御する。フラッシュメモリ１４０２はＣＰＵコア１４０１の実行するプログラムや、データを保持する。

ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄａｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１４０３はＣＰＵコア１４０１のワーク用のメモリである。ウォッチドックタイマ１４０４はＣＰＵコア１４０１の動作状態を監視する。

割り込みコントローラ１４０５は、シリアル通信などの内部の状態変化や、外部Ｉ／Ｏからの信号の変化を受けてＣＰＵコア１４０１の処理中断を促し、処理を切り替える為の割り込み要因を受け付けることにより、状態変化に即応した処理を行う。

汎用タイマ１４０６は、１ｍｓ周期割り込みとして使用される。シリアルＩ／Ｆ１４０７はサブマスタＣＰＵ６０１との間でローカル通信であるシリアル通信を行う。ＧＰＩＯ（Ｇｅｎｅｒａｌ Ｐｕｒｐｏｓｅ Ｉ／Ｏ）１４１２は複数の汎用入出力ポートを有しており、センサ２４３、２４７、２５６に接続されている。スレーブＣＰＵ６０５のレジストセンサ（媒体検知手段）２５６は、信号線１４４０を介してスレーブＣＰＵ６０２のＧＰＩＯ１４１２にも入力信号線として接続されている。

ＰＷＭ生成器１４１０、１４１１、１４１５は汎用タイマを使用してＰＷＭ（パルス幅変調）信号を生成する。モータドライバ１４２９、１４３０、１４３１は、ＰＷＭ生成器からのＰＷＭ信号に基づき、複数の相励磁パターン信号入力に応じてモータの励磁パターンを更新する。ステッピングモータ６０６、６０９、６１０、６１１はモータドライバ１４２９、１４２９ｂ、１４３０、１４３１によって駆動される。

センサ２４３、２４７、２５６は、ＬＥＤ（発光ダイオード）とフォトトランジスタで構成されたフォトインタラプタである。フォトインタラプタは、フォトトランジスタへの入射光に応じて出力を変化させる。

＜サブマスタＣＰＵとスレーブＣＰＵの構成モデル＞
図５は、サブマスタＣＰＵ６０１とスレーブＣＰＵ６０２、６０５の構成モデルを説明するための図である。
図５において、画像形成部１の搬送パスを用紙Ａが図５中の右から左に搬送される。ここで用紙Ａの搬送はモータ６０９、６０６によって行われ、レジストセンサ２５６が搬送を検知する。すなわち、モータ６０９は、スレーブＣＰＵ６０５により駆動制御される。モータ６０６は、スレーブＣＰＵ６０２により駆動制御される。

レジストセンサ２５６の信号は、スレーブＣＰＵ６０５、６０２のＧＰＩＯ１４１２、１４１２ｂに入力される。このように、レジストセンサ２５６の信号を同期信号として隣接するスレーブＣＰＵ間で共有することで、高速なネットワークを用いることなく、タイミング同期をとることができる。すなわち、スレーブＣＰＵ６０２及びスレーブＣＰＵ６０５は、レジストセンサ２５６を同期のための共通の信号供給源として共有している。スレーブＣＰＵ（第１下層制御手段）６０２及びスレーブＣＰＵ（第２下層制御手段）６０５は、レジストセンサ（媒体検知手段）２５６からの信号に基づいて同期してモータ６０６（第１搬送手段）及びモータ６０９（第２搬送手段）を制御する同期駆動を行う。

更に、ＧＰＩＯ１４１２、１４１２ｂの入力信号は、割込みコントローラ１４０５、１４０１５ｂに送られ、割込み同期制御のために用いられる。スレーブＣＰＵ６０５、６０２は、ローカル通信であるシリアル通信（通信手段）６１２、６１５を通じてサブマスタＣＰＵ６０１に接続されている。

サブマスタＣＰＵ６０１はメインバス１００２を通じてマスタＣＰＵ１００１（図４）と接続されている。そして、サブマスタＣＰＵ６０１とスレーブＣＰＵ６０２、６０５の間においてローカル通信を用いて起動要求をした後、モータ６０９、６１０、６１１、６０６を起動させる。
サブマスタＣＰＵ（上層制御手段）６０１は、スレーブＣＰＵ（第１下層制御手段）６０２及びスレーブＣＰＵ（第２下層制御手段）６０５に対してシリアル通信（通信手段）６１２、６１５を介して同期駆動を指示する統括同期駆動指示手段を有する。
次に、ＣＰＵコア１４０１の処理内容に関して説明をする。

＜ステッピングモータ制御＞
スレーブＣＰＵ６０２は、モータドライバ１４２９への駆動信号をＰＷＭ生成器１４１０の周期で更新する。ＣＰＵ及びＰＷＭ生成器によるステッピングモータ駆動の方法は公知の手段を用いて良い為、説明を省略する。
＜用紙搬送タイミング＞
図６（ａ）は本実施例による画像形成装置による用紙搬送タイミングの例を示すダイヤグラムである。図６（ａ）は、用紙Ａと用紙Ｂの計２枚の搬送を例として、用紙Ａの先端位置（Ａ先端）と後端位置（Ｂ後端）、及び用紙Ｂの先端位置（Ｂ先端）と後端位置（Ｂ後端）の経過時間による変化を図示している。
先述の制御フローで説明した図３のシーケンス図のステップＳ１２０６ａによりマスタＣＰＵ１００１からサブマスタＣＰＵ６０１に給紙開始指示がなされると、ピックアップローラ２３８により用紙Ａの給紙搬送が行われる。本実施例において、給紙搬送速度は、１０００ｍｍ／ｓである。

用紙Ａの先端位置が停止状態のレジストローラ２５５に到達すると、レジストローラ２５５の上流側の給紙ローラ対２３５等は、ループが５ｍｍ程度生成されるように搬送を継続し、位置補正が行われる。
用紙Ａに印字する画像の形成タイミングに同期してレジストローラ２５５及びその上流側の給紙ローラ対２３５等による搬送を再開させる（レジストローラ・オン）。レジストローラ・オン時の速度は１０００ｍｍ／ｓである。
２次転写装置２３１の手前１０ｍｍで用紙Ａの搬送速度を５００ｍｍ／ｓに減速させて画像を用紙Ａに転写する。同速度のまま定着を行い、用紙Ａの後端が定着ローラ２３３を抜けた５ｍｍ後に１０００ｍｍ／ｓに再度加速して排出を行う。

用紙Ｂは、レジストローラ２５５の位置で、先行の用紙Ａの後端とぶつからない程度の紙間に調整された状態でピックアップローラ２３８により給紙搬送を行なう。その後の搬送タイミングは用紙Ａと同様であるが、レジストローラ・オンのタイミングで本画像形成装置の生産性を調整する。

図６（ｂ）は搬送パスに関するデータ構造を示している。これらのデータは各サブマスタＣＰＵのフラッシュメモリ（ＦｌａｓｈＲＯＭ）１４０２に記憶される。用紙搬送に関連するサブマスタＣＰＵ６０１、７０１、８０１、９０２は、各サブマスタＣＰＵが管轄するスレーブＣＰＵにＩＤを割り当てている。

また、各スレーブＣＰＵによって管轄される搬送パスのパス長とセンサ、ローラ（及びそれを駆動するモータ）、センサ及びローラの搬送パスの入口からの距離が記憶される（図６（ｂ）中の矢印（Ａ）で示す部分）。スレーブＣＰＵ６０２、６０５、７０６、８０２、９０２のそれぞれによって管轄される搬送パスを、図６（ａ）に、スレーブＣＰＵ毎に示す。各サブマスタＣＰＵは、各スレーブＣＰＵによって管轄される搬送パスの前後関係を結びつける役目も担う。

＜タイミングチャート＞
図７は、位置補正（レジストローラ停止）とレジストローラ・オンのタイミングチャートである。なお、用紙はラージサイズ紙でレジ停止及びレジストローラ・オンは同期駆動を行う例が示されている。

サブマスタＣＰＵ６０１とスレーブＣＰＵ６０２、６０５の間のローカル通信を用いて停止要求が送受信された後、用紙先端がレジストセンサ２５６に到達し、信号線１４４０を介して接続された入力ポートがＯＮ（アクティブＬｏｗ）となる。スレーブＣＰＵ６０２、６０５は、信号線１４４０を介して接続された入力ポートを割込みで監視しており、センサＯＮを検知すると、停止要求で受けた要求に基づいてモータ６０９、６１０、６１１、６０６を停止させる。
所定タイミング後に起動要求に従い、スレーブＣＰＵ６０２、６０５は、モータ６０９、６１０、６１１，６０６を起動する。

＜サブマスタＣＰＵの制御フロー＞
次に、サブマスタＣＰＵのＣＰＵコアの処理に関して説明をする。なお、以下の説明において、用紙搬送に関連するサブマスタＣＰＵ６０１、７０１、８０１、９０１及びそれらが管轄するスレーブＣＰＵに共通する処理については符号を省略する。

図８（ａ）は、サブマスタＣＰＵのメインループ処理である。
ステップＳ１ｍにおいて、メインバスにコマンドが送信されているか否かを確認し、送信されていればイベント処理Ａ（Ｓ２ｍ）を実行する。同様に、ステップＳ３ｍでローカル通信にコマンドが送信されているか否かを確認し、送信されていればイベント処理Ｂ（Ｓ４ｍ）を実行する。

＜メインバスイベント処理＞
図８（ｂ）は、メインバスにおけるイベント処理のフローチャートである。マスタＣＰＵ１００１及び各サブマスタＣＰＵ６０１、７０１、８０１、９０１の間において、予め決めたコマンドフォーマットにしたがってメインバスを経由して送受信されるコマンドを解釈する（Ｓ２１ｍ）。そして、解釈されたコマンドに従い、各個別の処理（給紙要求：Ｓ２２ｍ、レジストローラ・オン要求：Ｓ２３ｍ、紙先端受渡し要求：Ｓ２４ｍ、紙後端受渡し要求：Ｓ２５ｍ）を実行する。

コマンドが給紙要求の場合（Ｓ２２ｍ）、スレーブＣＰＵ６０２は紙ＩＤ（ここではＰ）の紙データをＳＲＡＭ１４０３上に記録する（Ｓ２Ｍ０６）。ここで、紙データの一例を図１０に示す。紙データは紙ＩＤごとに生成され、紙の先端位置及び後端位置、紙サイズ（搬送長さ、幅）、坪量、表面性、先端モータの各情報を含み、制御状態に応じて適宜更新される。尚、図１０は、説明のために実際の負荷名を記載しているが、図６（ｂ）で記した負荷ＩＤ等を記憶しても良い。

コマンドが給紙要求の時点（Ｓ２６ｍでＹＥＳ）において、後に説明する紙Ｒｅａｄｙフラグをオフにセットしておき、給紙処理を開始する（Ｓ２７ｍ）。
コマンドがレジストローラ・オン要求の場合（Ｓ２３ｍでＹＥＳ）、レジストローラ・オン処理（Ｓ２８ｍ）を行う。レジストローラ・オン処理（Ｓ２８ｍ）の詳細は、イベント処理Ｂ（Ｓ３Ｍ）の後に説明する。

コマンドが紙先端受渡し要求の場合（Ｓ２４ｍでＹＥＳ）、紙先端受渡し処理（Ｓ２９ｍ）を行う。紙先端受渡し処理とは、例えば紙先端が、図６（ｂ）で示したスレーブＣＰＵ６０２の管轄する搬送パスからスレーブＣＰＵ６０５の管轄する搬送パスに突入したことを認識し、スレーブＣＰＵ６０５の搬送負荷を起動する処理である。
コマンドが紙後端受渡し要求の場合（Ｓ２５ｍでＹＥＳ）、紙後端受渡し処理（Ｓ３０ｍ）を行う。紙後端受渡し処理とは、例えば紙後端が、図６（ｂ）で示したスレーブＣＰＵ６０２の管轄する搬送パスからスレーブＣＰＵ６０５の管轄する搬送パスに突入したことを認識し、スレーブＣＰＵ６０２の搬送負荷を停止する処理である。
先述したとおり、サブマスタＣＰＵ６０１は、図１０の紙データにより紙の先端位置及び後端位置を随時算出しており、紙先端受渡し要求（Ｓ２４ｍ）及び紙後端受渡し要求（Ｓ２５ｍ）は、後述の紙先端位置処理において内部イベントとして発行される。

＜ローカル通信イベント処理＞
図８（ｃ）は、図８（ａ）におけるイベント処理Ｂ（Ｓ４ｍ）の詳細を表すフローチャートである。本フローチャートでは、スレーブＣＰＵからのタイミングイベントを受けて搬送処理が実行される。

まず、サブマスタ-スレーブＣＰＵ間のコマンドフォーマットにしたがって、シリアル通信を通じて受信したコマンドの内容を解析する。図９に、サブマスタＣＰＵとスレーブＣＰＵの間で予め決められたコマンドフォーマットを示す。これらはシリアル通信を通じてやりとりされる。各コマンドにはコマンドＩＤ（ＣＭＤ−ＩＤ）が割り振られており、コマンド送信方向が決められている。例えば、モータ起動は、サブマスタＣＰＵ（Ｍ）からスレーブＣＰＵ（Ｓ）へのコマンドである。ＩＤは、０１００ｈである。各コマンドは、４個までのパラメタを持ち、モータＩＤ、モータ駆動速度（ｐｐｓ単位）、加速度（ｐｐｓ２単位）、電流値（％単位）を各２バイトデータとしてやり取りする。

受信したコマンドの内容に従い、紙先端位置更新処理（Ｓ４１ｍ）、紙先端搬送位置処理（Ｓ４２ｍ）、紙後端位置更新処理（Ｓ４３ｍ）を行う。すなわち、紙先端位置更新処理及び紙後端位置更新処理の各々において、センサの検知コマンド（０９００ｈ、０９１０ｈ）、信号及びモータの駆動パルスカウントコマンド（０Ａ００ｈ，０Ｂ００ｈ）を用いて、先端位置および後端位置を更新する。

＜位置補正（レジ停止）処理＞
紙先端搬送位置処理は、搬送パスにおけるあらゆるイベントに関する処理であるが、サブマスタＣＰＵごとに異なる内容となる。図８（ｄ）に示されたフローチャートは、サブマスタＣＰＵ６０１によって実行される。なお、用紙の先端位置は先に説明した紙先端位置更新処理（Ｓ４１ｍ）で認識可能である。

用紙の先端がピックアップローラ２３８から２４０ｍｍの位置（即ち、レジストセンサ２５６の位置）に到達した場合（Ｓ４２１ｍでＹＥＳ）、位置補正のためにレジ停止要求を行う（Ｓ４２２ｍ）。
用紙先端がピックアップローラ２３８から２６０ｍｍの位置（即ちレジ停止位置）に到達した場合（Ｓ４２３ｍでＹＥＳ）、紙ＲｅａｄｙフラグをＯＮにセットする（Ｓ４２４ｍ）。ここで紙Ｒｅａｄｙフラグは、用紙が位置補正のためにレジ停止位置に到達したことを示すフラグであり、印字画像に同期してレジストローラをオンにして良いことを示す。

＜レジ停止要求処理＞
図８（ｅ）は、レジ停止要求処理を表すフローチャートである。これまでのフローチャートで随時更新してきた図１０における紙データを参照し、用紙の先端管轄スレーブＩＤ（Ｎ１）と後端管轄スレーブＩＤ（Ｎ２）の間の全てのスレーブＣＰＵに対して、停止要求を送信する（Ｓ４２２１ｍ）。スレーブＣＰＵ（ＩＤ＝Ｎ１〜Ｎ２）に停止要求（モータ停止：０２００ｈ）を送信する。

＜レジストローラ・オン処理＞
図８（ｆ）は、図８（ｂ）におけるレジストローラ・オン処理（Ｓ２８ｍ）のフローチャートである。図１０における紙データを参照し、用紙の先端管轄スレーブＩＤ（Ｎ１）と後端管轄スレーブＩＤ（Ｎ２）の間の全てのスレーブＣＰＵに対して、起動要求を送信する（Ｓ２８１ｍ）。すなわち、スレーブＣＰＵ（ＩＤ＝Ｎ１〜Ｎ２）に起動要求（モータ起動：０１００ｈ）を送信する。

以上のように、位置補正（レジ停止）及びレジストローラ・オンに関して、複数のスレーブＣＰＵで同期したモータ制御を行う例を説明した。しかし、２次転写前の減速や定着後の増速などにおいても、ほぼ同様のフローにて同期・非同期によるモータ駆動を行うことができる。

＜スレーブＣＰＵの制御フロー＞
図１１（ａ）は、スレーブＣＰＵのメインループ処理のフローチャートである。スレーブＣＰＵは、ローカル通信であるシリアル通信Ｉ／Ｆ１４０７を監視し、サブマスタＣＰＵからのコマンドを待機する（Ｓ１ｎ）。ステップＳ１ｎにおいてコマンドイベントが発生した場合、イベント処理Ｃ（Ｓ２ｎ）を行う。

イベント処理Ｃにおいては、図１１（ｂ）に示されたように、シリアル通信Ｉ／Ｆ１４０７の得たコマンドを解析する（Ｓ２１ｎ）。モータ起動要求（Ｓ２２ｎ）、モータ停止要求（Ｓ２３ｎ）、モータ変速要求（Ｓ２４ｎ）、モータパルスカウント要求（Ｓ２５ｎ）、モータパルスカウントキャンセル要求（Ｓ２６ｎ）のそれぞれの処理へ分岐する。そしてそれぞれのコマンドに対する処理（Ｓ２７ｎ、Ｓ２８ｎ、Ｓ２９ｎ、Ｓ３０ｎ、Ｓ３１ｎ）を行う。センサ割込み処理の詳細は後述する。

＜ステッピングモータ制御状態の遷移＞
図１２は、前述のイベント処理Ｓ２ｎを受けた場合の、ステッピングモータ制御状態の遷移を示した状態遷移チャートである。
図１２において、状態（ＳＴ＿ＳＬｘｘ）は円形ブロックで表記され、コマンド及びコマンドを受けた際のアクション（ＡＣＴ＿ＳＬｘｘ）は矢印及び文字列にて表記されている。実線の上側の文字列はコマンド、実線の下側の文字列はアクションをそれぞれ示している。

まずスレーブＣＰＵのパワーオンリセット状態で停止状態ＳＴ＿ＳＬ０１から、処理が開始する。この時点ではステッピングモータのパルス及び励磁はＯＦＦである。停止状態ＳＴ＿ＳＬ０１でモータ起動（０１００ｈ）を受信すると（ＡＣＴ＿ＳＬ０１）、ステッピングモータの励磁をＯＮし、制御状態は例えば５０ｍｓのホールド状態ＳＴ＿ＳＬ０２に遷移する。
ホールド状態が解除され、若しくは再びモータ起動（０１００ｈ）を受信すると（ＡＣＴ＿ＳＬ０３）、ＰＷＭ生成器１４１０の出力イネーブルをオンにしてモータを起動し、制御状態は加速状態ＳＴ＿ＳＬ０３に遷移する。

ＰＷＭ生成器１４１０の出力周期が目標速度に相当する周期に到達すると（ＡＣＴ＿ＳＬ０４）、制御状態は定速搬送状態ＳＴ＿ＳＬ０４に遷移する。
定速搬送状態ＳＴ＿ＳＬ０４で変速要求（０３００ｈ）を受信すると、制御状態は加速状態若しくは減速状態に遷移する。すなわち、現在の速度より加速する場合は（ＡＣＴ＿ＳＬ０６）、制御状態は加速状態ＳＴ＿ＳＬ０３に遷移し、ＰＷＭ生成器１４１０の周期を変更する。現在の速度より減速する場合は（ＡＣＴ＿ＳＬ０９）、制御状態は減速状態ＳＴ＿ＳＬ０５に遷移する。
定速搬送状態ＳＴ＿ＳＬ０４で停止要求（０２００ｈ、センサ同期フラグＯＦＦ）を受信すると（ＡＣＴ＿ＳＬ１０）、制御状態は減速状態ＳＴ＿ＳＬ０５に遷移する。ＰＷＭ生成器１４１０による出力が停止したら（ＡＣＴ＿ＳＬ０７）、制御状態はホールド状態ＳＴ＿ＳＬ０２に遷移する。

ホールド状態ＳＴ＿ＳＬ０２において、例えば、５０ｍｓ待った後に励磁をＯＦＦし（ＡＣＴ＿ＳＬ０２）、制御状態は、停止状態ＳＴ＿ＳＬ０１に遷移する。
定速搬送状態ＳＴ＿ＳＬ０４において、センサ同期フラグＯＮの停止要求（０２００ｈ）を受信すると（ＡＣＴ＿ＳＬ０８）、同期停止指定フラグをＯＮ及びセンサ割込みマスクを解除して、定速搬送状態ＳＴ＿ＳＬ０４のまま、センサ入力を待機する。

図１２の状態遷移チャートにおいて、パルスカウント要求及びパルスカウントキャンセル要求の記載は省略されているが、基本的な処理は上述の処理に準ずる。例えば、加速状態ＳＴ＿ＳＬ０３、定速搬送状態ＳＴ＿ＳＬ０４、減速状態ＳＴ＿ＳＬ０５にてパルスカウント要求（０Ａ００ｈ）を受信して、ＰＷＭ生成器１４１０の出力するパルス数をカウントする。カウント終了で発生する割り込みでパルスカウント終了（０Ｂ００ｈ）を通知する。

＜センサ割込み処理＞
続いて、センサ割込み処理を図１１（ｃ）のフローチャートを参照しながら説明する。
図１２のＡＣＴ＿ＳＬ０８でセットされる同期停止フラグがＯＮならば（Ｓ３ｎでＹＥＳ）、同期停止指定フラグをＯＦＦにセットして、指定パルス数でのモータ停止を行う（Ｓ４ｎ）。そして、センサ割込みをマスクする（Ｓ５ｎ）。

＜サブマスタＣＰＵ−スレーブＣＰＵ間のイベントシーケンス＞
図１３は、給紙開始から、位置補正（レジ停止）、レジストローラ・オンに至るまでの一連の動作における、サブマスタＣＰＵ６０１、スレーブＣＰＵ６０２、６０５の間の通信イベントシーケンスである。各イベントにおいて先に述べたフローチャート内の処理に対応する通信イベントの一部が示されている。なお、用紙は、ラージサイズ紙であり、レジ停止及びレジストローラ・オンは、同期駆動を行う例である。ここで、ラージサイズ紙とは、例えば、スレーブＣＰＵ６０５が管轄する搬送パスの長さである２２０ｍｍより搬送長が長い紙で、例えば、Ａ３サイズ紙である。

マスタＣＰＵ１００１よりサブマスタＣＰＵ６０１に対して給紙要求が出されると（Ｓ２７ｍ）、サブマスタＣＰＵ６０１は、スレーブＣＰＵ６０２にモータ６０６を起動させ、ピックアップローラ２３８を駆動することで給紙動作を行なう。略同時に、サブマスタＣＰＵ６０１は、センサ２４７の遅延ジャム検知を開始する。
紙先端がセンサ２４７に到達し、センサオンのコマンドがスレーブＣＰＵ６０２からサブマスタＣＰＵ６０１に送信されると、紙先端位置更新処理（Ｓ４１ｍ）でモータ６０６のパルスカウントをキャンセルして、遅延ジャム検知を停止させる。

引き続きモータ６０６のパルスカウントを行い、用紙先端がスレーブＣＰＵ６０２の管轄する搬送パスの出口に到達するタイミングを得る。
モータ６０６のパルスカウント終了により、サブマスタＣＰＵ６０１は、紙先端位置更新処理（Ｓ４１ｍ）を行い、それを受けて紙先端出口処理Ｓ２９ｍを行う。用紙先端は、スレーブＣＰＵ６０５の管轄する搬送パスに突入するため、スレーブＣＰＵ６０５の持つモータ６０９、６１０、６１１に起動要求（モータ起動：０１００ｈ）をかける。

その後も紙先端位置更新処理（Ｓ４１ｍ）を繰り返して、紙先端がレジストセンサ２５６の手前２０ｍｍに到達すると紙先端位置処理（Ｓ４２ｍ）及びレジ停止要求処理（Ｓ４２２ｍ）が実行される。サブマスタＣＰＵ６０１から停止要求（モータ停止：０２００ｈ）がスレーブＣＰＵ６０２、６０５に送信される。
レジストセンサ２５６に紙先端が到達すると信号線１４４０を通じてスレーブＣＰＵ６０２、６０５に同期割込みが発生し、スレーブＣＰＵ６０５は予め停止要求で受信していた停止パルス数でモータ６０９、６１０、６１１、６０６を停止させる。
その後、マスタＣＰＵ１００１よりレジストローラ・オン要求が到来するとレジストローラ・オン処理Ｓ２８ｍを行い、スレーブＣＰＵ６０２、６０５に対して起動要求（モータ起動：０１００ｈ）を送信し、レジストローラが駆動される。

以上説明したように、本実施例は、媒体搬送を複数の制御部による通信ネットワークにて同期して行う媒体搬送装置において有効である。

２３５、２３６、２３７：給紙ローラ対（第２搬送手段）
２３８：ピックアップローラ（第１搬送手段）
２５６：レジストセンサ（媒体検知手段）
６０１：サブマスタＣＰＵ（上層制御手段、統括同期駆動指示手段）
６０２：スレーブＣＰＵ（第１下層制御手段）
６０５：スレーブＣＰＵ（第２下層制御手段）
６０６：駆動源モータ（第１搬送手段）
６０９、６１０、６１１：ステッピングモータ（第２搬送手段）
６１２、６１５：シリアル通信（通信手段）
１０００：媒体搬送装置

Claims (4)

1. 媒体搬送を行う媒体搬送装置であって、
   媒体を搬送する第１搬送手段と、
   前記第１搬送手段を制御する第１下層制御手段と、
   前記第１搬送手段により搬送された媒体を受け取り、受け取った媒体を搬送する第２搬送手段と、
   前記第２搬送手段を制御する第２下層制御手段と、
   前記第１下層制御手段および前記第２下層制御手段を統括的に制御する上層制御手段と、
   前記第１下層制御手段および前記第２下層制御手段に接続された媒体検知手段と
   を有し、
   前記第１下層制御手段および前記第２下層制御手段は、前記媒体検知手段からの信号に基づいて同期して前記第１搬送手段および前記第２搬送手段を制御する同期駆動を行うことを特徴とした媒体搬送装置。
2. 前記上層制御手段は、前記第１下層制御手段および前記第２下層制御手段に対して通信手段を介して前記同期駆動を指示する統括同期駆動指示手段を有する請求項１に記載の媒体搬送装置。
3. 前記第１下層制御手段および前記第２下層制御手段は、同一基板上に設けられている請求項１又は２に記載の媒体搬送装置。
4. 前記第１下層制御手段および前記第２下層制御手段は、前記媒体検知手段からの前記信号に基づいて割込み処理を実行し、前記同期駆動を行う請求項１乃至３のいずれか一項に記載の媒体搬送装置。

Images