JP2012124210A - 圧電モジュールの製造方法および圧電デバイスの製造方法 - Google Patents

圧電モジュールの製造方法および圧電デバイスの製造方法 Download PDF

Info

Publication number
JP2012124210A
JP2012124210A JP2010271465A JP2010271465A JP2012124210A JP 2012124210 A JP2012124210 A JP 2012124210A JP 2010271465 A JP2010271465 A JP 2010271465A JP 2010271465 A JP2010271465 A JP 2010271465A JP 2012124210 A JP2012124210 A JP 2012124210A
Authority
JP
Japan
Prior art keywords
piezoelectric
layer
upper electrode
sintered body
alignment mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010271465A
Other languages
English (en)
Inventor
Masami Asano
雅己 浅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Priority to JP2010271465A priority Critical patent/JP2012124210A/ja
Publication of JP2012124210A publication Critical patent/JP2012124210A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Particle Formation And Scattering Control In Inkjet Printers (AREA)

Abstract

【課題】高精度で圧電素子を製造可能な圧電モジュールの製造方法を提供する。
【解決手段】基板上のPZT圧電焼結体層54をパターニングするにあたって、フォトリソグラフィを使用する。フォトリソグラフィを用いることによって、基板上の圧電素子が精度良くパターニングされる。PZT焼結粒子の脱粒によるオーバーエッチングの影響を考慮して、上電極57aよりも拡大させたマスク58aを用いて圧電焼結体層54をウェットエッチングする。その拡大幅ΔDはPZT焼結粒子の粒径に応じて決定する。また、基板の両主面のうち圧電素子を形成する一方主面にアライメントマークを形成しておくことによって、圧電素子と位置的に整合した窓空間を他方主面に精度よく得ることができる。
【選択図】図10

Description

本発明は、圧電モジュールの製造方法および圧電デバイスの製造方法に関する。
PZT(チタン酸ジルコン酸鉛)などの圧電材料を用いたインクジェットヘッド用の製造にあたっては、従来から、シリコン基板上にスクリーン印刷にてPZTペーストをパターン印刷した後にその焼成を行うことによって、シリコン基板上にアクチュエータとなるPZT素子を形成する方法が採用されてきた。
特許文献1が開示するPZT素子の従来の製造方法では、ペースト化したPZTをシリコン基板上に全面塗布してPZT層を形成した後、そのPZT層のうち必要な部分を残してエッチングで除去してから焼成するか、あるいはスクリーン印刷でパターニングしたPZT層を焼成し、その後に分極してインクジェットヘッド用アクチュエータを形成している。
また、特許文献2が開示する方法では、金属射出によって振動板を成型し、圧電素子のグリーンシート片を振動板の所定位置に貼り付けて焼成することでインクジェット用圧電アクチュエータを形成している。
さらに、特許文献3が開示する方法では、エアロゾル法でステンレス金属基板上に積層型圧電セラミック層を形成している。具体的には、印刷法で形成された金属層の上にスパッタ法、ゾルゲル法、CVD法、メッキ法、エアロゾルデポジション法のいずれか1つにより、PZT層を形成している。
特開平5−286131号公報 特開平4−168052号公報 特開2006−114745号公報
しかしながら、特許文献1の方法では、焼成前にPZTの必要部分を精度良く残してパターニングすることが難しく、スクリーン印刷では、位置精度が±10μm程度であるため、裏面の加工位置との相対位置精度を得ることが困難である。すなわち、シリコン基板のうちPZT層が形成された面と反対側は一般的にはフォトリソプロセスによるシリコン加工が行われるが、PZT層の形成面ではスクリーン印刷を採用している関係上、PZT素子の形成位置バラツキがアクチュエータとしての加工精度の限界となる。
特許文献2の方法では、パターニングされたPZT素子を精度良く振動板に貼り付けることが難しく、また80μm〜50μmの厚さ以下のPZT素子では、加工中にPZT素子が割れてしまうため、10μm〜40μm程度の厚さのPZT素子を得ることはできない。
また、特許文献3では、ペースト塗布後、焼成により圧電薄膜を得る方法については開示されていない。
以上のように、上記特許文献1〜3の製造方法においては、PZT素子の位置精度を向上させること(たとえば数μm程度とすること)は困難あるいは不可能な状況にある。
本発明は、このような事情に鑑みてなされたものであり、基板上に圧電素子を精度良く配置することが可能な圧電モジュールの製造方法およびそれを用いた圧電デバイスの製造方法を提供することを目的とする。
上記課題を解決するために、請求項1の発明は、圧電モジュールの製造方法であって、(a)半導体を含む基板の一方主面上に絶縁膜を形成する工程と、(b)前記絶縁膜上に下電極層を形成する工程と、(c)前記下電極層上に圧電材料層を形成して焼成することにより、圧電焼結体層を得る工程と、(d)前記圧電焼結体層上に上電極層を形成し、前記上電極層をパターニングして上電極を形成する工程と、(e)フォトリソグラフィを用いて前記圧電焼結体層を選択的にエッチングして取り除くことにより、前記圧電焼結体層のうち少なくとも前記上電極の下にある部分を圧電素子として得る工程と、を備えることを特徴とする。
また、請求項2の発明は、請求項1に記載の圧電モジュールの製造方法であって、前記上電極層は金属を用いて形成されており、前記工程(d)においては、前記上電極のほかに、前記基板の前記一方主面の端部付近に所定の幾何学的パターンを残すように前記上電極層がパターニングされることにより、前記幾何学的パターンに相当するアライメントマーク表層部が形成され、前記工程(e)の前記フォトリソグラフィにおいては、前記圧電素子のほかに、前記アライメントマーク表層部の下に存在する部分を残すように前記圧電焼結体層の選択的なエッチングが行われることにより、前記アライメントマーク表層部を支持するアライメントマーク支持部が形成され、前記製造方法はさらに、(f)前記アライメントマーク表層部を光学的に検出し、前記アライメントマーク表層部を位置基準として、前記基板の他方主面側から前記基板を選択的にエッチングして取り除くことにより、前記基板の前記一方主面のうち前記圧電素子が設けられた表層部分をダイヤフラム層として残した状態で、前記基板中に窓空間を形成する工程、を備えることを特徴とする。
また、請求項3の発明は、請求項1または請求項2に記載の圧電モジュールの製造方法であって、前記工程(e)においては、前記圧電焼結体層のうち、前記上電極の直下部分とともに前記直下部分の周囲部分をも覆うように前記上電極よりも所定の拡大幅だけ広げたサイズのレジストパターンをマスクとして、前記圧電焼結体層のウェットエッチングが行われ、前記拡大幅は、前記圧電焼結体層を構成する圧電材料粒子の粒径よりも大きく設定されることを特徴とする。
また、請求項4の発明は、請求項1ないし請求項3のいずれかに記載の製造方法で得た圧電モジュールを他の部品群とともに所定のハウジングに組み込むことにより、圧電デバイスを製造することを特徴とする圧電デバイスの製造方法である。
請求項1ないし請求項3に記載の発明によれば、フォトリソグラフィを用いて圧電焼結体層を選択的にエッチングして圧電素子を形成することによって、精度良くパターニングされた圧電モジュールを得ることができる。
請求項2に記載の発明によれば、一方主面側にアライメントマークを形成しておくことによって、圧電素子と位置的に整合した窓空間を他方主面側に精度よく得ることができる。また、アライメントマーク表層部は金属で形成されているため、圧電焼結体と比較して精密なパターニングが容易であり、その位置検出の精度も高い。
請求項3に記載の発明によれば、圧電焼結体層のうち、上電極の直下部分とともに当該直下部分の周囲部分をも覆うように、上電極よりも所定幅だけ大きなサイズのレジストパターンをマスクとして圧電焼結体層のウェットエッチングが行われるため、ウェットエッチング時に圧電体の焼結粒子が脱粒しても、それに起因して圧電モジュールにおける電気的なショートの発生を抑制することができる。
請求項4に記載の発明によれば、請求項1ないし請求項3の発明と同様の利点を有する圧電デバイスを得ることができる。
本発明の実施形態で製造されるインクジェットヘッドの外観を示した図である。 本発明の実施形態で製造される圧電モジュールの構成を示した図である。 本発明の実施形態で製造される圧電モジュールの要部構成を示した一断面図である。 本発明の実施形態の一工程を示した図である。 本発明の実施形態における一工程を示した図である。 本発明の実施形態における一工程を示した図である。 本発明の実施形態における一工程を示した図である。 本発明の実施形態における一工程を示した図である。 本発明の実施形態における一工程を示した図である。 本発明の実施形態における一工程を示した図である。 本発明の実施形態における一工程を示した図である。 本発明の実施形態における一工程を示した図である。 本発明の実施形態における一工程を示した図である。 本発明の実施形態における一工程を示した図である。 本発明の実施形態における一工程を示した図である。 本発明の実施形態における一工程を示した図である。 本発明の実施形態における一工程を示した図である。 第1アライメントマークがウェハ上に形成された例を示す図である。 第1アライメントマークを例示した図である。 実施形態に係る第1アライメントマークの形成工程を示した図である。 実施形態に係る第1アライメントマークの形成工程を示した図である。
<1.圧電デバイスおよび圧電モジュールの概要>
本発明の実施の形態は、インクジェットヘッドに内蔵されてインクの吐出駆動機構として使用される圧電モジュールとして構成される。
この明細書では、圧電素子を含んで構成されて一体化された機能構造体を「圧電モジュール」と呼び、圧電モジュールとは独立した他の部品と圧電モジュールとを組み合わせて完成する装置を「圧電デバイス」と呼んでいる。
<1−1.基本構成>
図1は、本発明の実施の形態に係る圧電モジュール10を適用したインクジェットヘッド)100を示す斜視図である。また、図2は、インクジェットヘッド100のうち圧電モジュール10の付近を示した図であって、そのうちの図2(a)は上面図であり、図2(b)は、図2(a)のI−I線で切断した断面図である。
図1において、インクジェットヘッド100は、インクジェットプリンタ(図示略)に搭載されるものであり、略矩形のハウジングHSの内に、後述するプロセスで製造された1または複数の圧電モジュール(圧電変換モジュール)10のほか、ドライバ回路やインターフェイス回路などの回路部品および、インクの主タンクなどの機構部品を内蔵して構成される。インクジェットプリンタ本体からのプリント制御信号に応答して、インクの吐出駆動機構としての圧電モジュール10が、所定の記録媒体上にインクを吐出しつつ走査を行うことにより、記録媒体上に印字あるいは画像記録を行う。圧電モジュール10は、ダイヤフラム上に配置した圧電体への印加電圧と圧電体(およびダイヤフラム)の力学的変形との間の変換を行うことによってインクの吐出を行う。
図2(b)に示すように、圧電モジュール10は、大別すると、ノズルプレートL1とガラス基板L2とボディプレートL3とを備えており、この順で底部から積層されている。
ノズルプレートL1は、厚さ300μm程度で平板状のSi(ケイ素)基板から形成されている。Si基板を面直方向に貫通する透孔によって、インク滴を吐出するノズル開口11が複数並んで形成される(ただし、図2(b)では1つのみ示す)。ノズル開口11は、直径20μm程度の吐出先端口11aとその上に連結する直径50μm程度の吐出導入口11bとの2段孔となっている。
ノズルプレートL1上に設けられたガラス基板L2にも面直方向に貫通する透孔が形成され、それがノズル開口11の導入口11bの上部と連通する。後述する支持層LSの下面の選択的除去によって、ガラス基板L2上には、インクをノズルの吐出導入口11bに送る個別流路12が形成されている。
ボディプレートL3は、ダイヤフラム層LDが支持層LSによって支持される構成となっている。3層構造のSOI(Silicon on Insulator)基板を構成する3層すなわち、下から、支持層LS(Si)、ボックス層LX(SiO2)および活性層LD(Si)の3層のうち、支持層LSとボックス層LXとが選択的に除去されることによって、支持層LSおよびボックス層LXには窓空間WS1,WS2が形成される。窓空間WS1が存在することによって、平面的な広がり範囲として、窓空間WS1に相当する第1領域A1と、窓空間WS1を平面的に囲む第2領域A2とが概念的に規定される。
また、活性層LDのうち主として窓空間WS1上の部分は下方からの支持を失うことにより、比較的容易に変形可能となり、ダイヤフラム層LDとして機能する。
SOI基板1の上主面(第1主面MS1)上には熱酸化膜20aが薄く形成されるが、熱酸化膜20aを介して、Al2O3(酸化アルミニウム)層51およびTi(チタン)層52からなる絶縁層が形成されている。
圧電素子モジュール10のうち圧電変換駆動部は、
(1) 当該ダイヤフラム層LD上に形成され、第1および第2領域A1,A2の双方にわたって広がる下電極層LL(53)と、
(2) 第1領域A1内に規定された駆動エリアMVと、駆動エリアMVから第2領域A2上に伸びる延伸エリアEAとの双方を覆うように、下電極層LL上に形成された圧電素子LPと、
(3) 圧電素子LP上の駆動エリアMVから延伸エリアEAのエリア内に形成された上電極層LUと、
を備える。
圧電素子LPは、典型的にはPZTによって形成されており、この実施形態ではフォトリソグラフィによるエッチング技術によって成形される。この点については後の製造方法の説明で詳述する。
ここで、窓空間WS1は圧力発生室14として機能し、窓空間WS2は共通インク室13として機能する。圧力発生室14と共通インク室13とは、個別流路12を介して連通している。
なお、上電極層LU上にはバンプ15が設けられており、当該バンプ15が回路基板上の半田パット(図示せず)と電気的に接続される。
<1−2.基本動作>
インクジェットプリンタ本体からのプリント制御信号に応じて下電極層LLと上電極層LUとの間に電圧が印加され、それによって圧電素子LPは下に凸となるように変形する。その変形力によってダイヤフラム層LDも下に凸となるように変形し、圧力発生室14の容積を減少させる。これによって、圧力発生室14内に供給されているインクがインク滴としてノズル開口11から吐出する。下電極層LLと上電極層LUとの間に印加する電圧の極性を反転させることにより、圧電素子LPおよびダイヤフラム層LDは上に凸となるように変形し、圧力発生室14の容積を増加させてインク滴の吐出を止めるとともに、インクの補充分を圧力発生室14に導入する。
記録媒体とインクジェットヘッドとを相対的に走査させるとともに、プリント制御信号をオン/オフさせながらこのような動作を繰り返すことにより、記録媒体上に画像や文字がプリントされてゆく。
<2.圧電モジュールおよび圧電デバイスの製造方法>
図3は、図2(a)のII−II線で切断した圧電モジュール10の断面図であり、本発明の実施形態による圧電モジュールの製造方法により作製されたものである。図4〜図21は、図2(a)のII−II線で切断した、本発明による圧電モジュールの製造方法の実施形態の各ステップを示す断面図である。なお、図5〜図12、図14および図15の(b)は、圧電モジュール10の形成工程を上から見た図であり、図5〜図12、図14および図15の(a)は、図2(a)のII−II線の位置に相当する、各ステップのA−A’線で切断した断面図となっている。
以下、図4〜図21を参照して、図3の圧電モジュール10の製造方法について説明する。
<2−1.複合基板材の準備>
まず、半導体を含む複合基板材として図4(a)に示すようにSOI基板1を準備する。このSOI基板1は、熱酸化膜20a,20bが両主面MS1、MS2上に形成されており、それらの熱酸化膜20a,20bの間が、上から、活性層21(ダイヤフラム層LD)、ボックス層22(LX)、支持層23(LS)の順で構成されている。
このSOI基板1は、平面的な広がり範囲として、図2に示す第1領域A1と、当該第1領域A1を平面的に囲む第2領域A2とを包含している。
<2−2.第1主面側の製造プロセス>
次に、SOI基板1の両主面のうち圧電素子LPを形成する第1主面(図3では上面)MS1における製造プロセスについて図4〜図12を参照して順を追って説明する。
(第1工程)まず、熱酸化膜20a,20bが両主面上に形成されたSOI基板1を準備し、第1主面MS1上に絶縁膜LIを形成する。
すなわち、図4(b)および図4(c)で示されるように、Al2O3(酸化アルミニウム)層51およびTi(チタン)層52をこの順番で、それぞれスパッタで第1主面MS1上に一様に成膜した後、熱処理しチタンを酸化させることで、酸化チタンを生成し、絶縁膜LIとする。ここで、Al2O3は、鉛やシリコンがSOI活性層や後述のPZT層にそれぞれ拡散しないためにブロック層として機能させることを目的に成膜している。
(第2工程)次に、絶縁膜LI上に下電極層LLを形成する。
すなわち、図4(d)で示されるように、絶縁膜LI(酸化チタン)の上からPt(白金)をスパッタで成膜し下電極層53(下電極層LL)を形成する。ここで、酸化チタンは、アルミナと白金の密着層としての機能に加え、アルミナと同じくブロック層としての働きがあるために用いている。なお、下電極層LLの酸化チタンは、金属チタンやクロム、亜鉛で代用しても良い。
(第3工程)下電極層LL上に圧電材料層を一様に形成して焼成することにより、圧電焼結体層54を得る。
すなわち、図4(d)で示される構造の上に、圧電材料としてPZT(チタン酸ジルコン酸鉛)ペーストを一様に塗布した後、加熱して溶剤を乾燥させる。その後、当該圧電材料層をさらに加熱することで、溶剤の残部をCO2とH2Oとに分解する脱バインダ処理を行う。脱バインダした圧電材料層(PZT層)に対してさらに本焼成を行い、図4(e)で示されるように、圧電焼結体層54を得る。この段階での圧電焼結体層54はまだパターニングされていない一様な層である。
ここで、焼成後のPZT(圧電焼結体層54)の厚さが、焼成後において5μmから40μmとなるようにするようにPZTペーストの塗布の厚さを調整しておくことが好ましい。この厚さ範囲は、リーク電流を抑制して高い帯圧性を確保し、アクチュエータとしての機能を高く維持するためには圧電焼結体層54を比較的厚くすることが望ましいという第1の要請と、圧電焼結体層54の厚みの形成ばらつきを抑制して品質安定性を高くするためには圧電焼結体層54を比較的薄くすることが望ましいという第2の要請とのバランスから最適化された、好ましい厚さ範囲である。
(第4工程)続いて、圧電焼結体層54上に金属を用いて上電極層を一様に形成し、上電極層をパターニングして上電極LUを形成する。この際、圧電焼結体層54のうち、上電極の直下部分とともに、直下部分の周囲部分、すなわち図2における周囲部分(環状部分)PRがゼロでない有限の幅を持って残存させるようなマスクを使用したウェットエッチングが行われる(その詳細については後に詳述する)。
図5で示されるように、圧電焼結体層54の上に、上電極をパターニングするためのリフトオフ用のネガレジストを一様に塗布してレジスト層55とし、レジスト層55の選択的な露光および現像によるパターニングを行って、上電極が不要な領域にレジストパターン層55aを残存させる(図6)。そのようにして得た構造の上から、図7に示されるようにTi(チタン)層56、金層57をこの順番で一様に成膜する。そして、ここまでで得られている構造全体をレジストの剥離液に浸漬して、Ti層56および金層57の不要部分をリフトオフ処理で除去を行うことにより、図8に示されるようにパターニングされたTiの密着層56aおよび上電極57a(上電極層LU)を得る。
(第5工程)フォトリソグラフィを用いて圧電焼結体層54を選択的にエッチングして取り除くことにより、圧電焼結体層54のうち上電極LUとその周囲部分PRとのそれぞれの下にある部分とを圧電素子LPの領域として得る。
すなわち、図9で示されるように、図8で形成された構造の上から、さらにレジスト58を一様に塗布し、それを選択的に露光して現像することにより、図10で示されるように、圧電焼結体層54をパターニングするためのレジストパターン58aを作成する。ここで、レジストパターン58aは、上電極57aおよび密着層56aならびにその下の圧電焼結体層54をエッチング液から保護する機能を有する。このレジストパターン58aのサイズを、形成すべき上電極LUのパターンよりも平面的に大きくしておく(太らせておく)。その後、図11で示されるように、圧電焼結体層54の選択的なウェットエッチングにより圧電素子54a(圧電素子LP)を得た後、図12で示されるように、レジストパターン58aを取り除く。レジストパターン58aのサイズを上電極LUのパターンのサイズよりも所定程度以上に大きくしておくことにより、圧電焼結体層54のうち、図2に示す上電極LUの周囲を環状に囲む部分、すなわち周囲部分PRに相当する部分もエッチング後に残存することになる。
レジストパターン58aの拡大幅(太らせ量)は、圧電焼結体層54(PZT層)のオーバーエッチング量のばらつきについてあらかじめ実験的に評価しておいたオーバーエッチング最大幅以上とすることが好ましい。
ところで、圧電焼結体層54におけるオーバーエッチングの影響については、圧電焼結体層54が焼結体として形成されているという事情を考慮する。すなわち、焼結体は一般に、多数の焼結粒子の集合体となっているが、エッチング面の表面粗さは粒子の粗さに大きく左右され、精度よくエッチングするためにはそれぞれの圧電材料の粒子が細かいほどよい。しかしながら、粒子径の微細化にも限度があるため、ある程度の粒径を想定した対策をとっておくことが好ましい。
一般に、ウェットエッチングでは個々の粒子自身もその外周からエッチングされるが、隣接する粒子相互の境界すなわち粒界が最もエッチング液に弱いという性質がある。このため、粒界付近が先にエッチング液に溶解し、その結果として脱粒してしまう。このような脱粒が生じると、粒径を単位として不連続的に圧電焼結体層54の側壁の一部が崩壊することになり、これがエッチングの本来の進行と相加的に作用して、オーバーエッチングにばらつきが生じやすい。また、この実施形態で製造しようとしている圧電モジュールでは、圧電体が上下電極でサンドイッチ状に挟まれた構造となっている。すると、脱粒によって生じた浮遊粒子が上下電極に接触して上下電極間が電気的なショート状態となる可能性がある。
このような事情を考慮して、圧電焼結体層54をエッチングするためのパターニング用のマスク(レジストパターン)は、上電極LUよりも所定の拡大幅ΔD(図10)だけ周囲方向に広げた大きなサイズとされる。
拡大幅ΔDは、好ましくは、圧電焼結体層54を構成する圧電材料粒子(PZT粒子)の粒径の最大値以上、さらに好ましくは、圧電材料粒子の粒径の3倍以上とする。逆に表現すれば、圧電焼結体層54は、圧電素子LPのうち上電極LUがその上に形成されない周囲部分PRが有限の幅を持つように、マスクの拡大幅ΔDよりも小さい粒径(さらに好ましくは周囲部分PRの幅の1/3より小さい粒径)を持つ圧電材料粒子の集合体として形成する。圧電焼結体層54のオーバーエッチング(サイドエッチング)によって、周囲部分PRの幅は、マスク拡大幅ΔDよりも小さくなるが、上記の条件を満足させることにより、周囲部分PRの幅はゼロより大きな適正な値となる。
このような条件を定める際に使用する焼結粒子の粒径は、たとえば実験的に求めた粒径分布の平均値を採用しておくことができる。粒径のばらつきが大きいときには、余裕を持たせて、粒径の2倍あるいは3倍をマスクの拡大幅ΔDとすることが好ましい。
このようにして圧電材料粒子の粒径とマスク拡大幅ΔDとの関係を調整しておけば、ウェットエッチング時に圧電材料粒子が脱粒しても、当該粒子自身が上下電極と接触して上下電極が電気的にショートしたり、脱粒によって圧電焼結体層54の側壁が過剰にエッチングされることによって上下電極が直接に接触して電気的にショートしたりする事態を有効に抑制できる。
この実施形態の例の場合、好ましくはマスクパターンを太らせる量(すなわち所定幅PRM)は3μm〜15μmである。これは、ウェットエッチングのオーバーエッチング量は、圧電焼結体層54(PZT層)の厚さにも依存し、厚さ10μm〜40μm層の圧電焼結体層54の場合、オーバーエッチング量は3〜10μm程度であるためである。
以上により、SOI基板1のうち圧電素子LPを形成する第1主面MS1側の製造プロセスが終了する。
<2−3.第2主面側の製造プロセス>
続いて、SOI基板1の両主面のうち圧電素子LPが形成される第1主面MS1とは反対側の第2主面MS2側における製造プロセスについて図13〜図17を参照して順を追って説明する。
そこでは、第1主面MS1側の加工位置と第2主面MS2側の加工位置との位置合わせの目的で、SOI基板1の第1主面MS1の端部に形成しておいた第1アライメントマークAM1(図13、図18,図19)が利用される。この第1アライメントマークAM1の形成は、第1主面MS1側についての既述したTi層56および金層57の選択的除去と、圧電焼結体層54のパターニングとの工程中であわせて行われる。ただし、説明の便宜上、その具体的プロセスについては後述し、ここでは第1アライメントマークAM1は既に第1主面MS1側に形成済であるとして第2主面MS2側の加工を説明する。なお、図示の便宜上、各層を実際よりも厚く描いているため、図13では第1アライメントマークAM1は上下に細長く表現されているが、実際にはもっと薄い積層体である。
(第6工程)第1アライメントマークAM1は、SOI基板1の端部の複数箇所に分散して形成されている。それらを光学的に検出し、検出された位置を位置基準としてSOI基板1の第2主面側からSOI基板1を選択的にエッチングして取り除くことにより、SOI基板1の第2主面MS2のうち圧電素子LPが設けられた表層部分をダイヤフラム層LDとして残した状態で、SOI基板1中に窓空間WS1を形成する。
具体的には、図13で示されるように、SOI基板1の第2主面MS2を上にした状態で、既に第1主面に形成されている第1アライメントマークAM1を、ミラーなどを含む光学系MRで検出し、それを基準として第2主面MS2側の端部に複数の第2アライメントマークAM2を形成する。第2アライメントマークAM2はSOI基板1中に窓空間WS1を形成する際の加工の基準位置となる。そして、図14で示されるように、SOI基板1の第1主面MS1の構造を保護する目的でレジスト59を第1主面MS1側の構造上に一様に塗布する。また、図15で示されるように第2主面MS2にも、窓空間WS1用のマスクパターンを形成する目的でレジスト60を一様に塗布した後、このレジスト60の選択的な露光および現像を行い、図16で示されるように、レジストパターン60aを形成する。このレジストパターン60aをマスクとして熱酸化膜20aをパターニングする。そしてパターニングされた熱酸化膜20aをマスクとして、SOI基板1をICP(Inductively Coupled Plasma)装置を用いたボッシュプロセスで第2主面MS2に垂直な方向に選択的に深堀加工し、図17で示されるように窓空間WS1(圧力発生室14)を作製する。最後に、第1主面MS1側の構造をレジスト59で保護した状態で、WS1内の露出したボックス層LXおよび第2主面MS2上の熱酸化膜20bを、フォトリソグラフィプロセスを用いて取り去る。
その後、第2主面MS2側に図2のガラス基板L2と2段穴11を形成したノズルプレートL1とを組み付けて圧電モジュールとする。
<2−4.第1アライメントマークAM1の形成プロセス>
ここでは、第1アライメントマークAM1の形成プロセスについて、図18から図21を参照して説明する。
図18は、本実施形態で用いられるアライメントマークAM1が形成された例を示す。図18で示されるように、ウェハ状態のSOI基板1の四隅に第1アライメントマークAM1が形成されている。図19は、この第1アライメントマークAM1を拡大して上から見た図である。図20および図21は、第1アライメントマークAM1の形成工程を示した図であり、図21は、図19のIII−III線で切断した断面図である。なお、第1アライメントマークAM1の形成については、上述の第4工程および第5工程と並行して行われるため、第1アライメントマークAM1の形成工程に関しては、以下のように第4a工程および第5a工程と記す。
(第4a工程)上電極LUのほかに、基板1の一方主面の端部付近に所定の幾何学的パターン(ここでは中心の十字型パターンと、それを囲む複数のL字型パターン)を残すように上電極層57がパターニングされることにより、幾何学的パターンに相当するアライメントマーク表層部ASが形成される。
すなわち、ウェハ状態のSOI基板1上にそれまでに形成された構造を一様に覆う上電極層57(図20参照)が第4工程により複数の上電極LUとしてパターニングされる(図18では省略して5つのみ示す)が、このとき、同時に図19で示されるような幾何学的パターンをもつアライメントマーク表層部ASが形成される(図21(a)参照)。
このように、アライメントマーク表層部ASは金属で形成されているため、圧電焼結体54と比較して精密なパターニングが容易であり、第1アライメントマークAM1の光学的な位置検出精度も高くなる。
(第5a工程)第5工程のフォトリソグラフィにおいては、圧電素子LPのほかに、アライメントマーク表層部ASの下に存在する部分を残すように圧電焼結体層54の選択的なエッチングが行われる。これにより、アライメントマーク表層部ASを支持するアライメントマーク支持部ABが形成される。
具体的には、まず、図21(b)で示されるように、圧電焼結体層54の選択的なエッチングを行うために、図21(a)で形成された構成の上からレジスト58を一様に塗布し、そのレジスト58の選択的な露光および現像を行い、図21(c)で示されるように、レジストパターン58bを形成する。このレジストパターン58bをマスクとして圧電焼結体層54の選択的なエッチングを行い、図21(d)で示されるように、アライメントマーク表層部ASを支持するアライメントマーク支持部ABが形成される。
以上の第4a工程と第5a工程とにより、図19に示されるような第1アライメントマークAM1を製造することができる。
<2−5.圧電デバイスの製造プロセス>
以上までの第1工程〜第6工程を含む製造プロセスによって、図3に示されるような圧電モジュール10を製造することができる。そのようにして得た圧電モジュール10を用いて圧電デバイス(インクジェットヘッド100)を得ることができるが、それを第7工程として表現すると下記の通りである。
(第7工程)第6工程で得た圧電モジュール10を、インクの主タンクや制御回路基板など他の部品群とともに図1のようなハウジングHSに組み込んで、電気的な配線と、構造的なパッケージングと行うことにより、圧電デバイスとしてのインクジェットヘッド100を得る。なお、圧電モジュール10と他の部品群との組み込みの態様は圧電デバイスの種類によって異なるが、その組み立て順序は従来と同様でよい。
<3.実施例および比較例>
本実施形態に係る圧電モジュールの加工精度の検証を行うため、本実施形態による実施例および比較例を下記のように行った。
<3−1.実施例>
まず、圧電焼結体層を得るために、PZT原料としてPb1.1(Zr0.52Ti0.48)O3の粉末を用いて、PZT60wt%、エチルセルロース4wt%、ブチルカルビトールアセテート36wt%の割合で混合し、PZTペーストを作成した。このときPZTは焼成中に鉛抜けが発生しやすいため鉛を余分に添加している。亜鉛(Zr)とチタン(Ti)との比は52:48に固定せず強誘電性を示す組成範囲であればよい。
次に、直径3インチのSOI基板(ボックス層の厚さ:0.2μm、活性層の厚さ:2μm)の両面に厚さ0.2μmの熱酸化膜を形成した後、アルミナ(Al2O3)層を厚さ120nm、チタン(Ti)層を厚さ20nmとなるように、それぞれスパッタで成膜しRTA(Rapid Thermal Annealing)装置で600℃の温度で熱処理しチタンを酸化させた(第1工程)。
その後、酸化チタンの上から白金(Pt)を厚さ500nmとなるように、スパッタで成膜して、下電極付きの基板を作成した(第2工程)。
そして、SOI基板にPZTペーストを塗布し、100℃のオーブンで溶剤乾燥させた。その後マッフル炉で400℃に加熱し30分間保持しバインダを二酸化炭素(CO2)と水(H2O)とに分解する脱バインダ処理を行った。脱バインダしたサンプルをさらにマッフル炉にて1150℃で2時間本焼成を行い、厚さ20μmのPZT焼結体層を得た(第3工程)。
PZT焼成後に、PZT焼結体層上に付ける上電極をパターニングするためのリフトオフ用のレジストを塗布し、パターニングを行った。その上にチタン(10nm),金(200nm)を成膜した。レジストの剥離液に浸漬し、パターニングされた上電極を得た(第4工程)。
続いて、上電極の上から、レジストを塗布し、PZTパターニング用のレジストを作成した。レジストは上電極ならびにその下のPZT圧電素子を保護する形になる。PZT圧電素子のパターニング用には上電極のパターンを周囲方向に10μm太らせたレジストパターンを用いた。
そして、フォトリソグラフィを用いてPZT焼結体層のパターニングを行った。すなわち、上記レジスト層の選択的露光と現像とを行ってPZT層を選択的にエッチングして取り除くことにより、圧電焼結体層のうち上電極とその周囲部分とのそれぞれの下にある部分とを圧電素子の領域として得た(第5工程)。
さらに、SOI基板の裏面のシリコン酸化膜(SiO2)のパターンをマスクにSi基板をICP装置のボッシュプロセスで深堀加工し、直径300μmの圧力発生室を作製した。
そして、直径100μmの穴が空いたガラス基板(厚さ:200μm)と、直径50μm、直径20μmの2段穴が空いたノズルプレート(厚さ300μmのシリコン基板)と、ボディプレートと、回路基板との4枚を接合して圧電モジュールを作製した(第6工程)。
<3−2.比較例>
スクリーン印刷にてPZT材料をパターニングする方法を用いて比較例を以下のように実施した。
まず、PZT原料としてPb1.1(Zr0.52Ti0.48)O3の粉末を用い、PZT60wt%、エチルセルロース4wt%、ブチルカルビトールアセテート36wt%の割合で混合し、実施例と同じPZTペーストを作成した(実施例と同様)。
次に、直径3インチのSOI基板(ボックス層の厚さ:0.2μm、活性層の厚さ:2μm)の両面に厚さ0.2μmの熱酸化膜を形成した後、アルミナ(Al2O3)層を厚さ120nm、チタン(Ti)層を厚さ20nmとなるように、それぞれスパッタで成膜しRTA装置で600℃の温度で熱処理しチタンを酸化させた(実施例の第1工程に対応)。
その後、酸化チタンの上から白金(Pt)を厚さ500nmとなるように、スパッタで成膜し下電極付きの基板を作成した(実施例の第2工程に対応)。
そして、SOI基板にPZTペーストをスクリーン印刷でパターニングした。100℃のオーブンで溶剤乾燥させた、さらに田中貴金属株式会社(東京都千代田区)製「TR−1301」を金ペーストとして使用し、PZT層のスクリーンのパターンより15μm細らせたパターンを持つスクリーンを用いて金ペーストの印刷を行うことにより、PZT層の上に金を重ねた。ここで、一般にスクリーン印刷の誤差が±10〜20μmあり、今回の印刷条件では±10μmの位置ずれが見込まれるため、上電極のパターンを細らせることにより、位置ずれがあっても上電極と下電極との接触を回避するようにした(比較例特有の工程)。
続いて、100℃のオーブンで溶剤乾燥させた後、マッフル炉で400℃に加熱し30分間保持しバインダを二酸化炭素(CO2)と水(H2O)に分解する脱バインダ処理を行った。脱バインダしたサンプルをさらにマッフル炉にて1150℃で2時間本焼成を行い、厚さ20μmになるようPZTペーストの塗布量を調整した(実施例の第3工程に対応)。
さらに、SOI基板の裏面のシリコン酸化膜(SiO2)のパターンをマスクにしてSOI基板をICP装置のボッシュプロセスで深堀加工し、直径300μmの圧力発生室を作製した。
最後に、直径100μmの穴が空いたガラス基板(厚さ:200μm)と、直径50μm、直径20μmの2段穴が空いたノズルプレート(厚さ300μmのシリコン基板)と、ボディプレートと、回路基板との4枚を接合して圧電モジュールを作製した(実施例の第6工程に対応)。
<4.本実施形態による圧電モジュールの加工精度の検証>
上述の実施例と比較例とを比較して評価しながら、本実施形態による圧電モジュールの加工精度を検証した。
Figure 2012124210
表1は、実施例および比較例における上電極、圧電素子、圧力発生室の大きさを示す。ただし、実施例の場合はエッチング量誤差、比較例の場合は印刷位置ずれを考慮しPZT圧電素子と上電極の大きさを決めた。なお、実施例の場合は露光位置などフォトリソプロセスによるレジスト位置の誤差があるが、2〜3μm程度に収まるため今回は考慮しなかった。
一般に、比較例のスクリーン印刷による加工よりも、実施例のフォトリソプロセスを用いた加工の方が高い精度が得られる。また、同じ圧力発生室の大きさであっても、上電極は比較例と比べて実施例の方が大きく形成することができた。圧電素子は上電極が存在する範囲が駆動されるが、上電極が大きく形成されると駆動範囲が広がるため、力学的変形は実施例の方が大きくなる。
また、圧力発生室と圧電素子との相対位置を超音波顕微鏡で測定した結果、実施例では、圧電素子の中心と圧力発生室の中心位置はウェハ全体で±2μmの範囲におさまった。一方で、比較例は±10μmの位置ずれがあった。これは、実施例では圧力発生室の加工のためのレジストの露光時に用いる両面アライメントの精度が位置精度を決める主な要因であるのに対し、比較例ではスクリーン印刷におけるスクリーンと版とのギャップが起因となる版の伸びのばらつきや版の位置合わせ精度が良くないために発生している。
さらに、実施例において、圧電焼結体層のエッチングの凹凸の要因として、上述したように圧電材料粒子の大きさがあるが、圧電材料粒子を1〜2μm程度の粒子に押さえることで圧電焼結体層のエッチング精度が±3〜5μm程度で収まった。
以上より、本発明の実施形態に係る圧電モジュールは、フォトリソグラフィを用いて圧電焼結体層を選択的にエッチングして圧電素子を形成することによって、精度良くパターニングすることができる。また、上述したアライメントマークを形成しておくことによって、圧電素子と位置的に整合した圧力発生室14(窓空間WS1)を精度よく得ることができる。さらに、上電極の形成範囲の周囲部分まで圧電焼成層を残してウェットエッチングを行い、その際の周囲部分の幅を粒径よりも大きくすることによって完成した圧電モジュールでの電気的なショートなどを抑制できる。
<5.変形例>
上記の実施形態では、第1主面MS1側の第1アライメントマークAM1の位置を基準として第2主面MS2側に第2アライメントマークAM2を形成し、その第2アライメントマークAM2を位置基準として第2主面MS2側の加工を行うという2段階での位置基準参照を行っているが、原理的には中間段階での第2アライメントマークAM2形成せず、第1アライメントマークAM1を検出しつつSOI基板の第2主面MS2側の加工をしてもよい。もっとも上記の実施形態のように、いったん第2アライメントマークAM2を形成しておけば、第1主面MS1側を継続的に観察しつつ第2主面MS2側の加工を行う必要がなくなるため、上記の実施形態の方が好ましい。
上記の実施形態においてはインクジェットヘッド用の圧電モジュールを対象としたが、この発明は、シリコンなどの半導体を含んだ種々の基板と圧電体とを組み合わせて、ダイヤフラム層上に圧電体を配置し、圧電体の力学的変形と電圧との変換機能を利用する各種の圧電モジュール(およびそれを用いた圧電デバイス)に広く適用できる。例えば、角速度センサー、超音波プローブ、微小ミラー駆動素子などがこの発明の他の適用例である。
10 圧電モジュール
100 圧電デバイス(インクジェットヘッド)
A1 第1エリア
A2 第2エリア
MV 駆動エリア
EA 延伸エリア
LS 支持層
LX ボックス層
LD ダイヤフラム層(活性層)
LL 下電極層
LP 圧電素子
LU 上電極層
PR 周囲部分
ΔD マスク拡大幅
AM1 第1アライメントマーク
AM2 第2アライメントマーク
AS アライメントマーク表層部
AB アライメントマーク支持部
MS1 第1主面(一方主面)
MS2 第2主面(他方主面)

Claims (4)

  1. 圧電モジュールの製造方法であって、
    (a)半導体を含む基板の一方主面上に絶縁膜を形成する工程と、
    (b)前記絶縁膜上に下電極層を形成する工程と、
    (c)前記下電極層上に圧電材料層を形成して焼成することにより、圧電焼結体層を得る工程と、
    (d)前記圧電焼結体層上に上電極層を形成し、前記上電極層をパターニングして上電極を形成する工程と、
    (e)フォトリソグラフィを用いて前記圧電焼結体層を選択的にエッチングして取り除くことにより、前記圧電焼結体層のうち少なくとも前記上電極の下にある部分を圧電素子として得る工程と、
    を備えることを特徴とする圧電モジュールの製造方法。
  2. 請求項1に記載の圧電モジュールの製造方法であって、
    前記上電極層は金属を用いて形成されており、
    前記工程(d)においては、前記上電極のほかに、前記基板の前記一方主面の端部付近に所定の幾何学的パターンを残すように前記上電極層がパターニングされることにより、前記幾何学的パターンに相当するアライメントマーク表層部が形成され、
    前記工程(e)の前記フォトリソグラフィにおいては、前記圧電素子のほかに、前記アライメントマーク表層部の下に存在する部分を残すように前記圧電焼結体層の選択的なエッチングが行われることにより、前記アライメントマーク表層部を支持するアライメントマーク支持部が形成され、
    前記製造方法はさらに、
    (f)前記アライメントマーク表層部を光学的に検出し、前記アライメントマーク表層部を位置基準として、前記基板の他方主面側から前記基板を選択的にエッチングして取り除くことにより、前記基板の前記一方主面のうち前記圧電素子が設けられた表層部分をダイヤフラム層として残した状態で、前記基板中に窓空間を形成する工程、
    を備えることを特徴とする圧電モジュールの製造方法。
  3. 請求項1または請求項2に記載の圧電モジュールの製造方法であって、
    前記工程(e)においては、前記圧電焼結体層のうち、前記上電極の直下部分とともに前記直下部分の周囲部分をも覆うように前記上電極よりも所定の拡大幅だけ広げたサイズのレジストパターンをマスクとして、前記圧電焼結体層のウェットエッチングが行われ、
    前記拡大幅は、前記圧電焼結体層を構成する圧電材料粒子の粒径よりも大きく設定されることを特徴とする圧電モジュールの製造方法。
  4. 請求項1ないし請求項3のいずれかに記載の製造方法で得た圧電モジュールを他の部品群とともに所定のハウジングに組み込むことにより、圧電デバイスを製造することを特徴とする圧電デバイスの製造方法。
JP2010271465A 2010-12-06 2010-12-06 圧電モジュールの製造方法および圧電デバイスの製造方法 Pending JP2012124210A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010271465A JP2012124210A (ja) 2010-12-06 2010-12-06 圧電モジュールの製造方法および圧電デバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010271465A JP2012124210A (ja) 2010-12-06 2010-12-06 圧電モジュールの製造方法および圧電デバイスの製造方法

Publications (1)

Publication Number Publication Date
JP2012124210A true JP2012124210A (ja) 2012-06-28

Family

ID=46505385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010271465A Pending JP2012124210A (ja) 2010-12-06 2010-12-06 圧電モジュールの製造方法および圧電デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP2012124210A (ja)

Similar Documents

Publication Publication Date Title
JP5002030B2 (ja) インクジェットプリントヘッドの圧電アクチュエータ及びその形成方法
JP4638750B2 (ja) インクジェットプリントヘッドの圧電アクチュエータ、及びその形成方法
JP4386924B2 (ja) インクジェットヘッドの圧電アクチュエータの形成方法
US8491103B2 (en) Inkjet head
JP4737375B2 (ja) アクチュエータ装置の製造方法及び液体噴射ヘッドの製造方法並びに液体噴射装置の製造方法
JP2007266274A (ja) アクチュエータ装置の製造方法及びその製造方法によって形成されたアクチュエータ装置を備えた液体噴射ヘッド
JP2006187188A (ja) 圧電アクチュエータ及び液体吐出装置
JP2007019084A (ja) 圧電素子の製造方法及び液体噴射ヘッドの製造方法
WO2009119707A1 (ja) 液滴吐出装置及び液滴吐出装置の製造方法
JP6133655B2 (ja) 圧電/電歪素子とその製造方法
JP2013103499A (ja) 高密度プリントヘッドに関する結合シリコン構造体
JP5105040B2 (ja) 圧電素子の製造方法及び液体噴射ヘッドの製造方法
JP6635332B2 (ja) 電気機械変換部材、液滴吐出部材、画像形成装置、及び、電気機械変換部材の製造方法
JP5152461B2 (ja) 圧電素子及びその製造方法並びに液体噴射ヘッド及び液体噴射装置
JP6394901B2 (ja) 液体噴射ヘッド
JP4645024B2 (ja) アクチュエータ装置の製造方法
JP2012124210A (ja) 圧電モジュールの製造方法および圧電デバイスの製造方法
JPH10315469A (ja) インクジェットプリンタヘッド及びその製造方法
JP2007173605A (ja) 圧電素子の製造方法及び液体噴射ヘッドの製造方法
JP2006093312A (ja) 圧電素子、液体噴射ヘッド、液体噴射装置及び圧電素子の製造方法
JP2009292003A (ja) 液滴吐出ヘッド、インクジェットプリンタ、液滴吐出ヘッドの製造方法およびインクジェットプリンタの製造方法
JP3942810B2 (ja) 静電型インクジェットヘッドおよびその製造方法
JP5807362B2 (ja) 液体噴射ヘッドの製造方法
JP2008066414A (ja) アクチュエータ装置の製造方法及び液体噴射ヘッドの製造方法
JP2009067025A (ja) インクジェットヘッド及びインクジェットヘッドの製造方法