JP2012119519A - セラミックス回路基板およびこれを用いたモジュール - Google Patents

セラミックス回路基板およびこれを用いたモジュール Download PDF

Info

Publication number
JP2012119519A
JP2012119519A JP2010268510A JP2010268510A JP2012119519A JP 2012119519 A JP2012119519 A JP 2012119519A JP 2010268510 A JP2010268510 A JP 2010268510A JP 2010268510 A JP2010268510 A JP 2010268510A JP 2012119519 A JP2012119519 A JP 2012119519A
Authority
JP
Japan
Prior art keywords
metal
circuit board
circuit
ceramic
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010268510A
Other languages
English (en)
Other versions
JP5863234B2 (ja
Inventor
Takeshi Goto
猛 後藤
Masuo Terada
真寿男 寺田
Takaharu Otsuka
敬治 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denka Co Ltd
Original Assignee
Denki Kagaku Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=46502031&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2012119519(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Denki Kagaku Kogyo KK filed Critical Denki Kagaku Kogyo KK
Priority to JP2010268510A priority Critical patent/JP5863234B2/ja
Publication of JP2012119519A publication Critical patent/JP2012119519A/ja
Application granted granted Critical
Publication of JP5863234B2 publication Critical patent/JP5863234B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

【課題】耐熱衝撃性を一段と向上させた半導体搭載用セラミックス回路基板およびこれを用いたモジュールに関する。
【解決手段】セラミックス基板1の一方の面に金属回路3、他方の面に金属放熱板4が設けられてなるものであって、金属回路3の半導体搭載領域端部から0.3mm〜2mmの範囲に金属回路3とろう材2の合計の厚さDに対し20〜60%の厚さdの薄肉部分を有しており、その薄肉部分が溝状、若しくは複数の穴で形成され、溝状で形成されている場合、溝幅が、0.1〜0.8mmであり、複数の穴で形成される場合、穴径が0.1〜0.8mmであることを特徴とするセラミックス回路基板を用いることで、半導体素子5搭載後のはんだ層および金属回路端部のクラックを低減することができる。
【選択図】図3

Description

本発明は半導体素子を搭載するセラミックス回路基板およびこれを用いたモジュールに関する。
近年、ロボットやモーター等の産業機器の高性能化に伴い、大電力・高能率インバーター等パワーモジュールの変遷が進んでおり、半導体素子から発生する熱も増加の一途をたどっている。この熱を効率よく放散させるため、パワーモジュールに用いる回路基板は、従来様々な方法が取られてきた。特に最近、良好な熱伝導を有するセラミックス基板が利用できるようになったため、その基板上に銅板等の金属板を接合し、回路を形成後、Niメッキ、若しくは無めっき状態で防錆剤等の処理を施してから半導体素子を実装する構造も採用されつつある。
このようなモジュールは、当初、簡単な工作機械に使用されてきたが、ここ数年、電車の駆動部、電気自動車に使用されるようになった。そのため、より厳しい環境下における耐久性と更なる小型化が要求されるようになり、同時に複数の半導体素子を搭載することで熱衝撃等に対する耐久性の向上が要求されており、それをセラミックス焼結体の新たな製造研究により対応している。
従来、汎用されている回路基板は、アルミナ基板又は窒化アルミニウム基板に銅回路を形成させてなるものであるが、更なる熱衝撃性に対する信頼性を向上させるため、最近では窒化アルミニウム基板にアルミニウム回路を形成させたものも開発されている。
このような回路基板の問題点は、セラミックス基板と金属板の接合時における加熱・冷却ないしは使用時のヒ−トサイクルによって熱応力が発生し、セラミックス基板にクラックが発生したり、金属板が剥離したりして、熱衝撃に対する信頼性が十分でないということであった。これを解消するため、多くの提案がなされている。例えば、表面の金属板の厚みを裏面のそれよりも厚くする(特許文献1)、金属板端部を薄肉形状とする(特許文献2)、金属板外周縁部に溝又は孔を形成する(特許文献3〜7)などである。
特開平4−198070号公報 特公平5−025397号公報 特開平8−250823号公報 特開平8−274423号公報 特開平11−233677号公報 特開平8−250823号公報 特開平10−084059号公報
このような提案によって、回路基板の信頼性はかなり高められたが、電車の駆動部や電気自動車等のインテリジェントパワーモジュールのように、更なる高信頼性の要求される分野においては、未だ不十分であり、半導体素子を回路基板に搭載する際に使用するはんだ材質の変更(例えば、鉛フリーはんだなど)によって、半導体素子と回路基板間のはんだ層にクラックを生じやすく、場合によっては素子が剥離してしまう等の問題があった。本発明は、上記に鑑みてなされたものであり、耐熱衝撃性に優れた高信頼性の回路基板を提供することを目的とするものである。
すなわち、本発明は、セラミックス基板の一方の面に金属回路、他方の面に金属放熱板が設けられてなるものであって、金属回路の半導体搭載領域端部からの距離L0.3mm〜2mmの範囲に金属回路とろう材の合計の厚さDに対し20〜60%の厚さdの薄肉部分を有することを特徴とするものであり、上記金属回路基板の半導体搭載領域の外周に形成された薄肉部分が溝状、若しくは複数の穴で形成されており、溝状で形成されている場合の平面寸法(溝幅)wが0.1〜0.8mmであり、複数の穴で形成される場合の平面寸法(穴径)wが0.1〜0.8mmである特徴を有しており、セラミックス基板の材質が窒化アルミニウム又は窒化ケイ素で、金属回路及び/又は金属放熱板の材質が銅、銅合金、アルミニウム又はアルミニウム合金であるセラミックス回路基板である。
本発明によれば、熱衝撃によるはんだ層やセラミックス基板に発生するクラックの発生を抑制できるセラミックス回路基板を提供でき、これを使用した信頼性の高いモジュールが提供される。
本発明の回路基板の一例を示す斜視図 本発明の回路基板の一例を示す斜視図 本発明の回路基板を用いたモジュール構造の説明図
以下、本発明について詳細に説明する。
回路基板の回路部分には数百アンペア、数十キロボルトの高電圧、高電流が流れるため、現在、銅回路が主として用いられている。しかし、使用時の環境の変化や、スイッチングによる熱等によって熱衝撃を繰り返して受けるため、銅とセラミックスの熱膨張差による熱応力により、セラミックス基板の界面より銅回路が剥離したり、セラミックス回路基板と半導体素子を接合したはんだ層にクラックを生じる等の問題が生じている。
銅回路とセラミックスの間に発生する熱応力は、銅回路と素子及びセラミックスとの接合状態とともに回路に使用する金属の物理的性状に依存しており、銅回路の物理的性状としては、回路のパターン形状、セラミックス基板に対するパターン面積、銅回路の厚み等が上げられる。しかしながら、パターン形状とその面積は、使用する半導体素子の大きさと使用目的によって自ずと決まるので、それらを変更して耐熱衝撃性を改善することはできないのが現状である。
本発明者らは、銅回路とセラミックスの接合界面、また半導体素子と銅回路を接合するはんだ層に生じる熱応力の緩和に関し鋭意検討した結果、半導体素子の搭載領域の外周部に金属回路の厚み調整をおこなうことが有効であり、更なる検討を加えてその最適条件を見いだし本発明に至ったものである。
本発明で使用されるセラミックス基板の材質としては、窒化ケイ素、窒化アルミニウム、アルミナ等であるが、パワーモジュールには、放熱性に優れた窒化ケイ素や窒化アルミニウムが適している。セラミックス基板の厚みとしては、厚すぎると熱抵抗が大きくなり、薄すぎると耐久性がなくなるため、0.3〜1.0mm程度が好ましい。
セラミックス基板の表面性状は重要であり、微少な欠陥や窪み等は、金属回路、金属放熱板あるいはそれらの前駆体である金属板をセラミックス基板に接合する際に悪影響を与えるため、平滑であることが望ましい。従って、セラミックス基板は、ホーニング処理や機械加工等による研磨処理が施されていることが好ましい。
金属回路及び金属放熱板の材質は、銅、銅合金、アルミニウム又はアルミニウム合金が一般的であり、それらの純度は99.5%以上が好ましく、また厚みは0.1〜0.5mmであることが好ましい。
セラミックス基板に金属回路及び金属放熱板を形成する方法としては、セラミックス基板と金属板との接合体をエッチングする方法、金属板から打ち抜かれた金属回路及び金属放熱板のパターンをセラミックス基板に接合する方法等によって行うことができ、これらの接合方法としては、活性金属ろう付け法が用いられる。
活性金属ろう付け法におけるろう材の金属成分としては、銅又銅合金を接合する場合、銀を主成分とし、溶融時のセラミックス基板との濡れ性を確保するために活性金属を副成分とした銀ろうが使用される。また、アルミニウム又はアルミニウム合金を接合する場合、例えば特開昭60−177634号公報に記載されているように、アルミニウムとシリコンを主成分とし、これに活性金属、例えばマグネシウムやストロンチウム等を副成分としたアルミニウム系ろう材が使用される。活性金属の具体例をあげれば、チタン、ジルコニウム、ハフニウム、ニオブ、タンタル、バナジウムやこれらの化合物である。
本発明におけるこれらの比率の一例を示せば、銀ろうの場合、銀60〜100質量部、銅40〜0質量部の合計量100質量部あたり、活性金属1〜30質量部である。また、アルミニウム系ろう材の場合、アルミニウム70〜95質量部、シリコン30〜5質量部及び銅0〜5質量部の合計量100質量部あたり、活性金属1〜30質量部である。
さらにこれらのろう材は、上記組成となるように各組成の粉末、若しくは一部合金化された粉末に残りの粉末を添加し用いたり、すべてを合金化した粉体を用いたりするペースト法を用いることができるが、用いる粉末の形状は、接合時の接触面積が大きいフレーク状を用いることで均一なろう材層を形成することができる。
接合温度は、銀ろうを用いる場合は780〜830℃が好ましく、アルミニウム系ろう材を用いる場合は600〜640℃が好ましい。また、保持時間は、いずれも3〜30分が望ましい。温度が低く、保持時間が短すぎる場合には、接合が不十分となり、逆に高温で保持時間が長すぎる場合には、金属板へのろう材成分の拡散が多すぎて金属板が硬くなり、耐熱衝撃性が低下してしまう。
本発明の回路基板は、上記基板において、金属回路上に形成されるパターン形状に含まれる半導体搭載領域端部から0.3mm〜2mmの範囲に、金属回路とろう材の合計の厚さDに対して20〜60%の厚さdの薄肉部分を形成したものであり、ここでいう薄肉部分は、一定の厚みの金属回路の表面に溝状や複数の穴等を設けてなるものである。
更に詳細に説明すると、従来提案されている金属回路の端部に薄肉部分を設ける手法は、金属回路とセラミックス基板との応力緩和に注目し、セラミックス基板のクラック防止を目的とするものであり、その効果も認められるところである。しかしながら、金属回路と半導体素子を接合するはんだ層への応力緩和に対しては、十分な対応とは言えなかった。
本発明に関わるセラミックス回路基板は、金属回路の半導体搭載領域端部から0.3mm〜2.0mmの範囲に金属回路とろう材の合計の厚さDに対し、20〜60%の厚さdの薄肉部分を形成していることを特徴としている。薄肉部分が金属回路の半導体搭載領域端部から0.3mm未満である場合、素子から発生する熱を十分に放熱できない。2.0mmを越えると、薄肉部分で得られる応力緩和が得られず、はんだ層に応力が集中しクラックを生じる場合がある。さらに本発明に関する薄肉部分について更に詳細に説明すると、金属回路とろう材の合計の厚さDに対し20%未満の厚さである場合、半導体素子からの熱を拡散する金属容積が小さくなるため、放熱性が低下し、場合によっては半導体素子の作動不良を発生する場合がある。60%の厚さを越えると金属回路からの応力緩和が不十分となり、はんだ層やセラミックス基板にクラックを生じる場合がある。
本発明に関する薄肉部分の形態は、溝状、若しくは複数の穴で形成することが好ましく、溝状の場合、金属回路の半導体搭載領域端部から0.3mm〜2.0mmの範囲に設け、その溝幅は、0.1〜0.8mmであることが好ましく、複数の穴の場合、金属回路の半導体搭載領域端部から0.3mm〜2.0mmの範囲にその複数個を均等間隔で設け、穴径は、直径0.1〜0.8mmであることが好ましい。
本発明に関する薄肉部分の形成方法としては、マシニングセンタ等でスクエアエンドミルを代表とする切削工具を用いて加工することによっても得られるが、金属回路及び金属放熱板を金属板とセラミックス基板の接合体からエッチングによって形成させる場合には、その不連続面を回路形状の一部として組み込むことによって容易に行うことができる。
溝状、若しくは複数の穴の平面形状の寸法が0.1mm未満の場合、安定した形状を作成することが困難で、均一な応力緩和が得られないためにはんだ層やセラミックス基板にクラックが発生する場合があるためであり、0.8mmを越える場合、熱拡散のための金属容積が小さくなり、放熱性が低下するためである。
さらに本発明に関するセラミックス回路基板は、必要に応じ、膜厚が2〜8μm程度の無電解Niめっきが施される。Niめっきを施さないときは、研削、物理研磨、化学研磨等によって金属表面の傷をRa≦0.5μmに平滑化した後、防錆剤が塗布される。
実施例1〜16 比較例1〜9
Ag粉末(フレーク状、比表面積1.0m/g、タップ密度3.5g/cm)、Cu粉末(酸素量0.13質量%、比表面積2.0m/g)、Zr粉末(特級試薬)、TiH粉末(特級試薬)を、Ag/Cu/Zr/TiH=76.3/17.7/3/3(質量比)にして混合した。この粉末100質量部に、テレピネオール15質量部、ポリイソブチルメタクリレートのトルエン溶液を固形分として1.3質量部を混合してろう材ペーストを調整した。これを、厚み0.635mm×55mm×48mmの窒化アルミニウム基板(熱伝導率180W/mK、3点曲げ強度500MPa)の表面及び裏面に、ろう材層の厚み(乾燥後の厚み)10μmとなるようロールコーターを用いて塗布した。その後、表面に回路形成用銅板(厚み0.3mm、無酸素銅板)を、裏面に放熱板形成用銅板(厚み0.25mm、無酸素銅板)を重ね、6.5×10−4Paの真空炉中、820℃×30分保持した後、冷却速度5℃/minにて500℃まで冷却し、その後500℃×30分保持した後、1℃/minにて冷却し、銅板と窒化アルミニウム基板の接合体を製造した。
接合体の金属板に、スクリーン印刷によりUV硬化型エッチングレジストを回路パターン及び表1に示す薄肉部分の平面寸法となる形状を各種印刷し、UV硬化させた後、さらに金属放熱面にベタパターンを印刷しUV硬化させた。これをエッチャントとして塩化第2銅水溶液を使用したエッチングをおこない、続いて60℃のフッ化アンモニウム水溶液で処理した。このとき、表1に示す薄肉部分の厚みとなるように搬送速度を変え、回路基板の中間体を種々製造した。
ついで、無電解Ni−Pめっきを施した回路基板を製造し、以下の評価を行った。それらの結果を表1に併せて示す。
寸法評価:パターン間及び薄肉部の平面寸法を、工具顕微鏡(ミツトヨ社製商品名「MF−1010」)を用いて測定し、寸法許容範囲を基準にして寸法判定をおこなった。
放熱特性:回路基板の金属回路上の半導体素子搭載領域にPb(90%)−Sn(10%)のクリームはんだを0.1mmの厚みに均等に塗布し、13mm×13mmの半導体素子(厚み:0.4mm)をその上に搭載した後、水素雰囲気中、150℃までを15℃/分の速度で、昇温し、その後25℃/分の速度で昇温して温度350℃にて1分保持した後、室温まで放冷し、素子のはんだ付けをおこなった。その後、図3に示す様な簡易モジュールを組み立て、半導体素子への電力供給量145W、放熱部材温度65℃の条件下、素子から放熱部材間の熱抵抗を測定した。熱抵抗として0.30℃/K未満であるものを放熱特性が良好とした。
信頼性評価:組み立てた簡易モジュールを熱衝撃試験に投入し、−40℃×30分、125℃×30分を1サイクルとする熱衝撃試験を1000サイクルおこなった。
試験後、簡易モジュールを切断し、半導体素子と金属回路間のはんだクラック及び窒化アルミニウム基板のクラックの発生状態を光学実体顕微鏡にて観察した。
はんだクラック及び窒化アルミニウム基板のクラックのないものは良好と評価し、評価においてクラックのあるものは、以下の2段階で評価した。
クラックA:長さ100μm未満
クラックB:長さ100μm以上
各評価を勘案し、総合評価として以下の3段階で評価した。
◎:すべての評価において良好な結果であったもの。
○:熱衝撃試験において、はんだクラック、基板クラックのいずれにもクラックBがなく、いずれか若しくは両方がクラックAであるが、その他の評価において良好な結果であり、実用上、問題無いと考えられるもの。
×:熱衝撃試験において、はんだクラック、基板クラックのいずれかがクラックBでありその他の評価が悪く、実用上の問題を生じる可能性のあるもの。

本発明の回路基板は、半導体を搭載するセラミックス回路基板として使用され、具体的には、例えば電鉄、電気自動車、一般産業用のインバーター用モジュール等に用いられる。
1 セラミックス基板
2 ろう材
3 金属回路
4 金属放熱板
5 半導体素子
6 はんだ
7 放熱部材
D ろう材2と金属回路3を合計した厚み
d ろう材2と金属回路3に形成した薄肉部分を合計した厚み
w 平面寸法(溝状の場合:溝幅、穴状の場合:穴径)
L 半導体搭載領域端部からの距離

Claims (4)

  1. セラミックス基板の一方の面に金属回路、他方の面に金属放熱板が設けられてなるものであって、金属回路の半導体搭載領域端部から0.3mm〜2.0mmの範囲に金属回路とろう材の合計の厚さDに対し20〜60%の厚さdの薄肉部分を有していることを特徴とするセラミックス回路基板。
  2. 金属回路の半導体搭載領域の外周に形成された薄肉部分が溝状、若しくは複数の穴で形成されており、溝状で形成されている場合の溝幅が0.1〜0.8mmであり、複数の穴で形成される場合の穴径が0.1〜0.8mmであることを特徴とする請求項1記載のセラミックス回路基板。
  3. セラミックス基板の材質が窒化アルミニウム又は窒化ケイ素で、金属回路及び/ 又は金属放熱板の材質が銅、銅合金、アルミニウム又はアルミニウム合金であり、それらは活性金属を含むろう材により接合されてなるものであることを特徴とする請求項1乃至2に記載されたセラミックス回路基板。
  4. 請求項1乃至3に記載のセラミックス回路基板を使用したモジュール。

JP2010268510A 2010-12-01 2010-12-01 セラミックス回路基板およびこれを用いたモジュール Active JP5863234B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010268510A JP5863234B2 (ja) 2010-12-01 2010-12-01 セラミックス回路基板およびこれを用いたモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010268510A JP5863234B2 (ja) 2010-12-01 2010-12-01 セラミックス回路基板およびこれを用いたモジュール

Publications (2)

Publication Number Publication Date
JP2012119519A true JP2012119519A (ja) 2012-06-21
JP5863234B2 JP5863234B2 (ja) 2016-02-16

Family

ID=46502031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010268510A Active JP5863234B2 (ja) 2010-12-01 2010-12-01 セラミックス回路基板およびこれを用いたモジュール

Country Status (1)

Country Link
JP (1) JP5863234B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014090144A (ja) * 2012-10-31 2014-05-15 Denki Kagaku Kogyo Kk セラミック回路基板および製造方法
JP2016072417A (ja) * 2014-09-30 2016-05-09 ルネサスエレクトロニクス株式会社 半導体装置
WO2018173921A1 (ja) 2017-03-23 2018-09-27 株式会社 東芝 セラミックス金属回路基板およびそれを用いた半導体装置
CN112312653A (zh) * 2019-07-31 2021-02-02 日本航空电子工业株式会社 布线板组装体
WO2022224958A1 (ja) * 2021-04-19 2022-10-27 三菱マテリアル株式会社 銅/セラミックス接合体、および、絶縁回路基板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267800A (ja) * 1992-03-17 1993-10-15 Ibiden Co Ltd セラミックス基板
JP2001168482A (ja) * 1999-09-28 2001-06-22 Toshiba Corp セラミックス回路基板
JP2004307307A (ja) * 2003-04-10 2004-11-04 Hitachi Metals Ltd セラミックス回路基板とその製造方法
JP2009094135A (ja) * 2007-10-04 2009-04-30 Fuji Electric Device Technology Co Ltd 半導体装置、半導体装置の製造方法、および半田ペースト塗布用のメタルマスク
JP2010056399A (ja) * 2008-08-29 2010-03-11 Mitsubishi Materials Corp 位置合わせ性に優れたはんだペーストを用いた基板と被搭載物の接合方法
JP2010080533A (ja) * 2008-09-24 2010-04-08 Asahi Kasei E-Materials Corp 電子部品接合構造体の製造方法及び該製造方法により得られた電子部品接合構造体
JP2010267997A (ja) * 2010-08-04 2010-11-25 Dowa Holdings Co Ltd セラミックス回路基板およびパワーモジュール

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267800A (ja) * 1992-03-17 1993-10-15 Ibiden Co Ltd セラミックス基板
JP2001168482A (ja) * 1999-09-28 2001-06-22 Toshiba Corp セラミックス回路基板
JP2004307307A (ja) * 2003-04-10 2004-11-04 Hitachi Metals Ltd セラミックス回路基板とその製造方法
JP2009094135A (ja) * 2007-10-04 2009-04-30 Fuji Electric Device Technology Co Ltd 半導体装置、半導体装置の製造方法、および半田ペースト塗布用のメタルマスク
JP2010056399A (ja) * 2008-08-29 2010-03-11 Mitsubishi Materials Corp 位置合わせ性に優れたはんだペーストを用いた基板と被搭載物の接合方法
JP2010080533A (ja) * 2008-09-24 2010-04-08 Asahi Kasei E-Materials Corp 電子部品接合構造体の製造方法及び該製造方法により得られた電子部品接合構造体
JP2010267997A (ja) * 2010-08-04 2010-11-25 Dowa Holdings Co Ltd セラミックス回路基板およびパワーモジュール

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014090144A (ja) * 2012-10-31 2014-05-15 Denki Kagaku Kogyo Kk セラミック回路基板および製造方法
JP2016072417A (ja) * 2014-09-30 2016-05-09 ルネサスエレクトロニクス株式会社 半導体装置
WO2018173921A1 (ja) 2017-03-23 2018-09-27 株式会社 東芝 セラミックス金属回路基板およびそれを用いた半導体装置
US11594467B2 (en) 2017-03-23 2023-02-28 Kabushiki Kaisha Toshiba Ceramic metal circuit board and semiconductor device using the same
US11973003B2 (en) 2017-03-23 2024-04-30 Kabushiki Kaisha Toshiba Ceramic metal circuit board and semiconductor device using the same
EP4401128A2 (en) 2017-03-23 2024-07-17 Kabushiki Kaisha Toshiba Ceramic metal circuit board and semiconductor device using same
CN112312653A (zh) * 2019-07-31 2021-02-02 日本航空电子工业株式会社 布线板组装体
CN112312653B (zh) * 2019-07-31 2024-05-07 日本航空电子工业株式会社 布线板组装体
WO2022224958A1 (ja) * 2021-04-19 2022-10-27 三菱マテリアル株式会社 銅/セラミックス接合体、および、絶縁回路基板

Also Published As

Publication number Publication date
JP5863234B2 (ja) 2016-02-16

Similar Documents

Publication Publication Date Title
JP5133960B2 (ja) 半導体搭載用回路基板及びその製造方法
JP7080881B2 (ja) セラミックス回路基板及びそれを用いたモジュール
US11046051B2 (en) Metal-on-ceramic substrates
JP5863234B2 (ja) セラミックス回路基板およびこれを用いたモジュール
JP6742073B2 (ja) セラミックス回路基板
WO2011065457A1 (ja) 積層材およびその製造方法
JP4053478B2 (ja) 金属ベース回路基板の製造方法
JP2019502251A (ja) 高出力素子用放熱板材
WO2016017679A1 (ja) セラミックス回路基板及びその製造方法
JP3449458B2 (ja) 回路基板
JP2013175525A (ja) セラミックス回路基板の製造方法およびその回路基板
JP7211949B2 (ja) セラミックス回路基板
JP4988243B2 (ja) プリント配線基板
JP2006351988A (ja) セラミック基板、セラミック回路基板及びそれを用いた電力制御部品。
TW200428534A (en) Thermal interconnect systems, methods of production and uses thereof
JP3308883B2 (ja) 基 板
JP2017065935A (ja) セラミックス回路基板
JP5739179B2 (ja) 積層材およびその製造方法
JP2005129625A (ja) スリット入り回路基板及びその製造方法
JP6621353B2 (ja) 耐熱性セラミックス回路基板
JP7298988B2 (ja) セラミックス回路基板及びその製造方法
JP5388697B2 (ja) 多数個取り回路基板、回路基板、及びそれを用いたモジュール
JPH11233903A (ja) 基 板
JP2002137974A (ja) セラミック体と銅板の接合方法
JP3537320B2 (ja) 回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140825

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141028

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150128

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150205

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20150703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151222

R151 Written notification of patent or utility model registration

Ref document number: 5863234

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250