JP2012115020A - 電気角測定装置 - Google Patents

Abstract

【課題】高精度で高調波を測定する手段を利用して、リソース変更および追加を最小限に抑え同期モータの電気角を測定可能な技術を提供する。
【解決手段】本発明にかかる電気角測定装置１００は、サンプリングクロックに基づいてアナログ入力信号を変換するＡＤＣ１１２、１１４と、アナログ入力信号のゼロクロスを検出するゼロクロス検出器１１６と、アナログ入力信号の基本周波数の整数倍の周波数のＦＦＴタイミングを求め、同期モータ１０２のＺ相パルスのタイミングを基準としてＦＦＴタイミングのパルスを発生するＦＦＴタイミング生成部１４０と、このタイミングにおける値をＦＦＴ演算するＦＦＴ演算処理部１４４と、ＦＦＴ演算の結果からアナログ入力信号の基本波成分と高調波成分とを演算する高調波解析処理部１４６と、同期モータ１０２の電気角を導出する処理部（ＣＰＵ１２６）とを有することを特徴とする。
【選択図】図２

Description

本発明は、同期モータの電気角を測定する電気角測定装置に関する。

広く普及しつつあるハイブリッド自動車（HEV:Hybrid Electric Vehicle）や電気自動車（EV:Electric Vehicle）には、動力源として同期モータが搭載されている。同期モータは、専用の電子制御ユニット(ECU:Electronic Control Unit)によって精細に制御される。すなわち、電子制御ユニットは、バッテリーからの電力を交流信号に変換して同期モータに供給するインバータ（DC-AC変換器）を制御する。

同期モータは固定子に交流信号が流れることで磁界を発生し、回転子に回転力を誘起する。同期モータは負荷トルクの変化によって、固定子と回転子との間で位相のずれを生じる。この位相のずれ即ち電気角と、モータが発生するトルクの大きさは、密接に関係している。そのため、これらの開発現場には、この電気角をリアルタイムに高精度で求めたいとの要請がある。

特許文献１には、従来の電気角測定装置について記載されている。詳述すると、特許文献１では、回転パルス（Ｚ相パルス）を分周し、その整数倍のサンプリングクロックでＡＤ変換する。そして、フーリエ変換部がＦＦＴ演算によって交流電源の例えば電圧信号に含まれている１次の基本波および２次以上の高調波を抽出するとともに、各次数ごとにその実数部と虚数部とから回転パルス（Ｚ相パルス）に対する位相差角を算出する。

一方、特許文献２および特許文献３には、高調波の測定に関する技術（高調波測定装置）が開示されている。特許文献２では、固定サンプリングクロック発生器が発生する第１のサンプリングクロックに基づき、アナログ入力信号をＡＤ変換器にてＡＤ変換する。そして、ＰＬＬサンプリングクロック発生器が発生するゼロクロス検出信号の整数倍の周波数の第２のサンプリングクロックにて、ＡＤ変換器の出力データを直線補間する。かかる直線補間したＡＤ変換器の出力データを用いて、ＦＦＴ演算を実施する。

特許文献３では、アナログ入力信号のゼロクロスの検出信号を高速な基準クロックでカウントし、これをＮ（定数）で除算する。Ｎで除算したものの整数部を基準クロックが入ってくる毎に１カウントずつカウントダウンし、カウント値が１になったらＡＤ変換のタイミングを制御するサンプリングクロックを発生する。サンプリングクロックに基づきＡＤ変換されたデジタルデータを用いて、ＦＦＴ演算を実施する。

特開２００２−３５７６４８号公報 特開２００９−２６４７５３号公報 特開２００７−１９８７６３号公報

上記のように同期モータの電気角測定の重要性は増してきている。そこで、本発明は、高調波測定装置の機能の一部を利用して、リソース変更および追加を最小限に抑えつつ同期モータの電気角をリアルタイムに高精度で測定可能な新規技術を提供することを目的とする。

上記課題を解決するために、本発明にかかる電気角測定装置の代表的な構成は、同期モータの回転量を検出してＺ相パルスを発生するＺ相パルス発生器と、サンプリングクロックに基づいてアナログ入力信号をデジタルデータに変換するＡＤＣと、アナログ入力信号のゼロクロスを検出するゼロクロス検出器と、ゼロクロス検出器のゼロクロス信号に基づきアナログ入力信号の基本周波数を求め、その整数倍の周波数のＦＦＴタイミングを求め、Ｚ相パルスのタイミングを基準としてＦＦＴタイミングのパルスを発生するＦＦＴタイミング生成部と、このタイミングにおける値をＦＦＴ演算するＦＦＴ演算処理部と、ＦＦＴ演算の結果からアナログ入力信号の基本波成分と高調波成分とを演算する高調波解析処理部と、基本波成分に基づき同期モータの電気角を導出する処理部と、を有することを特徴とする。

かかる構成によれば、高調波を測定する手段を利用して、同期モータの電気角を高精度かつリアルタイムに測定することができる。また、高調波測定装置に対して電気角測定を実現するためのリソース変更および追加を最小限に抑えることができ、コストや規模（回路規模）の面でも優れた構造となる。

上記デジタルデータにおいて、上記タイミングにおける値を補間によって求める補間処理部をさらに有すると好ましい。これにより、同期モータの電気角を高精度で測定することができる。

上記補間処理部は、スプライン補間によって上記タイミングにおける値を求めると好ましい。これにより、同期モータの電気角をさらに高精度で測定することができ、また高調波解析の精度も向上させることができる。

本発明によれば、高精度で高調波を測定する手段を利用して、リソース変更および追加を最小限に抑えつつ同期モータの電気角をリアルタイムに高精度で測定可能な技術を提供可能である。

本実施形態にかかる電気角測定装置の概略構成を示すブロック図である。 図１に示す高調波演算ＦＰＧＡの概略構成を示すブロック図である。 図２に示すＦＦＴタイミング生成部の概略構成を示すブロック図である。 図２に示すＦＦＴタイミング生成部のタイミングチャートである。 図２に示す補間処理部の概略構成を示すブロック図である。 スプライン補間の方法を説明する図である。 同期モータの電気角測定について説明する図である。 基準クロック周波数と同期モータの電気角の分解能との関係を説明する図である。 本実施形態にかかる電気角測定装置の応用例を示す図である。

以下に添付図面を参照しながら、本発明の好適な実施形態について詳細に説明する。かかる実施形態に示す寸法、材料、その他具体的な数値などは、発明の理解を容易とするための例示に過ぎず、特に断る場合を除き、本発明を限定するものではない。なお、本明細書および図面において、実質的に同一の機能、構成を有する要素については、同一の符号を付することにより重複説明を省略し、また本発明に直接関係のない要素は図示を省略する。

図１は、本実施形態にかかる電気角測定装置１００の概略構成を示すブロック図である。電気角測定装置１００では、同期モータ１０２の回転量（アナログ量）をＺ相パルス発生器の例としてのロータリーエンコーダ１０４が検出して、Ｚ相パルス、Ａ相パルス、Ｂ相パルス（デジタル量）を出力する。Ｚ相パルスは同期モータ１０２の１回転につき発せられる信号であり、電力計１０８の高調波演算ＦＰＧＡ（Field-Programmable Gate Array）１２４に入力される。

電力計１０８の入力端子には、それぞれ、高調波成分測定または同期モータ１０２の電気角測定の対象となるアナログ入力信号（電圧波形、電流波形）が入力される。例えば、同期モータ１０２に供給される交流信号の電圧波形、電流波形が入力される。固定サンプリングクロック発生器１１０は、任意に設定された固定サンプリングクロックをＡＤＣ（analog to digital converter）１１２、１１４および高調波演算ＦＰＧＡ１２４に供給する。

ＡＤＣ１１２は、前段の入力端子より入力された電圧波形を固定サンプリングクロックに基づきデジタルデータに変換する。ＡＤＣ１１４は、前段の入力端子より入力された電流波形を固定サンプリングクロックに基づきデジタルデータに変換する。ゼロクロス検出器１１６は、ＡＤＣ１１２に入力される電圧波形がゼロレベルを横切ること（ゼロクロス）を検出して、ゼロクロス信号を発生する。ゼロクロス信号は、電圧波形がLOWからHIGHまたはHIGHからLOWへ変化することを検出することで、検出出力が反転する。なお、ＡＤＣ１１４に入力される電流波形のゼロクロスを検出するゼロクロス検出器を採用してもよい。

ＡＤＣ１１２、１１４から出力されたデジタルデータは、それぞれ、アイソレータ１１８、１２０を経由して、電力演算ＦＰＧＡ１２２に入力される。上記ゼロクロス検出器１１６のゼロクロス信号も、アイソレータ１１８、１２０を経由して電力演算ＦＰＧＡ１２２に入力される。アイソレータ１１８、１２０は、入力された信号を電力演算ＦＰＧＡ１２２が受付可能な適正なレベルに変換する。

電力演算ＦＰＧＡ１２２は、受信したデジタルデータおよびゼロクロス信号に基づき、各種演算を実施する。例えば、ＡＤＣ１１２によってデジタル値に変換された電圧瞬時値、ＡＤＣ１１４によってデジタル値に変換された電流瞬時値に基づき、電圧実効値、電流実効値、有効電力を演算する。また、電力演算ＦＰＧＡ１２２は、受信したデジタルデータおよびゼロクロス信号を高調波演算ＦＰＧＡ１２４に送信する。高調波演算ＦＰＧＡ１２４にはこのデジタルデータおよびゼロクロス信号に加えて、固定サンプリングクロック発生器１１０から固定サンプリングクロックが入力され、ロータリーエンコーダ１０４からＺ相パルスが入力される。

高調波演算ＦＰＧＡ１２４は、ゼロクロス信号に基づき設定されたアナログ入力信号の基本周波数の整数倍の周波数のＦＦＴタイミングで、ＡＤＣ１１２、１１４のデジタルデータをスプライン補間してスプライン補間データを演算し、このスプライン補間データに基づきＦＦＴ演算処理、高調波解析処理を実施する。さらに、後に詳述するように、同期モータ１０２の電気角測定モード設定が指定されると、Ｚ相パルスの立ち下がりエッジのタイミングを基準に、ＦＦＴタイミングのパルスを発生する（ＦＦＴタイミングの出力開始タイミングをずらす）。高調波演算ＦＰＧＡ１２４直下の第１メモリ１２８は、スプライン補間データを格納する。

処理部の例としてのＣＰＵ１２６（Central Processing Unit）は、電力演算ＦＰＧＡ１２２や高調波演算ＦＰＧＡ１２４からの演算終了の通知を受け、その演算結果を取得して、ＣＰＵ１２６直下の第２メモリ１３０に格納する。また、ＣＰＵ１２６は、第２メモリ１３０に格納されている電力演算ＦＰＧＡ１２２で求めた電力演算結果のデータ、高調波演算ＦＰＧＡ１２４で求めた高調波演算結果のデータを読み出し、ユーザの操作入力等に従って演算を行うことが可能である。操作部１３４は、操作キーやタッチパネル、キーボード等の入力手段で構成され、ユーザの操作入力を受け付ける。

描画ＦＰＧＡ１３６は、表示器１３８の画像表示を担ういわゆるコントローラである。受信したデータを内部のバッファに一度保存し、内部バッファから描画処理実行データ数分読み出して描画処理を実施するとともに、描画処理したデータを表示器１３８に対して表示更新レートに同期して送信する。また、描画ＦＰＧＡ１３６直下の第３メモリは、この描画処理したデータを格納する。表示器１３８は、液晶ディスプレイやＥＬ(Electro Luminescence)ディスプレイ等で構成される。

図２は、図１に示す高調波演算ＦＰＧＡ１２４の概略構成を示すブロック図である。高調波演算ＦＰＧＡ１２４は、ＦＦＴタイミング生成部１４０、補間処理部１４２、ＦＦＴ演算処理部１４４および高調波解析処理部１４６を含んで構成される。ＦＦＴタイミング生成部１４０は、ゼロクロス検出器１１６のゼロクロス信号に基づきアナログ入力信号の基本周波数の整数倍の周波数のＦＦＴタイミングを出力する。

図３は、図２に示すＦＦＴタイミング生成部１４０の概略構成を示すブロック図である。図４は、図２に示すＦＦＴタイミング生成部１４０のタイミングチャートである。図４では、基準クロックの周波数=１３２ＭＨｚ、固定サンプリングクロックの周波数＝２ＭＨｚ、ゼロクロス信号の周波数＝１．０２ｋＨｚ、Ｍ＝２、Ｎ＝５１２の場合を例示している。

ＦＦＴタイミング生成部１４０のうち、高調波成分測定に際しては、立ち上がりエッジ検出器１５０、パルスカウンタ１５２、メモリ１５４、第１加算器１５６、第１ラッチ１５８、第１演算器１６０、第２演算器１６２、第２加算器１６４、第１セレクタ１６６、第２ラッチ１６８、第１減算器１７０、第２セレクタ１７２、比較器１７４、係数導出部１７６、第２減算器１７８、第３ラッチ１８０が機能する。同期モータ１０２の電気角測定モード設定が指定された際には、さらに立ち下がりエッジ検出器１８２、周期カウンタ１８４、小数点位置設定部１８６、第４ラッチ１８８が機能する。以下では、まず高調波成分測定について説明し、その後同期モータ１０２の電気角測定について説明する。

立ち上がりエッジ検出器１５０は、入力されるゼロクロス信号の立ち上がりエッジを検出することによりパルスを１つ生成し、パルスカウンタ１５２に出力する。パルスカウンタ１５２には、ゼロクロス信号の他、図示しない基準クロック発生源から一定間隔のパルス列よりなる基準クロックが入力される。基準クロックの周波数は固定サンプリングクロックの周波数より十分高いものとする。

パルスカウンタ１５２は、立ち上がりエッジ検出器１５０の出力パルスを受けて次の出力パルスまでの間、基準クロックのパルス数をカウントする。カウント終了後、そのカウント値をメモリ１５４に対し出力する。

メモリ１５４は、パルスカウンタ１５２の出力をＭ個保存できる領域を有する。立ち上がりエッジ検出器１５０の出力パルスがあるごとに、パルスカウンタ１５２のカウント値出力はメモリ１５４に保存される。１回目の立ち上がりエッジ検出器１５０の出力パルスによりメモリ１５４の第１のメモリ領域にパルスカウンタ１５２のカウント値出力が保存され、２回目の立ち上がりエッジ検出器１５０の出力パルスによりメモリ１５４の第２のメモリ領域にパルスカウンタ１５２のカウント値出力が保存され、Ｍ回目の立ち上がりエッジ検出器１５０の出力パルスによりメモリ１５４の第Ｍのメモリ領域にパルスカウンタ１５２のカウント値出力が保存される。

そして、（Ｍ＋１）回目の立ち上がりエッジ検出器１５０の出力パルスではメモリ１５４の先頭に戻って第１のメモリ領域にパルスカウンタ１５２のカウント値出力が保存され、（Ｍ＋２）回目の立ち上がりエッジ検出器１５０の出力パルスではメモリ１５４の第２のメモリ領域にパルスカウンタ１５２のカウント値出力が保存される。なお、ここでは、操作部１３４からアベレージ回数設定を指定することにより、上記Ｍを任意に設定可能にしている。

第１加算器１５６は、メモリ１５４の第１〜第Ｍまでのメモリ領域に保存されているパルスカウンタ１５２のカウント値をすべて加算して出力する。第１ラッチ１５８では、立ち上がりエッジ検出器１５０の出力パルスがあるごとに、第１加算器１５６の加算出力を保持する。

第１演算器１６０は、除算器、乗算器、シフタなどで構成される。除算器の場合、定数１として数値Ｎが入力され、第１ラッチ１５８に保持された加算出力をＮで除算した数値が出力される。乗算器の場合、定数１として（１／Ｎ）を計算した数値が入力され、第１ラッチ１５８に保持された加算出力に（１／Ｎ）を乗算した数値が出力される。Ｎが２のべき数の場合、シフタを用いることもできる。シフタの場合、定数１として（ｌｏｇ_２Ｎ）を計算した数値が入力され、第１ラッチ１５８に保持された加算出力を右へ（ｌｏｇ_２Ｎ）ビット分シフトした数値が出力される。

第２演算器１６２も、除算器、乗算器、シフタなどで構成される。除算器の場合、定数２として数値Ｍが入力され、第１演算器１６０の出力をＭで除算した数値が出力される。乗算器の場合は、定数２として（１／Ｍ）を計算した数値が入力され、第１演算器１６０の出力に（１／Ｍ）を乗算した数値が出力される。Ｍが２のべき数の場合、シフタを用いることもできる。シフタの場合、定数２として（ｌｏｇ_２Ｍ）を計算した数値が入力され、第１演算器１６０の出力を右へ（ｌｏｇ_２Ｍ）ビット分シフトした数値が出力される。

第２加算器１６４には、第２演算器１６２の出力と、第２セレクタ１７２の出力が入力される。第２加算器１６４はこれらを加算して出力する。

第１セレクタ１６６には、第２加算器１６４の出力と第２セレクタ１７２の出力が入力されており、比較器１７４の出力が０か１かによっていずれか一方を出力する。比較器１７４の出力が０のときは第２セレクタ１７２の出力を出力し、１のときは第２加算器１６４の出力を出力する。第２ラッチ１６８は、固定サンプリングクロックの立ち上がりエッジを基準として、第１セレクタ１６６の出力を保持する。

第１減算器１７０には、第２ラッチ１６８に保持された第１セレクタ１６６の出力と、係数導出部１７６が出力する係数ｈが入力される。第１減算器１７０は、固定サンプリングクロックのタイミングで、第１セレクタ１６６の出力から係数ｈを引いて出力する（以下、これを「出力値β」と称する）。出力値βは小数を含む数値である。

第２セレクタ１７２は、高調波成分測定に際しては、常時第１減算器１７０の出力を出力する。操作部１３４から電気角測定モード設定が指定されると、第４ラッチ１８８の出力を出力する（後程、詳細に説明する）。比較器１７４は、第１減算器１７０の出力値βが係数ｈ以下のとき（β≦ｈ）は１（ＦＦＴタイミング）を出力し、出力値βがｈより大きいとき（β＞ｈ）は０を出力する。

係数導出部１７６は、基準クロックの周波数を固定サンプリングクロックの周波数で除した係数ｈを出力する。係数ｈは、固定サンプリングクロックの間隔が基準クロックの何クロック分であるかを意味しており、小数を含む数値である。係数導出部１７６では、第１減算器１７０、第２減算器１７８に合わせて、係数ｈの小数点位置をビットシフト（桁合わせ）して出力する。

第２減算器１７８は、比較器１７４からＦＦＴタイミング（すなわち１）が出力されたタイミングで、係数ｈから第１減算器１７０の出力値βを引いた値を補間係数αとして出力する。補間係数αは、ＦＦＴタイミングのタイミングが次に来る固定サンプリングクロックに対し、どれだけずれているかを示すものである。出力値βが小数を含む数値であるから、補間係数αも同様である。第３ラッチ１８０では、固定サンプリングクロックの立ち上がりエッジを基準に第２減算器１７８の出力を保持して、補間係数αを出力する。

図５は、補間処理部１４２の概略構成を示すブロック図である。図６は、スプライン補間の方法を説明する図である。本実施形態では、ＦＦＴタイミングを中心とする６点（前３点、後３点）の固定サンプリングクロックのデジタルデータ（固定サンプリングＡＤ値）を用いて補間処理部１４２がスプライン補間を行う。補間処理部１４２は、メモリ１９０ａ、１９０ｂ、シフタ１９２ａ、１９２ｂ、切替器１９４、補間演算器１９６を含んで構成される。

メモリ１９０ａは、固定サンプリングクロックごとのＡＤＣ１１２のデジタルデータ（電圧のＡＤ値）を最新のものから過去６回分保持し、古い時刻のデジタルデータから順番に、ｙ０ｕ、ｙ１ｕ、ｙ２ｕ、ｙ３ｕ、ｙ４ｕ、ｙ５ｕとして出力する。メモリ１９０ｂは、固定サンプリングクロックごとのＡＤＣ１１４のデジタルデータ（電流のＡＤ値）を最新のものから過去６回分保持し、古い時刻のデジタルデータから順番に、ｙ０ｉ、ｙ１ｉ、ｙ２ｉ、ｙ３ｉ、ｙ４ｉ、ｙ５ｉとして出力する。

シフタ１９２ａは３段のシフタで構成され、固定サンプリングクロックごとにＦＦＴタイミングを１段目にラッチし、それを固定サンプリングクロックごとに、２段目、３段目にシフトし、３段目のデータを出力する。これにより、ＦＦＴタイミング生成部１４０からＦＦＴタイミングが出力された後に３回目の固定サンプリングクロックが到達したときにＦＦＴタイミングが出力される。

シフタ１９２ｂも、上記と同様に３段のシフタで構成される。固定サンフリングクロックごとに補間係数αを１段目にラッチし、それを固定サンプリングクロックごとに、２段目、３段目にシフトし、３段目のデータを出力する。

切替器１９４は、補間演算器１９６にＡＤＣ１１２側（電圧側）のデータを入力するとき、ｙ０＝ｙ０ｕ、ｙ１＝ｙ１ｕ、…、ｙ５＝ｙ５ｕとして出力する。補間演算器１９６にＡＤＣ１１４側（電流側）のデータを入力するとき、ｙ０＝ｙ０ｉ、ｙ１＝ｙ１ｉ、…、ｙ５＝ｙ５ｉとして出力する。

シフタ１９２ａの出力が１（ＦＦＴタイミング）のとき、補間演算器１９６によってスプライン補間が実施される。図６に示すように、１つの補間データを求めるのに、それより前の固定サンプリングのＡＤ値で近い時刻から３点（ｘ０，ｙ０）〜（ｘ２，ｙ２）、それより後の固定サンプリングのＡＤ値で近い時刻から３点（ｘ３，ｙ３）〜（ｘ５，ｙ５）の計６点のみを使用して、スプライン補間データを演算する。

再び、図２を参照する。補間演算器１９６によって演算されたスプライン補間データは、随時第１メモリ１２８に格納される。第１メモリ１２８に格納されるスプライン補間データが規定数に達したら、スプライン補間処理が終了する。そして、補間処理部１４２からＦＦＴ演算処理部１４４に対し、スプライン補間処理の終了が通知される。

ＦＦＴ演算処理部１４４は、上記スプライン補間処理の終了通知を受信後、第１メモリ１２８に格納された規定数のスプライン補間データを連続的に読み出し、ＦＦＴ演算処理を実施する。そして、ＦＦＴ演算処理が終了したら、ＦＦＴ演算処理により求められた実数部データ、虚数部データをの浮動小数点フォーマットにて、高調波解析処理部１４６へと送信する。

高調波解析処理部１４６は、高調波解析処理を実施して１次の基本波成分および２次以上の高調波成分を演算する。すなわち、１次の基本波成分および２次以上の高調波成分ごとに、実数部データ、虚数部データを演算する。高調波解析処理部１４６は、その高調波演算結果をＣＰＵ１２６直下の第２メモリ１３０に格納する。

上述した構成によれば、アナログ入力信号の周期（ゼロクロス信号の周期）に対する高調波成分測定を高精度で実施することができる。すなわち、ＦＦＴタイミングにおける値をスプライン補間により求めたため、アナログ入力信号に本来含まれない高調波成分を低減することができ、精度の向上を図ることができる。なお、アナログ入力信号の電圧波形、電流波形に対し高調波成分測定を実施した場合には、高調波成分測定により位相情報を含む実数部データ、虚数部データが求められるため、その電圧波形と電流波形の位相角を導出することが可能である。

本実施形態にかかる電気角測定装置１００では、上述した高精度で高調波を測定する手段を利用して、リソース変更および追加を最小限に抑え同期モータ１０２の電気角をリアルタイムに高精度で測定可能にしている。以下、同期モータ１０２の電気角測定について説明する。図７は、同期モータ１０２の電気角測定について説明する図である。

図３および図７を参照するものとする。同期モータ１０２の電気角測定モード設定の指定は、操作部１３４（図１参照）によって行われる。同期モータ１０２の電気角測定モード設定が指定されるとＣＰＵ１２６に通知され、ＣＰＵ１２６が高調波演算ＦＰＧＡ１２４の第２セレクタ１７２の出力を第４ラッチ１８８に切り替える。

同期モータ１０２の電気角測定モード設定が指定された場合についても、立ち上がりエッジ検出器１５０、パルスカウンタ１５２、メモリ１５４、第１加算器１５６、第１ラッチ１５８、第１演算器１６０、第２演算器１６２、第２加算器１６４、第１セレクタ１６６、第２ラッチ１６８、第１減算器１７０、比較器１７４、係数導出部１７６、第２減算器１７８、第３ラッチ１８０は、高調波成分測定時と同様に機能する。

周期カウンタ１８４は、固定サンプリングクロックの立ち上がりエッジを基準に、固定サンプリングクロック周期（固定サンプリングクロック間隔）を基準クロックでカウントする。小数点位置設定部１８６は、係数導出部１７６が出力する係数ｈと小数点位置が合うように、周期カウンタ１８４のカウント値をビットシフト（桁合わせ）して出力する。

立ち下がりエッジ検出器１８２は、ロータリーエンコーダ１０４が発生するＺ相パルスの立ち下がりエッジを検出する。第４ラッチ１８８は、Ｚ相パルスの立ち下がりエッジを基準に、小数点位置設定部１８６の出力を保持する。すなわち、第４ラッチ１８８の値は、固定サンプリングクロックの立ち上がりエッジから、Ｚ相パルスの立ち下がりエッジが基準クロックの何クロック目に入ったかを示すこととなる。なお、第４ラッチ１８８の初期値は、係数導出部１７６の係数ｈより大きくなるよう設定される。

同期モータ１０２の電気角測定モード設定の指定により、第２セレクタ１７２では第４ラッチ１８８の出力を出力する。比較器１７４は、第４ラッチ１８８の出力が係数ｈ以下のときは１（ＦＦＴタイミング）を出力し、それ以外のときは０を出力する。第４ラッチ１８８の初期値は係数ｈより大きくなるよう設定されるため、図７に示すように、Ｚ相パルスの立ち下がりエッジが検出されるまでは、ＦＦＴタイミングは出力されない。Ｚ相パルスの立ち下がりエッジが検出されると、第４ラッチ１８８には小数点位置設定部１８６により小数点位置を設定した周期カウンタ１８４のカウント値が保持されるため、第２セレクタ１７２の出力は必ず係数ｈ以下となり、ＦＦＴタイミングが出力される。

Ｚ相パルスの立ち下がりエッジが検出されＦＦＴタイミングが出力されると、第２減算器１７８はそのタイミングで係数ｈから第４ラッチの出力を引いて補間係数αを出力する。また、第２加算器１６４および第１セレクタ１６６には、第２セレクタ１７２の出力である第４ラッチ１８８の出力が入力される。

最初のＦＦＴタイミングが出力されると、第２セレクタ１７２の出力は、第４ラッチ１８８から第１減算器１７０に切り替わる。Ｚ相パルスの立ち下がりエッジは１回目のみ有効であり、２回目以降は無効となる。これより、ＦＦＴタイミングはその間隔（波長）を維持したまま、Ｚ相パルスの立ち下がりエッジのタイミングを基準にずれることとなる。なお、電気角測定装置１００では、同期モータ１０２の電気角測定モード動作時のＦＦＴウィンドウよりも長い間隔のアップデートレートが設定されている。アップデートレートに基づき、このような設定は全て初期化（無効化）される。

Ｚ相パルスの立ち下がりエッジを基準に出力されたＦＦＴタイミングおよび補間係数αに基づき、上記と同様に、補間処理部１４２はスプライン補間データを演算し、ＦＦＴ演算処理部１４４はそのスプライン補間データを用いてＦＦＴ演算処理を実施し、高調波解析処理部１４６は高調波解析処理を実施する（図２参照）。これより、Ｚ相パルスの立ち下がりエッジを基準に出力されたＦＦＴタイミングおよび補間係数αに基づき、１次の基本波成分および２次以上の高調波成分ごとに、実数部データ、虚数部データが求められる。この実数部データ、虚数部データは一度、第２メモリ１３０に格納される。

ＣＰＵ１２６は、この第２メモリに格納した１次の基本波成分の実数部データ、虚数部データを再び読み出して、下記の式（１）に基づき位相角θ（図７参照）すなわち同期モータ１０２の電気角を導出する。導出された同期モータ１０２の電気角のデータは、描画ＦＰＧＡ１３６に送られ、表示器１３８に＋１８０°〜−１８０°の範囲でリアルタイムに表示される。
θ＝atan2(基本波成分の実数部データ, 基本波成分の虚数部データ)×180/π
…（式１）

なお、上記のように電気角測定装置１００では、アップデートレートに基づき設定の初期化（無効化）が図られる。これにより、第２セレクタ１７２の出力も初期化（無効化）される。そのため、同期モータ１０２の電気角測定モード設定が指定され続ける限り、アップデートレートに基づき同期モータ１０２の電気角測定が繰り返しリアルタイムで実施される。

上述した構成のとおり、本実施形態にかかる電気角測定装置１００では、小数点を含めてＦＦＴタイミングを生成し、ＦＦＴタイミングにおける値をスプライン補間により演算して同期モータ１０２の電気角測定を実施するため、高精度を確保することができる。なお、図８は、基準クロック周波数と同期モータ１０２の電気角の分解能との関係を説明する図である。図８に示すように、基準クロックの周波数を上げることにより、固定サンプリングクロックの２点間の演算分解能の精度が向上する。これにより、同期モータ１０２の電気角の分解能を上げることができるため、この電気角をさらに高精度で導出することが可能となる。

なお、上述した構成を採用する代わりに、Ｚ相パルスをＦＦＴ演算処理部１４４に入力し同時にＦＦＴ演算処理することで同期モータ１０２の電気角を測定することも可能ではある。しかし、この場合には、ＦＰＧＡのゲート規模やメモリの容量の増大を招くことになる。本実施形態にかかる電気角測定装置１００では、コストや規模の増大を最小限に抑え、高精度で同期モータ１０２の電気角を測定することができる。

図９は、本実施形態にかかる電気角測定装置１００の応用例（電気角測定装置２００）を示す図である。２系統のアナログ入力信号および２系統のＺ相パルスが入力される場合、図９に示すように高調波演算ＦＰＧＡ２２４に２系統のＦＦＴタイミング生成部２４０ａ、２４０ｂを備えることで、２系統個別に同期モータ１０２の電気角の測定を実施することが可能である。

以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明はかかる例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。

本発明は、同期モータの電気角を測定する電気角測定装置として利用することができる。

１００、２００…電気角測定装置、１０２…同期モータ、１０４…ロータリーエンコーダ、１０８…電力計、１１０…固定サンプリングクロック発生器、１１２、１１４…ＡＤＣ、１１６…ゼロクロス検出器、１１８、１２０…アイソレータ、１２２…電力演算ＦＰＧＡ、１２４、２２４…高調波演算ＦＰＧＡ、１２６…ＣＰＵ、１２８…第１メモリ、１３０…第２メモリ、１３２…第３メモリ、１３４…操作部、１３６…描画ＦＰＧＡ、１３８…表示器、１４０、２４０ａ、２４０ｂ…ＦＦＴタイミング生成部、１４２…補間処理部、１４４…ＦＦＴ演算処理部、１４６…高調波解析処理部、１５０…立ち上がりエッジ検出器、１５２…パルスカウンタ、１５４…メモリ、１５６…第１加算器、１５８…第１ラッチ、１６０…第１演算器、１６２…第２演算器、１６４…第２加算器、１６６…第１セレクタ、１６８…第２ラッチ、１７０…第１減算器、１７２…第２セレクタ、１７４…比較器、１７６…係数導出部、１７８…第２減算器、１８０…第３ラッチ、１８２…立ち下がりエッジ検出器、１８４…周期カウンタ、１８６…小数点位置設定部、１８８…第４ラッチ、１９０ａ、１９０ｂ…メモリ、１９２ａ、１９２ｂ…シフタ、１９４…切替器、１９６…補間演算器

Claims (3)

1. 同期モータの回転量を検出してＺ相パルスを発生するＺ相パルス発生器と、
   サンプリングクロックに基づいてアナログ入力信号をデジタルデータに変換するＡＤＣと、
   前記アナログ入力信号のゼロクロスを検出するゼロクロス検出器と、
   前記ゼロクロス検出器のゼロクロス信号に基づきアナログ入力信号の基本周波数を求め、その整数倍の周波数のＦＦＴタイミングを求め、前記Ｚ相パルスのタイミングを基準として該ＦＦＴタイミングのパルスを発生するＦＦＴタイミング生成部と、
   前記タイミングにおける値をＦＦＴ演算するＦＦＴ演算処理部と、
   ＦＦＴ演算の結果からアナログ入力信号の基本波成分と高調波成分とを演算する高調波解析処理部と、
   前記基本波成分に基づき前記同期モータの電気角を導出する処理部と、
   を有することを特徴とする電気角測定装置。
2. 前記デジタルデータにおいて、前記タイミングにおける値を補間によって求める補間処理部をさらに有することを特徴とする請求項１に記載の電気角測定装置。
3. 前記補間処理部は、スプライン補間によって前記タイミングにおける値を求めることを特徴とする請求項２に記載の電気角測定装置。

Images