JP2012114137A - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP2012114137A JP2012114137A JP2010259865A JP2010259865A JP2012114137A JP 2012114137 A JP2012114137 A JP 2012114137A JP 2010259865 A JP2010259865 A JP 2010259865A JP 2010259865 A JP2010259865 A JP 2010259865A JP 2012114137 A JP2012114137 A JP 2012114137A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- pad
- integrated circuit
- semiconductor integrated
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】例えばクラック発生などに起因する大量生産段階での低歩留りという問題を防止できる半導体集積回路を提供する。
【解決手段】パッドメタルの下に回路を有する半導体集積回路において、パッド開口部分のパッドメタルの少なくとも下全面に、互いに同一の電位を有する配線メタルを形成し、当該配線メタルの電位を上記パッドメタルと異なる電位に設定した。また、上記配線メタル、及び上記配線メタル以外の電位を有する別の配線メタルは、上記パッドメタルよりも下層に形成される。さらに、上記半導体集積回路の複数のパッドにおいて、バッド開口部分のパッドメタルの少なくとも下全面に形成された複数の配線メタルは互いに同一の電位に設定される。
【選択図】図6
【解決手段】パッドメタルの下に回路を有する半導体集積回路において、パッド開口部分のパッドメタルの少なくとも下全面に、互いに同一の電位を有する配線メタルを形成し、当該配線メタルの電位を上記パッドメタルと異なる電位に設定した。また、上記配線メタル、及び上記配線メタル以外の電位を有する別の配線メタルは、上記パッドメタルよりも下層に形成される。さらに、上記半導体集積回路の複数のパッドにおいて、バッド開口部分のパッドメタルの少なくとも下全面に形成された複数の配線メタルは互いに同一の電位に設定される。
【選択図】図6
Description
本発明は、例えば外部信号を入出力するメタルバッドを有する半導体集積回路に関する。
近年、高集積化が要求される半導体装置においては外部信号をインターフェースするパッドの下部領域にトランジスタ等の能動素子を配置している。例えば特許文献1では、パッドの下部領域にESD(静電気放電)保護ダイオードを配置することで高集積化を実現している。しかしながら、このような構成ではウェハテストによるパッドへのプローブ、アセンブリによるパッドへのボンディングによる衝撃により層間絶縁膜のクラックが発生し、パッドを構成するメタルとパッドの下部領域に存在する回路の配線メタルのショートが発生するという問題があった。
また、例えば特許文献2では、このクラックに対して、層間絶縁膜強度を均一にしてクラックを防止することが提案されている。これらの従来技術では複数回のプローブによる衝撃、パッド座標やパッドサイズによって異なるボンディングによる衝撃に対してクラックを完全に防止するものでない。
図1は従来例1に係るESD(静電気放電)保護ダイオード10,20を用いた半導体集積回路を示す回路図であり、図2は図1の半導体集積回路の平面図であり、図3は図2のA−A’線についての縦断面図である。なお、半導体集積回路上のパッド開口50部分以外に存在する絶縁保護膜51は図2に図示していない。また、本願図面の縦断面図において、断面はハッチングすべきであるが、図示の見やすさのために、ハッチングを省略している。
図1において、パッドメタル43は配線メタル61,62を介してダイオード10,20に接続され、さらに、ダイオード10,20を介して電源メタル41及び接地メタル42に接続されている。また、図2及び図3において、パッドメタル43は絶縁層40内の最上層に形成されており、電源メタル41及び接地メタル42はパッドメタル43より下層に形成される。さらに、接地メタル42をスルーホール導体72、配線メタル61及びスルーホール導体71を介して半導体基板30内のP−ウェル21上のP+フィールド22に接続する一方、パッドメタル43を、スルーホール導体73、配線メタル62、スルーホール導体72、配線メタル61、及びスルーホール導体71を介してN+フィールド23に接続することで図1の接地に対するダイオード20を構成している。さらに、電源メタル41をスルーホール導体72、配線メタル61及びスルーホール導体71を介してN−ウェル11上のN+フィールド13に接続する一方、パッドメタル43を、スルーホール導体73、配線メタル62、スルーホール導体72、配線メタル61、及びスルーホール導体71を介してP+フィールド12に接続することで、図1の電源に対するダイオード10を構成している。
図4は従来例2に係る半導体集積回路においてクラック44が発生する状態を示す縦断面図であり、図5は図4の半導体集積回路においてクラック44によるショートが発生する状態を示す縦断面図である。
図4及び図5の絶縁層40において、パッドメタル43、電源メタル41及び接地メタル42のみを図示している。パッド開口50部分のパッドメタル43に対するプローブ、ボンディングの衝撃は常に同じ箇所に加わるものではなく、従って、常に同じ箇所にクラック44が発生するものではない。図4のように、パッドメタル43下部の電源メタル41及び接地メタル42の存在しない場所にクラック44が発生した場合、ショートは発生しないが、図5のように接地メタル42上でクラック44が発生した場合、ショートが発生する。
すなわち、クラック44の発生はパッドメタル43への衝撃に対して弱いパッド構造で発生するが、半導体集積回路の評価段階もしくは生産初期段階では発生していなかったショートが大量生産段階で発生する可能性がある。つまり、評価段階もしくは生産初期段階で衝撃に弱いパッド構造の問題が顕著に現れない場合があり、大量生産段階で集積回路の歩留り低下という問題を引き起こすことになる。
本発明の目的は以上の問題点を解決し、このような原因に起因する大量生産段階での低歩留りという問題を防止できる半導体集積回路を提供することにある。
本発明に係る半導体集積回路は、パッドメタルの下に回路を有する半導体集積回路において、
パッド開口部分のパッドメタルの少なくとも下全面に、互いに同一の電位を有する配線メタルを形成し、当該配線メタルの電位を上記パッドメタルと異なる電位に設定したことを特徴とする。
パッド開口部分のパッドメタルの少なくとも下全面に、互いに同一の電位を有する配線メタルを形成し、当該配線メタルの電位を上記パッドメタルと異なる電位に設定したことを特徴とする。
上記半導体集積回路において、上記配線メタル、及び上記配線メタル以外の電位を有する別の配線メタルは、上記パッドメタルよりも下層に形成されたことを特徴とする。
また、上記半導体集積回路において、上記半導体集積回路の複数のパッドにおいて、バッド開口部分のパッドメタルの少なくとも下全面に形成された複数の配線メタルは互いに同一の電位に設定されたことを特徴とする。
さらに、上記半導体集積回路において、上記各配線メタルは、メタルの無い領域にてなるホールを有し、上記ホールの対角線の大きさは2μm未満であることを特徴とする。
従って、本発明によれば、パッド開口部分のパッドメタル下全面に同じ電位の配線メタルが存在することにより、パッドのどの位置でクラックの発生があってもショートの検出が可能となり、大量生産時の低歩留りを防止できる。
また、パッドメタル下全面に同じ電位の配線メタルを存在させ、それ以外の電位を持つ配線メタルは、パッド下にあり、パッドメタル下全面の配線メタルより下層のメタルで構成することにより、当該半導体集積回路の集積度を維持できる。
さらに、半導体集積回路上複数のパッドにおいて、バッド開口部分のパッドメタル下全面に存在する配線メタルが同じ電位であることで、より大量生産時の低歩留りを防止できる。
またさらに、パッドメタル下の配線メタルは複数個のメタルの無い領域にてなるホールを有し、このホールの対角線の大きさは2μm未満であることで、各メタル層を平坦化する必要のある多層配線構造プロセスであっても、パッドのどの位置でクラックの発生があってもショートの検出が可能となり、大量生産時の低歩留りを防止できる。
以下、本発明に係る実施例について図面を参照して説明する。なお、以下の各実施例及び従来例において、同様の構成要素については同一の符号を付している。また、本願図面の縦断面図において、断面はハッチングすべきであるが、図示の見やすさのために、ハッチングを省略している。
図6は本発明の実施例1に係る半導体集積回路においてクラック44によるショートが発生する状態を示す縦断面図であり、図7は図6の半導体集積回路の平面図である。
図6において、半導体基板30上の絶縁層40において、パッドメタル43及び電源メタル41又は接地メタル42が形成され、パッドメタル43の下に所定の電子回路が形成されている。ここで、図6のように、衝撃の加わるパッド開口50部分のパッドメタル43の下の少なくとも全面に、互いに同一の電位である配線メタルである電源メタル41又は接地メタル42を形成する。なお、当該配線メタルは、従来例における配線メタル62などであってもよい。この構造によりパッドメタル43の下面のどの位置においても、クラック44又はショートSSの発生があっても、その発生を検出することができる。なお、検出回路は、各メタル間に流れる電流が所定のしきい値電流以上流れたときにショートSSなどが発生したと検出することができ、以下の各実施例においても同様である。
また、図7に示すように、配線メタルである電源メタル41又は接地メタル42や、その他の配線メタル62はパッドメタル43と同一の形状である必要はなく、少なくとも、衝撃の加わるパッド開口50部分のパッドメタル43の下の少なくとも全面に形成されていればよい。
図8は本発明の実施例2に係る半導体集積回路の縦断面図である。図8において、図3の従来例1と同様に、半導体基板30内にダイオード10,20が形成され、半導体基板30上の絶縁層40内に、電源メタル41と、接地メタル42と、パッドメタル43と、配線メタル61,62と、スルーホール導体71,72,73が形成されている。ここで、パッドメタル43の下の実質的に全面(全面の例えば90%以上であればよい。)に接地メタル42を形成し、電源メタル41を接地メタル42と同層で形成したことを特徴としている。この場合、電源メタル41及びダイオード10がパッド開口50領域の外部に形成され、集積度が悪くなる。
図9は本発明の実施例3に係る半導体集積回路の縦断面図である。図9において、図8の実施例2と比較して、電源メタル41を接地メタル42の下層に形成したことを特徴としている。ここで、パッド開口50領域内に電源メタル41及びダイオード10を形成できる。つまり、パッドメタル43の下の実質的に全面(全面の例えば90%以上であればよい。)に互いに同じ電位の配線メタル(例えば接地メタル42)を形成し、それ以外の電位を持つ配線メタル(例えば電源メタル41など)は、パッドメタル43の下全面の配線メタルより下層に形成することで集積度を維持できる。
図10は実施例4のための比較例に係る半導体集積回路の平面図である。図10において、半導体基板30上に複数配置されたパッドであり、接地メタル42上には接地に接続される接地パッドGP、第1の信号を入出力する信号パッドS1、第2の信号を入出力する信号パッド信号S2、及び接地に接続される接地パッドGPが配置され、電源メタル41上には、第3の信号を入出力する信号パッドS3、第4の信号を入出力する信号S4、及び電源電圧源に接続される電源パッドPPが配置されている。半導体チップ上のパッドはその配置位置によりすべて同じプローブ、ボンディングの衝撃を受けるものでないためパッド位置によるばらつきも生じる。図10において、例えばショートSS1、SS2、及びSS3が発生した場合、ショートSS2の検出は異なる電位でのショートなので可能であるが、ショートSS1及びショートSS3はパッド電位と各パッドメタル下のメタルの電位が同一であるため検出できない。以上の問題点を解決するために以下の実施例を提案する。
図11は本発明の実施例4に係る半導体集積回路の平面図である。図11において、上記の問題点を考慮し、図11のように半導体集積回路上すべてのパッドメタル下の配線メタルを、接地電位を有する接地メタル42とした。本実施例4では、ショートSS1は同電位であるので検出できないが、ショートSS2及びショートSS3は異なる電位なので検出が可能である。
図12は本発明の実施例5に係る半導体集積回路の平面図である。図12において、すべてのパッドS1〜S4,GP,PP下の配線メタルを、接地電位及び電源電位とは異なる他の電位を有するショート検出用メタル45とした。この場合、ショートSS1、ショートSS2、及びショートSS3の検出が可能である。また、高集積化が要求される半導体集積回路装置においては、より多層配線構造となり、各メタル層の平坦化のため全面にメタル配線を配置できない場合もある。
図13(a)は本発明の実施例6に係る半導体集積回路で用いる配線メタル46を示す平面図であり、図13(b)はその変形例を示す平面図であり、図13(c)は図13(a)及び図13(b)の矩形ホール47の大きさを示す平面図である。
図13(a)に示すように、配線メタル46にメタルの無い領域にてなる複数の矩形ホール47を形成することが好ましい。当該矩形ホール47は好ましくは正方形状のホールであり、当該配線メタル46の長手方向に平行な格子の各位置で所定の一定間隔で形成されている。また、図13(b)においては、複数の矩形ホール47は、当該配線メタル46の長手方向に対して例えば60度方向に平行な菱形格子の各位置で所定の一定間隔で形成されている。
ここで、矩形ホール47の大きさは以下の通りである。本発明者らの調査によればクラック44の水平面での大きさは2〜3μm程度から数10μmであるため、当該矩形ホール47の最大の大きさ、すなわち対角線の最大長さは、図13(c)に示すように、2μm未満であればショート発生の有無を検出することができ、これにより、評価段階もしくは生産初期段階で衝撃に弱いパッド構造の問題が顕著に現れないことによる、大量生産段階での低歩留りという問題を防止できる。
図14(a)は本発明の実施例7に係る半導体集積回路で用いる配線メタル46を示す平面図であり、図14(b)は図14(a)の矩形ホール48の大きさを示す平面図である。
また、図14(a)に示すように、配線メタル46にメタルの無い領域にてなる複数の矩形ホール48を形成し、当該矩形ホール48は好ましくは正方形状のホールであり、当該配線メタル46の長手方向に対して例えば45度方向に平行な正方形格子の各位置で所定の一定間隔で形成されている。なお、当該矩形ホール47の最大の大きさ、すなわち対角線の最大長さは、好ましくは、図14(b)に示すように、上述と同様に2μm未満である。
以上詳述したように、本発明によれば、パッド開口部分のパッドメタル下全面に同じ電位の配線メタルが存在することにより、パッドのどの位置でクラックの発生があってもショートの検出が可能となり、大量生産時の低歩留りを防止できる。
また、パッドメタル下全面に同じ電位の配線メタルを存在させ、それ以外の電位を持つ配線メタルは、パッド下にあり、パッドメタル下全面の配線メタルより下層のメタルで構成することにより、当該半導体集積回路の集積度を維持できる。
さらに、半導体集積回路上複数のパッドにおいて、バッド開口部分のパッドメタル下全面に存在する配線メタルが同じ電位であることで、より大量生産時の低歩留りを防止できる。
またさらに、パッドメタル下の配線メタルは複数個のメタルの無い領域にてなるホールを有し、このホールの対角線の大きさは2μm未満であることで、各メタル層を平坦化する必要のある多層配線構造プロセスであっても、パッドのどの位置でクラックの発生があってもショートの検出が可能となり、大量生産時の低歩留りを防止できる。
10,20…ダイオード、
11…N−ウェル、
12…P+フィールド、
13…N+フィールド、
21…P−ウェル、
22…P+フィールド、
23…N+フィールド、
30…半導体基板、
40…絶縁層、
41…電源メタル、
42…接地メタル、
43…パッドメタル、
44…クラック、
45…検出用メタル、
46…配線メタル、
47,48…矩形ホール、
50…パッド開口、
51…絶縁保護膜、
61,62…配線メタル、
71,72,73…スルーホール導体、
GP…接地パッド、
PP…電源パッド、
S1,S2,S3,S4…信号パッド、
SS1,SS2,SS3…ショート。
11…N−ウェル、
12…P+フィールド、
13…N+フィールド、
21…P−ウェル、
22…P+フィールド、
23…N+フィールド、
30…半導体基板、
40…絶縁層、
41…電源メタル、
42…接地メタル、
43…パッドメタル、
44…クラック、
45…検出用メタル、
46…配線メタル、
47,48…矩形ホール、
50…パッド開口、
51…絶縁保護膜、
61,62…配線メタル、
71,72,73…スルーホール導体、
GP…接地パッド、
PP…電源パッド、
S1,S2,S3,S4…信号パッド、
SS1,SS2,SS3…ショート。
Claims (4)
- パッドメタルの下に回路を有する半導体集積回路において、
パッド開口部分のパッドメタルの少なくとも下全面に、互いに同一の電位を有する配線メタルを形成し、当該配線メタルの電位を上記パッドメタルと異なる電位に設定したことを特徴とする半導体集積回路。 - 上記配線メタル、及び上記配線メタル以外の電位を有する別の配線メタルは、上記パッドメタルよりも下層に形成されたことを特徴とする請求項1記載の半導体集積回路。
- 上記半導体集積回路の複数のパッドにおいて、バッド開口部分のパッドメタルの少なくとも下全面に形成された複数の配線メタルは互いに同一の電位に設定されたことを特徴とする請求項1又は2記載の半導体集積回路。
- 上記各配線メタルは、メタルの無い領域にてなるホールを有し、上記ホールの対角線の大きさは2μm未満であることを特徴とする請求項1〜3のうちのいずれか1つに記載の半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010259865A JP2012114137A (ja) | 2010-11-22 | 2010-11-22 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010259865A JP2012114137A (ja) | 2010-11-22 | 2010-11-22 | 半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012114137A true JP2012114137A (ja) | 2012-06-14 |
Family
ID=46498055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010259865A Pending JP2012114137A (ja) | 2010-11-22 | 2010-11-22 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012114137A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022053101A (ja) * | 2020-09-24 | 2022-04-05 | 株式会社東芝 | 半導体装置 |
-
2010
- 2010-11-22 JP JP2010259865A patent/JP2012114137A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022053101A (ja) * | 2020-09-24 | 2022-04-05 | 株式会社東芝 | 半導体装置 |
JP7387567B2 (ja) | 2020-09-24 | 2023-11-28 | 株式会社東芝 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5638205B2 (ja) | 半導体装置 | |
US10964651B2 (en) | Method and apparatus of ESD protection in stacked die semiconductor device | |
JP2008258258A (ja) | 半導体装置 | |
JP4820683B2 (ja) | 半導体装置と半導体装置の絶縁破壊防止方法 | |
US9549459B2 (en) | Multilayer printed circuit board | |
JP5301231B2 (ja) | 半導体装置 | |
US8115321B2 (en) | Separate probe and bond regions of an integrated circuit | |
JP6579111B2 (ja) | 半導体集積回路装置 | |
JP2006339406A (ja) | 半導体装置 | |
US20120033335A1 (en) | ESD Protection Scheme for Integrated Circuit Having Multi-Power Domains | |
JP5190414B2 (ja) | 半導体装置 | |
TWI355016B (ja) | ||
JP2006202866A (ja) | 半導体装置 | |
US20120273972A1 (en) | Semiconductor device | |
CN100521186C (zh) | 半导体器件 | |
JP2012114137A (ja) | 半導体集積回路 | |
US9679916B2 (en) | Semiconductor integrated circuit | |
JP2008078354A (ja) | 半導体装置 | |
JP2005303279A (ja) | 半導体装置 | |
US9633969B2 (en) | Semiconductor device, semiconductor chip, and method of manufacturing semiconductor device | |
JP2006319267A (ja) | 半導体集積回路 | |
JP2004165246A (ja) | 半導体装置 | |
US9524961B2 (en) | Semiconductor device | |
JP7495551B2 (ja) | 半導体装置 | |
WO2021171408A1 (ja) | 半導体集積回路装置 |