JP2012108250A - 液晶表示素子の製造方法 - Google Patents

液晶表示素子の製造方法 Download PDF

Info

Publication number
JP2012108250A
JP2012108250A JP2010255943A JP2010255943A JP2012108250A JP 2012108250 A JP2012108250 A JP 2012108250A JP 2010255943 A JP2010255943 A JP 2010255943A JP 2010255943 A JP2010255943 A JP 2010255943A JP 2012108250 A JP2012108250 A JP 2012108250A
Authority
JP
Japan
Prior art keywords
liquid crystal
display element
crystal display
substrate
alignment film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010255943A
Other languages
English (en)
Inventor
Isao Adachi
勲 安達
Osamu Sato
治 佐藤
Dong-Uk Cho
動旭 趙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Priority to JP2010255943A priority Critical patent/JP2012108250A/ja
Priority to KR1020110097710A priority patent/KR101868475B1/ko
Publication of JP2012108250A publication Critical patent/JP2012108250A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

【課題】高コントラストの高分子強誘電性液晶を用いた液晶表示素子の製造方法を得る。
【解決手段】互いに対向する第1基板および第2基板の各対向面に、ラビング法によって配向処理された第1配向膜および第2配向膜をそれぞれ形成する配向膜形成ステップと、
前記第1配向膜が形成された前記第1基板と前記第2配向膜が形成された前記第2基板との間に、高分子強誘電性液晶を含む液晶材料を封入して液晶層を形成する液晶層形成ステップと、 液晶層の形成後、ISO温度より急冷により電界印加処理を行う電界印加処理ステップとを備える。
【選択図】図1

Description

この発明は、液晶材料として高分子強誘電性液晶を用いた液晶表示素子の製造方法に関する。
近年、軽量、薄型および低消費電力の映像表示素子として、液晶表示素子が実用化され、広く普及している。実用化された一般的な液晶表示素子の殆ど全ては、ネマティック液晶を用いた液晶表示素子と言っても過言ではない。
ネマティック液晶を用いた液晶表示素子は、互いに対向する2枚の基板と、それぞれの基板の対向する面に形成された透明電極と、それぞれの基板の透明電極上に形成され、ラビング法によって配向処理された配向膜と、基板間に注入されたネマティック液晶からなる液晶層とを有している。
TN(Twisted Nematic)、ECB(Electrically Controlled Birefringence)、STN(Super Twisted Nematic)、IPS(In−Plane Switching)およびVA(Virtical Alignment)等、ネマティック液晶を用いた多数のLCDモードが現在実用化されているが、ネマティック液晶を用いた液晶表示素子は、連続階調表示は可能であるものの、原理的に双安定性(メモリ性)を有しない。
また、ネマティック液晶を用いた液晶表示素子は、配向均一性が高く、そのため高いコントラストを実現することができる。また、ネマティック液晶を配向させるのに、ラビング法によって配向処理された配向膜を用いること、すなわちラビング法を適用することができる。一方、ネマティック液晶を用いた液晶表示素子は、家庭用テレビ等に適用可能(動画応答可能)な応答速度を実現することはできるものの、ネマティック液晶の原理から考えて、1msを切るような高速応答化への対応は容易なことではない。
そこで、液晶表示素子の応答速度を向上させるために、ネマティック液晶の代わりに低分子強誘電性液晶を用いた表面安定化(SS−FLC:Surface Stabilized−Ferroelectric Liquid Crystal)モードの液晶表示素子が提案されている。低分子強誘電性液晶を用いたSS−FLCモードの液晶表示素子は、液晶層のネマティック液晶が、低分子強誘電性液晶に置き換えられた構造を有している。
低分子強誘電性液晶を用いたSS−FLCモードの液晶表示素子は、ネマティック液晶を用いた液晶表示素子と比べて応答速度を向上させることはできるものの、原理的に双安定性を有するので、単純に連続階調表示を行うことはできない。低分子強誘電性液晶を用いたSS−FLCモードの液晶表示素子において連続階調表示を行うには、面積階調、ドメイン階調、フレーム階調等の技術を適用する必要があり(例えば、特許文献1参照)、構造が複雑になったり、コストが高くなったりするという問題が生じる。
また、低分子強誘電性液晶を用いたSS−FLCモードの液晶表示素子は、低分子強誘電性液晶が層構造をとるので、ネマティック液晶を用いた液晶表示素子と比べて配向安定性が低下する。また、均一な配向を得ることが難しく、ネマティック液晶を用いた液晶表示素子に比べ、コントラストが低下する。なお、低分子強誘電性液晶を配向させるのに、ラビング法によって配向処理された配向膜を用いること、すなわちラビング法を適用することができる。
また、低分子強誘電性液晶を用いたSS−FLCモードの液晶表示素子の双安定性を犠牲にして、連続階調表示を行うH−V(Half−V)モード、Vモードの液晶表示素子が提案されている(例えば、特許文献2参照)。この低分子強誘電性液晶を用いたH−Vモード、Vモードの液晶表示素子は、ネマティック液晶を用いた液晶表示素子の高速応答版を目指したものである。
低分子強誘電性液晶を用いたH−Vモード、Vモードの液晶表示素子は、ネマティック液晶を用いた液晶表示素子と比べて応答速度を向上させることができる。また、低分子強誘電性液晶を用いたH−Vモード、Vモードの液晶表示素子は、双安定性を犠牲にして連続階調表示を行う。
また、低分子強誘電性液晶を用いたH−Vモード、Vモードの液晶表示素子は、低分子強誘電性液晶が層構造をとるので、ネマティック液晶を用いた液晶表示素子と比べて配向安定性が低下する。また、均一な配向を得ることが難しく、ネマティック液晶を用いた液晶表示素子に比べ、コントラストが低下する。なお、低分子強誘電性液晶を配向させるのに、ラビング法によって配向処理された配向膜を用いること、すなわちラビング法を適用することができる。
また、低分子強誘電性液晶を用いたSS−FLCモードの液晶表示素子において、配向安定性を向上させるために、高分子強誘電性液晶を用いたSS−FLCモードの液晶表示素子が提案されている(例えば、特許文献3〜7参照)。
高分子強誘電性液晶を用いたSS−FLCモードの液晶表示素子は、互いに対向する2枚の基板と、それぞれの基板の対向する面に形成された透明電極と、基板間に注入された高分子強誘電性液晶により形成された液晶層とを有している。ここで、液晶層は、基板間に電圧を印加しつつ、基板にせん断応力をかけて高分子強誘電性液晶を配向させるせん断法(ズリ法)によって配向処理されている。
高分子強誘電性液晶を用いたSS−FLCモードの液晶表示素子は、ネマティック液晶を用いた液晶表示素子と同等の応答速度を実現できるものの、分子量が大きく、粘度が高いので、低分子強誘電性液晶を用いた液晶表示素子よりも応答速度は遅くなる。また、高分子強誘電性液晶を用いたSS−FLCモードの液晶表示素子は、原理的に双安定性を有するので、単純に連続階調表示を行うことはできず、連続階調表示を行うには、上述した面積階調、ドメイン階調、フレーム階調等の技術を適用する必要がある。この場合には、構造が複雑になったり、コストが高くなったりするという問題がある。
また、高分子強誘電性液晶を用いたSS−FLCモードの液晶表示素子は、高分子強誘電性液晶が層構造をとるので、ネマティック液晶を用いた液晶表示素子と比べて配向安定性は低いが、分子量が大きいので、低分子強誘電性液晶を用いた液晶表示素子よりも配向安定性は高くなる。また、高分子強誘電性液晶が層構造をとり、均一な配向を得ることが困難なので、ネマティック液晶を用いた液晶表示素子ほどのコントラストを得ることはできない。また、分子量が大きいので、ラビング法で均一配向を得ることが難しく、工程が複雑なせん断法(ズリ法)によって配向処理されている。
なお、上述した従来のネマティック液晶を用いた液晶表示素子、低分子強誘電性液晶を用いた液晶表示素子(SS−FLCモード、H−Vモード、Vモード)および高分子強誘電性液晶を用いた液晶表示素子(SS−FLC(せん断法))の何れも、連続階調表示を行いつつ、電圧がオフになった場合に、その階調状態を保持(メモリ)する連続階調メモリ性は有していない。
連続階調表示が可能な液晶表示素子(例えば、ネマティック液晶、H-Vモード、Vモード)における配向角度(電圧印加によって配向角度が変化する)とポテンシャルとの関係(ポテンシャルカーブ)は、配向膜へのラビング法による配向処理の影響を強く受け決定される。
また、双安定性を有する低分子強誘電性液晶または高分子強誘電性液晶を用いたSS−FLCモードの液晶表示素子では、電圧の印加によって、液晶分子が双安定位置に移動する。低分子強誘電性液晶または高分子強誘電性液晶を用いたSS−FLCモードにおける配向角度とポテンシャルとの関係から、従来の液晶表示素子の原理では、中間階調で階調状態をメモリすることはできない。
そのため、従来の液晶表示素子では、連続階調表示を行いつつ、電圧がオフになった場合に、その階調状態を保持(メモリ)する連続階調メモリ性を実現することができないという問題があった。そこで、ドメイン階調を適用して連続階調メモリ性を実現することが提案されている(例えば、非特許文献1参照)。
このような点に鑑み、この発明の出願人は、一般的に普及しているネマティック液晶を用いた液晶表示素子と同等の表示特性を有しながらも、連続階調表示が可能で、かつ連続階調メモリ性を実現することができる液晶表示素子を既に提案している。これは、互いに対向する両基板間に封入される液晶材料として、高分子強誘電性液晶を含むものである。
特開昭62−131225号公報 特開2004−86116号公報 特開昭56−107216号公報 特開平2−240192号公報 特開平2−271326号公報 特開平3−42622号公報 特開平6−281966号公報
Hideo Fujikake et al,"Polymer−Stabilized Ferroeletric Liquid Crystal Devices with Grayscale Memory",Jpn.J.Appl.Phys,Vol.36,pp.6449−6454,1997
しかしながら、互いに対向する両基板間に封入される液晶材料として、高分子強誘電性液晶を含んで構成される強誘電性液晶では、TN方式やIPS方式の液晶パネルに比べて液晶分子のコントラストが劣る。
また、強誘電性液晶は層構造を取るため液晶分子の向きを一方向に揃えるのが難しく、均一配向が得にくい。その為、黒表示時の漏れ光が多く、コントラストの向上が難しい。
この発明は、上記のような課題を解決するためになされたものであり高コントラストの高分子強誘電性液晶を用いた液晶表示素子の製造方法を得ることを目的とする。
この発明に係る液晶表示素子の製造方法は、互いに対向する第1基板および第2基板の各対向面に、ラビング法によって配向処理された第1配向膜および第2配向膜をそれぞれ形成する配向膜形成ステップと、前記第1配向膜が形成された前記第1基板と前記第2配向膜が形成された前記第2基板との間に、高分子強誘電性液晶を含む液晶材料を封入して液晶層を形成する液晶層形成ステップと、液晶層の形成後、ISO温度より急冷により電界印加処理を行う電界印加処理ステップとを備えることを特徴とする。
この発明によれば、液晶層の形成後、ISO温度より急冷により電界印加処理を行うことにより、十分高いコントラストを得ることができる。
この発明の実施の形態1に係る液晶表示素子の構成を示す断面図である。 周波数とコントラスト(CR)向上の関係を示す図である。 電界印加開始温度と降温勾配とコントラスト向上の関係を示す図である。
以下、この発明に係る液晶表示素子の製造方法の好適な実施の形態につき図面を用いて説明するが、各図において同一、または相当する部分については、同一符号を付して説明する。
実施の形態1.
図1は、この発明の実施の形態1に係る液晶表示素子の構成を示す断面図である。
図1において、この液晶表示素子は、第1基板1、第2基板2、第1透明電極3、第2透明電極4、第1配向膜5、第2配向膜6、液晶層7およびシール材8を備えている。
互いに対向する第1基板1および第2基板2は、それぞれガラス基板であり、液晶層7は、第1基板1と第2基板2との間に、高分子強誘電性液晶を含む液晶材料が封入されて形成されている。ここで、液晶材料は、高分子強誘電性液晶または高分子強誘電性液晶と低分子液晶との混合物である。第1基板1には、第1基板1の液晶層7とは反対側に設けられて光源として機能するバックライト(図示せず)からの光が入射する。
第1透明電極3は、第1基板1の第2基板2と対向する面に形成されている。第2透明電極4は、第2基板2の第1基板1と対向する面に形成されている。第1透明電極3および第2透明電極4は、それぞれ画素電極および対向電極を構成し、第1基板1および第2基板2に対して垂直方向の電界を発生させる。
第1配向膜5は、第1基板1の第1透明電極3上に形成され、ラビング法によって配向処理されている。第2配向膜6は、第2基板2の第2透明電極4上に形成され、ラビング法によって配向処理されている。液晶層7の垂線方向がラビング方向に向くように配向する。
次に、この発明の実施の形態1に係る液晶表示素子の製造手順について説明する。
まず、第1基板1にスパッタリング法等を用いて第1透明電極3およびTFT(Thin Film Transistor、図示せず)を形成する。また、第2基板2にカラーフィルタ(図示せず)を貼り付けるとともに、カラーフィルタ上に第2透明電極4を形成する。
続いて、第1基板1および第2基板2を洗浄した後、第1基板1の第1透明電極3およびTFT上、並びに第2基板2の第2透明電極4上に、配向膜としてそれぞれポリイミド(RN1199A:日産化学工業(株)製)を塗布する。このポリイミドは、透明電極の付いた基板上にスピンコートし1000Åの膜厚とした。
次に、ポリイミドを塗布した第1基板1および第2基板2に対しプリベーク処理およびメインキュア処理を施し、その後、窒素雰囲気または大気雰囲気中で焼成温度を230℃〜350℃の範囲で30分間焼成し、ラビング法によって配向処理を行って、第1配向膜5および第2配向膜6を形成する。
続いて、第1基板1および第2基板2を洗浄した後、第1基板1の周辺部にシール材8を塗布し、第1基板1と第2基板2とを貼り合わせる。次に、接着された第1基板1と第2基板2との間に、次の化学式で示される高分子強誘電性液晶と、低分子液晶とを混合した液晶材料を注入して封止し、アニール処理を経て液晶層7を形成する。ここで、高分子強誘電性液晶と低分子液晶とを混合するのは、液晶材料の粘度を下げて応答速度を向上させるとともに、動作可能な温度範囲を広げるためである。このとき、液晶材料を高分子強誘電性液晶のみとしてもよい。
Figure 2012108250
なお、接着された第1基板1と第2基板2との間に液晶材料を注入する代わりに、第1基板1と第2基板2とを接着する前に、シール材8が塗布された第1基板1上に液晶材料を滴下してもよい。液晶材料を滴下することにより、液晶の充填時間を短縮することができる。
続いて、液晶層7が形成された液晶表示素子に対して、電圧(AC75V)を印加しながら周波数50〜75Hz、ISO温度(110℃)より室温まで急冷するエージング処理(電界印加処理)を行い、強誘電性液晶を何れかの双安定位置に配向させる。このとき、降温勾配を10℃/minとする。このように所定の降温勾配に基づいて電界印加処理を行うことにより、高分子強誘電性液晶の特別な配向処理は不要となる。
なお、上述したように、従来の高分子強誘電性液晶を用いたSS−FLCモードの液晶表示素子では、エージングの際に、液晶表示素子に電圧を印加しながらせん断応力をかけて高分子強誘電性液晶を配向させるという複雑な工程が必要であったが、この発明の実施の形態1に係る液晶表示素子では、その必要はない。
高分子強誘電性液晶に対して従来の電界印加方法では条件が最適化されていない為、液晶分子の方向が揃わず均一配向性が得られていない。その為、大幅なコントラストの向上が見られない。
本発明では、下記条件の下で高分子強誘電性液晶においてコントラストが最大となる最適条件を求めた。
セル条件
配向膜:RN1199A:日産化学工業(株)製(膜厚:1000Å)、
焼成温度:230℃×20min、
ラビングの向き:パラレル、
セルギャップ:2μm
のセルを作製し、液晶封入直後のコントラストを1としてコントラスト向上率で各条件の比較し最適化を行った。コントラストは、白表示時の明るさ/黒表示時の明るさで与えられる。
[電界の影響]
電界:AC(50Hz)/DC、
電圧:±20/50/75V、
印加時間:5/10/30minとする。実験結果を表1に示す。
Figure 2012108250
表1に示すように、DCは電圧、印加時間が変化してコントラスト向上率も120%程度であり、ほぼ一定であった。ACは電圧が高いほどコントラストが向上し、±75V×10minで240%、印加時間10min以上はコントラスト向上が見られない。
[周波数の影響]
AC±75V/周波数:20/50/62.5/75/100Hz
図2に示すように、周波数50〜75Hzの間でコントラスト向上率が240%になり最大となる。
[開始温度/温度勾配影響]
電界印加温度:smC(60℃)/smA(95℃)/ISO(110℃)
降温勾配:急冷(10℃/min)除冷(2℃/min)
図3に示すように、ISO温度から急冷するとコントラスト(CR)向上が1500%になり最大となった。
[まとめ]
これらの実験結果から、高分子強誘電性液晶において、コントラスト(CR)が最大となる最適条件となるのは以下の通りである。
AC±75V
周波数:50〜75Hz
印加時間:10min以上
電界印加開始温度:110℃(ISO)
降温勾配:10℃/min
このように、電界印加条件を最適化することによってコントラストの大幅な向上が見られた。特に、温度降温勾配を除冷から急冷にすることでコントラストが大幅に向上する。
1 第1基板、2 第2基板、3 第1透明電極、4 第2透明電極、5 第1配向膜、6 第2配向膜、7 液晶層、8 シール材。

Claims (5)

  1. 互いに対向する第1基板および第2基板の各対向面に、ラビング法によって配向処理された第1配向膜および第2配向膜をそれぞれ形成する配向膜形成ステップと、
    前記第1配向膜が形成された前記第1基板と前記第2配向膜が形成された前記第2基板との間に、高分子強誘電性液晶を含む液晶材料を封入して液晶層を形成する液晶層形成ステップと、
    液晶層の形成後、ISO温度より急冷により電界印加処理を行う電界印加処理ステップとを備えたことを特徴とする液晶表示素子の製造方法。
  2. 請求項1に記載の液晶表示素子の製造方法において、
    前記電界印加処理ステップは、AC75V、周波数50〜75Hz、ISO温度より急冷により電界印加処理を行うことを特徴とする液晶表示素子の製造方法。
  3. 請求項2に記載の液晶表示素子の製造方法において、
    前記温度降温勾配を、10℃/minとすることを特徴とする液晶表示素子の製造方法。
  4. 請求項1から3までのいずれか1項に記載の液晶表示素子の製造方法において、
    前記液晶材料は、前記高分子強誘電性液晶のみであることを特徴とする液晶表示素子の製造方法。
  5. 請求項1から3までのいずれか1項に記載の液晶表示素子の製造方法において、
    前記液晶材料は、前記高分子強誘電性液晶と低分子液晶との混合物であることを特徴とする液晶表示素子の製造方法。
JP2010255943A 2010-11-16 2010-11-16 液晶表示素子の製造方法 Pending JP2012108250A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010255943A JP2012108250A (ja) 2010-11-16 2010-11-16 液晶表示素子の製造方法
KR1020110097710A KR101868475B1 (ko) 2010-11-16 2011-09-27 액정표시소자의 제조방법 및 액정표시소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010255943A JP2012108250A (ja) 2010-11-16 2010-11-16 液晶表示素子の製造方法

Publications (1)

Publication Number Publication Date
JP2012108250A true JP2012108250A (ja) 2012-06-07

Family

ID=46493952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010255943A Pending JP2012108250A (ja) 2010-11-16 2010-11-16 液晶表示素子の製造方法

Country Status (1)

Country Link
JP (1) JP2012108250A (ja)

Similar Documents

Publication Publication Date Title
JPH07181439A (ja) アクティブマトリクス型液晶表示装置
JP5648925B2 (ja) Tn型液晶素子及びその製造方法
KR100751188B1 (ko) 강유전성 액정표시장치의 제조방법
KR101675936B1 (ko) 양친성 블록공중합체를 포함하는 액정 배향층, 이를 이용한 액정표시소자 및 이의 제조방법
JP2011118247A (ja) 液晶表示装置
JP2012108252A (ja) 液晶表示素子およびその製造方法
JPS62160426A (ja) 液晶表示素子
JP2012108250A (ja) 液晶表示素子の製造方法
JP2007094020A (ja) 液晶表示装置
JP2012108248A (ja) 液晶表示素子の製造方法及び液晶表示素子
JP2012108249A (ja) 液晶表示素子の製造方法及び液晶表示素子
JP2012108251A (ja) 液晶表示素子およびその製造方法
KR101274650B1 (ko) 액정표시소자 및 그 제조방법
JP4144865B2 (ja) 液晶素子およびその製造方法
KR20050068175A (ko) 면내 스위칭 모드의 액정표시장치와 그 제조방법
KR101868475B1 (ko) 액정표시소자의 제조방법 및 액정표시소자
WO2017099124A1 (ja) 光学応答を改善する方法及びそれを用いた液晶表示素子
JP2011081256A (ja) 液晶表示装置およびその製造方法
JP3730320B2 (ja) 液晶表示パネル
JP2000235186A (ja) 液晶表示パネルの製造方法
KR100360471B1 (ko) 페리 액정 표시 패널의 제조 방법
KR101802182B1 (ko) 액정표시장치 및 그 제조방법
JPH11174451A (ja) 液晶表示装置
JP2004151578A (ja) 液晶表示装置及びその製造方法
JP2003186019A (ja) 液晶表示装置および液晶表示装置の製造方法