JP2012107909A

JP2012107909A - Socket for semiconductor device

Info

Publication number: JP2012107909A
Application number: JP2010255371A
Authority: JP
Inventors: Tetsuya Yasuhara; 哲也保原; Yukio Saito; 幸夫斎藤; Tatsuya Miyazaki; 達也宮▲崎▼; Yoshiaki Sasaki; 喜昭佐々木; Junkichi Miura; 順吉三浦; Yutaka Sugihara; 豊杉原
Original assignee: Fujitsu Semiconductor Ltd
Current assignee: Fujitsu Semiconductor Ltd
Priority date: 2010-11-15
Filing date: 2010-11-15
Publication date: 2012-06-07

Abstract

PROBLEM TO BE SOLVED: To provide a socket for inspection of a semiconductor device, without using a dedicated socket board.SOLUTION: A socket for a semiconductor device to which a semiconductor device is to be mounted has a plurality of socket leads formed of a conductive material. The socket lead is connected to a pin socket formed of a conductive material. The socket lead connected to the pin socket is inserted into a through-hole of a socket board substrate, so that the socket board substrate and the socket for a semiconductor device are connected. The pin socket has an insulation part covered with an insulating material and a conductive part of the exposed conductive material, on an outer surface of the pin socket.

Description

本発明は、半導体装置用ソケットに関するものである。 The present invention relates to a socket for a semiconductor device.

ＩＣ（Integrated Circuit）等の半導体装置の信頼性試験等を行なう際には、ＩＣ等の半導体装置を半導体装置用ソケットに搭載し、この半導体装置用ソケットを試験用配線基板であるソケットボード基板に差込んだ状態で試験が行われる。具体的にＩＣ等の半導体装置の信頼性試験等を行なう場合について、図１に基づき説明する。半導体装置であるＩＣ３１０は半導体装置用ソケット３２０に接続されており、半導体装置用ソケット３２０には金属材料等により形成された導電性を有するソケットリード３２１が設けられている。ソケットリード３２１とＩＣ３１０のリード端子３１１とは、半導体装置用ソケット３２０の内部において電気的に接続されており、半導体装置用ソケット３２０のソケットリード３２１がソケットボード基板３４０に設けられたスルーホール３４１に差し込まれる。この状態でＩＣ等の半導体装置の信頼性試験等が行なわれる。 When performing a reliability test of a semiconductor device such as an IC (Integrated Circuit), the semiconductor device such as an IC is mounted on a socket for a semiconductor device, and this socket for a semiconductor device is mounted on a socket board substrate which is a test wiring board. The test is performed with the plug inserted. A case where a reliability test of a semiconductor device such as an IC is specifically performed will be described with reference to FIG. The IC 310 which is a semiconductor device is connected to a semiconductor device socket 320, and the semiconductor device socket 320 is provided with a conductive socket lead 321 formed of a metal material or the like. The socket lead 321 and the lead terminal 311 of the IC 310 are electrically connected inside the semiconductor device socket 320, and the socket lead 321 of the semiconductor device socket 320 is inserted into a through hole 341 provided in the socket board substrate 340. Plugged in. In this state, a reliability test of a semiconductor device such as an IC is performed.

ソケットボード基板３４０は、複数のプリント基板等を積層した構造のものである。一例として、ソケットボード基板３４０は、図１に示されるように、上から電源層３５０、信号層３６０、ＧＮＤ層３７０が積層形成されたものである。一番上の電源層３５０は、全面に導電性を有する金属膜等からなる導体領域３５１が形成されており、電源電圧が印加されている。また、電源層３５０には、スルーホール３４１ａが形成されており、半導体装置用ソケット３２０のソケットリード３２１と電気的に接続されないスルーホール３４１ａの周囲には、絶縁領域３５２が形成されている。このため、これらのスルーホール３４１ａにおいては、ソケットリード３２１と電源層３５０の導体領域３５１とは電気的には接続されない。一方、絶縁領域３５２の形成されていないスルーホール３４２ａにおいては、ソケットリード３２１と電源層３５０の導体領域３５１とが電気的に接続される。よって、これらのソケットリード３２１には電源電圧が供給される。 The socket board substrate 340 has a structure in which a plurality of printed boards and the like are stacked. As an example, the socket board substrate 340 is formed by laminating a power source layer 350, a signal layer 360, and a GND layer 370 from the top as shown in FIG. In the uppermost power supply layer 350, a conductor region 351 made of a conductive metal film or the like is formed on the entire surface, and a power supply voltage is applied. In addition, a through hole 341a is formed in the power supply layer 350, and an insulating region 352 is formed around the through hole 341a that is not electrically connected to the socket lead 321 of the semiconductor device socket 320. For this reason, in these through holes 341a, the socket lead 321 and the conductor region 351 of the power supply layer 350 are not electrically connected. On the other hand, in the through hole 342a where the insulating region 352 is not formed, the socket lead 321 and the conductor region 351 of the power supply layer 350 are electrically connected. Therefore, a power supply voltage is supplied to these socket leads 321.

次に、信号層３６０は、絶縁性の基板上に、スルーホール３４１ｂが形成されており、半導体装置用ソケット３２０のソケットリード３２１と電気的に接続されるスルーホール３４１ｂの周囲には、導電性を有する金属材料等からなる配線３６１が形成されている。よって、これらのスルーホール３４１ｂにおいては、ソケットリード３２１と配線３６１とが電気的に接続されるため、不図示の信号源等より電気信号が供給される。一方、半導体装置用ソケット３２０のソケットリード３２１と電気的に接続されないスルーホール３４２ｂの周囲には、配線３６１は形成されていない。このため、これらのスルーホール３４２ｂに差込まれているソケットリード３２１には、電気信号等は供給されない。 Next, in the signal layer 360, a through hole 341b is formed on an insulating substrate, and a conductive layer is formed around the through hole 341b electrically connected to the socket lead 321 of the semiconductor device socket 320. A wiring 361 made of a metal material or the like having is formed. Therefore, in these through holes 341b, since the socket lead 321 and the wiring 361 are electrically connected, an electric signal is supplied from a signal source (not shown) or the like. On the other hand, no wiring 361 is formed around the through hole 342b that is not electrically connected to the socket lead 321 of the semiconductor device socket 320. For this reason, an electrical signal or the like is not supplied to the socket leads 321 inserted into these through holes 342b.

次に、一番下のＧＮＤ層３７０は、全面に導電性を有する金属膜等からなる導体領域３７１が形成されており、接地電位が印加されている。また、ＧＮＤ層３７０には、スルーホール３４１ｃが形成されており、半導体装置用ソケット３２０のソケットリード３２１と電気的に接続されないスルーホール３４１ｃの周囲には、絶縁領域３７２が形成されている。よって、これらのスルーホール３４１ｃにおいては、ソケットリード３２１とＧＮＤ層３７０の導体領域３７１とは電気的には接続されないため、これらのソケットリード３２１は接地電位には接続されない。一方、絶縁領域３７２の形成されていないスルーホール３４２ｃにおいては、ソケットリード３２１とＧＮＤ層３７０の導体領域３７１とが電気的に接続されるため、これらのソケットリード３２１は接地電位に接続される。尚、スルーホール３４１は、電源層３５０、信号層３６０、ＧＮＤ層３７０の各々に形成されたスルーホール３４１ａ、３４１ｂ、３４１ｃ等により形成される。 Next, the lowermost GND layer 370 has a conductor region 371 made of a conductive metal film or the like formed on the entire surface, and is applied with a ground potential. Also, a through hole 341c is formed in the GND layer 370, and an insulating region 372 is formed around the through hole 341c that is not electrically connected to the socket lead 321 of the semiconductor device socket 320. Therefore, in these through holes 341c, since the socket lead 321 and the conductor region 371 of the GND layer 370 are not electrically connected, these socket leads 321 are not connected to the ground potential. On the other hand, in the through hole 342c in which the insulating region 372 is not formed, since the socket lead 321 and the conductor region 371 of the GND layer 370 are electrically connected, these socket leads 321 are connected to the ground potential. The through hole 341 is formed by through holes 341 a, 341 b, 341 c and the like formed in each of the power supply layer 350, the signal layer 360, and the GND layer 370.

ＩＣ等の半導体装置の信頼性試験等を行なう方法としては、このような方法以外にも、ソケットボード基板のスルーホールに接触子を設け、ソケットボード基板における所定の層と、所定のソケットリードとを接続する方法がある。 As a method for performing a reliability test of a semiconductor device such as an IC, in addition to such a method, a contact is provided in the through hole of the socket board substrate, a predetermined layer on the socket board substrate, a predetermined socket lead, There is a way to connect.

特開平１１−３５２１８２号公報Japanese Patent Laid-Open No. 11-352182 特開２００６−１１２８９１号公報JP 2006-112891 A

ところで、上述した方法では、各々のＩＣに対応したパターンのソケットボード基板を作製する必要があり、ソケットボード基板を作製するためには、費用及び時間を要してしまう。また、あるＩＣに用いられるソケットボード基板は、別の他のＩＣには、原則として用いることができない。これらの理由により、ＩＣの検査に時間と費用を要し、このためＩＣが高価なものとなってしまう。 By the way, in the method described above, it is necessary to produce a socket board substrate having a pattern corresponding to each IC, and it takes cost and time to produce the socket board substrate. In addition, a socket board substrate used in one IC cannot be used in principle for another IC. For these reasons, it takes time and money to inspect the IC, which makes the IC expensive.

従って、迅速に低コストでＩＣ等の半導体装置の信頼性試験等を行なうことのできる方法、即ち、迅速に低コストでＩＣ等の半導体装置の信頼性試験等を行なうことのできる半導体装置用ソケットが求められていた。 Therefore, a method for performing a reliability test of a semiconductor device such as an IC quickly at a low cost, that is, a socket for a semiconductor device capable of performing a reliability test of a semiconductor device such as an IC quickly at a low cost Was demanded.

本実施の形態の一観点によれば、半導体装置が装着される半導体装置用ソケットであって、前記半導体装置用ソケットは導電性材料により形成された複数のソケットリードを有しており、前記ソケットリードには導電性材料により形成されたピンソケットが接続されており、ソケットボード基板のスルーホールに、前記ピンソケットが接続された前記ソケットリードを差し込むことにより、前記ソケットボード基板と前記半導体装置用ソケットとが接続されるものであって、前記ピンソケットの外側表面には、絶縁体材料により覆われた絶縁部と、前記導電性材料が露出している導電部を有していることを特徴とする。 According to an aspect of the present embodiment, a semiconductor device socket into which a semiconductor device is mounted, the semiconductor device socket having a plurality of socket leads formed of a conductive material, and the socket A pin socket formed of a conductive material is connected to the lead. By inserting the socket lead to which the pin socket is connected into a through hole of the socket board substrate, the socket board substrate and the semiconductor device are connected. A socket is connected, and the outer surface of the pin socket has an insulating portion covered with an insulating material and a conductive portion where the conductive material is exposed. And

また、本実施の形態の他の一観点によれば、半導体装置が装着される半導体装置用ソケットであって、前記半導体装置用ソケットは導電性材料により形成された複数のソケットリードを有しており、ソケットボード基板のスルーホールに、前記ソケットリードを差し込むことにより、前記ソケットボード基板と前記半導体装置用ソケットとが接続されるものであって、前記ソケットリードの外側表面には、絶縁体材料により覆われた絶縁部と、前記導電性材料が露出している導電部を有していることを特徴とする。 According to another aspect of the present embodiment, there is provided a socket for a semiconductor device to which a semiconductor device is mounted, the socket for a semiconductor device having a plurality of socket leads formed of a conductive material. The socket board substrate and the semiconductor device socket are connected by inserting the socket lead into a through hole of the socket board substrate, and an insulating material is provided on the outer surface of the socket lead. And an insulating part covered with a conductive part, and a conductive part from which the conductive material is exposed.

開示の半導体装置用ソケットによれば、迅速に低コストでＩＣ等の半導体装置の信頼性試験等を行なうことができる。 According to the disclosed socket for a semiconductor device, a reliability test of a semiconductor device such as an IC can be quickly performed at low cost.

従来の半導体装置用ソケットとソケットボード基板の構造図Structure of conventional semiconductor device socket and socket board substrate 第１の実施の形態における半導体装置用ソケットの構造図Structure diagram of socket for semiconductor device in the first embodiment ソケットボード基板の構造図Socket board board structure 第１の実施の形態における半導体装置用ソケットをソケットボードに接続した構造図1 is a structural diagram in which a socket for a semiconductor device according to a first embodiment is connected to a socket board. 第２の実施の形態における半導体装置用ソケットの構造図Structure diagram of socket for semiconductor device in second embodiment 第３の実施の形態における半導体装置用ソケットの構造図Structure diagram of socket for semiconductor device in third embodiment 第３の実施の形態における半導体装置用ソケットのピンソケットの要部断面図Sectional drawing of the principal part of the pin socket of the socket for semiconductor devices in 3rd Embodiment 第３の実施の形態における他の半導体装置用ソケットの構造図Structural diagram of another semiconductor device socket according to the third embodiment 第３の実施の形態における他の半導体装置用ソケットのピンソケットの要部断面図Sectional drawing of the principal part of the pin socket of the socket for other semiconductor devices in 3rd Embodiment

発明を実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。 Modes for carrying out the invention will be described below. In addition, about the same member etc., the same code | symbol is attached | subjected and description is abbreviate | omitted.

〔第１の実施の形態〕
本実施の形態における半導体装置用ソケットについて説明する。本実施の形態における半導体装置用ソケットは、ＩＣ等の半導体装置の信頼性試験等に用いられるものである。具体的には、本実施の形態における半導体装置用ソケットには、検査の対象となる半導体装置であるＩＣが差し込まれ、更に、半導体装置用ソケットを試験用配線基板であるソケットボード基板に差し込んだ状態でＩＣ等の半導体装置の信頼性試験等が行なわれる。 [First Embodiment]
A semiconductor device socket according to the present embodiment will be described. The socket for a semiconductor device in this embodiment is used for a reliability test of a semiconductor device such as an IC. Specifically, an IC that is a semiconductor device to be inspected is inserted into the semiconductor device socket in the present embodiment, and further, the semiconductor device socket is inserted into a socket board substrate that is a test wiring board. In the state, a reliability test of a semiconductor device such as an IC is performed.

図２に基づき本実施の形態における半導体装置用ソケットについて説明する。本実施の形態における半導体装置用ソケット２０は、半導体装置用ソケット２０の上面側に半導体装置であるＩＣ１０を搭載することができるように形成されている。半導体装置用ソケット２０の下面側には導電性を有する金属材料等からなるソケットリード２１が設けられており、ソケットリード２１とＩＣ１０のリード端子１１とは、半導体装置用ソケット２０の内部において電気的に接続されている。また、このソケットリード２１は円筒形の形状のピンソケット３０に差し込まれている。具体的には、ピンソケット３０にソケットリード２１を圧入することにより、ソケットリード２１とピンソケット３０とが接続された状態で固定される。 The semiconductor device socket in the present embodiment will be described with reference to FIG. The semiconductor device socket 20 in the present embodiment is formed so that the IC 10 as a semiconductor device can be mounted on the upper surface side of the semiconductor device socket 20. A socket lead 21 made of a conductive metal material or the like is provided on the lower surface side of the semiconductor device socket 20, and the socket lead 21 and the lead terminal 11 of the IC 10 are electrically inside the semiconductor device socket 20. It is connected to the. The socket lead 21 is inserted into a pin socket 30 having a cylindrical shape. Specifically, the socket lead 21 and the pin socket 30 are fixed in a connected state by press-fitting the socket lead 21 into the pin socket 30.

ピンソケット３０は、上部領域３１ａ、中部領域３１ｂ、下部領域３１ｃの領域を有しており、各々の領域は、絶縁部３２か導電部３３のいずれかにより形成されている。具体的には、ピンソケット３０は、金属等からなる導電性材料により円筒形の形状で形成されており、ピンソケット３０の円筒の内側では、ソケットリード２１と接触しており、電気的に接続されている。絶縁部３２は、ピンソケット３０の円筒の外側が絶縁膜等からなる絶縁材料により覆われており、絶縁部３２の外側の部分とは絶縁されている。また、導電部３３では、ピンソケット３０の円筒の外側には絶縁膜等は形成されておらず、金属等からなる導電性材料が露出している状態となっている。 The pin socket 30 has an upper region 31 a, a middle region 31 b, and a lower region 31 c, and each region is formed by either the insulating portion 32 or the conductive portion 33. Specifically, the pin socket 30 is formed in a cylindrical shape from a conductive material made of metal or the like, and is in contact with the socket lead 21 inside the cylinder of the pin socket 30 to be electrically connected. Has been. The insulating part 32 is covered with an insulating material made of an insulating film or the like on the outside of the cylinder of the pin socket 30, and is insulated from the outer part of the insulating part 32. Further, in the conductive portion 33, no insulating film or the like is formed outside the cylinder of the pin socket 30, and a conductive material made of metal or the like is exposed.

絶縁部３２を形成する絶縁材料としては、絶縁性の有機材料からなる樹脂材料、または、セラミックス材料等が挙げられる。具体的な樹脂材料としては、レジスト、紫外線硬化樹脂、熱硬化樹脂等が挙げられる。絶縁部３２の形成方法としては、例えば、ピンソケット３０において、絶縁部３２の形成される領域に紫外線硬化樹脂を塗布し、紫外線を照射して硬化させることにより形成することができる。尚、紫外線硬化樹脂が塗布されていない領域は、ピンソケット３０を形成する金属等からなる導電性材料が露出しているため導電部３３となる。また、導電部３３の表面には、必要に応じて金メッキ等を施してもよい。 Examples of the insulating material forming the insulating portion 32 include a resin material made of an insulating organic material or a ceramic material. Specific examples of the resin material include a resist, an ultraviolet curable resin, and a thermosetting resin. As a method for forming the insulating part 32, for example, in the pin socket 30, it can be formed by applying an ultraviolet curable resin to a region where the insulating part 32 is formed and irradiating and curing the ultraviolet ray. The region where the ultraviolet curable resin is not applied becomes the conductive portion 33 because the conductive material made of metal or the like forming the pin socket 30 is exposed. The surface of the conductive portion 33 may be subjected to gold plating or the like as necessary.

次に、図３に基づき本実施の形態におけるピンソケット３０が接続されている半導体装置用ソケット２０が差し込まれるソケットボード４０について説明する。ソケットボード基板４０は、試験用配線基板とも呼ばれており、複数のプリント基板等を積層した構造のものである。ソケットボード基板４０は、上から電源層５０、信号層６０、ＧＮＤ層７０が積層されて形成されている。 Next, the socket board 40 into which the semiconductor device socket 20 to which the pin socket 30 in the present embodiment is connected will be described with reference to FIG. The socket board substrate 40 is also called a test wiring substrate, and has a structure in which a plurality of printed circuit boards and the like are stacked. The socket board substrate 40 is formed by laminating a power supply layer 50, a signal layer 60, and a GND layer 70 from above.

一番上の電源層５０は、全面に導電性を有する金属膜等からなる導体領域５１が形成されており、電源電圧が印加されている。電源層５０には、スルーホール４１ａが形成されており、スルーホール４１ａにおいてピンソケット３０と接触している。ピンソケット３０における電源層５０のスルーホール４１ａとの接触部分が、導電部３３である場合には、ピンソケット３０を介しソケットリード２１と電源層５０の導体領域５１とが電気的に接続され、これらのソケットリード２１には電源電圧が供給される。一方、ピンソケット３０における電源層５０のスルーホール４１ａとの接触部分が、絶縁部３２である場合には、ソケットリード２１と電源層５０の導体領域５１とは電気的に接続されないため、これらのソケットリード２１には電源電圧は供給されない。 The uppermost power supply layer 50 has a conductor region 51 made of a conductive metal film or the like formed on the entire surface, and a power supply voltage is applied thereto. A through hole 41 a is formed in the power supply layer 50 and is in contact with the pin socket 30 in the through hole 41 a. When the contact portion of the pin socket 30 with the through hole 41a of the power supply layer 50 is the conductive portion 33, the socket lead 21 and the conductor region 51 of the power supply layer 50 are electrically connected via the pin socket 30; A power supply voltage is supplied to these socket leads 21. On the other hand, when the contact portion of the pin socket 30 with the through hole 41a of the power supply layer 50 is the insulating portion 32, the socket lead 21 and the conductor region 51 of the power supply layer 50 are not electrically connected. The power supply voltage is not supplied to the socket lead 21.

次の信号層６０は、絶縁性の基板上に、スルーホール４１ｂが形成されており、各々のスルーホール４１ｂは、導電性を有する材料により形成された配線６１が形成されている。信号層６０は、スルーホール４１ｂにおいて、ピンソケット３０と接触している。ピンソケット３０における信号層６０のスルーホール４１ｂとの接触部分が、導電部３３である場合には、ピンソケット３０を介しソケットリード２１と信号層６０の配線６１とが電気的に接続される。これにより、これらのソケットリード２１と配線６１との間において電気信号が伝達される。一方、ピンソケット３０における信号層６０のスルーホール４１ｂとの接触部分が、絶縁部３２である場合には、ソケットリード２１と信号層６０の配線６１とが電気的には接続されない。よって、これらのソケットリード２１と配線６１との間において電気信号は伝達されない。 In the next signal layer 60, through holes 41b are formed on an insulating substrate, and each through hole 41b is formed with a wiring 61 formed of a conductive material. The signal layer 60 is in contact with the pin socket 30 in the through hole 41b. When the contact portion of the pin socket 30 with the through hole 41 b of the signal layer 60 is the conductive portion 33, the socket lead 21 and the wiring 61 of the signal layer 60 are electrically connected via the pin socket 30. Thereby, an electrical signal is transmitted between the socket lead 21 and the wiring 61. On the other hand, when the contact portion of the pin socket 30 with the through hole 41b of the signal layer 60 is the insulating portion 32, the socket lead 21 and the wiring 61 of the signal layer 60 are not electrically connected. Therefore, no electrical signal is transmitted between the socket lead 21 and the wiring 61.

一番下のＧＮＤ層７０は、全面に導体膜により形成された導体領域７１が形成されており、接地電位が印加されている。ＧＮＤ層７０には、スルーホール４１ｃが形成されており、スルーホール４１ｃにおいて、ピンソケット３０と接触している。ピンソケット３０におけるＧＮＤ層７０のスルーホール４１ｃとの接触部分が、導電部３３である場合には、ピンソケット３０を介しソケットリード２１とＧＮＤ層７０の導体領域７１とが電気的に接続されるため、これらのソケットリード２１は接地電位と接続される。一方、ピンソケット３０におけるＧＮＤ層７０のスルーホール４１ｃとの接触部分が、絶縁部３２である場合には、ソケットリード２１とＧＮＤ層７０の導体領域７１とは電気的に接続されないため、これらのソケットリード２１は接地電位とは接続されない。尚、スルーホール４１は、各々の層に形成されたスルーホール４１ａ、４１ｂ、４１ｃにより形成される。 The lowermost GND layer 70 has a conductor region 71 formed of a conductor film on the entire surface, and is applied with a ground potential. A through hole 41c is formed in the GND layer 70, and is in contact with the pin socket 30 in the through hole 41c. When the contact portion of the pin socket 30 with the through hole 41 c of the GND layer 70 is the conductive portion 33, the socket lead 21 and the conductor region 71 of the GND layer 70 are electrically connected via the pin socket 30. Therefore, these socket leads 21 are connected to the ground potential. On the other hand, when the contact portion of the pin socket 30 with the through hole 41c of the GND layer 70 is the insulating portion 32, the socket lead 21 and the conductor region 71 of the GND layer 70 are not electrically connected. The socket lead 21 is not connected to the ground potential. The through hole 41 is formed by through holes 41a, 41b, and 41c formed in each layer.

次に、本実施の形態における半導体装置用ソケット２０の使用方法について説明する。図４に示されるように、本実施の形態における半導体装置用ソケット２０は、各々のソケットリード２１にピンソケット３０が差し込まれて接続されており、これをソケットボード基板４０に差し込んだ状態で使用される。 Next, a method of using the semiconductor device socket 20 in the present embodiment will be described. As shown in FIG. 4, the semiconductor device socket 20 in the present embodiment is connected to each socket lead 21 with a pin socket 30 inserted therein and used in a state in which it is inserted into the socket board substrate 40. Is done.

具体的には、図２及び図４に示される本実施の形態における半導体装置用ソケットのピンソケット３０のうち、ピンソケット３０ｃ及び３０ｅは、ＧＮＤ用のピンソケットである。このＧＮＤ用のピンソケットには、上部領域３１ａ及び中部領域３１ｂには絶縁部３２が設けられており、下部領域３１ｃが導電部３３となっている。よって、ピンソケット３０ｃ及び３０ｅは、ソケットボード基板４０におけるＧＮＤ層７０の導体領域７１と電気的に接続され、ＧＮＤ層７０よりピンソケット３０ｃ及び３０ｅに接続されているソケットリード２１には、接地電位と接続される。 Specifically, among the pin sockets 30 of the semiconductor device socket in the present embodiment shown in FIGS. 2 and 4, the pin sockets 30c and 30e are GND pin sockets. In the pin socket for GND, an insulating portion 32 is provided in the upper region 31 a and the middle region 31 b, and the lower region 31 c is a conductive portion 33. Therefore, the pin sockets 30c and 30e are electrically connected to the conductor region 71 of the GND layer 70 in the socket board substrate 40, and the socket lead 21 connected to the pin sockets 30c and 30e from the GND layer 70 has a ground potential. Connected.

また、ピンソケット３０ｂは、電源用のピンソケットであり、中部領域３１ｂ及び下部領域３１ｃには絶縁部３２が設けられており、上部領域３１ａが導電部３３となっている。よって、ピンソケット３０ｂは、ソケットボード基板４０における電源層５０の導体領域５１と電気的に接続されるため、電源層５０よりピンソケット３０ｂに接続されているソケットリード２１には、電源電位が印加される。 The pin socket 30b is a pin socket for power supply, and an insulating portion 32 is provided in the middle region 31b and the lower region 31c, and the upper region 31a is a conductive portion 33. Therefore, since the pin socket 30b is electrically connected to the conductor region 51 of the power supply layer 50 in the socket board substrate 40, a power supply potential is applied from the power supply layer 50 to the socket lead 21 connected to the pin socket 30b. Is done.

また、ピンソケット３０ａは、信号用のピンソケットであり、上部領域３１ａ及び下部領域３１ｃには絶縁部３２が設けられており、中部領域３１ｂが導電部３３となっている。よって、ピンソケット３０ａは、ソケットボード基板４０における信号層６０の配線６１と電気的に接続されるため、ピンソケット３０ａを介し信号層６０よりソケットリード２１に、または、ソケットリード２１より信号層６０に電気信号が伝達される。 The pin socket 30a is a signal pin socket. The upper region 31a and the lower region 31c are provided with an insulating portion 32, and the middle region 31b is a conductive portion 33. Therefore, since the pin socket 30a is electrically connected to the wiring 61 of the signal layer 60 on the socket board substrate 40, the signal layer 60 is connected to the socket lead 21 via the pin socket 30a, or the signal layer 60 is connected to the socket lead 21. An electrical signal is transmitted to the.

また、ピンソケット３０ｄは、オープン用のピンソケットであり、上部領域３１ａ、中部領域３１ｂ及び下部領域３１ｃの全てに絶縁部３２が設けられており、導電部３３は設けられていない。このため、ピンソケット３０ｄは、ソケットボード基板４０における電源層５０、信号層６０、ＧＮＤ層７０のいずれとも接続されていない。よって、ピンソケット３０ｄに接続されているソケットリード２１には、ソケットボード基板４０からの電力及び電気信号は供給されない。 The pin socket 30d is an open pin socket, and the insulating portion 32 is provided in all of the upper region 31a, the middle region 31b, and the lower region 31c, and the conductive portion 33 is not provided. For this reason, the pin socket 30 d is not connected to any of the power supply layer 50, the signal layer 60, and the GND layer 70 in the socket board substrate 40. Therefore, the power and electric signal from the socket board substrate 40 are not supplied to the socket lead 21 connected to the pin socket 30d.

本実施の形態では、上述したように半導体装置用ソケット２０におけるソケットリード２１に所定のタイプのピンソケット３０を圧入することにより、接続することができる。これにより、各々のＩＣの信頼性試験等を行なうことができ、よって、各々のＩＣに応じてソケットボード基板４０を作製する必要がない。即ち、ソケットボード基板４０は、異なるＩＣにおいても共用化することができるため、低コストで迅速にＩＣ等の半導体装置の信頼性試験等を行なうことができる。 In the present embodiment, as described above, a predetermined type of pin socket 30 can be press-fitted into the socket lead 21 of the semiconductor device socket 20 for connection. Thereby, it is possible to perform a reliability test or the like of each IC, and thus it is not necessary to manufacture the socket board substrate 40 according to each IC. That is, since the socket board substrate 40 can be shared by different ICs, a reliability test of a semiconductor device such as an IC can be quickly performed at a low cost.

〔第２の実施の形態〕
次に、第２の実施の形態について説明する。本実施の形態における半導体装置用ソケットは、ソケットリードに直接、絶縁部を設けた構造のものである。 [Second Embodiment]
Next, a second embodiment will be described. The socket for a semiconductor device in the present embodiment has a structure in which an insulating portion is provided directly on a socket lead.

具体的には、図５に示されるように、本実施の形態における半導体装置用ソケット１２０には、複数のソケットリード１２１が設けられており、ソケットリード１２１は、金属等からなる導電性材料により形成されており、上部領域１２１ａ、中部領域１２１ｂ、下部領域１２１ｃを有している。ソケットリード１２１において、絶縁部１３２となる領域の表面には、絶縁膜等が形成されており、この領域においてはソケットボード基板４０と電気的には接続されない。一方、導電部１３３となる領域には、このような絶縁膜は形成されてはいないため、この領域においてはソケットボード基板４０と電気的に接続される。 Specifically, as shown in FIG. 5, the semiconductor device socket 120 in the present embodiment is provided with a plurality of socket leads 121, and the socket leads 121 are made of a conductive material made of metal or the like. The upper region 121a, the middle region 121b, and the lower region 121c are formed. In the socket lead 121, an insulating film or the like is formed on the surface of the region to be the insulating portion 132, and in this region, it is not electrically connected to the socket board substrate 40. On the other hand, since such an insulating film is not formed in the region to be the conductive portion 133, the region is electrically connected to the socket board substrate 40 in this region.

絶縁部１３２を形成する絶縁材料としては、絶縁性を有する有機材料である樹脂材料、または、セラミックス等が挙げられる。樹脂材料としては、紫外線硬化樹脂、熱硬化樹脂等が挙げられる。絶縁部１３２の形成方法としては、例えば、ソケットリード１２１において絶縁部１３２の形成される領域に紫外線硬化樹脂を塗布し、紫外線を照射して硬化させることにより形成することができる。尚、紫外線硬化樹脂が塗布されていない領域は、ソケットリード１２１を形成している金属等からなる導電性材料が露出しているため導電部１３３となる。 Examples of the insulating material forming the insulating portion 132 include a resin material that is an organic material having an insulating property, ceramics, and the like. Examples of the resin material include an ultraviolet curable resin and a thermosetting resin. As a method of forming the insulating part 132, for example, it can be formed by applying an ultraviolet curable resin to a region where the insulating part 132 is formed in the socket lead 121 and irradiating and curing the ultraviolet ray. The region where the ultraviolet curable resin is not applied becomes the conductive portion 133 because the conductive material made of metal or the like forming the socket lead 121 is exposed.

本実施の形態における半導体装置用ソケット１２０は、第１の実施の形態に記載されているソケットボード基板４０に差し込むことにより、第１の実施の形態における半導体装置用ソケット２０と同様に、ＩＣ等の半導体装置の信頼性試験等に用いることができる。尚、上記以外の内容については、第１の実施の形態と同様である。 The semiconductor device socket 120 in the present embodiment is inserted into the socket board substrate 40 described in the first embodiment, so that the IC or the like is similar to the semiconductor device socket 20 in the first embodiment. It can be used for reliability testing of semiconductor devices. The contents other than the above are the same as in the first embodiment.

本実施の形態における半導体装置用ソケット１２０では、ピンソケットを作製する必要がないため、より一層低コストで迅速にＩＣ等の半導体装置の信頼性試験等を行なうことができる。 In the semiconductor device socket 120 in this embodiment, since it is not necessary to manufacture a pin socket, a reliability test of a semiconductor device such as an IC can be quickly performed at a lower cost.

〔第３の実施の形態〕
次に、第３の実施の形態について説明する。本実施の形態における半導体装置用ソケットは、ピンソケットにコンデンサ、または、抵抗を形成したものである。 [Third Embodiment]
Next, a third embodiment will be described. The socket for a semiconductor device in the present embodiment is a pin socket in which a capacitor or a resistor is formed.

図６に基づき、ピンソケットにコンデンサを形成したものについて説明する。本実施の形態における半導体装置用ソケットに用いられるピンソケット２３０は、円筒形の形状の金属等からなる導電性材料により形成されており、上部領域２３１ａ、中部領域２３１ｂ、下部領域２３１ｃを有している。中部領域２３１ｂには円筒形の形状の外側には絶縁膜等の絶縁材料により絶縁部３２が形成されており、上部領域２３１ａには円筒形の形状の外側には何も形成されておらず、金属等からなる導電性材料が露出している導電部３３となっている。また、下部領域２３１ｃには、所定の容量のコンデンサ部２５０が形成されている。具体的には、図７に示すように、円筒形の形状のピンソケット２３０における金属等からなる金属部２５１の外側に、所定の容量となるように誘電体膜２５２が形成され、更に、誘電体膜２５２の外側には、金属部２５３が形成されている。 Based on FIG. 6, the thing which formed the capacitor | condenser in the pin socket is demonstrated. The pin socket 230 used for the semiconductor device socket in this embodiment is formed of a conductive material made of a cylindrical metal or the like, and has an upper region 231a, a middle region 231b, and a lower region 231c. Yes. An insulating portion 32 is formed of an insulating material such as an insulating film on the outer side of the cylindrical shape in the middle region 231b, and nothing is formed on the outer side of the cylindrical shape in the upper region 231a. The conductive portion 33 is exposed from a conductive material made of metal or the like. A capacitor portion 250 having a predetermined capacity is formed in the lower region 231c. Specifically, as shown in FIG. 7, a dielectric film 252 is formed outside the metal portion 251 made of metal or the like in the cylindrical pin socket 230 so as to have a predetermined capacity. A metal part 253 is formed outside the body film 252.

本実施の形態における半導体装置用ソケットは、ソケットリード２１ａにピンソケット２３０を接続したものであり、この半導体装置用ソケットをソケットボード基板４０に差し込むことにより使用することができる。この状態においては、上部領域２３１ａは、ソケットボード基板４０の電源層５０と接続され電源電圧が印加され、中部領域２３１ｂは、外側に絶縁材料が形成されており、ソケットボード基板４０の信号層６０とは接続されない。また、下部領域２３１ｃは、下部領域２３１ｃに形成されたコンデンサ部２５０とソケットボード基板４０のＧＮＤ層７０と接続される。従って、下部領域２３１ｃでは、金属部２５３とＧＮＤ層７０と接続され接地され、金属部２５１は、ソケットリード２１ａと接続されるため、ピンソケット２３０の上部領域２３１ａを介しコンデンサ部２５０には電源電圧が印加される。 The socket for a semiconductor device in the present embodiment is obtained by connecting a pin socket 230 to the socket lead 21a, and can be used by inserting the socket for a semiconductor device into the socket board substrate 40. In this state, the upper region 231a is connected to the power supply layer 50 of the socket board substrate 40 and a power supply voltage is applied thereto, and the middle region 231b is formed with an insulating material on the outside, and the signal layer 60 of the socket board substrate 40 is provided. And are not connected. The lower region 231c is connected to the capacitor unit 250 formed in the lower region 231c and the GND layer 70 of the socket board substrate 40. Accordingly, in the lower region 231c, the metal portion 253 and the GND layer 70 are connected and grounded, and the metal portion 251 is connected to the socket lead 21a. Therefore, the power supply voltage is applied to the capacitor portion 250 via the upper region 231a of the pin socket 230. Is applied.

このように、ピンソケット２３０にコンデンサ部２５０を設けることにより、半導体装置用ソケットの外部等に、別途電源ノイズの発生を防止するため等のコンデンサを設ける必要がない。 In this manner, by providing the capacitor portion 250 in the pin socket 230, it is not necessary to provide a capacitor for preventing the generation of power supply noise outside the semiconductor device socket.

次に、図８に基づき、ピンソケットに抵抗を形成したものについて説明する。本実施の形態における半導体装置用ソケットに用いられるピンソケット２６０は、円筒形の形状の金属等からなる導電性材料により形成されており、上部領域２６１ａ、中部領域２６１ｂ、下部領域２６１ｃを有している。上部領域２６１ａには円筒形の形状の外側には絶縁膜等の絶縁材料により絶縁部３２が形成されており、中部領域２６１ｂには円筒形の形状の外側には何も形成されておらず、金属等からなる導電性材料が剥き出した導電部３３となっている。また、下部領域２６１ｃには、所定の抵抗値の抵抗部２７０が形成されている。具体的には、図９に示すように、ピンソケット２６０を形成している円筒形の形状の内部の金属部２５１の外側の周囲に、所定の抵抗値となるように抵抗膜２７２が形成されており、更に、抵抗膜２７２の外側には、金属部２５３が形成されている。 Next, what formed resistance in the pin socket is demonstrated based on FIG. The pin socket 260 used for the semiconductor device socket in this embodiment is formed of a conductive material made of a cylindrical metal or the like, and has an upper region 261a, a middle region 261b, and a lower region 261c. Yes. In the upper region 261a, an insulating portion 32 is formed of an insulating material such as an insulating film on the outer side of the cylindrical shape, and nothing is formed on the outer side of the cylindrical shape in the middle region 261b. A conductive portion 33 is formed by exposing a conductive material made of metal or the like. In addition, a resistance portion 270 having a predetermined resistance value is formed in the lower region 261c. Specifically, as shown in FIG. 9, a resistance film 272 is formed around the outside of the cylindrical metal part 251 forming the pin socket 260 so as to have a predetermined resistance value. Further, a metal portion 253 is formed outside the resistance film 272.

本実施の形態における半導体装置用ソケットは、ソケットリード２１ｂにピンソケット２６０を接続したものであり、この半導体装置用ソケットをソケットボード基板４０に差し込むことにより使用することができる。この状態では、上部領域２６１ａは、外側に絶縁材料が形成されており、ソケットボード基板４０の電源層５０とは接続されておらず、中部領域２６１ｂは、ソケットボード基板４０の信号層６０と接続されており電気信号の入出力と接続されている。また、下部領域２６１ｃは、下部領域２６１ｃに形成された抵抗部２７０とソケットボード基板４０のＧＮＤ層７０と接続される。このため、下部領域２６１ｃでは、金属部２５３とＧＮＤ層７０と接続され接地されており、金属部２５１は、ソケットリード２１ｂと接続されるため、ピンソケット２６０の中部領域２６１ｂを介し抵抗部２７０は電気信号の入出力と接続されている。 The socket for a semiconductor device in the present embodiment is obtained by connecting a pin socket 260 to the socket lead 21b, and can be used by inserting the socket for a semiconductor device into the socket board substrate 40. In this state, the upper region 261a is formed with an insulating material on the outside and is not connected to the power supply layer 50 of the socket board substrate 40, and the middle region 261b is connected to the signal layer 60 of the socket board substrate 40. It is connected to the input / output of electrical signals. The lower region 261c is connected to the resistor 270 formed in the lower region 261c and the GND layer 70 of the socket board substrate 40. For this reason, in the lower region 261c, the metal portion 253 and the GND layer 70 are connected and grounded. Since the metal portion 251 is connected to the socket lead 21b, the resistance portion 270 is connected via the middle region 261b of the pin socket 260. Connected to input / output of electrical signals.

このように、ピンソケット２６０に抵抗部２７０を設けることにより、半導体装置用ソケットの外部等に、別途信号入力の際に負荷等となる抵抗を設ける必要がない。 As described above, by providing the resistor portion 270 in the pin socket 260, it is not necessary to provide a resistor which becomes a load or the like separately when inputting a signal outside the socket for a semiconductor device.

以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。 Although the embodiment has been described in detail above, it is not limited to the specific embodiment, and various modifications and changes can be made within the scope described in the claims.

上記の説明に関し、更に以下の付記を開示する。
（付記１）
半導体装置が装着される半導体装置用ソケットであって、
前記半導体装置用ソケットは導電性材料により形成された複数のソケットリードを有しており、
前記ソケットリードには導電性材料により形成されたピンソケットが接続されており、
ソケットボード基板のスルーホールに、前記ピンソケットが接続された前記ソケットリードを差し込むことにより、前記ソケットボード基板と前記半導体装置用ソケットとが接続されるものであって、
前記ピンソケットの外側表面には、絶縁体材料により覆われた絶縁部と、前記導電性材料が露出している導電部を有していることを特徴とする半導体装置用ソケット。
（付記２）
前記ピンソケットは筒状に形成されており、前記ピンソケットに前記ソケットリードが圧入されたものであることを特徴とする付記１に記載の半導体装置用ソケット。
（付記３）
前記ピンソケットの外側には、
前記ピンソケットの外側表面に形成された誘電体膜と、
前記誘電体膜上に形成された金属膜と、
を有するコンデンサ部が設けられていることを特徴とする付記１または２に記載の半導体装置用ソケット。
（付記４）
前記ピンソケットの外側には、
前記ピンソケットの外側表面に形成された抵抗膜と、
前記抵抗膜上に形成された金属膜と、
を有する抵抗部が設けられていることを特徴とする付記１または２に記載の半導体装置用ソケット。
（付記５）
半導体装置が装着される半導体装置用ソケットであって、
前記半導体装置用ソケットは導電性材料により形成された複数のソケットリードを有しており、
ソケットボード基板のスルーホールに、前記ソケットリードを差し込むことにより、前記ソケットボード基板と前記半導体装置用ソケットとが接続されるものであって、
前記ソケットリードの外側表面には、絶縁体材料により覆われた絶縁部と、前記導電性材料が露出している導電部を有していることを特徴とする半導体装置用ソケット。
（付記６）
前記ソケットリードの表面には、
前記ソケットリードの表面に形成された誘電体膜と、
前記誘電体膜上に形成された金属膜と、
を有するコンデンサ部が設けられていることを特徴とする付記５に記載の半導体装置用ソケット。
（付記７）
前記ソケットリードの表面には、
前記ソケットリードの表面に形成された抵抗膜と、
前記抵抗膜上に形成された金属膜と、
を有する抵抗部が設けられていることを特徴とする付記５に記載の半導体装置用ソケット。
（付記８）
前記ソケットボード基板は多層で形成されており、各々の層は電気信号または所定の電位が印加されているものであって、
前記コンデンサ部は、前記ソケットボード基板の各々の層のうち、前記所定の電位が印加されている層に対応する位置に設けられていることを特徴とする付記３または６に記載の半導体装置用ソケット。
（付記９）
前記ソケットボード基板は多層で形成されており、各々の層は電気信号または所定の電位が印加されているものであって、
前記抵抗部は、前記ソケットボード基板の各々の層のうち、前記電気信号が印加されている層に対応する位置に設けられていることを特徴とする付記４または７に記載の半導体装置用ソケット。
（付記１０）
前記ソケットボード基板は多層で形成されており、各々の層は電気信号または所定の電位が印加されているものであって、
前記絶縁部及び前記導電部は、前記ソケットリードに入出力される電気信号または電位に対応して設けられていることを特徴とする付記１から９のいずれかに記載の半導体装置用ソケット。
（付記１１）
前記絶縁部は前記ソケットボード基板と電気的に接続されない領域に形成されており、前記導電部は前記ソケットボード基板と電気的に接続される領域に形成されているものであることを特徴とする付記１０に記載の半導体装置用ソケット。
（付記１２）
前記絶縁部は、絶縁性を有する樹脂材料またはセラミックス材料により形成されているものであることを特徴とする付記１から１１のいずれかに記載の半導体装置用ソケット。 In addition to the above description, the following additional notes are disclosed.
(Appendix 1)
A semiconductor device socket to which a semiconductor device is mounted,
The semiconductor device socket has a plurality of socket leads formed of a conductive material,
A pin socket made of a conductive material is connected to the socket lead,
By inserting the socket lead to which the pin socket is connected into the through hole of the socket board substrate, the socket board substrate and the semiconductor device socket are connected,
A socket for a semiconductor device, wherein an outer surface of the pin socket has an insulating portion covered with an insulating material and a conductive portion from which the conductive material is exposed.
(Appendix 2)
2. The semiconductor device socket according to appendix 1, wherein the pin socket is formed in a cylindrical shape, and the socket lead is press-fitted into the pin socket.
(Appendix 3)
On the outside of the pin socket,
A dielectric film formed on the outer surface of the pin socket;
A metal film formed on the dielectric film;
3. The semiconductor device socket according to appendix 1 or 2, characterized in that a capacitor portion having the following is provided.
(Appendix 4)
On the outside of the pin socket,
A resistive film formed on the outer surface of the pin socket;
A metal film formed on the resistance film;
3. The semiconductor device socket according to appendix 1 or 2, wherein a resistance portion having the following is provided.
(Appendix 5)
A semiconductor device socket to which a semiconductor device is mounted,
The semiconductor device socket has a plurality of socket leads formed of a conductive material,
By inserting the socket lead into the through hole of the socket board substrate, the socket board substrate and the socket for the semiconductor device are connected,
A socket for a semiconductor device, characterized in that an outer surface of the socket lead has an insulating portion covered with an insulating material and a conductive portion from which the conductive material is exposed.
(Appendix 6)
On the surface of the socket lead,
A dielectric film formed on the surface of the socket lead;
A metal film formed on the dielectric film;
6. The semiconductor device socket according to appendix 5, wherein a capacitor portion having the following is provided.
(Appendix 7)
On the surface of the socket lead,
A resistance film formed on the surface of the socket lead;
A metal film formed on the resistance film;
The socket for a semiconductor device according to appendix 5, wherein a resistance portion having the above is provided.
(Appendix 8)
The socket board substrate is formed of multiple layers, and each layer is applied with an electrical signal or a predetermined potential,
7. The semiconductor device according to appendix 3 or 6, wherein the capacitor portion is provided at a position corresponding to the layer to which the predetermined potential is applied among the respective layers of the socket board substrate. socket.
(Appendix 9)
The socket board substrate is formed of multiple layers, and each layer is applied with an electrical signal or a predetermined potential,
8. The semiconductor device socket according to appendix 4 or 7, wherein the resistance portion is provided at a position corresponding to a layer to which the electrical signal is applied among each layer of the socket board substrate. .
(Appendix 10)
The socket board substrate is formed of multiple layers, and each layer is applied with an electrical signal or a predetermined potential,
10. The semiconductor device socket according to any one of appendices 1 to 9, wherein the insulating portion and the conductive portion are provided corresponding to an electric signal or a potential input / output to / from the socket lead.
(Appendix 11)
The insulating portion is formed in a region that is not electrically connected to the socket board substrate, and the conductive portion is formed in a region that is electrically connected to the socket board substrate. The socket for a semiconductor device according to appendix 10.
(Appendix 12)
12. The semiconductor device socket according to any one of appendices 1 to 11, wherein the insulating portion is made of an insulating resin material or ceramic material.

１０ＩＣ
１１リード端子
２０半導体装置用ソケット
２１ソケットリード
３０ピンソケット
３０ａ、３０ｂ、３０ｃ、３０ｄ、３０ｅピンソケット
３１ａ上部領域
３１ｂ中部領域
３１ｃ下部領域
３２絶縁部
３３導電部
４０ソケットボード基板
４１スルーホール
４１ａ、４１ｂ、４１ｃスルーホール
５０電源層
５１導体領域
６０信号層
６１配線
７０ＧＮＤ層
７１導体領域 10 IC
11 Lead terminal 20 Semiconductor device socket 21 Socket lead 30 Pin socket 30a, 30b, 30c, 30d, 30e Pin socket 31a Upper region 31b Middle region 31c Lower region 32 Insulating part 33 Conductive part 40 Socket board substrate 41 Through hole 41a, 41b , 41c Through hole 50 Power source layer 51 Conductor region 60 Signal layer 61 Wiring 70 GND layer 71 Conductor region

Claims

A semiconductor device socket to which a semiconductor device is mounted,
The semiconductor device socket has a plurality of socket leads formed of a conductive material,
A pin socket made of a conductive material is connected to the socket lead,
By inserting the socket lead to which the pin socket is connected into the through hole of the socket board substrate, the socket board substrate and the semiconductor device socket are connected,
A socket for a semiconductor device, wherein an outer surface of the pin socket has an insulating portion covered with an insulating material and a conductive portion from which the conductive material is exposed.

On the outside of the pin socket,
A dielectric film formed on the outer surface of the pin socket;
A metal film formed on the dielectric film;
The socket for a semiconductor device according to claim 1, further comprising: a capacitor portion having a capacitor.

On the outside of the pin socket,
A resistive film formed on the outer surface of the pin socket;
A metal film formed on the resistance film;
2. The semiconductor device socket according to claim 1, further comprising: a resistance portion having a resistance.

A semiconductor device socket to which a semiconductor device is mounted,
The semiconductor device socket has a plurality of socket leads formed of a conductive material,
By inserting the socket lead into the through hole of the socket board substrate, the socket board substrate and the socket for the semiconductor device are connected,
A socket for a semiconductor device, characterized in that an outer surface of the socket lead has an insulating portion covered with an insulating material and a conductive portion from which the conductive material is exposed.

The socket board substrate is formed of multiple layers, and each layer is applied with an electrical signal or a predetermined potential,
5. The semiconductor device socket according to claim 1, wherein the insulating portion and the conductive portion are provided corresponding to an electric signal or a potential input / output to / from the socket lead.

The semiconductor device socket according to claim 1, wherein the insulating portion is made of an insulating resin material or ceramic material.