JP2014199220A - Test board and testing device - Google Patents

Test board and testing device Download PDF

Info

Publication number
JP2014199220A
JP2014199220A JP2013075030A JP2013075030A JP2014199220A JP 2014199220 A JP2014199220 A JP 2014199220A JP 2013075030 A JP2013075030 A JP 2013075030A JP 2013075030 A JP2013075030 A JP 2013075030A JP 2014199220 A JP2014199220 A JP 2014199220A
Authority
JP
Japan
Prior art keywords
substrate
electrode
contact
test board
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013075030A
Other languages
Japanese (ja)
Inventor
直人 小橋
Naoto Kobashi
直人 小橋
弘之 小池
Hiroyuki Koike
弘之 小池
仁 居鶴
Hitoshi Izuru
仁 居鶴
浩之 室谷
Hiroyuki Murotani
浩之 室谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2013075030A priority Critical patent/JP2014199220A/en
Publication of JP2014199220A publication Critical patent/JP2014199220A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a test board mounted with an IC socket with high density and capable of performing an inspection for a plurality of different semiconductor integrated circuits.SOLUTION: The problem is solved by the test board, which includes: a base substrate having a plurality of wiring patterns; a connector part having a contact pin connected to an electrode terminal of a semiconductor integrated circuit element; a contact substrate having an electrode connected to the contact pin; and a relay substrate arranged between the contact substrate and the base substrate, wherein the relay substrate includes a plurality of penetration holes and a conductive member formed in any of the plurality of penetration holes, and the electrode of the contact substrate is electrically connected to any of the plurality of wiring patterns of the base substrate via the conductive member.

Description

本発明は、テストボード及び試験装置に関するものである。   The present invention relates to a test board and a test apparatus.

昨今の半導体集積回路は、携帯電話やデジタルカメラをはじめとするデジタル家電、産業用製品、自動車用途等において、多種多様なアプリケーションに使用される。これらの製品は、製品サイクルが短くなってきていると同時に、新たな製品の開発が進められているため、より一層品種の数が増加する傾向にある。   Recent semiconductor integrated circuits are used in a wide variety of applications in digital home appliances such as mobile phones and digital cameras, industrial products, and automobile applications. These products tend to further increase the number of varieties because the product cycle is becoming shorter and new products are being developed.

このような半導体集積回路は、パッケージングされ半導体集積回路素子として製造された後、出荷前に検査が行われている。このような半導体集積回路素子の検査には、半導体集積回路素子における半導体集積回路に対応したテストボードが用いられており、検査の際には、テストボードに、複数の半導体集積回路素子を搭載して検査が行われる。半導体集積回路素子は、外観が同様の構造であっても、内部における半導体集積回路が異なるため、半導体集積回路ごとにテストボードが必要となる。よって、検査のためのコストが高くなり、また、数多くのテストボードを保管、管理することが求められるため、検査における負担も増加する。この傾向は、今後、更に半導体集積回路の多種多様化が進むことから、より一層強まるものと推察される。   Such a semiconductor integrated circuit is packaged and manufactured as a semiconductor integrated circuit element, and then inspected before shipment. A test board corresponding to the semiconductor integrated circuit in the semiconductor integrated circuit element is used for such inspection of the semiconductor integrated circuit element, and a plurality of semiconductor integrated circuit elements are mounted on the test board for the inspection. Inspection is performed. Even if the external appearance of the semiconductor integrated circuit element is the same, the semiconductor integrated circuit inside is different, so that a test board is required for each semiconductor integrated circuit. Therefore, the cost for the inspection becomes high, and since it is required to store and manage a large number of test boards, the burden on the inspection also increases. This trend is expected to become even stronger in the future as semiconductor diversified circuits become more diverse.

このため、異なる種類の半導体集積回路においても使用することができるよう、テストボードの共用化の検討がなされている。テストボードの共用化の方法としては、テストボードのソケットの周囲に、スイッチやジャンプソケットを配置する方法が考えられる。   For this reason, sharing of a test board has been studied so that it can be used in different types of semiconductor integrated circuits. As a method for sharing the test board, a method of arranging a switch or a jump socket around the socket of the test board can be considered.

図1に示されるように、テストボード910には、ベース基板911の上に、複数のICソケット920が設けられている。後述するように、半導体集積回路素子970の検査は、半導体集積回路素子970を各々に対応したICソケット920に設置した状態において行われる。尚、本願においては、半導体集積回路素子をIC(Integrated Circuit)と記載する場合がある。また、図1においては、後述する実装部品941及び設定変更部950については、省略されている。   As shown in FIG. 1, the test board 910 is provided with a plurality of IC sockets 920 on a base substrate 911. As will be described later, the inspection of the semiconductor integrated circuit element 970 is performed in a state where the semiconductor integrated circuit element 970 is installed in the corresponding IC socket 920. In the present application, the semiconductor integrated circuit element may be described as an IC (Integrated Circuit). Further, in FIG. 1, a mounting component 941 and a setting change unit 950 described later are omitted.

図2及び図3に示されるように、ICソケット920は、下側台部921と上側蓋部922とを有しており、下側台部921がベース基板911に固定されている。半導体集積回路素子970の検査を行う際には、下側台部921に半導体集積回路素子970を載置した後、半導体集積回路素子970を押さえつけるように、上側蓋部922を覆い被せる。これにより、半導体集積回路素子970に設けられた複数の電極端子971は、ICソケット920に設けられたコンタクトピン923と接触し、電気的に接続される。   As shown in FIGS. 2 and 3, the IC socket 920 has a lower base portion 921 and an upper lid portion 922, and the lower base portion 921 is fixed to the base substrate 911. When inspecting the semiconductor integrated circuit element 970, after placing the semiconductor integrated circuit element 970 on the lower base portion 921, the upper lid portion 922 is covered so as to press the semiconductor integrated circuit element 970. As a result, the plurality of electrode terminals 971 provided in the semiconductor integrated circuit element 970 are in contact with and electrically connected to the contact pins 923 provided in the IC socket 920.

ベース基板911上において、ICソケット920の周囲には、抵抗やコンデンサ等の検査に用いられる実装部品941及びジャンプソケットと呼ばれる設定変更部950が、半導体集積回路素子970における各々の電極端子971に対応して設けられている。   On the base substrate 911, around the IC socket 920, a mounting component 941 used for inspection of resistors, capacitors, and the like, and a setting change unit 950 called a jump socket correspond to each electrode terminal 971 in the semiconductor integrated circuit element 970. Is provided.

設定変更部950は、第1の電極端子951、第2の電極端子952、第3の電極端子953、端子接続部材954を有している。設定変更部950においては、端子接続部材954により、接続される電極端子の設定を変更することができる。具体的には、端子接続部材954により、第1の電極端子951と第2の電極端子952とを接続することにより、第1の電極端子951と第2の電極端子952とを電気的に接続することができる。また、端子接続部材954により、第2の電極端子952と第3の電極端子953とを接続することにより、第2の電極端子952と第3の電極端子953とを電気的に接続することができる。   The setting change unit 950 includes a first electrode terminal 951, a second electrode terminal 952, a third electrode terminal 953, and a terminal connection member 954. In the setting change unit 950, the setting of the electrode terminal to be connected can be changed by the terminal connection member 954. Specifically, the first electrode terminal 951 and the second electrode terminal 952 are electrically connected by connecting the first electrode terminal 951 and the second electrode terminal 952 by the terminal connection member 954. can do. In addition, the second electrode terminal 952 and the third electrode terminal 953 can be electrically connected by connecting the second electrode terminal 952 and the third electrode terminal 953 with the terminal connection member 954. it can.

ICソケット920に設けられているコンタクトピン923は、各々、コンデンサや抵抗等の実装部品941の一方の電極端子941aが接続されている。また、実装部品941の他方の電極端子941bには、設定変更部950における第2の電極端子952が接続されている。   The contact pins 923 provided on the IC socket 920 are connected to one electrode terminal 941a of a mounting component 941 such as a capacitor or a resistor. The second electrode terminal 952 in the setting change unit 950 is connected to the other electrode terminal 941b of the mounting component 941.

上述したように、設定変更部950において、端子接続部材954の位置を変えることにより、第2の電極端子952と接続される電極端子を選択することができ、設定を変更することができる。例えば、図4に示されるように、設定変更部950における第1の電極端子951には、所定の電位VCCが供給されており、第3の電極端子953は接地されている場合について考える。この場合、端子接続部材954により、第1の電極端子951と第2の電極端子952とを接続することにより、第2の電極端子952に所定の電位VCCが印加される。また、端子接続部材954により、第2の電極端子952と第3の電極端子953とを接続することにより、第2の電極端子952は接地電位にすることができる。   As described above, in the setting change unit 950, by changing the position of the terminal connection member 954, the electrode terminal connected to the second electrode terminal 952 can be selected, and the setting can be changed. For example, as shown in FIG. 4, consider a case where a predetermined potential VCC is supplied to the first electrode terminal 951 in the setting change unit 950 and the third electrode terminal 953 is grounded. In this case, a predetermined potential VCC is applied to the second electrode terminal 952 by connecting the first electrode terminal 951 and the second electrode terminal 952 by the terminal connection member 954. Further, the second electrode terminal 952 can be set to the ground potential by connecting the second electrode terminal 952 and the third electrode terminal 953 by the terminal connection member 954.

上述した構造のテストボード910においては、半導体集積回路素子970における電極端子971の数に対応した実装部品941及び設定変更部950が必要となり、これらは、ベース基板911上におけるICソケット920の周囲に設置される。このため、ベース基板911上では、実装部品941及び設定変更部950により占有される面積が広くなり、設置することが可能なICソケット920の数が減少してしまい、同時に検査を行うことのできる半導体集積回路素子970の数も少なくなる。また、設定変更部950は、半導体集積回路素子970における電極端子971の数に対応して設けられているため、その数が多く、端子接続部材954により設定を変更する作業は、多大な時間と労力を伴う。このため、検査のスループットが低下し、検査におけるコストが上昇してしまう。   In the test board 910 having the above-described structure, the mounting component 941 and the setting changing unit 950 corresponding to the number of the electrode terminals 971 in the semiconductor integrated circuit element 970 are necessary, and these are disposed around the IC socket 920 on the base substrate 911. Installed. For this reason, on the base substrate 911, the area occupied by the mounting component 941 and the setting changer 950 is widened, and the number of IC sockets 920 that can be installed is reduced, and inspection can be performed at the same time. The number of semiconductor integrated circuit elements 970 is also reduced. In addition, since the setting change unit 950 is provided corresponding to the number of electrode terminals 971 in the semiconductor integrated circuit element 970, the number of the setting change units 950 is large, and the operation of changing the setting by the terminal connection member 954 takes a lot of time. With effort. For this reason, the inspection throughput is lowered, and the cost for the inspection is increased.

特許文献1及び2においては、このような課題を解決することを目的としたIC測定装置用テストボード及び半導体検査システムが開示されている。   Patent Documents 1 and 2 disclose a test board for an IC measurement device and a semiconductor inspection system aimed at solving such problems.

特開平6−180343号公報JP-A-6-180343 特開2007−315937号公報JP 2007-315937 A

ところで、引用文献1及び引用文献2に開示されているものでは、設定を変更するための部品等がICソケットの外側にでてしまうため、これらの部品等がない場合と比べて、テストボードに設置することが可能なICソケットの密度を高くすることはできない。   By the way, in what is disclosed in the cited document 1 and the cited document 2, the parts for changing the setting and the like come out of the IC socket. The density of IC sockets that can be installed cannot be increased.

よって、異なる半導体集積回路に対応した検査を行うことのできるものであって、設定を変更するための部品等が設けられてない場合と同程度にICソケットが高密度に設置されているテストボードが求められている。   Therefore, it is possible to perform inspections corresponding to different semiconductor integrated circuits, and a test board in which IC sockets are installed at a high density to the same extent as in the case where parts for changing settings are not provided. Is required.

本実施の形態の一観点によれば、複数の配線パターンを有するベース基板と、半導体集積回路素子の電極端子に接続されるコンタクトピンを有するコネクタ部と、前記コンタクトピンに接続される電極を有するコンタクト基板と、前記コンタクト基板と前記ベース基板との間に配置される中継基板と、を有し、前記中継基板は、複数の貫通孔と、前記複数の貫通孔のいずれかに形成された導電部材とを有し、前記導電部材を介し、前記ベース基板の前記複数の配線パターンのいずれかと、前記コンタクト基板の前記電極とが電気的に接続されることを特徴とする。   According to one aspect of the present embodiment, a base substrate having a plurality of wiring patterns, a connector portion having contact pins connected to electrode terminals of a semiconductor integrated circuit element, and an electrode connected to the contact pins are provided. A contact substrate, and a relay substrate disposed between the contact substrate and the base substrate, the relay substrate having a plurality of through holes and a conductive formed in any of the plurality of through holes. One of the plurality of wiring patterns of the base substrate and the electrode of the contact substrate are electrically connected via the conductive member.

また、本実施の形態の他の一観点によれば、複数の配線パターンを有するベース基板と、蓋部が設けられているコネクタ部と、半導体集積回路素子の電極端子に接続される電極が設けられているコンタクト基板と、前記コンタクト基板と前記ベース基板との間に配置される中継基板と、を有し、前記中継基板は、複数の貫通孔と、前記複数の貫通孔のいずれかに形成された導電部材とを有し、前記コネクタ部における前記蓋部を閉じることにより、前記蓋部によって前記半導体集積回路素子の前記電極端子が加圧されて、前記電極端子と前記コンタクト基板の前記電極とが電気的に接続され、前記導電部材を介し、前記ベース基板の前記複数の配線パターンのいずれかと、前記コンタクト基板の前記電極とが電気的に接続されることを特徴とする。   According to another aspect of the present embodiment, a base substrate having a plurality of wiring patterns, a connector portion provided with a lid portion, and an electrode connected to the electrode terminal of the semiconductor integrated circuit element are provided. And a relay substrate disposed between the contact substrate and the base substrate, and the relay substrate is formed in any of the plurality of through holes and the plurality of through holes. The electrode terminal of the semiconductor integrated circuit element is pressed by the lid portion by closing the lid portion of the connector portion, and the electrode terminal and the electrode of the contact substrate And any one of the plurality of wiring patterns of the base substrate and the electrode of the contact substrate are electrically connected via the conductive member. That.

開示のテストボードによれば、異なる半導体集積回路に対応した検査を行うことのできるものであって、設定を変更するための部品等が設けられてない場合と同程度にICソケットを高密度に設置することができる。   According to the disclosed test board, it is possible to perform inspection corresponding to different semiconductor integrated circuits, and the IC socket is made as dense as the case where there are no parts for changing the setting. Can be installed.

共用化可能なテストボードの斜視図Perspective view of a test board that can be shared 共用化可能なテストボードにおけるICソケット周辺の斜視図Perspective view around IC socket on test board that can be shared 共用化可能なテストボードにおけるICソケット周辺の断面図Sectional view around the IC socket on a test board that can be shared 共用化可能なテストボードにおけるICソケット周辺の説明図Explanatory diagram around the IC socket on a test board that can be shared 第1の実施の形態におけるテストボードの斜視図The perspective view of the test board in 1st Embodiment 第1の実施の形態におけるICソケットの斜視図The perspective view of IC socket in a 1st embodiment 第1の実施の形態におけるICソケットの断面図Sectional drawing of IC socket in 1st Embodiment 第1の実施の形態におけるICソケットを分解した斜視図The perspective view which decomposed | disassembled the IC socket in 1st Embodiment 第1の実施の形態におけるコンタクト基板の説明図(1)Explanatory drawing (1) of the contact substrate in 1st Embodiment 第1の実施の形態におけるコンタクト基板の断面図Sectional drawing of the contact substrate in 1st Embodiment 第1の実施の形態におけるコンタクト基板の説明図(2)Explanatory drawing (2) of the contact substrate in 1st Embodiment 第2の実施の形態におけるコンタクト基板の説明図Explanatory drawing of the contact substrate in 2nd Embodiment 第2の実施の形態におけるコンタクト基板の要部拡大図The principal part enlarged view of the contact substrate in 2nd Embodiment 第3の実施の形態におけるコンタクト基板の説明図Explanatory drawing of the contact substrate in 3rd Embodiment 第4の実施の形態における中継基板の説明図Explanatory drawing of the relay substrate in 4th Embodiment スプリングピンの構造図Spring pin structure 第5の実施の形態におけるICソケットの断面図Sectional drawing of IC socket in 5th Embodiment 第5の実施の形態におけるコンタクト基板の斜視図The perspective view of the contact substrate in 5th Embodiment 第6の実施の形態におけるICソケットの断面図Sectional drawing of IC socket in 6th Embodiment 第7の実施の形態におけるテスト装置の説明図Explanatory drawing of the test apparatus in 7th Embodiment

実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。   The form for implementing is demonstrated below. In addition, about the same member etc., the same code | symbol is attached | subjected and description is abbreviate | omitted.

〔第1の実施の形態〕
第1の実施の形態におけるテストボードについて説明する。本実施の形態におけるテストボード10は、図5に示されるように、ベース基板11の上に、複数のICソケット20が設けられている。後述するように、半導体集積回路素子70の検査は、ICソケット20に、半導体集積回路素子70を設置した状態において行われる。
[First Embodiment]
The test board in the first embodiment will be described. As shown in FIG. 5, the test board 10 in the present embodiment is provided with a plurality of IC sockets 20 on a base substrate 11. As will be described later, the inspection of the semiconductor integrated circuit element 70 is performed in a state where the semiconductor integrated circuit element 70 is installed in the IC socket 20.

図6〜図8に示されるように、ICソケット20は、ソケット部30、コンタクト基板40、中継基板50を有しており、ベース基板11の上に、中継基板50、コンタクト基板40、ソケット部30の順に設置されている。尚、図6は、ICソケット20の斜視図であり、図7は、ICソケット20の断面図であり、図8は、ICソケット20を分解した斜視図である。   As shown in FIGS. 6 to 8, the IC socket 20 includes a socket part 30, a contact board 40, and a relay board 50. On the base board 11, the relay board 50, the contact board 40, and the socket part. They are installed in the order of 30. 6 is a perspective view of the IC socket 20, FIG. 7 is a cross-sectional view of the IC socket 20, and FIG. 8 is an exploded perspective view of the IC socket 20. As shown in FIG.

ベース基板11は、多層配線基板であって、複数の種類の配線パターンが形成されている。具体的には、電気信号が流れる信号配線パターン11a、接地電位にするための接地配線パターン11b、第1の電位が供給される第1の電位配線パターン11c、第2の電位が供給される第2の電位配線パターン11dが形成されている。   The base substrate 11 is a multilayer wiring board on which a plurality of types of wiring patterns are formed. Specifically, a signal wiring pattern 11a through which an electric signal flows, a ground wiring pattern 11b for making a ground potential, a first potential wiring pattern 11c to which a first potential is supplied, and a first potential to which a second potential is supplied. Two potential wiring patterns 11d are formed.

ソケット部30は、下側台部31、上側蓋部32、コンタクトピン33を有しており、下側台部31がベース基板11に固定されている。コンタクトピン33は、半導体集積回路素子70における電極端子71に対応した数が設けられており、下側台部31に設置されている。半導体集積回路素子70の検査を行う際には、下側台部31に半導体集積回路素子70を載置した後、半導体集積回路素子70を押さえつけるように、上側蓋部32を覆い被せる。これにより、上側蓋部32によりコンタクトピン33が押され、半導体集積回路素子70に設けられた複数の電極端子71は、コンタクトピン33の先端部33aと接触し、各々電気的に接続される。   The socket part 30 includes a lower base part 31, an upper lid part 32, and contact pins 33, and the lower base part 31 is fixed to the base substrate 11. The number of contact pins 33 corresponding to the electrode terminals 71 in the semiconductor integrated circuit element 70 is provided, and is set on the lower base portion 31. When inspecting the semiconductor integrated circuit element 70, the semiconductor integrated circuit element 70 is placed on the lower base portion 31, and then the upper lid portion 32 is covered so as to press the semiconductor integrated circuit element 70. As a result, the contact pin 33 is pushed by the upper lid portion 32, and the plurality of electrode terminals 71 provided in the semiconductor integrated circuit element 70 come into contact with the distal end portion 33 a of the contact pin 33 and are electrically connected to each other.

次に、図9及び図10に基づきコンタクト基板40について説明する。コンタクト基板40は、一方の面においてソケット部30と接続されており、一方の面とは反対側の他方の面において中継基板50と接続されている。尚、図9(a)は、コンタクト基板40を左側から見た斜視図であり、図9(b)は、右側から見た斜視図である。図10は、コンタクト基板40の断面図である。   Next, the contact substrate 40 will be described with reference to FIGS. The contact substrate 40 is connected to the socket portion 30 on one surface, and is connected to the relay substrate 50 on the other surface opposite to the one surface. 9A is a perspective view of the contact substrate 40 viewed from the left side, and FIG. 9B is a perspective view of the contact substrate 40 viewed from the right side. FIG. 10 is a cross-sectional view of the contact substrate 40.

コンタクト基板40は、絶縁体であるガラスエポキシ樹脂等により形成された基板41の一方の面に複数の上部電極42が形成されており、他方の面に複数の下部電極43が形成されている。また、上部電極42と下部電極43とは、対応するもの同士が一方の側面に形成された側面電極44により接続されている。上部電極42、下部電極43及び側面電極44は、金または銅等を含む材料により形成されており、ソケット部30におけるコンタクトピン33の数に対応した数のものが設けられている。   In the contact substrate 40, a plurality of upper electrodes 42 are formed on one surface of a substrate 41 formed of glass epoxy resin or the like that is an insulator, and a plurality of lower electrodes 43 are formed on the other surface. The upper electrode 42 and the lower electrode 43 are connected to each other by a side electrode 44 formed on one side. The upper electrode 42, the lower electrode 43, and the side electrode 44 are formed of a material including gold or copper, and the number corresponding to the number of contact pins 33 in the socket portion 30 is provided.

また、コンタクト基板40の一方の面において、上部電極42が形成されている領域には、開口部41aが形成されており、開口部41aには、銅等を含む材料により形成されたピンソケット45が入れられている。開口部41aにピンソケット45を入れることにより、ピンソケット45と上部電極42とが電気的に接続される。ピンソケット45は、ソケット部30に設けられたコンタクトピン33の端子部33bが入り込むことができるような開口部45aが形成されている。また、コンタクト基板40の一方の側面とは反対側の他方の側面には、抵抗やコンデンサ等の電子素子46が設けられており、電子素子46の不図示の端子のうち一方の端子は、上部電極42と接続されており、他方の端子は、下部電極43と接続されている。電子素子46は、チップ抵抗やチップコンデンサであってもよく、また、印刷等により形成されたパターンの抵抗であってもよい。   An opening 41a is formed in a region where the upper electrode 42 is formed on one surface of the contact substrate 40, and a pin socket 45 formed of a material containing copper or the like is formed in the opening 41a. Is put. By inserting the pin socket 45 into the opening 41a, the pin socket 45 and the upper electrode 42 are electrically connected. The pin socket 45 is formed with an opening 45 a through which the terminal portion 33 b of the contact pin 33 provided in the socket portion 30 can enter. In addition, an electronic element 46 such as a resistor or a capacitor is provided on the other side surface opposite to the one side surface of the contact substrate 40, and one of the terminals (not shown) of the electronic element 46 is an upper part. The other terminal is connected to the lower electrode 43. The electronic element 46 may be a chip resistor or a chip capacitor, or may be a pattern resistor formed by printing or the like.

本実施の形態におけるテストボードにおいては、コンタクト基板40を使用する際には、図11に示されるように、側面電極44や電子素子46において加工を施す。具体的には、図11に示されるように、コンタクト基板40の一方の側面に形成された側面電極44の一部を切断領域47において切断するか、または、他方の側面に形成された電子素子46を切断領域48において切断する。これにより、コンタクト基板40において、上部電極42と下部電極43とが側面電極44を介し電気的に接続されている部分と、上部電極42と下部電極43との間に電子素子46が設けられている部分とを形成することができる。本実施の形態においては、コンタクト基板40において、上部電極42と下部電極43とが側面電極44を介し電気的に接続されている部分では、上部電極42と下部電極43との間の電子素子46が切断されている。また、上部電極42と下部電極43との間に電子素子46が設けられている部分では、上部電極42と下部電極43との間の側面電極44が切断されている。尚、図11(a)は、コンタクト基板40を左側から見た斜視図であり、図11(b)は、右側から見た斜視図である。   In the test board in the present embodiment, when the contact substrate 40 is used, the side electrode 44 and the electronic element 46 are processed as shown in FIG. Specifically, as shown in FIG. 11, a part of the side electrode 44 formed on one side surface of the contact substrate 40 is cut at a cutting region 47, or an electronic element formed on the other side surface 46 is cut in the cutting region 48. As a result, the electronic element 46 is provided between the upper electrode 42 and the lower electrode 43 in the portion of the contact substrate 40 where the upper electrode 42 and the lower electrode 43 are electrically connected via the side electrode 44. The part which is present can be formed. In the present embodiment, in the portion of the contact substrate 40 where the upper electrode 42 and the lower electrode 43 are electrically connected via the side electrode 44, the electronic element 46 between the upper electrode 42 and the lower electrode 43. Is disconnected. Further, in the portion where the electronic element 46 is provided between the upper electrode 42 and the lower electrode 43, the side electrode 44 between the upper electrode 42 and the lower electrode 43 is cut. FIG. 11A is a perspective view of the contact substrate 40 as viewed from the left side, and FIG. 11B is a perspective view of the contact substrate 40 as viewed from the right side.

次に、図8等に基づき中継基板50について説明する。中継基板50は、一方の面においてコンタクト基板40と接続されており、一方の面とは反対側の他方の面においてベース基板11と接続されている。中継基板50は、絶縁体であるガラスエポキシ樹脂等により形成されており、ソケット部30における1つのコンタクトピン33、即ち、半導体集積回路素子70における不図示の電極端子の1つに対して複数の貫通孔51が設けられている。中継基板50には、これらの貫通孔51のうちのいずれか1つに、導電部材52が入れられており、導電部材52により、中継基板50の一方の面の側と他方の面の側とを電気的に接続することができる。例えば、図8に示される場合では、1つのコンタクトピン33に対して4つの貫通孔51が設けられており、この4つの貫通孔51のうちのいずれか1つに導電部材52が入れられている。これにより、コンタクト基板40における下部電極43と、ベース基板11における信号配線パターン11a、接地配線パターン11b、第1の電位配線パターン11c、第2の電位配線パターン11dのうちのいずれかとが導電部材52により接続される。   Next, the relay board 50 will be described with reference to FIG. The relay substrate 50 is connected to the contact substrate 40 on one surface, and is connected to the base substrate 11 on the other surface opposite to the one surface. The relay substrate 50 is formed of glass epoxy resin or the like that is an insulator, and has a plurality of contact pins 33 in the socket portion 30, that is, a plurality of electrode terminals (not shown) in the semiconductor integrated circuit element 70. A through hole 51 is provided. In the relay substrate 50, a conductive member 52 is placed in any one of these through-holes 51, and the conductive member 52 causes the one surface side and the other surface side of the relay substrate 50 to be connected to each other. Can be electrically connected. For example, in the case shown in FIG. 8, four through holes 51 are provided for one contact pin 33, and a conductive member 52 is placed in any one of the four through holes 51. Yes. Accordingly, the lower electrode 43 on the contact substrate 40 and any one of the signal wiring pattern 11a, the ground wiring pattern 11b, the first potential wiring pattern 11c, and the second potential wiring pattern 11d on the base substrate 11 are electrically conductive members 52. Connected by

本実施の形態においては、コンタクト基板40を交換することにより、または、中継基板50において、導電部材52が入れられている貫通孔51の位置を変えることにより、多種多様な半導体集積回路に対応させることができる。このように、本実施の形態におけるテストボードでは、異なる種類の半導体集積回路素子70の検査を1つのテストボードで行なうことができる。   In the present embodiment, by changing the contact substrate 40 or by changing the position of the through hole 51 in which the conductive member 52 is inserted in the relay substrate 50, it is made compatible with various semiconductor integrated circuits. be able to. Thus, with the test board in the present embodiment, different types of semiconductor integrated circuit elements 70 can be inspected with one test board.

〔第2の実施の形態〕
次に、第2の実施の形態について説明する。図12及び図13に示されるように、本実施の形態において用いられるコンタクト基板140には、対応する一組の上部電極42と下部電極43との間に、複数の電子素子、即ち、第1の電子素子146と第2の電子素子147が設けられている。尚、本実施の形態においては、このようなコンタクト基板140を第1の実施の形態におけるコンタクト基板40に代えて用いる。
[Second Embodiment]
Next, a second embodiment will be described. As shown in FIGS. 12 and 13, the contact substrate 140 used in the present embodiment includes a plurality of electronic elements, that is, first elements between a corresponding pair of upper electrode 42 and lower electrode 43. The electronic element 146 and the second electronic element 147 are provided. In the present embodiment, such a contact substrate 140 is used in place of the contact substrate 40 in the first embodiment.

第1の電子素子146と第2の電子素子147は、異なるものであり、例えば、抵抗とコンデンサ、または、同じ抵抗等でも抵抗値等が異なるものである。本実施の形態においては、コンタクト基板140は、第1の電子素子146、第2の電子素子147のうちのいずれか一方、または双方を切断し切断領域を形成して用いる。これにより、より様々な半導体集積回路に対応させることができる。尚、図12は、本実施の形態におけるコンタクト基板140の斜視図であり、図13は、要部拡大図である。   The first electronic element 146 and the second electronic element 147 are different. For example, a resistance and a capacitor, or the same resistance or the like has different resistance values. In this embodiment, the contact substrate 140 is used by cutting one or both of the first electronic element 146 and the second electronic element 147 to form a cut region. Thereby, it can respond to more various semiconductor integrated circuits. FIG. 12 is a perspective view of the contact substrate 140 in the present embodiment, and FIG. 13 is an enlarged view of a main part.

〔第3の実施の形態〕
次に、第3の実施の形態について説明する。本実施の形態は、図14に示されるように、コンタクト基板40が、複数の基板形成部材を接着剤等により接合することにより、作製したものである。具体的には、上部電極42及び下部電極43等が形成されている第1の基板形成部材241と、コンタクト基板40を上部電極42及び下部電極43等が形成されていない第2の基板形成部材242とを交互に接着剤等により接合することにより作製したものである。
[Third Embodiment]
Next, a third embodiment will be described. In the present embodiment, as shown in FIG. 14, the contact substrate 40 is produced by bonding a plurality of substrate forming members with an adhesive or the like. Specifically, a first substrate forming member 241 in which the upper electrode 42 and the lower electrode 43 are formed, and a second substrate forming member in which the contact substrate 40 is not formed with the upper electrode 42 and the lower electrode 43 are formed. And 242 are alternately bonded with an adhesive or the like.

即ち、第1の基板形成部材241は、ガラスエポキシ樹脂等の絶縁体により形成されているものに、上部電極42及び下部電極43等が形成されている。また、第2の基板形成部材242は、ガラスエポキシ樹脂等の絶縁体のみにより形成されており、上部電極42及び下部電極43等は形成されてはいない。   That is, the first substrate forming member 241 is formed of an insulator such as glass epoxy resin, and the upper electrode 42 and the lower electrode 43 are formed. Further, the second substrate forming member 242 is formed only of an insulator such as glass epoxy resin, and the upper electrode 42 and the lower electrode 43 are not formed.

また、第1の基板形成部材241には、側面電極44は形成されているが電子素子46は形成されていないものと、側面電極44は形成されていないが電子素子46が形成されているものとがあり、コンタクト基板40を作製する際には、これらを選択して作製する。このように、本実施の形態においては、側面電極44における切断領域47や、電子素子46における切断領域48を形成することなく、コンタクト基板40を作製することができる。尚、本実施の形態は、第2の実施の形態等にも適用することが可能である。   The first substrate forming member 241 has a side electrode 44 but no electronic element 46, and has no side electrode 44 but an electronic element 46. When the contact substrate 40 is manufactured, these are selected and manufactured. Thus, in the present embodiment, the contact substrate 40 can be manufactured without forming the cutting region 47 in the side electrode 44 and the cutting region 48 in the electronic element 46. Note that this embodiment can also be applied to the second embodiment and the like.

〔第4の実施の形態〕
次に、第4の実施の形態について説明する。本実施の形態は、図15に示されるように、中継基板50における導電部材に、金属等の導電性材料により形成されたポゴピンとも呼ばれるスプリングピン252を用いたものである。スプリングピン252は、図16に示されるように、金属等の導電性を有する材料により形成されており、筒状の本体部252aと、本体部252aの両側に、先端が尖った形状の接触部252b、252cが設けられている。接触部252bと接触部252cとは、本体部252aの内部に設けられたバネ252dにより接続されている。スプリングピン252は、接触部252bと接触部252cとが近づくような力が加えられると、バネ252dによる復元力が、接触部252bと接触部252cとが離れる方向に働くように形成されている。このようなスプリングピン252を用いることにより、コンタクト基板40における下部電極43と、ベース基板11における信号配線パターン11a、接地配線パターン11b等との電気的な接続をより確実にすることができる。
[Fourth Embodiment]
Next, a fourth embodiment will be described. In the present embodiment, as shown in FIG. 15, a spring pin 252, which is also called a pogo pin formed of a conductive material such as metal, is used as a conductive member in the relay substrate 50. As shown in FIG. 16, the spring pin 252 is made of a conductive material such as metal, and has a cylindrical main body 252a and contact portions with sharpened tips on both sides of the main body 252a. 252b and 252c are provided. The contact part 252b and the contact part 252c are connected by a spring 252d provided inside the main body part 252a. The spring pin 252 is formed such that when a force that causes the contact portion 252b and the contact portion 252c to approach each other is applied, a restoring force by the spring 252d acts in a direction in which the contact portion 252b and the contact portion 252c are separated. By using such a spring pin 252, the electrical connection between the lower electrode 43 in the contact substrate 40 and the signal wiring pattern 11 a and the ground wiring pattern 11 b in the base substrate 11 can be further ensured.

〔第5の実施の形態〕
次に、第5の実施の形態について説明する。本実施の形態におけるICソケット320は、図17に示されるように、ソケット部330、コンタクト基板340、中継基板50等を有している。
[Fifth Embodiment]
Next, a fifth embodiment will be described. As shown in FIG. 17, the IC socket 320 in the present embodiment includes a socket portion 330, a contact substrate 340, a relay substrate 50, and the like.

ソケット部330には、ベース基板11上に設置されており、半導体集積回路素子70が載置される内側台部331、外枠部332、回転軸333を中心に回転可能な状態で外枠部332に取り付けられている蓋部334等を有している。蓋部334には、半導体集積回路素子70における電極端子71を加圧する加圧部335が設けられている。また、ベース基板11の上には、中継基板50、コンタクト基板340が、この順で設置されている。尚、図17における二点鎖線は、蓋部334が開いた状態を示すものである。   The socket part 330 is installed on the base substrate 11, and the outer frame part can be rotated around the inner base part 331, the outer frame part 332, and the rotation shaft 333 on which the semiconductor integrated circuit element 70 is placed. 332 and the like attached to 332. The lid 334 is provided with a pressurizing unit 335 that pressurizes the electrode terminal 71 in the semiconductor integrated circuit element 70. On the base substrate 11, the relay substrate 50 and the contact substrate 340 are installed in this order. In addition, the dashed-two dotted line in FIG. 17 shows the state which the cover part 334 opened.

本実施の形態においては、コンタクト基板340には、図9等に示されるピンソケット45に代えて用いられるものであり、図18に示されるように、上部電極42に接続される突起電極部342が設けられている。突起電極部342は、弾性を有する導体材料、例えば、導電性ゴム等により形成されており、各々の上部電極42に対応して形成されている。尚、図18(a)は、コンタクト基板40を左側から見た斜視図であり、図18(b)は、右側から見た斜視図である。また、本実施の形態においては、突起電極部342に代えて、所定の方向のみに電流を流すことのできるシート状の異方性導電シート等を用いたものであってもよい。   In the present embodiment, the contact substrate 340 is used in place of the pin socket 45 shown in FIG. 9 or the like, and as shown in FIG. 18, the protruding electrode portion 342 connected to the upper electrode 42. Is provided. The protruding electrode part 342 is made of a conductive material having elasticity, such as conductive rubber, and is formed corresponding to each upper electrode 42. 18A is a perspective view of the contact substrate 40 viewed from the left side, and FIG. 18B is a perspective view of the contact substrate 40 viewed from the right side. In the present embodiment, instead of the protruding electrode part 342, a sheet-like anisotropic conductive sheet or the like that can flow current only in a predetermined direction may be used.

本実施の形態においては、ソケット部330における蓋部334を開き、ソケット部330における内側台部331に、半導体集積回路素子70のモールド樹脂等により固められた部分を載置する。この際、半導体集積回路素子70における電極端子71の各々が、後に、対応するコンタクト基板340における突起電極部342に接触するように位置を調整して載置する。   In the present embodiment, the lid portion 334 of the socket portion 330 is opened, and the portion of the semiconductor integrated circuit element 70 that is solidified by the mold resin or the like is placed on the inner base portion 331 of the socket portion 330. At this time, each electrode terminal 71 in the semiconductor integrated circuit element 70 is placed with its position adjusted so as to come into contact with the protruding electrode portion 342 in the corresponding contact substrate 340 later.

この後、蓋部334を閉じることにより、蓋部334に設けられた加圧部335により、半導体集積回路素子70における電極端子71を上から押して、コンタクト基板340が設けられている下側に加圧する。これにより、半導体集積回路素子70における電極端子71の各々が、対応しているコンタクト基板340における突起電極部342に接触する。蓋部334が閉じられると、蓋部334に設けられた突起部336が外枠部332に設けられた引っ掛け部337に引っ掛かり、加圧部335により、電極端子71がコンタクト基板340の設けられている側に加圧された状態が維持される。これにより、半導体集積回路素子70における電極端子71の各々が、対応しているコンタクト基板340における突起電極部342に接触している状態が維持される。   Thereafter, by closing the lid portion 334, the pressure terminal 335 provided on the lid portion 334 pushes the electrode terminal 71 in the semiconductor integrated circuit element 70 from above, and adds to the lower side where the contact substrate 340 is provided. Press. Thereby, each of the electrode terminals 71 in the semiconductor integrated circuit element 70 comes into contact with the protruding electrode portion 342 in the corresponding contact substrate 340. When the lid portion 334 is closed, the protrusion 336 provided on the lid portion 334 is hooked on the hook portion 337 provided on the outer frame portion 332, and the electrode terminal 71 is provided on the contact substrate 340 by the pressurizing portion 335. The state where the pressure is applied to the side that is on is maintained. Thereby, the state where each of the electrode terminals 71 in the semiconductor integrated circuit element 70 is in contact with the protruding electrode portion 342 in the corresponding contact substrate 340 is maintained.

本実施の形態においては、第1の実施の形態におけるソケット部30の下側台部31に相当するものが設けられていないため、ICソケットの高さを低くすることができ、また、部品点数も少なくなるため、テストボードを低コスト化することができる。   In the present embodiment, since there is no equivalent to the lower base portion 31 of the socket portion 30 in the first embodiment, the height of the IC socket can be reduced, and the number of parts Therefore, the cost of the test board can be reduced.

尚、上記以外の内容については、第1の実施の形態と同様である。   The contents other than the above are the same as in the first embodiment.

〔第6の実施の形態〕
次に、第6の実施の形態について説明する。本実施の形態におけるICソケット420は、図19に示されるように、ソケット部430、コンタクト基板340、中継基板50等を有している。ソケット部430には、第5の実施の形態における加圧部335に相当するものは設けられておらず、蓋部434には、第2のベース基板411、第2のコンタクト基板440、第2の中継基板450が、この順に積層して配置されている。尚、図19における二点鎖線は、蓋部434が開いた状態を示すものである。また、本実施の形態においては、ベース基板11を第1のベース基板と、コンタクト基板340を第1のコンタクト基板と、中継基板50を第1の中継基板と記載する場合がある。
[Sixth Embodiment]
Next, a sixth embodiment will be described. As shown in FIG. 19, the IC socket 420 in the present embodiment includes a socket portion 430, a contact substrate 340, a relay substrate 50, and the like. The socket portion 430 is not provided with an equivalent to the pressure portion 335 in the fifth embodiment, and the lid portion 434 has a second base substrate 411, a second contact substrate 440, and a second contact substrate 430. The relay boards 450 are stacked in this order. A two-dot chain line in FIG. 19 indicates a state in which the lid portion 434 is opened. In the present embodiment, the base substrate 11 may be referred to as a first base substrate, the contact substrate 340 may be referred to as a first contact substrate, and the relay substrate 50 may be referred to as a first relay substrate.

第2のベース基板411は、第1のベース基板であるベース基板11と同様の構造のものであり、信号配線パターン11a、接地配線パターン11b、第1の電位配線パターン11c、第2の電位配線パターン11dが形成されている。また、第2のコンタクト基板440は第1のコンタクト基板であるコンタクト基板340と同様の構造のものであり、第2の中継基板450は第1の中継基板である中継基板50と同様の構造のものである。   The second base substrate 411 has a structure similar to that of the base substrate 11 that is the first base substrate, and includes a signal wiring pattern 11a, a ground wiring pattern 11b, a first potential wiring pattern 11c, and a second potential wiring. A pattern 11d is formed. The second contact substrate 440 has a structure similar to that of the contact substrate 340 that is the first contact substrate, and the second relay substrate 450 has a structure similar to that of the relay substrate 50 that is the first relay substrate. Is.

本実施の形態では、ソケット部430の蓋部434を閉じることにより、電極端子71は、電極端子71の上側の第2のコンタクト基板440の突起電極部442と、下側の第2のコンタクト基板であるコンタクト基板340の突起電極部342とに挟まれる。即ち、電極端子71は、上側からは蓋部434に設けられた第2のコンタクト基板440の突起電極部442と、下側からはベース基板11の上に設けられた第1のコンタクト基板であるコンタクト基板340の突起電極部342により挟まれ、双方と接触する。これにより、半導体集積回路素子70の電極端子71は、第2のコンタクト基板440の突起電極部442及び、ベース基板11の上に設けられた第1のコンタクト基板であるコンタクト基板340の突起電極部342の双方と電気的に接続される。   In the present embodiment, by closing the lid portion 434 of the socket portion 430, the electrode terminal 71 is connected to the protruding electrode portion 442 of the second contact substrate 440 above the electrode terminal 71 and the lower second contact substrate. Between the protruding electrode portions 342 of the contact substrate 340. That is, the electrode terminal 71 is a protruding electrode portion 442 of the second contact substrate 440 provided on the lid portion 434 from the upper side, and a first contact substrate provided on the base substrate 11 from the lower side. It is sandwiched between the protruding electrode portions 342 of the contact substrate 340 and is in contact with both. As a result, the electrode terminal 71 of the semiconductor integrated circuit element 70 includes the protruding electrode portion 442 of the second contact substrate 440 and the protruding electrode portion of the contact substrate 340 that is the first contact substrate provided on the base substrate 11. 342 is electrically connected to both.

このように、蓋部434に、第2のベース基板411、第2のコンタクト基板440、第2の中継基板450を設けることにより、ベース基板に形成される配線の数が増えた場合等においても、ICソケット420の密度が低下することはない。   As described above, the second base substrate 411, the second contact substrate 440, and the second relay substrate 450 are provided in the lid portion 434, so that the number of wirings formed on the base substrate is increased. The density of the IC socket 420 does not decrease.

尚、上記以外の内容については、第5の実施の形態と同様である。   The contents other than the above are the same as those in the fifth embodiment.

〔第7の実施の形態〕
次に、第7の実施の形態について説明する。本実施の形態は、図20に示されるように、第1から第6の実施の形態におけるテストボード10が、複数搭載されているテスト装置である。本実施の形態におけるテスト装置においては、複数のテストボード10は、恒温槽等のチャンバー501内に設置されており、チャンバー501に設けられた複数のコネクタ502に各々接続されている。本実施の形態におけるテスト装置は、信号波形等を発生させる波形発生ユニット503及び所定の電源電圧の電力を供給するための電源ユニット504等が複数備えられている。チャンバー501に設けられた各々のコネクタ502には、波形発生ユニット503がケーブル505により接続されており、電源ユニット504がケーブル506により接続されている。
[Seventh Embodiment]
Next, a seventh embodiment will be described. As shown in FIG. 20, the present embodiment is a test apparatus in which a plurality of test boards 10 according to the first to sixth embodiments are mounted. In the test apparatus according to the present embodiment, the plurality of test boards 10 are installed in a chamber 501 such as a thermostatic bath, and are connected to a plurality of connectors 502 provided in the chamber 501. The test apparatus according to the present embodiment includes a plurality of waveform generation units 503 that generate signal waveforms and the like, a power supply unit 504 that supplies power of a predetermined power supply voltage, and the like. A waveform generating unit 503 is connected to each connector 502 provided in the chamber 501 by a cable 505, and a power supply unit 504 is connected by a cable 506.

以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。   Although the embodiment has been described in detail above, it is not limited to the specific embodiment, and various modifications and changes can be made within the scope described in the claims.

上記の説明に関し、更に以下の付記を開示する。
(付記1)
複数の配線パターンを有するベース基板と、
半導体集積回路素子の電極端子に接続されるコンタクトピンを有するコネクタ部と、
前記コンタクトピンに接続される電極を有するコンタクト基板と、
前記コンタクト基板と前記ベース基板との間に配置される中継基板と、
を有し、
前記中継基板は、複数の貫通孔と、前記複数の貫通孔のいずれかに形成された導電部材とを有し、
前記導電部材を介し、前記ベース基板の前記複数の配線パターンのいずれかと、前記コンタクト基板の前記電極とが電気的に接続されることを特徴とするテストボード。
(付記2)
前記コンタクト基板には、前記コンタクトピンの端子部に対応したピンソケットが設けられており、
前記ピンソケットは、前記コンタクト基板における電極と接続されていることを特徴とする付記1に記載のテストボード。
(付記3)
複数の配線パターンを有するベース基板と、
蓋部が設けられているコネクタ部と、
半導体集積回路素子の電極端子に接続される電極が設けられているコンタクト基板と、
前記コンタクト基板と前記ベース基板との間に配置される中継基板と、
を有し、
前記中継基板は、複数の貫通孔と、前記複数の貫通孔のいずれかに形成された導電部材とを有し、
前記コネクタ部における前記蓋部を閉じることにより、前記蓋部によって前記半導体集積回路素子の前記電極端子が加圧されて、前記電極端子と前記コンタクト基板の前記電極とが電気的に接続され、
前記導電部材を介し、前記ベース基板の前記複数の配線パターンのいずれかと、前記コンタクト基板の前記電極とが電気的に接続されることを特徴とするテストボード。
(付記4)
前記コンタクト基板には、前記半導体集積回路素子における電極端子と接触する突起電極部が設けられており、
前記突起電極部は、前記コンタクト基板において対応する前記電極と接続されていることを特徴とする付記3に記載のテストボード。
(付記5)
前記突起電極部は、弾性を有する導体材料により形成されていることを特徴とする付記4に記載のテストボード。
(付記6)
前記ベース基板は第1のベース基板であり、前記コンタクト基板は第1のコンタクト基板であり、前記中継基板は第1の中継基板であって、
前記コネクタ部における蓋部には、前記第1のベース基板と略同じ構造の第2のベース基板、前記第1のコンタクト基板と略同じ構造の第2のコンタクト基板、前記第1の中継基板と略同じ構造の第2の中継基板が設けられていることを特徴とする付記3から5のいずれかに記載のテストボード。
(付記7)
前記コンタクト基板における電極は、前記コネクタ部と接続される一方の面に形成された上部電極と、前記中継基板と接続される他方の面に形成された下部電極とを含むものであって、
対応する前記上部電極と前記下部電極とは、全部又は一部が側面電極により接続されていることを特徴とする付記1または2に記載のテストボード。
(付記8)
前記コンタクト基板における電極は、前記半導体集積回路素子の電極端子と接続される一方の面に形成された上部電極と、前記中継基板と接続される他方の面に形成された下部電極とを含むものであって、
対応する前記上部電極と前記下部電極とは、全部又は一部が側面電極により接続されていることを特徴とする付記3から6のいずれかに記載のテストボード。
(付記9)
対応する前記上部電極と前記下部電極との間の全部又は一部には、抵抗又はコンデンサにより形成される電子素子が設けられていることを特徴とする付記7または8に記載のテストボード。
(付記10)
対応する一組の前記上部電極と前記下部電極との間には、前記電子素子が複数設けられていることを特徴とする付記9に記載のテストボード。
(付記11)
前記電子素子が設けられている前記上部電極と前記下部電極との間には、前記側面電極が設けられていないことを特徴とする付記9または10に記載のテストボード。
(付記12)
前記電子素子が設けられている前記上部電極と前記下部電極との間における前記側面電極は、切断されていることを特徴とする付記9または10に記載のテストボード。
(付記13)
前記側面電極が設けられている前記上部電極と前記下部電極との間には、前記電子素子が設けられていないことを特徴とする付記9または10に記載のテストボード。
(付記14)
前記側面電極が設けられている前記上部電極と前記下部電極との間における前記電子素子は、切断されていることを特徴とする付記9または10に記載のテストボード。
(付記15)
前記コンタクト基板は、前記上部電極と前記下部電極と前記側面電極が形成されている基板形成部材と、前記上部電極と前記下部電極と前記電子素子が形成されている基板形成部材とを接合することにより作製されていることを特徴とする付記9または10に記載のテストボード。
(付記16)
前記基板形成部材は、第1の基板形成部材であって、
前記上部電極、前記下部電極、前記側面電極及び前記電子素子のいずれもが形成されていない絶縁体により形成された第2の基板形成部材を有し、
前記コンタクト基板は、前記第1の基板形成部材と前記第2の基板形成部材とを交互に接合することにより作製されていることを特徴とする付記15に記載のテストボード。
(付記17)
前記中継基板における前記導電部材は、導電性を有するスプリングピンであることを特徴とする付記1から16のいずれかに記載のテストボード。
(付記18)
付記1から17のいずれかに記載のテストボードと、
前記テストボードに信号を供給する波形発生ユニットと、
前記テストボードに電力を供給するための電源ユニットと、
を備え、前記半導体集積回路素子の試験を行う試験装置。
In addition to the above description, the following additional notes are disclosed.
(Appendix 1)
A base substrate having a plurality of wiring patterns;
A connector portion having contact pins connected to electrode terminals of the semiconductor integrated circuit element;
A contact substrate having an electrode connected to the contact pin;
A relay substrate disposed between the contact substrate and the base substrate;
Have
The relay substrate has a plurality of through holes and a conductive member formed in any of the plurality of through holes,
One of the plurality of wiring patterns of the base substrate and the electrode of the contact substrate are electrically connected via the conductive member.
(Appendix 2)
The contact substrate is provided with a pin socket corresponding to the terminal portion of the contact pin,
The test board according to claim 1, wherein the pin socket is connected to an electrode on the contact substrate.
(Appendix 3)
A base substrate having a plurality of wiring patterns;
A connector portion provided with a lid portion;
A contact substrate provided with electrodes connected to electrode terminals of the semiconductor integrated circuit element;
A relay substrate disposed between the contact substrate and the base substrate;
Have
The relay substrate has a plurality of through holes and a conductive member formed in any of the plurality of through holes,
By closing the lid part in the connector part, the electrode terminal of the semiconductor integrated circuit element is pressurized by the lid part, and the electrode terminal and the electrode of the contact substrate are electrically connected,
One of the plurality of wiring patterns of the base substrate and the electrode of the contact substrate are electrically connected via the conductive member.
(Appendix 4)
The contact substrate is provided with a protruding electrode portion that comes into contact with an electrode terminal in the semiconductor integrated circuit element,
The test board according to appendix 3, wherein the protruding electrode portion is connected to the corresponding electrode in the contact substrate.
(Appendix 5)
The test board according to appendix 4, wherein the protruding electrode portion is formed of a conductive material having elasticity.
(Appendix 6)
The base substrate is a first base substrate, the contact substrate is a first contact substrate, and the relay substrate is a first relay substrate;
The lid portion of the connector portion includes a second base substrate having substantially the same structure as the first base substrate, a second contact substrate having substantially the same structure as the first contact substrate, and the first relay substrate. 6. The test board according to any one of appendices 3 to 5, wherein a second relay board having substantially the same structure is provided.
(Appendix 7)
The electrodes in the contact substrate include an upper electrode formed on one surface connected to the connector portion and a lower electrode formed on the other surface connected to the relay substrate,
The test board according to appendix 1 or 2, wherein the corresponding upper electrode and lower electrode are all or partly connected by a side electrode.
(Appendix 8)
The electrodes on the contact substrate include an upper electrode formed on one surface connected to the electrode terminal of the semiconductor integrated circuit element and a lower electrode formed on the other surface connected to the relay substrate. Because
The test board according to any one of appendices 3 to 6, wherein the corresponding upper electrode and lower electrode are all or partly connected by a side electrode.
(Appendix 9)
9. The test board according to appendix 7 or 8, wherein an electronic element formed of a resistor or a capacitor is provided in all or a part between the corresponding upper electrode and the lower electrode.
(Appendix 10)
The test board according to appendix 9, wherein a plurality of the electronic elements are provided between the corresponding pair of the upper electrode and the lower electrode.
(Appendix 11)
11. The test board according to appendix 9 or 10, wherein the side electrode is not provided between the upper electrode and the lower electrode on which the electronic element is provided.
(Appendix 12)
The test board according to appendix 9 or 10, wherein the side electrode between the upper electrode and the lower electrode provided with the electronic element is cut.
(Appendix 13)
11. The test board according to appendix 9 or 10, wherein the electronic element is not provided between the upper electrode and the lower electrode provided with the side electrode.
(Appendix 14)
11. The test board according to appendix 9 or 10, wherein the electronic device between the upper electrode and the lower electrode provided with the side electrode is cut.
(Appendix 15)
The contact substrate joins a substrate forming member on which the upper electrode, the lower electrode, and the side electrode are formed, and a substrate forming member on which the upper electrode, the lower electrode, and the electronic element are formed. The test board according to appendix 9 or 10, wherein the test board is manufactured by the following method.
(Appendix 16)
The substrate forming member is a first substrate forming member,
A second substrate forming member formed of an insulator in which none of the upper electrode, the lower electrode, the side electrode and the electronic element is formed;
The test board according to appendix 15, wherein the contact substrate is manufactured by alternately bonding the first substrate forming member and the second substrate forming member.
(Appendix 17)
The test board according to any one of appendices 1 to 16, wherein the conductive member in the relay board is a spring pin having conductivity.
(Appendix 18)
The test board according to any one of appendices 1 to 17, and
A waveform generation unit for supplying a signal to the test board;
A power supply unit for supplying power to the test board;
A test apparatus for testing the semiconductor integrated circuit element.

10 テストボード
11 ベース基板
11a 信号配線パターン
11b 接地配線パターン
11c 第1の電位配線パターン
11d 第2の電位配線パターン
20 ICソケット
30 ソケット部
31 下側台部
32 上側蓋部
33 コンタクトピン
33a 先端部
33b 端子部
40 コンタクト基板
41 基板
41a 開口部
42 上部電極
43 下部電極
44 側面電極
45 ピンソケット
45a 開口部
46 電子素子
50 中継基板
51 貫通孔
52 導電部材
10 test board 11 base board 11a signal wiring pattern 11b ground wiring pattern 11c first potential wiring pattern 11d second potential wiring pattern 20 IC socket 30 socket part 31 lower base part 32 upper lid part 33 contact pin 33a tip part 33b Terminal portion 40 Contact substrate 41 Substrate 41a Opening portion 42 Upper electrode 43 Lower electrode 44 Side electrode 45 Pin socket 45a Opening portion 46 Electronic element 50 Relay substrate 51 Through hole 52 Conductive member

Claims (10)

複数の配線パターンを有するベース基板と、
半導体集積回路素子の電極端子に接続されるコンタクトピンを有するコネクタ部と、
前記コンタクトピンに接続される電極を有するコンタクト基板と、
前記コンタクト基板と前記ベース基板との間に配置される中継基板と、
を有し、
前記中継基板は、複数の貫通孔と、前記複数の貫通孔のいずれかに形成された導電部材とを有し、
前記導電部材を介し、前記ベース基板の前記複数の配線パターンのいずれかと、前記コンタクト基板の前記電極とが電気的に接続されることを特徴とするテストボード。
A base substrate having a plurality of wiring patterns;
A connector portion having contact pins connected to electrode terminals of the semiconductor integrated circuit element;
A contact substrate having an electrode connected to the contact pin;
A relay substrate disposed between the contact substrate and the base substrate;
Have
The relay substrate has a plurality of through holes and a conductive member formed in any of the plurality of through holes,
One of the plurality of wiring patterns of the base substrate and the electrode of the contact substrate are electrically connected via the conductive member.
前記コンタクト基板には、前記コンタクトピンの端子部に対応したピンソケットが設けられており、
前記ピンソケットは、前記コンタクト基板における電極と接続されていることを特徴とする請求項1に記載のテストボード。
The contact substrate is provided with a pin socket corresponding to the terminal portion of the contact pin,
The test board according to claim 1, wherein the pin socket is connected to an electrode on the contact substrate.
複数の配線パターンを有するベース基板と、
蓋部が設けられているコネクタ部と、
半導体集積回路素子の電極端子に接続される電極が設けられているコンタクト基板と、
前記コンタクト基板と前記ベース基板との間に配置される中継基板と、
を有し、
前記中継基板は、複数の貫通孔と、前記複数の貫通孔のいずれかに形成された導電部材とを有し、
前記コネクタ部における前記蓋部を閉じることにより、前記蓋部によって前記半導体集積回路素子の前記電極端子が加圧されて、前記電極端子と前記コンタクト基板の前記電極とが電気的に接続され、
前記導電部材を介し、前記ベース基板の前記複数の配線パターンのいずれかと、前記コンタクト基板の前記電極とが電気的に接続されることを特徴とするテストボード。
A base substrate having a plurality of wiring patterns;
A connector portion provided with a lid portion;
A contact substrate provided with electrodes connected to electrode terminals of the semiconductor integrated circuit element;
A relay substrate disposed between the contact substrate and the base substrate;
Have
The relay substrate has a plurality of through holes and a conductive member formed in any of the plurality of through holes,
By closing the lid part in the connector part, the electrode terminal of the semiconductor integrated circuit element is pressurized by the lid part, and the electrode terminal and the electrode of the contact substrate are electrically connected,
One of the plurality of wiring patterns of the base substrate and the electrode of the contact substrate are electrically connected via the conductive member.
前記コンタクト基板には、前記半導体集積回路素子における電極端子と接触する突起電極部が設けられており、
前記突起電極部は、前記コンタクト基板において対応する前記電極と接続されていることを特徴とする請求項3に記載のテストボード。
The contact substrate is provided with a protruding electrode portion that comes into contact with an electrode terminal in the semiconductor integrated circuit element,
The test board according to claim 3, wherein the protruding electrode portion is connected to the corresponding electrode in the contact substrate.
前記ベース基板は第1のベース基板であり、前記コンタクト基板は第1のコンタクト基板であり、前記中継基板は第1の中継基板であって、
前記コネクタ部における蓋部には、前記第1のベース基板と略同じ構造の第2のベース基板、前記第1のコンタクト基板と略同じ構造の第2のコンタクト基板、前記第1の中継基板と略同じ構造の第2の中継基板が設けられていることを特徴とする請求項3または4に記載のテストボード。
The base substrate is a first base substrate, the contact substrate is a first contact substrate, and the relay substrate is a first relay substrate;
The lid portion of the connector portion includes a second base substrate having substantially the same structure as the first base substrate, a second contact substrate having substantially the same structure as the first contact substrate, and the first relay substrate. The test board according to claim 3 or 4, wherein a second relay board having substantially the same structure is provided.
前記コンタクト基板における電極は、前記コネクタ部と接続される一方の面に形成された上部電極と、前記中継基板と接続される他方の面に形成された下部電極とを含むものであって、
対応する前記上部電極と前記下部電極とは、全部又は一部が側面電極により接続されていることを特徴とする請求項1または2に記載のテストボード。
The electrodes in the contact substrate include an upper electrode formed on one surface connected to the connector portion and a lower electrode formed on the other surface connected to the relay substrate,
3. The test board according to claim 1, wherein the corresponding upper electrode and the lower electrode are all or partly connected by a side electrode. 4.
前記コンタクト基板における電極は、前記半導体集積回路素子の電極端子と接続される一方の面に形成された上部電極と、前記中継基板と接続される他方の面に形成された下部電極とを含むものであって、
対応する前記上部電極と前記下部電極とは、全部又は一部が側面電極により接続されていることを特徴とする請求項3から5のいずれかに記載のテストボード。
The electrodes on the contact substrate include an upper electrode formed on one surface connected to the electrode terminal of the semiconductor integrated circuit element and a lower electrode formed on the other surface connected to the relay substrate. Because
6. The test board according to claim 3, wherein the corresponding upper electrode and lower electrode are all or partly connected by a side electrode.
対応する前記上部電極と前記下部電極との間の全部又は一部には、抵抗又はコンデンサにより形成される電子素子が設けられていることを特徴とする請求項6または7に記載のテストボード。   8. The test board according to claim 6, wherein an electronic element formed of a resistor or a capacitor is provided in all or a part between the corresponding upper electrode and the lower electrode. 9. 前記中継基板における前記導電部材は、導電性を有するスプリングピンであることを特徴とする請求項1から8に記載のテストボード。   The test board according to claim 1, wherein the conductive member in the relay board is a spring pin having conductivity. 請求項1から9のいずれかに記載のテストボードと、
前記テストボードに信号を供給する波形発生ユニットと、
前記テストボードに電力を供給するための電源ユニットと、
を備え、前記半導体集積回路素子の試験を行う試験装置。
A test board according to any one of claims 1 to 9,
A waveform generation unit for supplying a signal to the test board;
A power supply unit for supplying power to the test board;
A test apparatus for testing the semiconductor integrated circuit element.
JP2013075030A 2013-03-29 2013-03-29 Test board and testing device Pending JP2014199220A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013075030A JP2014199220A (en) 2013-03-29 2013-03-29 Test board and testing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013075030A JP2014199220A (en) 2013-03-29 2013-03-29 Test board and testing device

Publications (1)

Publication Number Publication Date
JP2014199220A true JP2014199220A (en) 2014-10-23

Family

ID=52356220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013075030A Pending JP2014199220A (en) 2013-03-29 2013-03-29 Test board and testing device

Country Status (1)

Country Link
JP (1) JP2014199220A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180046645A (en) * 2016-10-28 2018-05-09 주식회사 디앤에스시스템 The sockets for semiconductor test
CN109585317A (en) * 2017-09-29 2019-04-05 台湾积体电路制造股份有限公司 Test equipment and test method
KR102021084B1 (en) * 2019-03-13 2019-09-16 주식회사 에이티이솔루션 Apparatus for testing terminal of object to be inspired
CN113687207A (en) * 2020-05-18 2021-11-23 新唐科技股份有限公司 Test board and method for mounting semiconductor integrated circuit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH075068U (en) * 1993-06-25 1995-01-24 安藤電気株式会社 Contact board for auto handler with grounding board
JPH08105934A (en) * 1994-10-04 1996-04-23 Nippon Avionics Co Ltd Ic burn-in device
JP2001228173A (en) * 2000-02-15 2001-08-24 Agilent Technologies Japan Ltd Probe card
JP2006112891A (en) * 2004-10-14 2006-04-27 Fujitsu Ltd Semiconductor testing board
JP2009098770A (en) * 2007-10-15 2009-05-07 Denso It Laboratory Inc Combination service inspection system and combination service inspection program

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH075068U (en) * 1993-06-25 1995-01-24 安藤電気株式会社 Contact board for auto handler with grounding board
JPH08105934A (en) * 1994-10-04 1996-04-23 Nippon Avionics Co Ltd Ic burn-in device
JP2001228173A (en) * 2000-02-15 2001-08-24 Agilent Technologies Japan Ltd Probe card
JP2006112891A (en) * 2004-10-14 2006-04-27 Fujitsu Ltd Semiconductor testing board
JP2009098770A (en) * 2007-10-15 2009-05-07 Denso It Laboratory Inc Combination service inspection system and combination service inspection program

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180046645A (en) * 2016-10-28 2018-05-09 주식회사 디앤에스시스템 The sockets for semiconductor test
CN109585317A (en) * 2017-09-29 2019-04-05 台湾积体电路制造股份有限公司 Test equipment and test method
CN109585317B (en) * 2017-09-29 2022-11-29 台湾积体电路制造股份有限公司 Test equipment and test method
KR102021084B1 (en) * 2019-03-13 2019-09-16 주식회사 에이티이솔루션 Apparatus for testing terminal of object to be inspired
CN113687207A (en) * 2020-05-18 2021-11-23 新唐科技股份有限公司 Test board and method for mounting semiconductor integrated circuit
TWI774101B (en) * 2020-05-18 2022-08-11 新唐科技股份有限公司 Test board and method of mounting semiconductor integrated circuit
CN113687207B (en) * 2020-05-18 2023-09-12 新唐科技股份有限公司 Test board and method for mounting semiconductor integrated circuit

Similar Documents

Publication Publication Date Title
JPH10239371A (en) Substrate inspection instrument and substrate inspection method
JP2014199220A (en) Test board and testing device
US9869697B2 (en) Wiring substrate with filled vias to accommodate custom terminals
JP4775554B2 (en) LSI test socket for BGA
KR101149748B1 (en) Electric connection structure, terminal device, socket, device for testing electronic component, and method of manufacturing socket
KR101085752B1 (en) Circuit board and method for testing component built in the circuit board
KR100989673B1 (en) Test socket for small outline package ic
TW201502518A (en) Probe module supporting loopback test
JP5351171B2 (en) Circuit board assembly and erroneous insertion detection device
KR101311752B1 (en) Contactor for testing semiconductor and manufacturing method thereof
JP2013088288A (en) Inspection device and inspection system
JP2006234780A (en) Evaluation board and method for evaluating cable assembly
KR200437346Y1 (en) Bread-board for education
JP2010185863A (en) Semiconductor test system of pogo tower electric channel self-inspection type
CN215866987U (en) Stacked miniature circuit board test system
KR200378587Y1 (en) Test probe of pcb test fixture
KR20130011623A (en) Rf module
TWI529395B (en) Probe module with feedback test function
RU2161381C1 (en) Passive element of electric connection
CN104080270A (en) Separation pad for circuit board
JP2012107909A (en) Socket for semiconductor device
KR20140021890A (en) Prove module for electrical inspection and method of manufaturing the same
KR20030043327A (en) Power connector of jig for tester
KR0169815B1 (en) Burn-in board
JP3185893U (en) Electrode parts for measuring electronic circuits

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20150501

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161004

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170328