JP5351171B2 - Circuit board assembly and erroneous insertion detection device - Google Patents

Circuit board assembly and erroneous insertion detection device Download PDF

Info

Publication number
JP5351171B2
JP5351171B2 JP2010532741A JP2010532741A JP5351171B2 JP 5351171 B2 JP5351171 B2 JP 5351171B2 JP 2010532741 A JP2010532741 A JP 2010532741A JP 2010532741 A JP2010532741 A JP 2010532741A JP 5351171 B2 JP5351171 B2 JP 5351171B2
Authority
JP
Japan
Prior art keywords
connector
detection
pins
circuit board
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010532741A
Other languages
Japanese (ja)
Other versions
JPWO2010041324A1 (en
Inventor
徹 村上
悟 海老原
裕資 川本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of JPWO2010041324A1 publication Critical patent/JPWO2010041324A1/en
Application granted granted Critical
Publication of JP5351171B2 publication Critical patent/JP5351171B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0268Marks, test patterns or identification means for electrical inspection or testing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/64Means for preventing incorrect coupling
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10189Non-printed connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10356Cables
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/163Monitoring a manufacturing process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/168Wrong mounting prevention

Description

本発明は、導体配線が形成された基板(Substrate)と、その基板に実装された複数のコネクタと、を有する回路ボード(Circuit Board)を備えた回路ボードアッセンブリ及び誤挿入検出装置に関する。
The present invention relates to a circuit board assembly including a circuit board (Circuit Board) having a substrate (Substrate) on which conductor wiring is formed and a plurality of connectors mounted on the substrate, and an erroneous insertion detection device.

半導体集積回路素子等の電子部品(以下、単に、DUT(Device Under Test)とも称する。)の製造工程では、電子部品試験装置を用いてDUTの性能や機能を試験する。  In the manufacturing process of an electronic component such as a semiconductor integrated circuit element (hereinafter also simply referred to as a DUT (Device Under Test)), the performance and function of the DUT are tested using an electronic component test apparatus.

この電子部品試験装置は、DUTと電気的に接触するソケットを有するテストヘッドと、テストヘッドを介してDUTを試験するテスタと、DUTをテストヘッド上に順次搬送し、テストが終了したDUTを試験結果に応じて分類するハンドラと、を備えている。  This electronic component testing apparatus tests a DUT that has been tested by sequentially testing a test head having a socket in electrical contact with the DUT, a tester that tests the DUT via the test head, and the DUT onto the test head. And a handler for classifying according to the result.

テストヘッドは、ソケットが実装されたソケットボードと、このソケットボードと電気的に接続されているパフォーマンスボードと、を備えており、ケーブルを介してこれらのボードを接続したものが知られている。このような構成のテストヘッドでは、いずれのボードにも多数のコネクタが実装されており、それぞれのボードからケーブルを着脱することが可能となっている。  The test head includes a socket board on which a socket is mounted, and a performance board electrically connected to the socket board, and a board in which these boards are connected via a cable is known. In the test head having such a configuration, a large number of connectors are mounted on any board, and a cable can be attached to and detached from each board.

しかしながら、同一のボードにおいて同一形状のコネクタが複数の用途で用いられていると、コネクタを誤挿入してしまうという問題があった。コネクタを誤挿入した状態でDUTのテスト用の電力をソケットボードに供給すると、ソケットボードに実装された電子部品が高電圧により破損してしまうおそれがある。  However, when a connector having the same shape is used for a plurality of purposes on the same board, there is a problem that the connector is erroneously inserted. If power for DUT testing is supplied to the socket board with the connector inserted incorrectly, the electronic components mounted on the socket board may be damaged by high voltage.

本発明が解決しようとする課題は、コネクタの誤挿入を防止可能な回路ボードアッセンブリ及び誤挿入検出装置を提供することである。
The problem to be solved by the present invention is to provide a circuit board assembly and an erroneous insertion detection device capable of preventing erroneous insertion of a connector.

)本発明によれば、第1の導体配線が形成された第1の基板、及び、前記第1の基板に実装された複数の第1のコネクタと、を有する第1の回路ボードと、前記第1のコネクタと嵌合可能な第2のコネクタを一端にそれぞれ有すると共に、第3のコネクタを他端にそれぞれ有する複数のケーブルと、第2の導体配線が形成された第2の基板、及び、前記第2の基板に実装され、前記第3のコネクタと嵌合可能な複数の第4のコネクタを有する第2の回路ボードと、を備えた、電子部品試験装置用の回路ボードアッセンブリであって、前記第1のコネクタがそれぞれ有する複数の第1のピンは、前記第1の導体配線を介して相互に電気的に接続された一対の第1の検出用ピンを含み、前記第2のコネクタがそれぞれ有する複数の第2のピンは、前記第1の検出用ピンに対応する位置に配置された一対の第2の検出用ピンを含み、前記第3のコネクタがそれぞれ有する複数の第3のピンは、前記ケーブルの導線を介して前記第2の検出用ピンに電気的に接続された一対の第3の検出用ピンを含み、前記第4のコネクタが有する複数の第4のピンは、前記第3の検出用ピンに対応する位置に配置された一対の第4の検出用ピンを含み、前記第3のピンは、前記ケーブルの導線を介して相互に電気的に接続された一対の第5の検出用ピンをさらに含み、前記第4のピンは、前記第5の検出用ピンに対応する位置に配置された一対の第6の検出用ピンをさらに含み、前記第4の検出用ピンの一方は、前記第2の導体配線と前記第5及び第6の検出用ピンを介して、他の第4のコネクタが有する第4の検出用ピンに電気的に接続されていることを特徴とする回路ボードアッセンブリが提供される(請求項参照)。
( 1 ) According to the present invention, a first circuit board having a first substrate on which a first conductor wiring is formed, and a plurality of first connectors mounted on the first substrate; A second board having a plurality of cables each having a second connector that can be fitted to the first connector at one end and a third connector at the other end, and a second conductor wiring And a second circuit board having a plurality of fourth connectors which are mounted on the second substrate and can be fitted to the third connectors, and a circuit board assembly for an electronic component testing apparatus. a is, the plurality of first pin having a first connector, respectively are mutually seen contains electrically connected to a pair of first detection pin through the first conductor wiring, wherein A plurality of second pins each of the second connector has. Includes a pair of second detection pins arranged at positions corresponding to the first detection pins, and each of the plurality of third pins of the third connector is connected to the cable conductor. A pair of third detection pins electrically connected to the second detection pins, and the plurality of fourth pins of the fourth connector correspond to the third detection pins. Including a pair of fourth detection pins arranged at positions where the third pins further include a pair of fifth detection pins electrically connected to each other via the conductors of the cable. The fourth pin further includes a pair of sixth detection pins arranged at positions corresponding to the fifth detection pins, and one of the fourth detection pins is the second detection pin. There is another fourth connector through the conductor wiring and the fifth and sixth detection pins. A circuit board assembly is provided, wherein the circuit board assembly is electrically connected to a fourth detection pin (refer to claim 1 ).

上記発明において、前記第1のコネクタにおける前記第1の検出用ピンのうちの少なくとも一方の第1の検出用ピンの位置が、前記複数の第1のコネクタのうちの他の第1のコネクタにおける第1の検出用ピンの位置と異なっていることが好ましい(請求項参照)。 In the above invention, the position of the first detection pin of at least one of the first detection pins in the first connector is in the other first connector of the plurality of first connectors. It is preferable that the position is different from the position of the first detection pin (see claim 2 ).

上記発明において、前記第2の回路ボードにおける全ての前記第4の検出用ピンの組み合わせが、前記第2の導体配線を介して直列接続されていることが好ましい(請求項参照)。
In the above invention, it is preferable that all the combinations of the fourth detection pins in the second circuit board are connected in series via the second conductor wiring (see claim 3 ).

)本発明によれば、電子部品試験装置においてコネクタの誤挿入を検出するための誤挿入検出装置であって、上記の回路ボードアッセンブリと、前記回路ボードアッセンブリに検出用信号を入力する入力手段と、前記回路ボードアッセンブリからの前記検出用信号の出力の有無に基づいて、前記回路ボードアッセンブリへのテスト用電力の供給の可否を判断する判断手段と、を備えたことを特徴とする誤挿入検出装置が提供される(請求項参照)。 ( 2 ) According to the present invention, there is provided an erroneous insertion detection device for detecting an erroneous insertion of a connector in an electronic component testing apparatus, wherein the circuit board assembly and an input for inputting a detection signal to the circuit board assembly are provided. And a determination means for determining whether or not to supply test power to the circuit board assembly based on whether or not the detection signal is output from the circuit board assembly. An insertion detection device is provided (see claim 4 ).

上記発明において、前記判断手段は、前記回路ボードアッセンブリから前記検出用信号が出力された場合に、前記回路ボードアッセンブリへテスト用電力を供給するように判断し、前記回路ボードアッセンブリから前記検出用信号が出力されなかった場合に、前記回路ボードアッセンブリへテスト用電力を供給しないように判断することが好ましい(請求項参照)。 In the above invention, the determination means determines to supply test power to the circuit board assembly when the detection signal is output from the circuit board assembly, and the detection signal is output from the circuit board assembly. Is not output, it is preferable to determine not to supply test power to the circuit board assembly (see claim 5 ).

本発明では、コネクタが有する複数のピンのうちの一対の検出用ピンを相互に電気的に接続している。このため、コネクタの挿入後に、一方の検出用ピンから入力した検出用信号が他方の検出用ピンから出力されたことを確認することで、電力供給前に、挿入先のコネクタが本来挿入されるべきコネクタであることを確認することができるので、コネクタの誤挿入を防止することができる。  In the present invention, a pair of detection pins among a plurality of pins included in the connector are electrically connected to each other. For this reason, after inserting the connector, by confirming that the detection signal input from one of the detection pins is output from the other detection pin, the insertion destination connector is originally inserted before power supply. Since it can be confirmed that the connector is a power connector, it is possible to prevent erroneous insertion of the connector.

図1は、本発明の実施形態における電子部品試験装置の概略断面図である。FIG. 1 is a schematic cross-sectional view of an electronic component testing apparatus according to an embodiment of the present invention. 図2は、本発明の実施形態におけるテストヘッドの概略断面図である。FIG. 2 is a schematic cross-sectional view of the test head in the embodiment of the present invention. 図3は、図2に示すテストヘッドの分解図である。FIG. 3 is an exploded view of the test head shown in FIG. 図4は、本発明の実施形態におけるソケットボード、ケーブル及びパフォーマンスボードの接続関係を示す図である。FIG. 4 is a diagram illustrating a connection relationship among the socket board, the cable, and the performance board in the embodiment of the present invention. 図5は、本発明の実施形態における誤挿入検出装置を示すブロック図である。FIG. 5 is a block diagram showing an erroneous insertion detection apparatus in the embodiment of the present invention. 図6は、本発明の実施形態におけるコネクタ誤挿入の検出用経路を示す図である。FIG. 6 is a diagram illustrating a detection path for erroneous connector insertion according to the embodiment of the present invention. 図7は、本発明の実施形態においてコネクタが誤挿入された場合の接続関係の一例を示す図である。FIG. 7 is a diagram illustrating an example of a connection relationship when a connector is erroneously inserted in the embodiment of the present invention. 図8は、本発明の実施形態において異なる仕様のケーブルが誤って接続された場合の接続関係の一例を示す図である。FIG. 8 is a diagram illustrating an example of a connection relationship when cables having different specifications are erroneously connected in the embodiment of the present invention. 図9は、本発明の他の実施形態におけるパフォーマンスボードとケーブルの接続関係を示す図である。FIG. 9 is a diagram showing a connection relationship between a performance board and a cable in another embodiment of the present invention.

2…テスタ
5…誤挿入検出装置
6…入力部
7…判断部
10…テストヘッド
20…パフォーマンスボード
21…第2の基板
22…検出用配線パターン
24,24A〜24C…第4のコネクタ
30…ソケットボード
31…第1の基板
32…検出用配線パターン
35,35A〜35C…第1のコネクタ
40,40A〜40C…ケーブル
41…導線
42…検出用導線
43,43A〜43C…第2のコネクタ
45,45A〜45C…第3のコネクタ
50…誤挿入検出用経路
DESCRIPTION OF SYMBOLS 2 ... Tester 5 ... Error insertion detection apparatus 6 ... Input part 7 ... Judgment part 10 ... Test head 20 ... Performance board 21 ... 2nd board | substrate 22 ... Wiring pattern 24, 24A-24C ... 4th connector 30 ... Socket Board 31... First substrate 32... Detection wiring pattern 35, 35 A to 35 C... First connector 40, 40 A to 40 C. 45A to 45C ... third connector 50 ... path for erroneous insertion detection

以下、本発明の実施形態を図面に基づいて説明する。  Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図1は本実施形態における電子部品試験装置の概略断面図、図2は本実施形態におけるテストヘッドの概略断面図、図3は図2に示すテストヘッドの分解図である。  FIG. 1 is a schematic sectional view of an electronic component testing apparatus according to the present embodiment, FIG. 2 is a schematic sectional view of a test head according to the present embodiment, and FIG. 3 is an exploded view of the test head shown in FIG.

本実施形態における電子部品試験装置は、図1に示すように、DUTと電気的に接続されるテストヘッド10と、テストヘッド10を介してDUTに試験信号を送出すると共に応答信号を検査するテスタ2と、DUTをテストヘッド10上に順次搬送し、テストが終了したDUTを試験結果に応じて分類するハンドラ1と、を備えている。この電子部品試験装置は、DUTに高温又は低温の熱ストレスを印加した状態(或いは常温状態)で、DUTが適切に動作するか否かを試験し、当該試験結果に応じてDUTを分類する装置である。  As shown in FIG. 1, the electronic component testing apparatus according to the present embodiment includes a test head 10 electrically connected to a DUT, a tester that sends a test signal to the DUT via the test head 10 and inspects a response signal. 2 and a handler 1 that sequentially conveys the DUTs onto the test head 10 and classifies the DUTs that have been tested according to the test results. This electronic component testing apparatus tests whether a DUT operates properly in a state where a high or low temperature thermal stress is applied to the DUT (or a normal temperature state), and classifies the DUT according to the test result. It is.

図1に示すように、テストヘッド10の上部には、テストの際にDUTに電気的に接触するソケット33が設けられている。このソケット33は、同図に示すように、ハンドラ1に形成された開口1aを介して、ハンドラ1の内部に入り込んでおり、搬送されてきたDUTがハンドラ1によりソケット33に押し付けられる。なお、ハンドラ1としては、ヒートプレートタイプやチャンバタイプのものを用いることができる。  As shown in FIG. 1, a socket 33 that is in electrical contact with the DUT during a test is provided on the top of the test head 10. As shown in the figure, the socket 33 enters the inside of the handler 1 through an opening 1 a formed in the handler 1, and the transported DUT is pressed against the socket 33 by the handler 1. As the handler 1, a heat plate type or a chamber type can be used.

テストヘッド10は、図2及び図3に示すように、テストヘッド本体11とハイフィックス15(インタフェース装置)を備えている。テストヘッド本体11の内部には、DUTの試験に用いられる電子回路が組み込まれたピンエレクトロニクスカード12が収容されている。ピンエレクトロニクスカード12は、図1に示すケーブル3を介して、テスタ2に電気的に接続されていると共に、コネクタ13,16を介して、ハイフィックス15に着脱可能に接続されている。  As shown in FIGS. 2 and 3, the test head 10 includes a test head main body 11 and HiFix 15 (interface device). Inside the test head main body 11 is accommodated a pin electronics card 12 in which an electronic circuit used for DUT testing is incorporated. The pin electronics card 12 is electrically connected to the tester 2 via the cable 3 shown in FIG. 1 and is detachably connected to the HiFix 15 via connectors 13 and 16.

ハイフィックス15は、テストヘッド本体11とパフォーマンスボード20(後述)との間を電気的に中継するために、テストヘッド本体11の上に装着されている。このハイフィックス15の上部には、パフォーマンスボード20と電気的に接続するためのコネクタ17が設けられている。ハイフィックス15が有するコネクタ16,17は、ケーブル18を介して電気的に接続されている。  The HiFix 15 is mounted on the test head main body 11 in order to electrically relay between the test head main body 11 and the performance board 20 (described later). A connector 17 for electrically connecting to the performance board 20 is provided on the upper part of the HiFix 15. The connectors 16 and 17 included in the HiFix 15 are electrically connected via a cable 18.

本実施形態におけるテストヘッド10は、ソケットボード30とパフォーマンスボード20をさらに備えている。  The test head 10 in this embodiment further includes a socket board 30 and a performance board 20.

パフォーマンスボード20は、ハイフィックス15の上に装着されており、第2の基板21と、第2の基板21の上面に実装された第4のコネクタ24と、第2の基板21の下面に実装されたコネクタ23と、を備えている。コネクタ23,24は、第2の基板21に形成された配線パターンやスルーホール(不図示)を介して電気的に接続されている。下側のコネクタ23は、ハイフィックス15の上側のコネクタ17に嵌合可能となっており、これらのコネクタ17,23が嵌合することで、ハイフィックス15とパフォーマンスボード20とが電気的に接続されるようになっている。なお、上述の第4のコネクタ24は、図4〜図8を参照しながら後で説明する3つの第4のコネクタ24A〜24Cの総称である。また、図2及び図3では第4のコネクタ24を2つしか図示していないが、実際には、数十〜数百個ものコネクタ24が一枚のパフォーマンスボード20に実装されている。  The performance board 20 is mounted on the HiFix 15 and mounted on the second substrate 21, the fourth connector 24 mounted on the upper surface of the second substrate 21, and the lower surface of the second substrate 21. The connector 23 is provided. The connectors 23 and 24 are electrically connected via a wiring pattern or a through hole (not shown) formed on the second substrate 21. The lower connector 23 can be fitted into the upper connector 17 of the HiFix 15, and the HiFix 15 and the performance board 20 are electrically connected by fitting these connectors 17 and 23 together. It has come to be. The above-described fourth connector 24 is a general term for three fourth connectors 24A to 24C, which will be described later with reference to FIGS. 2 and FIG. 3 show only two fourth connectors 24, but actually, several tens to several hundreds of connectors 24 are mounted on one performance board 20.

ソケットボード30は、パフォーマンスボード20の上に設けられており、上述のソケット33が上面に実装された第1の基板31と、第1の基板31の下面に実装された複数の第1のコネクタ35と、を備えている。なお、実際には、1枚のパフォーマンスボード20の上に1枚或いは複数枚のソケットボード30が設けられている。ソケット33は、複数のコンタクトピン34を有しており、DUTのテスト時に、これらコンタクトピン34とDUTから導出する端子とが接触することで、ソケットとDUTが電気的に接続される。ソケット33と第1のコネクタ35とは、第1の基板31に形成された配線パターンやスルーホール(不図示)を介して電気的に接続されている。なお、上述の第1のコネクタ35は、図4〜図8を参照しながら後で説明する3つの第1のコネクタ35A〜35Cの総称である。また、図2及び図3では第1のコネクタ35を2つしか図示していないが、実際には一枚のソケットボード30に数十個ものコネクタ35が実装されている。  The socket board 30 is provided on the performance board 20, and includes a first substrate 31 on which the socket 33 is mounted on the upper surface, and a plurality of first connectors mounted on the lower surface of the first substrate 31. 35. In practice, one or more socket boards 30 are provided on one performance board 20. The socket 33 has a plurality of contact pins 34, and when the DUT is tested, the contact pins 34 and terminals derived from the DUT come into contact with each other, whereby the socket and the DUT are electrically connected. The socket 33 and the first connector 35 are electrically connected via a wiring pattern or a through hole (not shown) formed on the first substrate 31. The above-described first connector 35 is a general term for three first connectors 35A to 35C described later with reference to FIGS. 2 and FIG. 3 show only two first connectors 35, but actually, dozens of connectors 35 are mounted on one socket board 30.

パフォーマンスボード20とソケットボード30とは、ケーブル40を介して電気的に接続されている。このケーブル40の上端には、ソケットボード30の第1のコネクタ35に嵌合可能な第2のコネクタ43が接続されており、ケーブル40をソケットボード30から着脱することが可能となっている。一方、ケーブル40の下端には、パフォーマンスボード20の第4のコネクタ24に嵌合可能な第3のコネクタ45が接続されており、ケーブル40をパフォーマンスボード20から着脱することが可能となっている。なお、上述の第2のコネクタ43は、図4〜図8を参照しながら後に説明する3つの第2のコネクタ43A〜43Cの総称であり、上述の第3のコネクタ45も、同図を参照しながら後に説明する3つの第3のコネクタ45A〜45Cの総称である。また、上述のケーブル40は、図4〜図8を参照しながら後に説明する3つのケーブル40A〜40Cの総称である。  The performance board 20 and the socket board 30 are electrically connected via a cable 40. A second connector 43 that can be fitted to the first connector 35 of the socket board 30 is connected to the upper end of the cable 40 so that the cable 40 can be attached to and detached from the socket board 30. On the other hand, a third connector 45 that can be fitted to the fourth connector 24 of the performance board 20 is connected to the lower end of the cable 40 so that the cable 40 can be detached from the performance board 20. . The above-mentioned second connector 43 is a generic name of three second connectors 43A to 43C described later with reference to FIGS. 4 to 8, and the above-described third connector 45 is also referred to the same drawing. However, it is a general term for three third connectors 45A to 45C described later. The above-described cable 40 is a general term for three cables 40A to 40C described later with reference to FIGS.

図4は本実施形態におけるソケットボード、ケーブル及びパフォーマンスボードの接続関係を示す図、図5は本実施形態における誤挿入検出装置を示すブロック図である。  FIG. 4 is a diagram showing a connection relationship between the socket board, the cable, and the performance board in the present embodiment, and FIG.

以下に、図4及び図5を参照しながら、第1〜第4のコネクタの構成及びそれらの接続関係について説明する。なお、理解を容易にするために、図4〜図8では3組のケーブル40A〜40Cによってパフォーマンスボード20とソケットボード30とを接続する場合を例にとって説明するが、実際にはパフォーマンスボード20とソケットボード30とは数十組のケーブル40を介して接続されている。  Below, the structure of the 1st-4th connector and those connection relations are demonstrated, referring FIG.4 and FIG.5. For ease of understanding, FIG. 4 to FIG. 8 will be described with an example in which the performance board 20 and the socket board 30 are connected by three sets of cables 40A to 40C. The socket board 30 is connected through several tens of cables 40.

図4に示す3つの第1のコネクタ35A〜35Cは、例えば絶縁性のハウジングに保持された8本のピン36a〜36hを有するレセプタクル型コネクタである。なお、以下において、いずれのコネクタについても、それぞれのコネクタが有する8本のピンを、図4中において左側から右側に向かって、第1のピン、第2のピン、…、第8のピンと称する。3つの第1のコネクタ35A〜35Cは、いずれも同一構造を有しているが、コネクタの誤挿入を検出するためのピン(検出用ピン)の位置が相違している。なお、本実施形態における「検出用ピン」は、コネクタが有する他のピンと構成上の相違はなく、当該他のピンとの用途の違いを明確にするために便宜的に用いた表現である。また、コネクタが有するピンの本数は特に限定されず、実際には一つのコネクタに数十本のピンが設けられている。  The three first connectors 35A to 35C shown in FIG. 4 are receptacle-type connectors having eight pins 36a to 36h held in, for example, an insulating housing. In the following, for each connector, the eight pins of each connector are referred to as a first pin, a second pin,..., An eighth pin from the left side to the right side in FIG. . The three first connectors 35A to 35C all have the same structure, but the positions of pins (detection pins) for detecting erroneous insertion of the connectors are different. Note that the “detection pin” in the present embodiment has no structural difference from other pins included in the connector, and is an expression used for the sake of convenience in order to clarify the difference in use with the other pins. Further, the number of pins included in the connector is not particularly limited, and actually, several tens of pins are provided in one connector.

図4中において左側の第1のコネクタ35Aでは、第1及び第2のピン36a,36b(第1の検出用ピン)が、第1の基板31に形成された検出用配線パターン32を介して相互に直接的に接続されている。一方、特に図示しないが、第2〜第6のピン36c〜36fも第1の基板31上の配線パターンに接続されているが、これらのピン36c〜36f同士は直接的には接続されていない。  In the left first connector 35 </ b> A in FIG. 4, the first and second pins 36 a and 36 b (first detection pins) are connected via the detection wiring pattern 32 formed on the first substrate 31. They are directly connected to each other. On the other hand, although not particularly illustrated, the second to sixth pins 36c to 36f are also connected to the wiring pattern on the first substrate 31, but these pins 36c to 36f are not directly connected to each other. .

この左側の第1のコネクタ35Aでは、第1及び第2のピン36a,36bが第1及び第2のコネクタ35A,43Aの誤挿入の検出に用いられ、第3〜第6のピン36c〜36fがDUTの試験に使用され、第7及び第8のピン36g,36hは特に使用されない。  In the left first connector 35A, the first and second pins 36a and 36b are used to detect erroneous insertion of the first and second connectors 35A and 43A, and the third to sixth pins 36c to 36f are used. Are used for testing the DUT, and the seventh and eighth pins 36g and 36h are not particularly used.

これに対し、図4中において中央の第1のコネクタ35Bでは、先述の第1のコネクタ35Aと異なり、第3及び第4のピン36c,36d(第1の検出用ピン)が検出用配線パターン32を介して相互に直接的に接続されている。一方、特に図示しないが、第1、第2、第5及び第6のピン36a,36b,36e,36fも第1の基板31上の配線パターンに接続されているが、これらのピン36a,36b,36e,36f同士は直接的には接続されていない。  On the other hand, in the first first connector 35B in FIG. 4, unlike the first connector 35A, the third and fourth pins 36c and 36d (first detection pins) are the detection wiring patterns. They are directly connected to each other via 32. On the other hand, although not particularly shown, the first, second, fifth and sixth pins 36a, 36b, 36e and 36f are also connected to the wiring pattern on the first substrate 31, but these pins 36a and 36b. 36e and 36f are not directly connected to each other.

この中央の第1のコネクタ35Bでは、第3及び第4のピン36c,36dが第1及び第2のコネクタ35B,43Bの誤挿入の検出に用いられ、第1、第2、第5及び第6のコネクタ36a,36b,36e,36fがDUTの試験に使用され、第7及び第8のピン36g,36hは特に使用されない。  In the first first connector 35B, the third and fourth pins 36c and 36d are used for detecting erroneous insertion of the first and second connectors 35B and 43B, and the first, second, fifth and fifth pins are used. Six connectors 36a, 36b, 36e, and 36f are used for the DUT test, and the seventh and eighth pins 36g and 36h are not particularly used.

一方、図4中において右側の第1のコネクタ35Cでは、先述の第1のコネクタ35A,35Bと異なり、第6及び第7のコネクタ36e,36f(第1の検出用ピン)が検出用配線パターン32を介して相互に直接的に接続されている。一方、特に図示しないが、第1〜第4のピン36a〜36dも第1の基板31上の配線パターンに接続されているが、これらのピン36a〜36d同士は直接的には接続されていない。  On the other hand, in the first connector 35C on the right side in FIG. 4, unlike the first connectors 35A and 35B, the sixth and seventh connectors 36e and 36f (first detection pins) are the detection wiring patterns. They are directly connected to each other via 32. On the other hand, although not particularly illustrated, the first to fourth pins 36a to 36d are also connected to the wiring pattern on the first substrate 31, but these pins 36a to 36d are not directly connected to each other. .

この右側の第1のコネクタ35cでは、第5及び第6のピン36e,36fが第1及び第2のコネクタ35C,43Cの誤挿入の検出に用いられ、第1〜第4のピン36a〜36dがDUTの試験に使用され、第7及び第8のピン36g,36hは特に使用されない。  In the right first connector 35c, the fifth and sixth pins 36e and 36f are used for detecting erroneous insertion of the first and second connectors 35C and 43C, and the first to fourth pins 36a to 36d are used. Are used for testing the DUT, and the seventh and eighth pins 36g and 36h are not particularly used.

以上のように、コネクタ毎に検出用ピンの位置を変えることで、同一のソケットボード30において同一形状のコネクタが複数の用途に用いられても、コネクタの誤挿入をより確実に防止することができる。なお、3つのコネクタ35A〜35Cにおいて検出用ピンの位置が全く重複しないように説明したが、特にこれに限定されない。2本の検出用ピンのうちの少なくとも一方の検出用ピンの位置が、他のコネクタにおける2本の検出用ピンの位置と異なっていればよい。  As described above, by changing the position of the detection pin for each connector, erroneous insertion of the connector can be more reliably prevented even if the same shape connector is used for a plurality of applications in the same socket board 30. it can. In addition, although it demonstrated so that the position of the pin for a detection might not overlap at all in the three connectors 35A-35C, it is not specifically limited to this. It is only necessary that the position of at least one of the two detection pins is different from the position of the two detection pins in the other connector.

図4に示す3つの第2のコネクタ43A〜43Cは、例えば絶縁性のハウジングに保持された8本のピン44a〜44hを有するプラグ型コネクタである。3つの第2のコネクタ43A〜43Cは、いずれも同一構造を有している。なお、第2のコネクタ43A〜43Cをレセプタクル型コネクタとしてもよく、この場合には第1のコネクタ35A〜35Cがプラグ型コネクタとなる。  The three second connectors 43A to 43C shown in FIG. 4 are plug-type connectors having, for example, eight pins 44a to 44h held in an insulating housing. All of the three second connectors 43A to 43C have the same structure. The second connectors 43A to 43C may be receptacle-type connectors. In this case, the first connectors 35A to 35C are plug-type connectors.

第2のコネクタ43A〜43Cのピン44a〜44hは、嵌合時に第1のコネクタ35A〜35Cのピン36a〜36hとそれぞれ接触することが可能となっている。従って、図4中の左側の第2のコネクタ43Aにおける第1及び第2のピン44a,44b、中央の第2のコネクタ43Bにおける第3及び第4のピン44c、44d、及び、右側の第2のコネクタ43Cでは第5及び第6のピン44e,44fが、本発明における第2の検出用ピンの一例に相当する。  The pins 44a to 44h of the second connectors 43A to 43C can contact the pins 36a to 36h of the first connectors 35A to 35C, respectively, when fitted. Accordingly, the first and second pins 44a and 44b in the second connector 43A on the left side in FIG. 4, the third and fourth pins 44c and 44d in the second connector 43B in the center, and the second pins on the right side in FIG. In the connector 43C, the fifth and sixth pins 44e and 44f correspond to an example of a second detection pin in the present invention.

図4に示す3つの第3のコネクタ45A〜45Cも、例えば絶縁性のハウジングに保持された8本のピン46a〜46hを有するプラグ型コネクタであり、いずれも同一構造を有している。図4中において左側の第3のコネクタ45Aでは、第1〜第6のピン46a〜46fが、ケーブル40Aの導線41を介して、第2のコネクタ43Aの第1〜第6のピン44a〜44fにそれぞれ電気的に接続されている。従って、図4中の左側の第3のコネクタ45Aにおける第1及び第2のピン46a,46b、中央の第3のコネクタ45Bにおける第3及び第4のピン46c,46d、及び、右側の第3のコネクタ45Cにおける第5及び第6のピン46e,46fが、本発明における第3の検出用ピンの一例に相当する。  The three third connectors 45A to 45C shown in FIG. 4 are also plug-type connectors having, for example, eight pins 46a to 46h held in an insulating housing, and all have the same structure. In the third connector 45A on the left side in FIG. 4, the first to sixth pins 46a to 46f are connected to the first to sixth pins 44a to 44f of the second connector 43A via the conducting wire 41 of the cable 40A. Are electrically connected to each other. Accordingly, the first and second pins 46a and 46b in the third connector 45A on the left side in FIG. 4, the third and fourth pins 46c and 46d in the third connector 45B in the center, and the third pin on the right side in FIG. The fifth and sixth pins 46e and 46f in the connector 45C correspond to an example of a third detection pin in the present invention.

左側の第3のコネクタ45Aの第7及び第8のピン46g,46h(第5の検出用ピン)は、ケーブル40Aの検出用導線42を介して相互に電気的に接続されている。なお、第2のコネクタ43Aにおいても同様に、第7及び第8のピン44g,44hがケーブル40Aの導線を介して相互に電気的に接続されている。図4中において中央及び右側の第3のコネクタ45B,45Cも、同じ要領で、ケーブル40B,40Cを介して第2のコネクタ43B,43Cに接続されている。いずれの第3のコネクタ45A〜45Cにおいても、第7及び第8のピン46g,46hは、異なる仕様のケーブルが誤って接続されていないかを検出するために使用される。  The seventh and eighth pins 46g and 46h (fifth detection pins) of the third connector 45A on the left side are electrically connected to each other via the detection conductor 42 of the cable 40A. Similarly, in the second connector 43A, the seventh and eighth pins 44g and 44h are electrically connected to each other via the conducting wire of the cable 40A. In FIG. 4, the center and right third connectors 45B and 45C are also connected to the second connectors 43B and 43C via the cables 40B and 40C in the same manner. In any of the third connectors 45A to 45C, the seventh and eighth pins 46g and 46h are used to detect whether cables having different specifications are not erroneously connected.

図4に示す3つの第4のコネクタ24A〜24Cは、例えば絶縁性のハウジングに保持された8本のピン25a〜25hを有するレセプタクル型コネクタであり、いずれも同一構造を有している。なお、第4のコネクタ24A〜24Cをプラグ型コネクタとしてもよく、この場合には第3のコネクタ45A〜45Cがレセプタクル型コネクタとなる。  The four fourth connectors 24A to 24C shown in FIG. 4 are, for example, receptacle-type connectors having eight pins 25a to 25h held in an insulating housing, and all have the same structure. Note that the fourth connectors 24A to 24C may be plug-type connectors. In this case, the third connectors 45A to 45C are receptacle-type connectors.

第4のコネクタ24A〜24Cのピン25a〜25hは、第3のコネクタ45A〜45Cのピン46a〜46hとそれぞれ接触することが可能となっており、いずれの第4のコネクタ24A〜24Cにおいても、第7及び第8のピン25g,25h(第6の検出用ピン)は、異なる仕様のケーブルが誤って接続されていないかを検出するために使用される。これに対し、第1のコネクタ35A〜35Cに対応して、それぞれの第4のコネクタ24A〜24Cにおいて、第1〜第6のピン25a〜25fのうちのいずれか2つのピンが、コネクタの誤挿入を検出するために使用される。  The pins 25a to 25h of the fourth connectors 24A to 24C can be in contact with the pins 46a to 46h of the third connectors 45A to 45C, respectively. In any of the fourth connectors 24A to 24C, The seventh and eighth pins 25g and 25h (sixth detection pins) are used to detect whether cables having different specifications are connected by mistake. On the other hand, in correspondence with the first connectors 35A to 35C, in each of the fourth connectors 24A to 24C, any two of the first to sixth pins 25a to 25f are not connected to the connector. Used to detect insertion.

図4中において左側の第4のコネクタ24Aでは、第1及び第2のピン25a,25b(第4の検出用ピン)がコネクタの誤挿入の検出に用いられ、第3〜第6のピン25c〜25fがDUTの試験に用いられる。この左側の第4のコネクタ24Aでは、第2のピン25bが、第2の基板21に形成された検出用配線パターン22を介して、第7のピン25gに接続されており、さらに、第8のピン25hが、検出用配線パターン22を介して、中央の第4のコネクタ24Bの第3のピン25cに接続されている。  In the left fourth connector 24A in FIG. 4, the first and second pins 25a and 25b (fourth detection pins) are used for detecting erroneous insertion of the connector, and the third to sixth pins 25c. ˜25f is used for DUT testing. In the left fourth connector 24A, the second pin 25b is connected to the seventh pin 25g via the detection wiring pattern 22 formed on the second substrate 21, and the eighth pin 24b The pin 25h is connected to the third pin 25c of the central fourth connector 24B via the detection wiring pattern 22.

これに対し、図4中において中央の第4のコネクタ24Bでは、第3及び第4のピン25c、25d(第4の検出用ピン)がコネクタの誤挿入の検出に用いられ、第1、第2、第5及び第6のピン25a,25b,25e,25fがDUTの試験に用いられる。この中央の第4のコネクタ24Bでは、第4のピン25dが、検出用配線パターン22を介して、第7のピン25gに接続されており、さらに、第8のピン25hが、検出用配線パターン22を介して、右側の第4のコネクタ24Cの第5のピン25eに接続されている。  On the other hand, in the central fourth connector 24B in FIG. 4, the third and fourth pins 25c and 25d (fourth detection pins) are used to detect erroneous insertion of the connector, and the first and second pins The second, fifth and sixth pins 25a, 25b, 25e and 25f are used for the DUT test. In the fourth connector 24B at the center, the fourth pin 25d is connected to the seventh pin 25g via the detection wiring pattern 22, and further, the eighth pin 25h is connected to the detection wiring pattern. 22 is connected to the fifth pin 25e of the fourth connector 24C on the right side.

一方、図4中において右側の第4のコネクタ24Cでは、第5及び第6のピン25e,25f(第4の検出用ピン)がコネクタの誤挿入の検出に用いられ、第1〜第4のピン25a〜25dがDUTの試験に用いられる。この右側の第4のコネクタ24Cでは、第6のピン25fが、検出用配線パターン22を介して、第7のピン25gに接続されている。  On the other hand, in the fourth connector 24C on the right side in FIG. 4, the fifth and sixth pins 25e and 25f (fourth detection pins) are used for detecting erroneous insertion of the connector, and the first to fourth pins are used. Pins 25a to 25d are used for testing the DUT. In the fourth connector 24 </ b> C on the right side, the sixth pin 25 f is connected to the seventh pin 25 g through the detection wiring pattern 22.

なお、ケーブル40A〜40Cの確認が不要な場合には、第4のコネクタ24A〜24Cの第4の検出用ピン同士を、検出用配線パターン22を介して直接接続し、第7及び第8のピン25g,25hをDUTのテストに使用してもよい。  When the confirmation of the cables 40A to 40C is unnecessary, the fourth detection pins of the fourth connectors 24A to 24C are directly connected to each other via the detection wiring pattern 22, and the seventh and eighth The pins 25g and 25h may be used for the DUT test.

図5に示すように、左側の第4のコネクタ24Aの第1のピン25aと、右側の第4のコネクタ24Cの第8のピン25hは、テスタ2に設けられた誤挿入検出装置5に接続されている。  As shown in FIG. 5, the first pin 25 a of the left fourth connector 24 </ b> A and the eighth pin 25 h of the right fourth connector 24 </ b> C are connected to the erroneous insertion detection device 5 provided in the tester 2. Has been.

この誤挿入検出装置5は、第1のコネクタ35A〜35Cへの第2のコネクタ43A〜43Cの誤挿入を検出するための装置であり、入力部6と判断部7を備えている。なお、結果的に、この誤挿入検出装置5は、第4のコネクタ24A〜24Cへの第3のコネクタ45A〜45Cの誤挿入も検出することができる。  The erroneous insertion detection device 5 is a device for detecting erroneous insertion of the second connectors 43A to 43C into the first connectors 35A to 35C, and includes an input unit 6 and a determination unit 7. As a result, the erroneous insertion detection device 5 can also detect erroneous insertion of the third connectors 45A to 45C into the fourth connectors 24A to 24C.

入力部6は、左側の第4のコネクタ24Aの第1のピン25aに接続されており、コネクタの誤挿入を検出するための検出用信号を第1のピン25aに入力することが可能となっている。なお、この検出用信号として、テストヘッド本体11にハイフィックス15が装着されているか否かを確認するための確認用信号を用いてもよい。  The input unit 6 is connected to the first pin 25a of the left fourth connector 24A, and can input a detection signal for detecting erroneous insertion of the connector to the first pin 25a. ing. As this detection signal, a confirmation signal for confirming whether or not the HiFix 15 is attached to the test head main body 11 may be used.

判断部7は、右側の第4のコネクタ24Cの第8のピン25hに接続されており、入力部6が入力した検出用信号が第8のピン25hから出力されるか否かを確認することが可能となっている。検出用信号の出力が確認された場合、判断部7は、テスタ2の電力供給部4に対して、DUTのテストのための電力の供給を許可する。これに対し、検出用信号の出力が確認されなかった場合には、判断部7は、電力供給部4に対してテスト用電力の供給を許可しない。  The determination unit 7 is connected to the eighth pin 25h of the fourth connector 24C on the right side, and confirms whether or not the detection signal input by the input unit 6 is output from the eighth pin 25h. Is possible. When the output of the detection signal is confirmed, the determination unit 7 permits the power supply unit 4 of the tester 2 to supply power for the DUT test. On the other hand, when the output of the detection signal is not confirmed, the determination unit 7 does not permit the power supply unit 4 to supply the test power.

次に作用について説明する。  Next, the operation will be described.

図6は本実施形態における誤挿入検出経路を示す図、図7は本実施形態においてコネクタが誤挿入された場合の接続関係の一例を示す図、図8は本実施形態において異なる仕様のケーブルが誤って接続された場合の一例を示す図である。  6 is a diagram illustrating an erroneous insertion detection path in the present embodiment, FIG. 7 is a diagram illustrating an example of a connection relationship when a connector is erroneously inserted in the present embodiment, and FIG. 8 is a diagram of cables having different specifications in the present embodiment. It is a figure which shows an example at the time of being connected accidentally.

先ず、図4に示す例において、全てのコネクタが正しく挿入された場合について、図6を参照しながら説明する。  First, the case where all the connectors are correctly inserted in the example shown in FIG. 4 will be described with reference to FIG.

図6に示すように、第2のコネクタ43A〜43Cが第1のコネクタ35A〜35Cにそれぞれ挿入されると共に、第3のコネクタ45A〜45Cが第4のコネクタ24A〜24Cにそれぞれ挿入されると、左側の第4のコネクタ24Aの第1のピン25aと、右側の第4のコネクタ24Cの第8のピン25hとの間に、全ての検出用ピンを直列接続した誤挿入検出用経路50が形成される。この状態において、誤挿入検出装置5の入力部6が検出用信号を入力すると、当該検出用信号が誤挿入検出用経路50を介して判断部7に出力され、判断部7は電源供給部6に対してテスト用電力の供給を許可する。なお、誤挿入検出用経路を複数形成してもよいし、それぞれのコネクタの誤挿入を個別に検出することができるように、コネクタ毎に誤挿入検出用経路を形成してもよい。  As shown in FIG. 6, when the second connectors 43A to 43C are inserted into the first connectors 35A to 35C, respectively, and the third connectors 45A to 45C are inserted into the fourth connectors 24A to 24C, respectively. Between the first pin 25a of the left fourth connector 24A and the eighth pin 25h of the right fourth connector 24C, there is an erroneous insertion detection path 50 in which all detection pins are connected in series. It is formed. In this state, when the input unit 6 of the erroneous insertion detection device 5 inputs a detection signal, the detection signal is output to the determination unit 7 via the erroneous insertion detection path 50, and the determination unit 7 is connected to the power supply unit 6. Is allowed to supply test power. A plurality of erroneous insertion detection paths may be formed, or an erroneous insertion detection path may be formed for each connector so that erroneous insertion of each connector can be detected individually.

これに対し、例えば、図7に示すように、左側の第1のコネクタ35Aに本来挿入すべき第2のコネクタ43Aを中央の第1のコネクタ35Bに誤って挿入すると共に、中央の第1のコネクタ35Bに挿入すべき第2のコネクタ43Bを左側の第1のコネクタ35Aに誤って挿入してしまった場合には、中央の第1のコネクタ35Bの第1のピン36aと第2のピン36bが相互に接続されていないため、誤挿入検出用経路50が形成されない。  On the other hand, for example, as shown in FIG. 7, the second connector 43A to be originally inserted into the first connector 35A on the left side is erroneously inserted into the first connector 35B at the center and the first connector at the center is inserted. If the second connector 43B to be inserted into the connector 35B is accidentally inserted into the left first connector 35A, the first pin 36a and the second pin 36b of the central first connector 35B are inserted. Are not connected to each other, the erroneous insertion detection path 50 is not formed.

また、例えば、図8に示すように、中央のケーブルとして、検出用導線42を有してないケーブル40’を誤って使用した場合には、中央の第2のコネクタ45Bの第7のピン46gと第8のピン46hとの間で誤挿入検出用経路50が遮断される。  Further, for example, as shown in FIG. 8, when the cable 40 ′ that does not have the detection conductor 42 is used as the center cable by mistake, the seventh pin 46g of the center second connector 45B is used. And the eighth pin 46h, the erroneous insertion detection path 50 is blocked.

図7や図8に示すような場合には、誤挿入検出装置5の入力部6が検出用信号を入力しても、当該検出用信号が判断部7に出力されないので、判断部7は電源供給部6に対してテスト用電力の供給を許可しない。  In the case shown in FIG. 7 or FIG. 8, even if the input unit 6 of the erroneous insertion detection device 5 inputs a detection signal, the detection signal is not output to the determination unit 7, so the determination unit 7 The supply of test power to the supply unit 6 is not permitted.

以上のように、本実施形態では、第1のコネクタ35A〜35Cが有する複数のピン36a〜36hのうちの一対の検出用ピンを相互に電気的に接続している。このため、コネクタの挿入後に、一方の検出用ピンから検出用信号を入力し、その検出用信号が他方の検出用ピンから出力されたことを確認することで、テスト用電力を供給する前に、挿入先のコネクタが本来挿入されるべきコネクタであることを確認することができる。  As described above, in the present embodiment, the pair of detection pins among the plurality of pins 36a to 36h included in the first connectors 35A to 35C are electrically connected to each other. For this reason, after inserting the connector, input a detection signal from one detection pin and confirm that the detection signal is output from the other detection pin before supplying test power. Thus, it can be confirmed that the connector at the insertion destination is the connector to be originally inserted.

また、本実施形態では、第3のコネクタ45A〜45Cが有する複数のピン46a〜46hのうちの一対の検出用ピンを相互に電気的に接続している。このため、コネクタの挿入後に、一方の検出用ピンから検出用信号を入力し、その検出用信号が他方の検出用ピンから出力されることを確認することで、正しい仕様のケーブルが接続されていることを確認することができる。  In the present embodiment, a pair of detection pins among the plurality of pins 46a to 46h included in the third connectors 45A to 45C are electrically connected to each other. For this reason, after inserting the connector, input the detection signal from one detection pin, and check that the detection signal is output from the other detection pin. Can be confirmed.

なお、以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記の実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。  The embodiment described above is described for facilitating the understanding of the present invention, and is not described for limiting the present invention. Therefore, each element disclosed in the above embodiment is intended to include all design changes and equivalents belonging to the technical scope of the present invention.

例えば、第3及び第4のコネクタ45,24を用いずに、ケーブル40の下端を半田付け等によって第2の基板21上の配線パターンに直接接続してもよい。  For example, the lower end of the cable 40 may be directly connected to the wiring pattern on the second substrate 21 without using the third and fourth connectors 45 and 24 by soldering or the like.

また、パフォーマンスボード20の第4のコネクタ24に、相互に電気的に接続された一対の検出用ピンを設けて、第4のコネクタ24への第3のコネクタ46の誤挿入の検出を行ってもよい。例えば、図9に示す例では、第4のコネクタ24における第1及び第2のピン25a,25b(第1の検出用ピン)が、第4のコネクタ24への第3のコネクタ45の誤挿入の検出のために用いられる。同図に示すように、第4のコネクタ24の第1のピン25aと第2のピン25bとは、パフォーマンスボード20の第2の基板21に形成された検出用配線パターン22を介して、相互に電気的に接続されている。なお、この場合には、本実施形態における第4のコネクタ24が本発明における第1のコネクタの一例に相当し、本実施形態における第3のコネクタ45が本発明における第2のコネクタの一例に相当する。また、特に図示しないが、コネクタ毎に検出用ピンの位置を変えることで、コネクタの誤挿入をより確実に防止することができる。さらに、この場合には、第1及び第2のコネクタ35,43を用いずに、ケーブル40の上端を半田付け等によって第1の基板31上の配線パターンに直接接続してもよい。  In addition, a pair of detection pins electrically connected to each other is provided on the fourth connector 24 of the performance board 20 to detect erroneous insertion of the third connector 46 into the fourth connector 24. Also good. For example, in the example shown in FIG. 9, the first and second pins 25 a and 25 b (first detection pins) of the fourth connector 24 are erroneously inserted into the fourth connector 24. Used for detection. As shown in the figure, the first pin 25 a and the second pin 25 b of the fourth connector 24 are connected to each other via a detection wiring pattern 22 formed on the second substrate 21 of the performance board 20. Is electrically connected. In this case, the fourth connector 24 in the present embodiment corresponds to an example of the first connector in the present invention, and the third connector 45 in the present embodiment corresponds to an example of the second connector in the present invention. Equivalent to. Further, although not shown in particular, it is possible to more reliably prevent erroneous insertion of the connector by changing the position of the detection pin for each connector. Further, in this case, the upper end of the cable 40 may be directly connected to the wiring pattern on the first substrate 31 without using the first and second connectors 35 and 43 by soldering or the like.

Claims (5)

第1の導体配線が形成された第1の基板、及び、前記第1の基板に実装された複数の第1のコネクタと、を有する第1の回路ボードと、
前記第1のコネクタと嵌合可能な第2のコネクタを一端にそれぞれ有すると共に、第3のコネクタを他端にそれぞれ有する複数のケーブルと、
第2の導体配線が形成された第2の基板、及び、前記第2の基板に実装され、前記第3のコネクタと嵌合可能な複数の第4のコネクタを有する第2の回路ボードと、を備えた、電子部品試験装置用の回路ボードアッセンブリであって、
前記第1のコネクタがそれぞれ有する複数の第1のピンは、前記第1の導体配線を介して相互に電気的に接続された一対の第1の検出用ピンを含み、
前記第2のコネクタがそれぞれ有する複数の第2のピンは、前記第1の検出用ピンに対応する位置に配置された一対の第2の検出用ピンを含み、
前記第3のコネクタがそれぞれ有する複数の第3のピンは、前記ケーブルの導線を介して前記第2の検出用ピンに電気的に接続された一対の第3の検出用ピンを含み、
前記第4のコネクタが有する複数の第4のピンは、前記第3の検出用ピンに対応する位置に配置された一対の第4の検出用ピンを含み、
前記第3のピンは、前記ケーブルの導線を介して相互に電気的に接続された一対の第5の検出用ピンをさらに含み、
前記第4のピンは、前記第5の検出用ピンに対応する位置に配置された一対の第6の検出用ピンをさらに含み、
前記第4の検出用ピンの一方は、前記第2の導体配線と前記第5及び第6の検出用ピンを介して、他の第4のコネクタが有する第4の検出用ピンに電気的に接続されていることを特徴とする回路ボードアッセンブリ。
A first circuit board having a first substrate on which a first conductor wiring is formed, and a plurality of first connectors mounted on the first substrate;
A plurality of cables each having a second connector that can be fitted to the first connector at one end and a third connector at the other end ;
A second board on which a second conductor wiring is formed, and a second circuit board mounted on the second board and having a plurality of fourth connectors that can be fitted to the third connector; A circuit board assembly for an electronic component testing apparatus comprising :
Said plurality of first pin having a first connector, respectively are mutually seen contains electrically connected to a pair of first detection pin through the first conductor wiring,
The plurality of second pins respectively included in the second connector include a pair of second detection pins arranged at positions corresponding to the first detection pins,
The plurality of third pins respectively included in the third connector includes a pair of third detection pins electrically connected to the second detection pins via the conductive wires of the cable,
The plurality of fourth pins of the fourth connector include a pair of fourth detection pins arranged at positions corresponding to the third detection pins,
The third pin further includes a pair of fifth detection pins that are electrically connected to each other via the conductor of the cable,
The fourth pin further includes a pair of sixth detection pins arranged at positions corresponding to the fifth detection pins,
One of the fourth detection pins is electrically connected to a fourth detection pin of another fourth connector through the second conductor wiring and the fifth and sixth detection pins. A circuit board assembly characterized by being connected .
前記第1のコネクタにおける前記第1の検出用ピンのうちの少なくとも一方の第1の検出用ピンの位置が、前記複数の第1のコネクタのうちの他の第1のコネクタにおける第1の検出用ピンの位置と異なっていることを特徴とする請求項記載の回路ボードアッセンブリ。 The position of the first detection pin of at least one of the first detection pins in the first connector is a first detection in the other first connector of the plurality of first connectors. 2. The circuit board assembly according to claim 1 , wherein the position of the circuit board is different from the position of the working pin. 前記第2の回路ボードにおける全ての前記第4の検出用ピンの組み合わせが、前記第2の導体配線を介して直列接続されていることを特徴とする請求項1又は2に記載の回路ボードアッセンブリ。 The combination of all of the fourth detection pin of the second circuit board, the circuit board assembly of claim 1 or 2, characterized in that connected in series via the second conductor wiring . 電子部品試験装置においてコネクタの誤挿入を検出するための誤挿入検出装置であって、
請求項1〜3の何れかに記載の回路ボードアッセンブリと、
前記回路ボードアッセンブリに検出用信号を入力する入力手段と、
前記回路ボードアッセンブリからの前記検出用信号の出力の有無に基づいて、前記回路ボードアッセンブリへのテスト用電力の供給の可否を判断する判断手段と、を備えたことを特徴とする誤挿入検出装置。
An erroneous insertion detection device for detecting erroneous insertion of a connector in an electronic component testing device,
A circuit board assembly according to any of claims 1 to 3 ,
Input means for inputting a detection signal to the circuit board assembly;
An erroneous insertion detection device comprising: a determination unit configured to determine whether test circuit power can be supplied to the circuit board assembly based on whether the detection signal is output from the circuit board assembly; .
前記判断手段は、前記回路ボードアッセンブリから前記検出用信号が出力された場合に、前記回路ボードアッセンブリへテスト用電力を供給するように判断し、前記回路ボードアッセンブリから前記検出用信号が出力されなかった場合に、前記回路ボードアッセンブリへテスト用電力を供給しないように判断することを特徴とする請求項記載の誤挿入検出装置。 The determination unit determines to supply test power to the circuit board assembly when the detection signal is output from the circuit board assembly, and the detection signal is not output from the circuit board assembly. The erroneous insertion detection apparatus according to claim 4 , wherein, in the event of failure, a determination is made not to supply test power to the circuit board assembly.
JP2010532741A 2008-10-09 2008-10-09 Circuit board assembly and erroneous insertion detection device Expired - Fee Related JP5351171B2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/068390 WO2010041324A1 (en) 2008-10-09 2008-10-09 Circuit board, circuit board assembly and misinsertion detecting device

Publications (2)

Publication Number Publication Date
JPWO2010041324A1 JPWO2010041324A1 (en) 2012-03-01
JP5351171B2 true JP5351171B2 (en) 2013-11-27

Family

ID=42100289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010532741A Expired - Fee Related JP5351171B2 (en) 2008-10-09 2008-10-09 Circuit board assembly and erroneous insertion detection device

Country Status (5)

Country Link
JP (1) JP5351171B2 (en)
KR (1) KR101226466B1 (en)
CN (1) CN102172107A (en)
TW (1) TWI405981B (en)
WO (1) WO2010041324A1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105467256A (en) * 2015-05-14 2016-04-06 华润赛美科微电子(深圳)有限公司 Chip testing and sorting method
CN108666824B (en) * 2017-03-31 2020-11-20 比亚迪股份有限公司 Rail transit vehicle, plug-in assembly of door system of rail transit vehicle and method of plug-in assembly
CN107103869A (en) * 2017-06-26 2017-08-29 上海天马微电子有限公司 A kind of display test system and its method of testing
CN108469583B (en) * 2018-05-28 2024-03-22 格力电器(郑州)有限公司 ICT tester
CN113655646B (en) * 2021-08-16 2023-10-24 京东方科技集团股份有限公司 Display panel, display module and display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02247990A (en) * 1989-03-20 1990-10-03 Fujitsu Ltd Connection status detection method for inter-unit cable
JP2005224539A (en) * 2004-02-16 2005-08-25 Olympia:Kk Game machine

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM277161U (en) * 2005-05-17 2005-10-01 Joinsoon Electronic Mfg Co Ltd Connector assembly with prevention of faulty insertion
TW200725260A (en) * 2005-12-30 2007-07-01 Mitac Int Corp Error insertion simulation device for computer test

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02247990A (en) * 1989-03-20 1990-10-03 Fujitsu Ltd Connection status detection method for inter-unit cable
JP2005224539A (en) * 2004-02-16 2005-08-25 Olympia:Kk Game machine

Also Published As

Publication number Publication date
JPWO2010041324A1 (en) 2012-03-01
TWI405981B (en) 2013-08-21
WO2010041324A1 (en) 2010-04-15
CN102172107A (en) 2011-08-31
KR20110082021A (en) 2011-07-15
TW201027093A (en) 2010-07-16
KR101226466B1 (en) 2013-01-28

Similar Documents

Publication Publication Date Title
JP5042841B2 (en) Interface device for semiconductor device tester
US4924179A (en) Method and apparatus for testing electronic devices
KR20160092366A (en) Pin block and test appartus with the same
US20060024990A1 (en) Universal measuring adapter system
JP5351171B2 (en) Circuit board assembly and erroneous insertion detection device
JP2001124833A (en) Pin block structure
US7816933B2 (en) Semi-generic in-circuit test fixture
JPWO2009031394A1 (en) Electrical connection structure, terminal device, socket, electronic component testing device, and socket manufacturing method
JPH0520701B2 (en)
CN212749137U (en) Test apparatus with configurable probe fixture
JP6317917B2 (en) Continuity test unit
US6784675B2 (en) Wireless test fixture adapter for printed circuit assembly tester
JP5538107B2 (en) Circuit board inspection probe unit and circuit board inspection apparatus
CN102998612A (en) Contactor with multi-pin device contacts
JP2007281101A (en) Printed wiring structure of control board
JP3128442B2 (en) Burn-in test board
JP2002299805A (en) Method of checking circuit board and mounting position
KR20090003097A (en) The connecting device for burn in testing equipment
KR20040018871A (en) Vertical Type Probe Device
KR20030043327A (en) Power connector of jig for tester
KR200265959Y1 (en) Power connector of jig for tester
CN117572213A (en) Test structure and method applied to PCBA board card
JP2020034359A (en) Inspection system
JPH11329614A (en) Connector and inspection method using it
KR20000008963U (en) Semiconductor Device Package Tester with Novel Socket Adapter

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130813

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130822

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees